KR100271951B1 - 파워 온 리셋 회로 - Google Patents

파워 온 리셋 회로 Download PDF

Info

Publication number
KR100271951B1
KR100271951B1 KR1019970702004A KR19970702004A KR100271951B1 KR 100271951 B1 KR100271951 B1 KR 100271951B1 KR 1019970702004 A KR1019970702004 A KR 1019970702004A KR 19970702004 A KR19970702004 A KR 19970702004A KR 100271951 B1 KR100271951 B1 KR 100271951B1
Authority
KR
South Korea
Prior art keywords
reset
electronic circuit
power supply
supply voltage
power
Prior art date
Application number
KR1019970702004A
Other languages
English (en)
Other versions
KR970706634A (ko
Inventor
랜디 엘. 야흐
리챠드 엘. 훌
Original Assignee
씨. 필립 채프맨
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨. 필립 채프맨, 마이크로칩 테크놀로지 인코포레이티드 filed Critical 씨. 필립 채프맨
Publication of KR970706634A publication Critical patent/KR970706634A/ko
Application granted granted Critical
Publication of KR100271951B1 publication Critical patent/KR100271951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H02H3/243—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for DC systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

모니터링될 전자 회로를 리셋팅하기 위한 파워 온 리셋 회로가 제공되어져 왔다. 파워 온 리셋 회로는 전자 회로가 리셋되지 않도록 하는 문턱 전압을 셋팅하기 위하여 전자 회로내에 최악의 경우를 고려한 컴포넌트(동작하기 위한 가장 큰 파워 공급 전압을 요구하는 컴포넌트)를 갖는 트립 포인트 발생기를 포함하는데, 이는 만약 최악의 경우를 고려한 컴포넌트가 동작한다면 모든 컴포넌트들의 동작함을 의미하며 따라서 전자 회로가 리셋 되지 않게 할 수 있음을 말해준다. 게다가 문턱 전압이 전자 회로의 최악의 경우를 고려한 컴포넌트에 기초를 두고 있으므로, 트립 포인트 발생기의 문턱 전압은 정상적 과정이나 온도 변화에 관하여 전자 회로를 적절히 추적할 것이다. 추가적으로 파워 온 리셋 회로는 노이즈 필터를 포함하는데, 이는 만약 파워 공급 전원내의 변화가 파워 공급 전원을 최소 주기의 시간 동안 소정의 문턱 아래로 강하되게 할 경우 전자 회로를 리셋으로 되돌리게한다.

Description

파워 온 리셋 회로
전원 공급에 어떤 형태는 모든 전자 회로에 요구된다. 게다가 각각의 전자 회로는 적절히 동작하기 위하여 어떤 설정된 동작 범위를 필요로 한다. 예를 들어 5V의 파워 공급을 필요로하는 전자 회로는 적절한 동작을 위하여 4.5V 내지 5.5V의 전압 동작 범위를 허용한다. 그러나 파워 공급 전압이 4.5V 아래로 떨어졌을 경우 그 전자 회로는 적절히 기능됨을 보장하지 못하고, 파워 공급 전압이 5.5V 이상 올라 갔을 경우 그 전자 회로는 돌이킬 수 없는 손상을 받을 수 있다.
더욱이 마이크로 프로세서, 마이크로 제어기 또는 다른 제어 시스템과 같은 복잡한 전자 회로에 있어서, 전형적으로 파워 공급 전원이 소정의 문턱 전압을 초과할 때까지 전자 회로를 리셋 상태로 유지하기 위하여 존재한다. 게다가 파워 공급 전원이 문턱 전압 아래로 떨어지면, 전자 회로는 리셋 상태로 되돌아 가야한다. 파워 공급 전압이 문턱 전압아래에 있을 때 전자 회로를 리셋하지 못하는 것은 전자 회로가 부적절하게 동작하게 하는 결과를 초래하여 파멸적인 결과를 초대할 수 있다. 예를 들어 마이크로 제어기가 로크 방지 브레이크 시스템에 사용될 경우 낮은 파워 공급 전원에 기인하는 마이크로 제어기의 부적절한 동작은 브레이크 시스템의 실패를 야기할 수도 있다. 따라서 전자 회로를 리셋에서 벗어나게 하여 파워 공급 전원이 문턱 전압을 초과한 때에만 동작하도록 하는 것은 너무나 중요하다. 게다가 일단 리셋에서 벗어 나더라도, 파워 공급 전원이 나중에 문턱 전압 아래로 떨어지면 전자 회로는 다시 리셋 상태로 되돌려져야 한다.
시동이나 파워 온에 있어서 전자 회로를 리셋팅하기 위한 한 구조는 파워 공급 전원이 설정된 문턱 전압을 초과할 때를 감지하기 위하여 저항, 캐패시터 그리고 바이폴러 소자와 같은 외부 소자들을 이용하는 것이다. 이 구조는 전자 회로가 리셋에서 벗어날 경우 전자 회로의 모든 다양한 분기 회로나 소자가 그들의 적당한 동작 전압 범위내에 있도록, 설정된 문턱 전압이 인위적으로 높은 전압 레벨이 되도록 일반적으로 선택되는 불리한 점을 가지고 있다. 그러나 그와 같은 인위적인 높은 전압 문턱을 요구함으로써, 전자 회로의 전체 전압 범위가 실질적으로 감소되었다.
파워 온에 있어서 전자 회로를 리셋 상태로 유지하기 위한 다른 구조는 타이머 회로를 이용하는 것이다. 이는 파워 공급 전압을 받기 위하여 커플링되어져 있으며, 큰 저항을 통하여 충전하는 캐패시터를 포함하여 그 캐패시터가 충분히 충전되었을 때 전자 회로가 리셋으로부터 벗어나게 된다. 그러나 이 구조는 파워 공급의 전압이 급격히 상승하는 동안에는 전자 회로를 리셋으로 유지하기 위하여, 고정된 시간 동안에만 공급하게 되며, 이와 같이 완만한 파워 공급 경사를 쉽게 다루지 못한다. 따라서 그러한 구조는 파워 공급에 관한 어떤 상승 시간 상술을 필요로 한다.
파워 온에 있어서 전자 회로를 리셋 상태로 유지하기 위한 또 다른 향상된 구조는 파워 공급이 고정된 DC 트립 포인트 문턱 전압을 초과할 경우 파워 온 리셋 신호를 발생하는 회로를 사용하는 것이나 그러한 회로는 일반적으로 비교기를 포함하는데, 그것은 밴드 갭 전압을 받기 위하여 커플링된 하나의 입력과 파워 공급 전압의 스케일링된 버전을 받기 위하여 커플링된 다른 입력을 가지고 있으며 이는 저항 분류기 회로를 통하여 이루어지며, 그래서 파워 공급 전압의 스케일링된 버전이 밴드 갭 전압을 초과할 때 비교기가 기울어져 전자 회로를 리셋에서 벗어나게 한다. 그러나 그러한 수단은 실질적인 추가 회로를 필요로하며 일반적으로 DC 트립 포인트 문턱 전압이 인위적으로 높은 전압이 되도록 선택된다. 게다가 DC 트립 포인트 문턱 전압은 비교기의 오프셋과 같은 회로 소자의 일반적 제조 차이에 기인하여 정확히 나타내기가 어렵다.
본 발명은 전자 회로에 공급된 공급 전원이 문턱 전압 아래에 있을 경우 전자 회로를 리셋 상태로 유지하기 위한 파워 온 리셋 회로에 관한 것으로서, 특히 파워 온 리셋의 문턱 전압 레벨이 전자 회로에 있어서 최악의 경우를 고려한 소자/컴포넌트의 기능인 파워 온 리셋에 관한 것이다.
도 1은 본 발명에 따른 파워 온 리셋 회로를 도시하는 간략화된 블록도.
도 2는 도 1의 파워 온 리셋 회로를 설명하고, 트립 포인트 문턱 전압을 발생하기 위한 EPROM 트랜지스터를 포함하는 트립 포인트 발생기를 설명하는 보다 상세한 개략도/블록도.
도 3은 트립 포인트 문턱 전압을 발생하기 위한 둘 이상의 컴포넌트를 포함하는 트립 포인트 발생기의 또다른 실시예를 도시하는 도면.
본 발명의 원칙적 목적은 전자 회로에 있어서 최악의 경우를 고려한(worst case) 소자/컴포넌트(즉 적절히 동작하게 하기 위하여 가장 높은 공급 전압을 요구하는 컴포넌트)에 기초를 두고 추적하는 트립 포인트 문턱 전압을 발생하여, 전자 회로의 동작 전압 범위를 최대로 하면서 리셋에서 벗어 날 때 그것에 의해 전자 회로의 적당한 동작을 보장하는 향상된 파워-온 리셋 회로를 제공하는데 있다.
본 발명의 다른 목적은 파워 공급 전압이 나중에 문턱 전압 아래로 떨어졌을 경우 전자 회로를 리셋 상태로 되돌리는 파워-온 리셋 회로를 제공하는데 있다.
본 발명의 전자 회로내의 최악의 경우의 컴포넌트로 대표되는 트립 포인트 발생기가 동작하고 있는지가 검출될 때 파워 온 리셋 회로에 커플링된 전자 회로를 리셋팅하기 위한 파워 온 리셋 회로를 제공한다. 본 발명의 파워 온 리셋 회로는 모니터링된 전자 회로의 가장 나쁜 경우의 컴포넌트로 구성되는 트립 포인트 발생기를 포함하는데, 여기서 가장 나쁜 경우의 컴포넌트는 적절히 동작하기 위하여 가장 높은 공급 전압을 필요로 하는 전자 회로의 컴포넌트이다. 최악의 경우를 고려한 컴포넌트가 적절히 동작하고 있는 것을 확인함으로써, 전자 회로의 모든 컴포넌트들도 또한 적절히 동작하고 있음을 확인하여 준다. 게다가 본 발명의 트립 포인트 발생기는 전자 회로의 회악의 경우의 컴포넌트를 포함하고 있는데, 그 트립 포인트 발생기의 문턱 전압이 정상적 과정과 온도 변화에 대해 전자 회로를 적절히 추적할 것이다. 그러므로 고정이나 온도 변화가 최악의 경우를 고려한 컴포넌트가 적절히 동작하기 위하여 요구된 파워 공급 전압에 있어서 변화를 야기한다면, 트립 포인트 문턱 전압은 그에 따라 변화한다. 그러므로 본 발명은 모니터 되는 전자 회로에 대한 최상의 가능 전압 범위에 과정과 온도 변화에 관계없이 전자 회로내의 모든 소자에 대해 적절한 동작 전압 범위내에 있는 문턱 전압을 파워 공급 전압이 초과하기 전에는 전자 회로가 리셋으로부터 벗어나지 않을것이라는 확신을 제공한다.
본 발명은 모니터되는 전자 회로내의 최악의 경우를 고려한 컴포넌트를 확인하기 위하여 하나를 요구하고 있다. 그러나 일단 이것이 얻어지면, 최악의 경우를 고려한 컴포넌트가 동작할 경우 전자 회로내의 모든 컴포넌트들의 동작하며 전자 회로가 리셋으로부터 벗어날 수 있음을 확신시켜준다. 때때로 최악의 경우를 고려한 소자의 확인이 모니터링되는 전자 회로가 EPROM 메모리의 행태를 취하는 경우에서는 간단하다. 이 경우에 있어 최악의 경우를 고려한 컴포넌트는 EPROM 트랜지스터가 되도록 선택된다. 왜냐하면 EPROM 메모리 셀에 사용된 트랜지스터는 그 과정에 사용된 다른 트랜지스터 보다 실질적으로 더 높은 문턱 전압을 가지고 있기 때문이다. 그러나 다른 경우에서는 어느 컴포넌트가 최악의 경우인지가 분명하지 않을 수 있다. 그러므로 둘 이상의 컴포넌트가 몬턱 전압을 전자 회로를 리셋으로부터 벗어나게 하기 전에 모든 선택된 컴포넌트들이 동작 할 수 있도록 충분한 전압 레벨에 있어야 한다.
본 발명은 또한 최소한의 시간 간격 동안이라도 설정된 문턱 아래로 파워 공급 전압이 떨어질 경우 전자 회로를 리셋으로 되돌리게하는 노이즈 필터를 포함한다. 이 방법으로 본 발명은 최악의 경우를 고려한 다바이스의 전압 범위를 벗어나서 소자 오동작을 유발할 만큼 충분히 긴 파워 공급 전원에 있어서의 일시적 변화에 반응하여 전자 회로를 리셋으로 되돌리게 한다. 그러나, 소자 결함을 일으키지 않을 매우 짧은 전압 공급 변동은 무시된다.
본 발명은 전자 회로내의 최악의 경우를 고려한 분기 회로/소자/컴포넌트로 대표되는 트립 포인트 발생기가 동작하고 있는지 조사될 때 파워 온 리셋 회로에 커플링된 전자 회로를 리셋팅 하기 위한 파워 온 리셋 회로를 제공하고 있다. 파워 온 리셋 회로는 감시되는 전자 회로의 최악의 경우를 고려한 컴포넌트로 구성되는 트립 포인트 발생기를 포함하는데, 여기서 최악의 경우를 고려한 컴포넌트는 적절한 동작하도록 하기 위한 가장 높은 전압을 필요로하는 전자 회로내의 컴포넌트이다. 도 1에 파워 온 리셋 회로(10)를 설명하는 간략화된 블록도가 보여지고 있다. 상기 리셋 회로는 VDD의 파워 공급 동작 전압이 인가되는 파워 공급 전압 단자(13)에 커플링되는 트립 포인트 발생기(12)를 포함하고 있다. 트립 포인트 발생기(12)는 모니터되는 전자 회로의 최악의 경우를 고려한 소자/컴포넌트/분기 회로를 포함하고 있어서, 최악의 경우를 고려한 컴포넌트가 지금 동작하고 있는 것은 전자 회로 내의 모든 소자도 동작하고 있다는 확신을 암시하게 된다. 그 최악의 경우를 고려한 컴포넌트(11)는 전자 회로내에 시제로 분리된 컴포넌트로 되어 있어 결합된 파워 온 리셋 회로와 전자 회로의 크기와 파워을 유지하거나 그것이 최악의 경우를 고려한 컴포넌트의 복제일 수도 있다.
센서(14)는 트립 포인트 발생기의 최악의 경우를 고려한 소자(12)가 동작되는 때를 감지하고 검출해서 그에 대응하여 파워 온 리셋 신호(신호 POR)나 컴포넌트 또는 그것의 역인 파워 온 리셋 신호가 아닌, 또는 신호 NPOR에 대한 필스를 로직(16)을 통하여 전자 회로(18)에 제공한다. 이는 전자 회로로 하여금 동작 전압이 전자 회로내의 최악의 경우를 고려한 소자가 동작되도록 하기 위한 설정된 문턱 전압 레벨을 얻은 후 계속, 리셋으로부터 벗어나 있게 하기 위함이다.
상기 센서(14)에 의해 발생된 파워 온 리셋 신호는 전형적으로 외부된, 와치 폭 타이머 또는 방해 신호와 같은 다른 신호에 민감할 지도 모르는 리셋 로직(16)에 제공되는데, 이는 전자 회로(18)는 리셋 신호를 전자 회로(18)에 제공한다. 일반적으로 신호 POR이 로직 하이(또는 동드하게 신호 NPOR이 로직 로우)일때는 언제나, 전자 회로(18)를 리셋 조건에 놓는 것이 요구된다. 그러므로 리셋 로직(16)은 회로(18)를 리셋 조건으로 놓기 위하여 액티브 리셋 신호를 전자 회로(18)에 제공한다.
본 발명의 트립 포인트 발생기가 전자 회로(18)의 최악의 경우를 고려한 컴포넌트를 포함하고 있기 때문에, 트립 포인트 발생기의 문턱 전압은 정상적 과정과 온도 변화에 대해 전자 회로(18)를 적절히 추정하여 전자 회로(18)의 리셋으로부터 벗어나 있게 하고 전자 회로(18)의 최대 파워 공급 동작 범위를 위한 최적의 문턱 전압을 제공한다. 그러므로 과정이나 온도 변화가 최악의 경우를 고려한 컴포넌트(11)를 적적히 동작하도록 요구된 파워 공급 전압 문턱에 있어 변화를 야기한다면, 트립 포인트 문턱 전압은 그에 따라 변하고, 최악의 경우를 고려한 컴포넌트(11)가 동작 할 때까지 전자 회로(18)는 리셋으로 벗어나 있지 않는다.
따라서, 본 발명은 전자 회로(18)이 파워 공급 전압이 문턱 전압을 초과하기 전에 전자 회로에 대한 최상의 가능한 전압을 제공하며, 여기서 문턱 전압은 과정과 온도 변화에 관계없이 전자 회로(18)내의 모든 소자에 대해 적당한 동작 전압 범위내에 있다.
본 발명의 파워 온 리셋 신호는 파워 공급의 램프율에 의존하지 않으며, 따라서 본 발명은 적당한 동작을 위한 파워 공급 램프율 상세를 필요로 하지 않는다. 오히려 파워 온 리셋 신호는 최악의 경우를 고려한 컴포넌트가 언제 동작되는지의 단순한 하나의 기능이다. 게다가 본 발명은 타이머 등의 이용을 필요로 하지 않는다.
도 2를 참조하면, 도 1의 파워 온 리셋 회로를 설명하는 보다 상세한 구조/블록도가 보여지고 있다. 도 1에 보여지는 컴포넌트와 일치하는 도 2에 보여지는 컴포넌트는 같은 참조 번호에 의해 확인된다. 도 2의 구체예는 트립 포인트 발생기로 구성되는데, 이는 EPROM(22)를 리셋팅하기 위하여 사용되는 트립 포인트 문턱 전압을 발생하기 위한 EPROM(22)를 포함한다. 여기서 모니터되는 전자 회로는 EPROM 메모리 소자(20)이기 때문에, 최악의 경우를 고려한 소자는 EPROM 트랜지스터(22)가 되도록 선택되는데, 이는 EPROM 메모리 셀에 사용되는 트랜지스터가 그 과정에 사용되는 다른 트랜지스터 보다 실질적으로 높은 문턱 전압을 가지고 있기 때문이다. 따라서 EPORM 메모리 셀 트랜지스터(22)가 동작될 때, EPROM(20)내의 모든 트랜지스터와 컴포넌트들도 또한 동작됨을 확신시켜준다.
EPROM 트랜지스터(22)는 파워 공급 전압 VDD를 받기 위하여 커플링된 제어기/게이트 전극과 접지로 리턴된 소스전극을 가지고 있다. 트립 포인트 발생기(12)는 저항(28)뿐만아니라 트랜지스터(24,26)도 포함한다. 트랜지스터(24)는 트랜지스터(22)의 드레인 전극에 커플링된 소스 전극과 회로 노드(28)에 커플링된 드레인 전극을 가지고 있다. 트랜지스터(24)의 게이트 전극은 파워 공급 전압 VDD를 받기 위하여 커플링된 드레인 전극을 가지고 있다. 게다가 회로 노드(28)는 파워 공급 전압 VDD를 받기 위하여 저항(27)을 통하여 커플링되어 있다.
센스(14)는 EPROM 트랜지스터(22)가 언제 동작되는지를 감지하고 검출하여 EPROM(20)이 리셋으로부터 벗어나는 것을 허용하기 위한 대응 펄스를 발생한다.
센스(14)는 NOR 게이트(30), AND 게이트(33), 리셋 펄스 발생기(32) 그리고 노이즈 필터(34)를 포함하고 있다. NOR 게이트(30)은 회로 노드(28)에 커플링된 첫 번째 입력과 리셋 발생기(32)의 출력에 커플링된 두 번째 입력을 가지고 있다. 커플링될때, AND게이트(33)의 출력은 제어레이터(32)의 입력에 공급되어진다. AND 게이트(33)의 두 번째 입력은 노이즈 필터(34)의 출력에 커플링되어 있는데, 후자는 동작 전위 VDD를 받기 위한 공급 전압 단자에 커플링된 입력을 가지고 있다. 리셋 또는 발생기(32)의 출력은 not 파워 온 리셋 신호(NPOR)를 EPROM(20)에 로직(16)를 통하여 공급하는데, 여기서 신호 NPOR은 최악의 경우를 고려한 EPORM 트랜지스터(22)가 비동작일 때 로직 로우이며 이것에 의해 EPROM을 리셋 상태로 유지하고 트랜지스터(22)가 도달할 때 로직 하이이며 이것에 의해 EPROM(20)이 리셋으로부터 벗어나게한다. 비록 발생기 (32)가 파워 온 리셋이 아닌(NPOR) 신호를 공급하는데, 그것의 역인 파워온 리셋(POR) 신호도 또는 공급될 수도 있다.
동작중이고 저압 파워 온 상태에서, 리셋 필스 발생기(32)는 초기에 로직 로우 출력을 제공하는데, 이것에 의해 신호 NPOR을 로직 로우("O")레벨로 놓으며, EPROM(20)를 리셋 상태로 유지한다. 더구나 회로 노드(28)의 저압은 실질적으로 전압 VDD와 같은데, 이는 그것에 의해서 NOR 게이트(30)의 그 첫 번째 입력에 로직 "1"을 보내기 위함이다. 대응하여 NOR 게이트(30)은 AND 게이트(33)의 그 첫번내 입력에 로직 "0"을 보낸다.
또한 파워 온에서 노이즈 필터(34)는 NOR 게이트(33)의 그 두 번째 입력에 로직 "1"을 보내기 위하여 초기화된다. 따라서 AND 게이트(33)는 리셋 필드 발생기(32)의 그 입력에 로직 "0"을 보내는데, 그것에 의해 리셋 펄스 발생기(32)는 그 결과를 로직 로우 상태로 유지하며, 모니터되는 전자 회로를, 이 경우에 있어서는 EPROM(20)를 리셋 상태로 유지하게 한다.
전압 VDD가 문턱 전압 보다 높아져 EPROM 트랜지스터(22)를 동작되게 했을 때, 전류는 트랜지스터(24)와 저항(27)뿐만아니라 트랜지스터(22)를 통하여 흐르게되고 회로 노드(28)에 나타나는 전압은 로직 로우 전압 레벨을 지시하는 전압 레벨까지 감소한다. 이것은 NOR 게이트(30)으로 하여금 리셋 필드 발생기(32)의 입력에 로직 "1"을 공급하기 위하여 AND 게이트(33)을 통하여 전달되는 그것의 결과에 로직 "1"을 공급하게 한다. 대응하여 리셋 펄스 발생기(32)는 신호 NPOR이 로직 하이 전압 레벨로 되도록하며, 이것에 의해 EPROM 트린지스터(22)가 현재 동작되고 있는 이상 EPROM(20)를 리셋으로부터 벗어나게 해준다. 게다가, 트립 포인트 발생기 EPROM(22)가 현재 동작 되고 있는 이상 EPROM(20)를 리셋으로부터 벗어나게 해준다. 게다가, 트립 포인트 발생기 EPROM(22)내에 최악의 경우를 고려한 트랜지스터(22)를 포함하고 있기 때문에, 트랜지스터(22)가 동작될 때 EPROM(20)내의 모든 트랜지스터와 컴포넌트들도 또한 동작됨을 확신시켜 줄 수 있다.
더욱이, 전압 VDD가 EPROM 트랜지스터(22)를 동작 상태로 유지하기 위하여 문턱 전압 아래로 떨어진다면, 그때 트랜지스터(22)는 꺼지게 될 것이고 회로 노드(28)에 나타나는 전압은 다시 로직 하이가 될 것이다. 대응하여 NOR게이트(30)은 NOR게이트(33)의 그 첫 번째 입력에 로직 "0"를 공급하는데, 그것은, 그에 따라 리셋 필드 발생기(32)의 입력에 로직 로우를 제공하며 발생기(32)의 결과를 다시 로우전 가게 하며 EPROM을 리셋으로 되도록 놓게된다.
1MUZ의 범위내에서의 주다수 변동과 같은 증인 주파수 변동이 전압 VDD상에 일어날 수 있는데, 이는 트랜지스터(22)를 꺼지게할 만큼 충분히 길게 충분히 낮은 전압 레벨을 야기하지 않고 ZPROM(20)의 변도과 같은 높은 주파수 변동이 EMC에 기인한 변동과 같이 전압 VDD상에 일어날 수 있는데, 이것은 EPROM(20)이 부적절히 동작하게 하지 못하며 EPRO(20)의 리셋팅을 야기하지도 못하게한다. 따라서 본 발명은 노이즈 필터(34)를 포함하며, 이것은 파워 온 후에 파워 공급 전압을 모니터학 되는데, 이는 최악의 경우를 고려한 소자에 의해 EPROM(20)에 손상을 야기할 만큼 충분히 오랜 시간이지만 아마도 트랜지스터(22)를 꺼지게 할 만큼 오래되지 않은 시간 동안 파워 공급이 문턱 전압 아래로 떨어졌는지를 결저하기 위함이다. 이러한 방법으로 노이즈 필터(34)는 트랜지스터(22)를 꺼지게 할 만큼 오래 EPROM(20)내의 실패를 야기할지도 모르는 중간 주파수 노이즈에 반응하지만, EPROM(20)의 부적절한 동작을 야기하지 않는 높은 주파수 노이즈에 반응하지 않는다.
동작중에는, 노이즈 필터(34)는 간단한 회로(도시 되어 있지 않음)를 포함하는데, 이는 파워 공급 전압이 커패시터의 방전을 허용하는 설정된 시간 동안 설정된 문턱 아래로 떨어진다면, 그때 노이즈 필터(34)는 그것의 결과에 로직 "0"을 공급하게 된다. 이것은 리셋 필드 발생기(32)의 입력에 로직 "0"을 공급하는데, 이것에 의해 발생기(32)로 하여금 신호 NPOR를 OSSERT하게 하며 EPROM(20)을 리셋하게 한다. 이와 같이 본 발명은 최악의 경우를 고려한 컴포넌트가 동작되는 레벨로 파워 공급 전압이 증가됨 때가지 EPROM(20)을 리셋 상태로 유지할 뿐만아니라, 파워 공급 전압이 최소한의 사간 동안 설정된 문턱 아래로 떨어지며, EPROM를 리셋으로 되돌려 놓기 위한 노이즈 필터(34)를 포함한다.
위에서 언급한 바와 같이, 본 발명은 일반적으로 모니터되는 전자 회로내의 최악의 경우를 고려한 컴포넌트를 확인하는 어떤 하나를 필요로한다. 그렇지만 일단 이것이 얻어지면, 최악의 경우를 고려한 컴포넌트가 동작되는 한 전자 회로내의 모든 컴포넌트들이 동작되고 그 회로가 리셋으로 벗어나게 될 수 있으므을 확인시켜준다. 전자 회로의 최악의 경우를 고려한 디바이스를 확보하는 것은 모니터 되는 전자 회로가 EPROM 메모리 소자인 위의 구체예에서와 같이 꽤 간단하다. 그 경우에 최악의 경우를 고려한 컴포넌트는 EPROM 트랜지스터가 됨이 확인되었고, 이는 EPROM 메모리 댈에 사용되는 트랜지스터가 그 과정에 사용되는 트랜지스터들 보다 실질적으로 높은 문턱 전압을 가지고 있기 때문이다.
그러나 몇몇 전자 회로들에 있어서, 적절히 기능케 하는 가장 높은 동작 공급 전압을 요구하는 컴포넌트가 어느것인지를 확인하는 것이 쉽지 않을 수도 있다. 그러한 경우에 있어서는, 2개 이상의 컴포넌트들이 문턱 전압을 정하는데 사용될 수 있으며; 이것에 의해 선택된 둘이식의 컴포넌트가, 모니터 되는 전자 회로가 리셋으로부터 벗어나게 허용되기 전에, 도작 가능하도록 파워 공급 전압은 충분히 높은 전압 레벨에 도달되어야 한다. 도 3을 참조하면, 트립 포인트 발생기(21)의 또 다른 구체예가 보여지고 있다. 도 1과 그에 보여지는 컴포넌트들과 일치하는 도 2의 컴포넌트들은 같은 참조 번호에 의해 확인된다. 도 3의 트립포인트 발생기(12)는 동작 포텐셜 VDD를 받기 위한 공급 전압 단자와 회로 노드(44)사이에서 커플링되어 연속적으로 커플링된 트랜지스터(41,42)를 포함한다. 특히 트랜지스터(41)는 다이오드로서 동작하도록 구성되어 있는데, 이것에 의해 그것의 드레인과 게이트 전극이 파워 공급 전압 전위(VDD)를 받기 위하여 커플링되어 있고 반면에 그것의 소스 전극은 다이오드 구성 트랜지스터(42)의 드레인과 게이트 전극에 커플되어 있다. 더구나 트랜지스터(42)의 소스 전극은 회로 노드(44)에 커플링되어 있는데, 그것의 후자는 저항(46)을 통하여 접지에 리턴되어 있다.
회로 노드(44)는 트랜지스터(45)의 게이트 전극에 커플링되어 있는데, 그것의 후자는 NOR 게이트(30)의 첫 번째 입력에 커플링된 드레인 전극을 가지고 있고 저항(49)을 통해 파워 공급 전압 VDD를 받는다. 트랜지스터(45)의 소스전극은 트랜지스터(50)의 드레인 전극에 커플링되어 있으며, 그것의 후자는 접지에 리턴된 소스 전극을 가지고 있고 파워 공급 전압 VDD를 받기 위하여 커플링된 게이트 전극을 가지고 있다.
동작 중, 전압 VDD가 트랜지스터(41,42)를 동작되게 하기 위하여 충분한 전압 레벨까지 증가할 때, 전류는 트랜지스터(28)을 켜지게 하기 위한 충분한 레벨까지 회로노드(44)에 나타나는 전압을 증가시키는 트랜지스터(41,42)를 통하여 흐른다. 이것은 NOR 게이트(30)의 첫 번째 입력에 나타나는 로직 전압이 로직 로우이고 트랜지스터(41,42)가 동작하고 있다는 사실을 지시한다. 이러한 방법으로, 도면 3에 보여지는 연속된 형태로와 같이, 둘 이상의 트랜지스터가 같이 커플될 수 있으며, 그래서 모니터되는 저자 회로로부터의 최악의 경우를 고려한 컴포넌트를 확인하기가 곤란하다면, 그때 둘 이상의 컴포넌트들은 전자 회로가 언제 리셋으로부터 벗어나는지를 결정하는 문턱 전압을 정하기 위하여 사용될 수 있다. 도면 3에 보여지는 바와 같이 트랜지스터(41,42)를 모두 전자 회로가 리셋으로부터 벗어나게 허용되기 전에 동작되어야 한다.
지금까지 모니터되는 전자 회로를 리셋팅하기 위한 새로운 파워-온 리셋 회로가 분명히 제공되었다. 그 파워 온 리셋 회로는 전자 회로내에 최악의 경우를 고려한 컴포넌트(동작하기 위하여 가장 큰 파워 공급 전원을 필요로하는 컴포넌트)를 가지는 트립 포인트 발생기를 포함하는데, 이는 최악의 경우를 고려한 컴포넌트가 동작하면 모든 컴포넌트들이 동작함을 보장으로써, 전자 회로를 리셋으로부터 전압이 전자 회로의 최악의 경우를 고려한 컴포넌트에 기초하고 있기 때문에, 트립 포인트 발생기의 문턱 전압은 정상과장과 온도 변화에 대해 적절히 전자 회로를 추적할 것이다. 부가적으로, 파워 온 리셋 회로는 파워 공급 전압내의 변화가 파워 공급 전압 레벨을 최소한의 시간 동안 설정된 문턱 아래로 강하되게 할 경우, 전자 회로를 리셋으로 되돌리기 위한 노이즈 필터를 포함하고 있다.
비록 어떤 바람직한 구체예와 방법들이 여기에 개시되어 있으나, (설명된 구체예와 방법들의 변화나 변경들이)본 발명의 진정한 사상과 범위로부터 벗어남이 없이 만들어질 수 있다. 설명의 고려로부터 본 분야에서 통상의 지식을 가진 자에게 명확해 질 것이다. 따라서 본 발명은 첨부된 클레임에 요구된 내용과 적용법의 규칙과 원칙에만 한정될것이다.

Claims (13)

  1. 파워가 턴 온되고 전자 회로의 전원전압이 소정의 문턱 레벨에 도달될 때까지 상기 전자 회로를 리셋에 위치시키고 전자 회로에 인가되는 전원 전압이 상기 문턱 레벨을 초과할 경우 상기 전자 회로가 리셋으로부터 벗어나게 하기 위한, 상기 전자 회로에 커플된 파워 온 리셋 회로에 있어서,
    상기 전원 전압을 수신하도록 커플되고, 상기 전자 회로 내에 최악의 경우를 고려한, 적절히 동작하는 데에 최고 전원 전압이 요구되는 상기 전자 회로의 컴포넌트를 포함하는 컴포넌트를 가지며 상기 최악의 경우를 고려한 컴포넌트가 동작될 때 상기 전자 회로의 모든 컴포넌트도 또한 적절히 동작되는 트립 포인트 발생기; 및
    상기 트립 포인트 발생기에 커플되 상기 최악의 경우를 고려한 컴포넌트가 동작되는 때를 검출하고 상기 전자 회로가 리셋으로부터 벗어나도록 대응 신호를 발생하기 위한 센서 수단을 포함하는 것을 특징으로 하는 파워 온 리셋 회로.
  2. 제 1항에 있어서,
    상기 센서 수단은 상기 전원 전압 변화가 상기 전원 전압 레벨이 적어도 소정 시간 간격 동안 문턱 레벨 아래로 강하되는 경우에 상기 전자 회로를 리셋으로 되돌리기 위한 노이즈 필터 수단을 포함하는 것을 특징으로 하는 파워 온 리셋 회로.
  3. 제 1항 또는 제 2 항에 있어서,
    상기 최악의 경우를 고려한 컴포넌트는 소거가능프로그램가능ROM(EPROM) 트랜지스터이며, 상기 전자 회로는 EPROM인 것을 특징으로 하는 파워 온 리셋회로.
  4. 제 1항 또는 제 2 항에 있어서,
    상기 최악의 경우를 고려한 컴포넌트는 전자 회로의 적어도 2개의 컴포넌트를 포함하며 상기 적어도 두 개의 컴포넌트는 상기 전자 회로가 리셋으로부터 벗어 날 수 있게 되기 전에 동작되는 것을 특징으로하는 파워온 리셋 회로.
  5. 제 1항 또는 제 2 항에 있어서,
    상기 센서 수단은 최악의 경우를 고려한 컴포넌트가 동작될 경우 전자 회로를 리셋으로부터 벗어나게 하기 위해 파워 온 리셋 신호를 발생하기 위한 리셋 펄스 발생기를 포함하는 것을 특징으로 하는 파워 온 리셋회로.
  6. 전자 회로에 인가되는 전원 전압이 턴 온되고 상기 전원 전압이 문턱 레벨을 초과할 경우에 상기 전자 회로에 나타나는 리셋 상태로부터 벗어나게 하기 위한 방법에 있어서,
    적절히 동작하는 데에 최고 전원 전압이 요구되는 상기 전자 회로의 컴포넌트를 포함하는 최악의 경우를 고려한 컴포넌트에 기초하여, 상기 전자 회로가 리셋 상태로부터 벗어나는 문턱 전압을 설정하는 단계;
    상기 최악의 경우를 고려한 컴포넌트가 동작되는 때를 감지하는 단계;
    동작되는 상기 최악의 경우를 고려한 컴포넌트에 대응하여 상기 전자 회로가 상기 리셋 상태에서 벗어나도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 전원 전압에 일어나는 변화가 상기 전원 전압을 소정의 시간 간격 동안 상기 문턱 전압 아래로 강하되게 할 경우 상기 전자 회로를 상기 리셋 상태로 되돌리는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 메모리 소자에 커플되며, 상기 메모리 소자에 인가되는 전원 전압이 문턱 전압을 초과할 때 상기 메모리 소자를 리셋으로부터 벗어나게 하기 위한 파워 온 리셋 회로에 있어서,
    상기 전원 전압을 수신하기 위하여 커플되고, 메모리 셀 트랜지스터가 동작 될 때 하나의 신호를 발생하도록 상기 메모리 소자가 결합된 상기 메모리 셀 트랜지스터를 포함하며, 상기 메모리 셀 트랜지스터가 적절한 동작을 위한 상기 메모리 소자의 상기 컴포넌트에서의 최고 전원 전압에서 상기 메모리 셀 트랜지스터가 동작하는 경우 상기 메모리 소자 내의 모든 컴포넌트도 또한 동작되도록 요구하는, 트립 포인트 발생기;
    상기 트립 포인트 발생기에 커플되며, 상기 메모리 셀 트랜지스터가 동작되는 때를 검출하며 이에 근거하여 상기 메모리 소자를 리셋으로부터 벗어나게 하는 대응 신호를 발생하기 위한 센서 수단을 포함하는 것을 특징으로 하는 파워 온 리셋 회로.
  9. 제 8항에 있어서,
    상기 센서 수단은 상기 전원 전압에 일어나는 변화가 상기 전원 전압 레벨을 적어도 소정의 시간 주기 동안 상기 문턱 전압 아래로 강하되게 할 경우 상기 메모리 소자를 리셋으로 되돌리기 위한 노이즈 필터를 더 포함하는 것을 특징으로 하는 파워 온 리셋 회로.
  10. 제 3항에 있어서,
    상기 최악의 경우를 고려한 컴포넌트는 전자 회로의 적어도 2개의 컴포넌트를 포함하며 상기 적어도 두 개의 컴포넌트는 상기 전자 회로가 리셋으로부터 벗어 날 수 있게 되기 전에 동작되는 것을 특징으로하는 파워온 리셋 회로.
  11. 제 3 항에 있어서,
    상기 센서 수단은 최악의 경우를 고려한 컴포넌트가 동작될 경우 전자 회로를 리셋으로부터 벗어나게 하기 위해 파워 온 리셋 신호를 발생하기 위한 리셋 펄스 발생기를 포함하는 것을 특징으로 하는 파워 온 리셋회로.
  12. 제 4 항에 있어서,
    상기 센서 수단은 최악의 경우를 고려한 컴포넌트가 동작될 경우 전자 회로를 리셋으로부터 벗어나게 하기 위해 파워 온 리셋 신호를 발생하기 위한 리셋 펄스 발생기를 포함하는 것을 특징으로 하는 파워 온 리셋회로.
  13. 제 10 항에 있어서,
    상기 센서 수단은 최악의 경우를 고려한 컴포넌트가 동작될 경우 전자 회로를 리셋으로부터 벗어나게 하기 위해 파워 온 리셋 신호를 발생하기 위한 리셋 펄스 발생기를 포함하는 것을 특징으로 하는 파워 온 리셋회로.
KR1019970702004A 1995-07-27 1996-07-17 파워 온 리셋 회로 KR100271951B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/508,332 US5587866A (en) 1995-07-27 1995-07-27 Power-on reset circuit
US08/508,332 1995-07-27
US8/508,332 1995-07-27
PCT/US1996/011529 WO1997005683A1 (en) 1995-07-27 1996-07-17 Power-on reset circuit

Publications (2)

Publication Number Publication Date
KR970706634A KR970706634A (ko) 1997-11-03
KR100271951B1 true KR100271951B1 (ko) 2000-11-15

Family

ID=24022326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702004A KR100271951B1 (ko) 1995-07-27 1996-07-17 파워 온 리셋 회로

Country Status (7)

Country Link
US (1) US5587866A (ko)
EP (2) EP0787379B1 (ko)
JP (1) JPH10503920A (ko)
KR (1) KR100271951B1 (ko)
DE (1) DE69616266T2 (ko)
TW (1) TW293103B (ko)
WO (1) WO1997005683A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778238A (en) * 1996-06-19 1998-07-07 Microchip Technology Incorporated Power-down reset circuit
US6178501B1 (en) 1998-04-28 2001-01-23 Micron Technology. Inc. Method and apparatus for initializing a memory device
US5978297A (en) * 1998-04-28 1999-11-02 Micron Technology, Inc. Method and apparatus for strobing antifuse circuits in a memory device
US6181628B1 (en) 1998-06-29 2001-01-30 Cypress Semiconductor Corp. Power-on-reset circuit with analog delay and high noise immunity
EP0986175A1 (fr) * 1998-09-08 2000-03-15 EM Microelectronic-Marin SA Circuit d'initialisation, notamment lors de la mise sous tension
US6970939B2 (en) * 2000-10-26 2005-11-29 Intel Corporation Method and apparatus for large payload distribution in a network
US20050162794A1 (en) * 2003-10-30 2005-07-28 Donnelly David S. System for mitigating radiation effects on componentry in space
US7450359B1 (en) * 2005-03-03 2008-11-11 National Semiconductor Corporation System and method for providing a temperature compensated under-voltage-lockout circuit
US7711971B1 (en) * 2006-06-28 2010-05-04 Linear Technology Corporation Multi-input power supply supervisor
TW200828001A (en) 2006-12-25 2008-07-01 Realtek Semiconductor Corp Reset circuit and the associated method
CN102298951A (zh) * 2010-06-25 2011-12-28 鸿富锦精密工业（深圳）有限公司 控制装置及具有控制装置的电子设备
US9369124B2 (en) * 2011-04-07 2016-06-14 Nxp B.V. Power-on-reset circuit with low power consumption
US10692581B2 (en) * 2017-01-18 2020-06-23 Microchip Technology Incorporated Circuits for bleeding supply voltage from a device in a power down state

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121358A (en) * 1990-09-26 1992-06-09 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset controlled latched row line repeaters
US5469099A (en) * 1992-06-17 1995-11-21 Mitsubishi Denki Kabushiki Kaisha Power-on reset signal generator and operating method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103348A (en) * 1977-08-29 1978-07-25 Westinghouse Electric Corp. Volatile and nonvolatile random access memory cell
US5243233A (en) * 1992-09-24 1993-09-07 Altera Corporation Power on reset circuit having operational voltage trip point

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121358A (en) * 1990-09-26 1992-06-09 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with power-on reset controlled latched row line repeaters
US5469099A (en) * 1992-06-17 1995-11-21 Mitsubishi Denki Kabushiki Kaisha Power-on reset signal generator and operating method thereof

Also Published As

Publication number Publication date
DE69616266D1 (de) 2001-11-29
WO1997005683A1 (en) 1997-02-13
EP0787379B1 (en) 2001-10-24
KR970706634A (ko) 1997-11-03
EP0787379A4 (en) 1999-08-25
JPH10503920A (ja) 1998-04-07
US5587866A (en) 1996-12-24
EP1087492A2 (en) 2001-03-28
TW293103B (ko) 1996-12-11
DE69616266T2 (de) 2002-07-04
EP0787379A1 (en) 1997-08-06
EP1087492A3 (en) 2001-09-05

Similar Documents

Publication Publication Date Title
US6367024B1 (en) Low power power-on reset circuitry having dual states
KR100306323B1 (ko) 파워-다운리셋회로
KR100271951B1 (ko) 파워 온 리셋 회로
KR0182099B1 (ko) 전압저하 검출 마이크로컨트롤러
US4788454A (en) Power-on reset circuit
KR100302589B1 (ko) 기준전압발생기의스타트업회로
JP3581610B2 (ja) ラッチ回路
US6281723B1 (en) Device and method for power-on/power-off checking of an integrated circuit
CA2164036C (en) Reset circuit with variable delay
US4900951A (en) Latch-up restoration circuit
US6542010B2 (en) Detector circuit for detecting voltage spikes
US20070050687A1 (en) Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit
KR20010023048A (ko) 집적 회로의 동작 상태를 모니터링하는 방법
EP0661714B1 (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
JP6847997B2 (ja) 低自己消費電流パワーオンリセット回路
US6624995B2 (en) Semiconductor device and method of activating a protection circuit with a sampling pulse
KR19990072223A (ko) 강하하는 전원에서 적절한 리셋을 보장하는리셋 회로
US20040228054A1 (en) Fault detecting circuit
JP3238119B2 (ja) 火災感知器
US6388497B1 (en) Circuit arrangement and method for maintaining control of a peripheral device by a controller during a controller
JPS6315954Y2 (ko)
JPH066627Y2 (ja) センサの瞬時停電時の誤動作防止回路
KR101730638B1 (ko) 모놀리틱 집적 회로 디바이스에서 공급 전압 글리치를 검출하는 방법 및 장치
JPH07234799A (ja) ラッチアップ保護回路
JP2804119B2 (ja) 自己動作監視機能を有した火災感知器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee