JP6847997B2

JP6847997B2 - 低自己消費電流パワーオンリセット回路

Info

Publication number: JP6847997B2
Application number: JP2019076897A
Authority: JP
Inventors: フェリックス・チン; エリック・シー・ガーラース; ビキラン・ゴスワミ; ジェイソン・マ
Original assignee: アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー
Priority date: 2018-04-16
Filing date: 2019-04-15
Publication date: 2021-03-24
Anticipated expiration: 2039-04-15
Also published as: CN110391805A; JP2019186943A; CN110391805B; US20190319616A1; TW201947878A; TWI757597B; DE102019109513B4; DE102019109513A1; US10651840B2

Description

本文書は、一般に、電子回路、より詳細には電気システム用のリセット回路に関するが、これに限定するものではない。

順序論理回路を使用する電子システムは、通常、電源供給イベントに応答してこれらのシステムのメモリ素子を特定の状態、例えば、システムの電源が投入されたときに電源電圧が閾値動作電圧レベルを超えて立ち上がったり、システムの動作中に電源電圧が別の閾値動作電圧レベルを下回ったりするなどの状態に強制するためのリセット回路を含む。例えば、パワーオンリセット（ＰＯＲ）回路は、システムがオンにされた後にシステムに対し立ち上がる供給電圧を監視し、供給電圧がシステム内の他の回路が正常に機能するのに必要な電圧レベルまで立ち上がった後に、システム内の１つ以上のラッチを特定の状態にリセットするためのリセット信号を生成する。同様に、節電検出回路は、システムの動作中にシステムの供給電圧を監視し、供給電圧がシステム内の回路の通常機能に必要な電圧レベルよりも立ち下がると、システムをリセットするための信号を生成することができる。ＰＯＲ回路または節電検出回路の性能は、供給電圧が立ち上がりまたは立ち下がりする速度、およびこれらの回路によって消費される自己消費電流によって影響を受ける可能性がある。

本開示は、とりわけ、プロセス−電圧−温度（ＰＶＴ）変動および電源ランプ特性に対して回復力がある低自己消費電流リセット回路、自己消費電流を減らすためにラッチ回路を用いて自動的に無効化され得るパワーオンリセット（ＰＯＲ）回路および節電検出回路を含む検出器回路を記載する。低自己消費電流リセット回路は、通常動作中の電力消費を低減することによって、バッテリ寿命および１つ以上の順序論理回路を有するシステムの安定性を向上させることができる。低自己消費電流リセット回路は、例えば、ある範囲の電源スルーレートおよびＰＶＴ変動に対する頑健性を提供するために、漏れ電流補償回路をさらに含む。これは、動作閾値を下回る供給電圧レベルのゆっくりとした立ち下がりのような低スルーレート電源供給の中断を検出し、そしてそれに応答するために特に有用であり得る。

様々な実施形態による、低自己消費電流リセット回路を有するシステムのブロック図を示す。様々な実施形態による、低自己消費電流リセット回路に関連する供給電圧およびリセット信号の波形図の実施例を示す図である。様々な実施形態による、低自己消費電流リセット回路を有するシステムにおいて電圧を検出するために使用されるゲート型電圧検出器回路の概略図を示す。様々な実施形態による、低自己消費電流リセット回路を有するシステムにおいて電圧を検出するために使用されるゲート型電圧検出器回路の概略図を示す。様々な実施形態による、低自己消費電流リセット回路の概略図を示す。様々な実施形態による、低自己消費電流リセット回路のトランジスタレベルの概略図を示す。様々な実施形態による、低自己消費電流リセット回路を動作させるための一連の動作を示す。

図面においては、必ずしも一定の縮尺で描かれているわけではなく、同様の数字は、種々の図において同様の構成要素を説明することがある。種々の文字の接尾辞を有する同様の数字は、同様の構成要素の種々の事例を表すことがある。図面は、概して、本文書で論じられる様々な実施形態を示すが、これに限定されるものではない。

図１Ａは、様々な実施形態による、低自己消費電流リセット回路１０５を有するシステム１００のブロック図を示す。システム１００は、マイクロプロセッサ、有限状態機械、レジスタバンク、およびラッチ回路または他のメモリ素子を組み込んだ他の任意の回路など、１つ以上の順序論理回路１２５を有する電子装置を含むことができる。リセット回路１０５は１つ以上の順序論理回路１２５から分離しているように図示されているが、いくつかの装置では、リセット回路１０５は、電源投入時に既知の状態にマイクロプロセッサを初期化するオンチップリセット回路を含むマイクロプロセッサのような、１つ以上の順序論理回路内の装置または回路であり得る。

図１Ａでは、リセット回路１０５は、電圧検出器回路１１５、節電検出器回路１１０、およびＰＯＲラッチ１２０を含むＰＯＲ回路を含むことができる。電圧検出器回路１１５は、供給電圧（Ｖ＿ＢＵＳ）が電源オフ電位から立ち上がり閾値電圧レベルまで立ち上がるにつれて、供給電圧（Ｖ＿ＢＵＳ）を監視することができる。立ち上がり閾値電圧レベルは、１つ以上の順序論理回路１２５が適切に動作することを可能にするのに必要とされる特定の最小供給電圧レベルであり得る。電圧検出器１１５は、出力端子Ｚにリセット信号を生成して、Ｖ＿ＢＵＳが低電圧レベルまたは電源オフ電圧レベルから立ち上がり閾値電圧レベルまで立ち上がる間に、１つ以上の順序論理回路１２５をリセットすることができる。リセット信号の電圧は、高または論理１のリセット値を示すなどのために、Ｖ＿ＢＵＳの立ち上がりに追従するか、または追跡することができる。リセット信号は、入力端子ＤでＰＯＲラッチ１２０によって受信されてもよく、１つ以上の順序論理回路１２５に提供されるように、出力端子ＰＯＲに伝導されてもよい。

電圧検出器１１５は、Ｖ＿ＢＵＳが立ち上がり閾値電圧レベルを超えて立ち上がったことを検出した後に、出力端子Ｚで生成されたリセット信号を低い値、すなわち論理値０に変更して、供給電圧が１つ以上の順序論理回路１２５の動作を有効にするのに十分なレベルまで立ち上がったことを示すことができる。ＰＯＲラッチ１２０は、例えば、ＰＯＲラッチの入力Ｄを電圧検出器１１５の出力端子Ｚから電気的に絶縁することによって、低値リセット信号をラッチまたは蓄積することができる。低値リセット信号は、リセット機能を無効化するなどのために、１つ以上の順序論理回路１２５に供給することができる。ＰＯＲラッチ１２０はまた、電圧検出器回路によって消費される自己消費電流を低減するなどのために、電圧検出器回路を無効化するために、電圧検出器回路１１５のゲート端子ＥＮに制御信号を提供することができる。ＰＯＲラッチ１２０は、電圧検出器回路１１５が無効化された後に、低値リセット信号（ＺＮ）を１つ以上の順序論理回路に供給し続けることができる。

図１Ａにおいて、節電検出器回路１１０は、Ｖ＿ＢＵＳを監視して、高立ち下がり閾値電圧レベルを下回る供給電圧の立ち下がりを検出することができる。高立ち下がり閾値電圧レベルは、本明細書に記載されたように、電圧検出器回路をオンにすることを遅延させるなど、オーバーヘッド動作電圧を提供するように選択された、システム１００の最大または通常動作電圧より低い電圧であり得る。節電検出器回路１１０は、電圧検出器回路１１５と同様に、第２の電圧検出器回路をオンにして、Ｖ＿ＢＵＳが低立ち下がり閾値電圧レベルよりも下回ることを検出することができる。低立ち下がり閾値電圧レベルは、供給電圧の立ち下がりに応答して１つ以上の順序論理回路１２５をリセットするための特定の最小電圧とすることができる。節電検出器回路１１０は、Ｖ＿ＢＵＳが低立ち下がり閾値電圧レベルよりも下回ることを第２の電圧検出器回路が検出した後、ＰＯＲラッチに高または論理１リセット値を蓄積させるように、端子ＲＳＴにリセット信号を生成してＰＯＲラッチ１２０をリセットすることができる。次いで、ＰＯＲラッチ１２０は、第２の検出器回路によって消費される自己消費電流を低減するためなど、第２の検出器回路を無効化するために、節電検出器回路１１０のゲート端子ＥＮにおいて第２の制御信号を生成する。ＰＯＲラッチ１２０は、第２の電圧検出器回路が無効化された後に、高リセット信号を１つ以上の順序論理回路に供給し続けることができる。

図１Ｂは、様々な実施形態による、低自己消費電流リセット回路に関連する供給電圧およびリセット信号の波形を示す図の実施例を示す。そのような波形は、リセット回路１００に印加される供給電圧Ｖ＿ＢＵＳ、および１つ以上の順序論理デバイス１２５をリセットするためにリセット回路によって生成されるリセット信号ＺＮの実施例であり得る。この図は、Ｎ型電界効果トランジスタ（ＮＦＥＴ）動作閾値電圧レベルＶＴＮ、低立ち下がり閾値電圧レベルＶＰＯＲ＿ＦＬ、立ち上がり閾値電圧レベルＶＰＯＲ＿Ｒ、高立ち下がり閾値電圧レベルＶＰＯＲ＿ＦＨ、および最大または通常動作電圧レベルＶＭＡＸを示す。

領域Ａの左側の領域は、電圧検出器１１５内のＮＦＥＴデバイスなど、Ｖ＿ＢＵＳがシステム内のＮＦＥＴの閾値電圧ＶＴＮよりも下回る場合など、システム１００が電源オフされる時間を示す。この領域では、電圧検出器１１５と節電検出器１１０内の電圧検出器の両方をオフにすることができる。領域ＡはＶ＿ＢＵＳがＶＴＮからＶＰＯＲ＿Ｒに立ち上がる期間を示す。領域Ａでは、電圧検出器回路１１５をオンにして、Ｖ＿ＢＵＳがＶＰＯＲ＿Ｒを超えて立ち上がりすることを検出するなど、Ｖ＿ＢＵＳを監視することができる。この期間中に電圧検出器回路１１５に電流が流れ、電圧検出器回路１１５は電力を消費する。領域Ｂは、Ｖ＿ＢＵＳがＶＰＯＲ＿ＲおよびＶＰＯＲ＿ＦＨの両方よりも高い期間を示す。この領域では、電圧検出器１１５をオフにして、電圧検出器にほとんどまたは全く電流を流さないようにすることができる。その結果、どちらの電圧検出器も領域Ｂで電力を消費しない。領域Ｃは、節電検出器１１０内の第２の電圧検出器が起動してＶＰＯＲ＿ＦＬを下回るＶ＿ＢＵＳの立ち下がりを検出する期間を示す。第２の電圧検出器回路はこの期間中に電流を流し、第２の電圧検出器に電力を消費させる。領域Ｄは、Ｖ＿ＢＵＳがＶＰＯＲ＿ＦＬを下回り、ＰＯＲラッチにリセット信号ＺＮの値を高に駆動させて、例えばＺＮをＶ＿ＢＵＳに追従させるように、第２の電圧検出器にＰＯＲラッチ１２０をリセットさせる期間を示す。この期間中、第２の電圧検出器はオフにされ、第２の電圧検出器にはほとんどまたは全く電流を流さないようにする。その結果、どちらの電圧検出器もこの期間中電力を消費しない。領域Ｅは、領域Ａに示される期間と同様に、システム１００の立ち下がりリセットの後にＶ＿ＢＵＳがＶＰＯＲ＿Ｒに立ち上がりする時間を示す。

いくつかの実施形態では、ＶＰＯＲ＿ＦＨは、領域Ｃにおいて第２の電圧検出器によって消費される電力を減らすため、または種々の電源スルーレートに対してリセット回路１０５を適合させるためなどに調整することができる。

本明細書に記載された技術によれば、周囲温度が摂氏１００度より低いとき、本開示の様々なプロセスコーナー条件のリセット回路およびスルーレートなどのＶ＿ＢＵＳ特性を用いて、領域ＤのＺＮの波形を確実に生成することができる。電源電圧の立ち上がり時間と立ち下がり時間が１０ミリ秒未満の場合、領域ＤのＺＮの波形は妥当なＰＶＴ変動に対して確実に生成される。さらに、領域ＥにおけるＺＮの波形は、ＰＶＴの変動および供給電圧の立ち上がりおよび立ち下がり時間とは無関係に確実に生成することができる。

図２Ａは、様々な実施形態による、ゲート型電圧検出器回路（以下、「分圧器回路」）２００の概略図を示す。電圧検出器回路２００は、ＶＰＯＲ＿Ｒなどの閾値電圧レベルを超えて立ち上がる供給電圧Ｖ＿ＢＵＳを検出するように構成された電圧検出器回路１１５（図１Ａ）の実施例とすることができる。このような電圧検出器回路は、ゲート回路２０１、分圧器回路２０３、およびインバータ２０５を含むことができる。ゲート回路２０１は、Ｐ型電界効果トランジスタ（ＰＦＥＴ）Ｍ１を含むことができる。分圧器回路２０３は、ダイオード接続されたＰＦＥＴＭ２および可調整抵抗Ｒ１を含み得る。さらに、インバータ回路２０５は、ＰＦＥＴＭ３およびＮＦＥＴＭ４を含むことができる。

ゲート回路２０１および分圧器回路は、Ｍ２の特定のジオメトリ

閾値電圧（Ｖ_ＴＰ１）、およびプロセスファクタ（Ｋ_Ｐ）、ならびにＭ３の特定のジオメトリ

閾値電圧（Ｖ_ＴＰ２）、およびプロセスファクタ（Ｋ_Ｐ）、ならびにＭ４の特定のジオメトリ

閾値電圧（Ｖ_ＴＮ）、およびプロセスファクタ（Ｋ_Ｎ）に対して式（１）および式（２）を用いて立ち上がり閾値電圧（ＶＰＯＲ＿Ｒ）を決定するために使用できる。一般に、ＶＰＯＲ＿Ｒは、Ｒ１を調整することによって、またはジオメトリをＭ２、Ｍ３、またはＭ４に変更することによって決定できる。式（１）および式（２）における電圧Ｖｇは、Ｍ１のゲート−ソース間電圧であり得る。

電圧検出器回路２００は、Ｍ１をオンにするなど、端子ＥＮに低信号を提示することによってオンにすることができる。閾値電圧ＶＰＯＲ＿Ｒは、インバータ２０５に高出力の生成から低出力への切り替えを引き起こすためにノードＮ１で必要とされる電圧を決定するなど、Ｍ４のバイアス電圧を決定することができる。Ｖ＿ＢＵＳがグランドＧＮＤのような低電位からＶＰＯＲ＿Ｒまで立ち上がると、ノードＮ１の電圧はこのバイアス電圧より低くなり、インバータ２０５は端子ＺにＶ＿ＢＵＳを厳密に追跡する高出力信号を発生する。Ｖ＿ＢＵＳがＶＰＯＲ＿Ｒを超えて立ち上がると、ノードＮ１の電圧はＭ４のバイアス電圧を超えて立ち上がり、Ｖ＿ＢＵＳが最小動作電圧レベルに達したことを示すように、インバータ２０５に出力信号を低に駆動させる。

出力信号は、ＰＯＲラッチ回路１２０（図１）などのＰＯＲラッチ回路によって端子Ｚから取り込むことができる。次いで、電圧検出器２００は、Ｍ１をオフにするなどのために端子ＥＮに低信号を提示することによってオフにされるか、または無効化されることができる。ラッチ回路は、Ｒ１によって消費される電力よりも少ない電力を消費することができるので、ＺをＰＯＲラッチに蓄積し、電圧検出器回路２００を無効化することは、システムによっては電力消費を低減することができる。

図２Ｂは、様々な実施形態による、ゲート型電圧検出器回路２１０の別の実施例の概略図を示す。電圧検出器回路２１０は、節電検出器回路１１０（図１）に含まれる電圧検出器回路の実施例であり、ＶＰＯＲ＿ＦＬなどの閾値電圧レベルよりも立ち下がる供給電圧Ｖ＿ＢＵＳを検出するように構成される。そのような電圧検出器回路は、ゲート回路２１１、分圧器回路２１３、およびインバータ２１５を含むことができる。ゲート回路２０１は、ＮＦＥＴＭ８を含むことができる。分圧器回路２１３は、ダイオード接続されたＰＦＥＴＭ５および可調整抵抗Ｒ２を含み得る。さらに、インバータ回路２１５は、ＰＦＥＴＭ６およびＮＦＥＴＭ７を含むことができる。トランジスタＭ５、Ｍ６、およびＭ７は、電圧検出器回路２００のトランジスタＭ２、Ｍ３、およびＭ４と一致するように選択することができる。閾値電圧ＶＰＯＲ＿ＦＬは、ＶＰＯＲ＿ＲにＶＰＯＲ＿ＦＬを、Ｒ１にＲ２を代入することにより、式（１）および式（２）に従って決定することができる。例えば、ＶＰＯＲ＿ＦＬをＶＰＯＲ＿Ｒより低くさせるために、Ｒ２の値はＲ１の値より大きくてもよい。

電圧検出器回路２１０は、Ｍ８に低電圧を印加することによってオフにすることができ、またはＭ８に高電圧を印加することによってオンにすることができる。オフ状態では、電圧検出器２１０はインバータ２１５に端子Ｚで低出力電圧を生成させることができる。オン状態では、電圧検出器はＶ＿ＢＵＳがＶＰＯＲ＿ＦＬよりも立ち下がるまで端子Ｚで低出力電圧を生成し続けることができる。電圧検出器２１０は、端子Ｚに高出力電圧を生成することができ、Ｖ＿ＢＵＳはＶＰＯＲ＿ＦＬよりも立ち下がる。

図３は、様々な実施形態による、低自己消費電流リセット回路３００の概略図を示す。低自己消費電流リセット回路（以下、「リセット回路」）３００は、リセット回路１００（図１Ａ）の実施例とすることができる。リセット回路３００は、電圧検出器回路３０５、インバータ回路３１０、ＰＯＲラッチ回路３１５、インバータ回路３２０、および節電検出器回路３２５を含むことができる。電圧検出器回路３０５は、電圧検出器回路１１５（図１Ａ）または電圧検出器回路２００（図２Ａ）の実施例とすることができる。そのような回路は、本明細書に記載されたように、閾値電圧ＶＰＯＲ＿Ｒを超える供給電圧Ｖ＿ＢＵＳの増加を検出するように構成され得る（図１Ｂ）。

ＰＯＲラッチ回路３１５とインバータ３２０との組み合わせは、ＰＯＲラッチ回路１２０（図１）の実施例であり得る。ＰＯＲラッチ回路３１５は、Ｖ＿ＢＵＳが低電圧からＶＰＯＲ＿Ｒまで立ち上がるときに閉じるように、例えばＰＦＥＴＭ１７を用いることによって構成されたスイッチング回路３１３を含むことができる。Ｖ＿ＢＵＳがＶＰＯＲ＿Ｒを下回っている間、電圧検出器３０５からの出力（高電圧）は、インバータ回路３１０によって反転され、ＰＯＲラッチ回路３１５を通過して、高リセット信号ＺＮを生成することができる。電圧検出器回路３０５の反転出力は、電圧検出器回路３０５の端子ＥＮを低に駆動するなどのために、ＰＯＲラッチ回路３１５にノードＮ２の低出力を生成させることができる。これにより、ゲートトランジスタＭ１（図２Ａ）を閉じることができ、電圧検出器回路３０５をオン状態に維持する。Ｖ＿ＢＵＳがＶＰＯＲ＿Ｒよりも立ち上がると、電圧検出器回路３０５の出力は低電圧に切り替わる。この低出力は、インバータ３１０によって高に反転され、ラッチ回路３１５に渡される。この高入力は、ＰＯＲラッチ回路３１５を、例えば、電圧検出器３０５から電気的に絶縁するために、電圧検出器回路３０５の反転された出力を取り込む、またはラッチするために、インバータ３１２にＰＦＥＴＭ１７のベースに高電圧を生成させることができる。ラッチされた（高電圧）出力は、ＰＯＲラッチ回路３１５に、電圧検出器回路３０５をオフにする、または無効化するなどのために、ノードＮ２に高電圧を生成させることができる。

節電検出器回路３２５は、節電検出器回路１１０（図１Ａ）の実施例とすることができ、閾値電圧ＶＰＯＲ＿ＦＬ（図１Ｂ）を下回るＶ＿ＢＵＳの立ち下がりを検出するように構成される。節電検出器回路３２５は、電荷蓄積回路３３０、漏れ電荷補償回路３３５、立ち下がり検出器回路３４０、電圧検出器３５０、およびリセット装置３５５を含むことができる。節電検出器回路３２５はまた、プルダウン回路３４５、リセットトランジスタＭ７、およびコンデンサＣ５を含むことができる。

電荷蓄積回路３１５は、ダイオードＤ１と蓄積容量Ｃ１とを含むことができる。電荷蓄積回路３１５は、電圧検出器回路３５０を起動するための閾値電圧ＶＰＯＲ＿ＦＨ（図１Ｂ）を決定することができる。閾値電圧は、蓄積コンデンサＣ１の両端に生成される電圧を決定する１つ以上のダイオードＤ１を用いることによって決定できる。そのような閾値電圧（ＶＰＯＲ_ＦＨ）は、それぞれ順方向電圧Ｖ_Ｄを有するｋ個のダイオードＤ１と、ＰＦＥＴＭ９の閾値電圧ＶＴＰとが与えられた式（３）を用いて決定することができる。Ｖ＿ＢＵＳが最大または通常の動作電圧Ｖ＿ＢＵＳ_ＭＡＸまで立ち上がると、Ｄ１によって決定されるように、蓄積コンデンサＣ１をＶＰＯＲ＿ＦＨ（ＶＰＯＲ_ＦＨ）まで充電することができる。いくつかの実施形態では、例えば図１Ｂの領域Ｃの幅を決定することによって、電圧検出器３５０がオンにされる時間量を決定するために、ＶＰＯＲ＿ＦＨまたはダイオードＤ１の数（ｋ）を選択することができる。

立ち下がり検出器回路３４０は、Ｖ＿ＢＵＳに結合されたゲートと蓄積コンデンサＣ１に結合されたソースとを有するＰＦＥＴＭ９を含むことができる。立ち下がり検出器回路３４０は、Ｖ＿ＢＵＳがＶＴＰボルトよりもＶＰＯＲ＿ＦＨよりも立ち下がったときに、蓄積コンデンサＣ１を放電するためにオンにすることにより、Ｖ＿ＢＵＳがＶＰＯＲ＿ＦＨよりも立ち下がることを検出するように構成され得る。Ｖ＿ＢＵＳの立ち下がり時間が長いと、Ｍ９が部分的にオンになり、電荷が蓄積コンデンサＣ１から漏れる可能性がある。そのような漏洩は、Ｖ＿ＢＵＳがＶＰＯＲ＿ＦＨよりも立ち下がることを検出するＭ９の能力を制限する可能性がある。漏れ電荷補償回路は、例えば、ＮＦＥＴＭ１０とＮＦＥＴＭ１１とによって形成されたカレントミラーが、漏れた電荷をＭ９のドレインにミラーするように、例えば、ダイオード接続されたＰＦＥＴＭ８を用いてＣ１から漏れた電荷を検知することによって、蓄積コンデンサＣ１から漏れた電荷を制限することができる。この構成は、ＰＶＴ変動に対する、およびＣ１からの電流漏れに影響を及ぼし得る種々の供給電圧特性に対する、節電検出器回路３２５の頑健性を改善することができる。

プルダウン回路３４５は、ダイオード接続ＮＦＥＴＭ１２、Ｍ１３、およびＭ１４を含むことができる。この回路は、電圧検出器３５０を無効化するなどのために、Ｍ９がオフになったときに電圧検出器回路３５０内のゲートトランジスタから電荷を引き離すことができる。プルダウン回路３４５はまた、Ｍ９がオンにされたときにコンデンサＣ５の両端に立ち下がる電圧が、電圧検出器３５０内のゲートトランジスタをオンにするのに十分に大きいことを保証することができる。

電圧検出器３５０は、Ｖ＿ＢＵＳが閾値電圧ＶＰＯＲ＿ＦＬよりも立ち下がることを検出するように構成された電圧検出器２１０（図２Ｂ）などの電圧検出器とすることができる。一旦オンにされると、電圧検出器３５０はＶ＿ＢＵＳを監視し、Ｖ＿ＢＵＳがＶＰＯＲ＿ＦＬよりも立ち下がるまで端子Ｚに低出力電圧を生成することができる。Ｖ＿ＢＵＳがＶＰＯＲ＿ＦＬよりも立ち下がった後、電圧検出器３５０は、リセット回路３５５内のＮＦＥＴＭ１５およびＮＦＥＴＭ１６に、それぞれノードＮ３およびＮ４をプルダウンさせてＰＯＲラッチ回路３１５をリセットさせ、ＰＯＲラッチに、低電圧または論理値０を蓄積させるように、端子Ｚで高出力電圧を駆動することができる。図１の領域Ｄに示すように、ラッチ回路３１５をリセットすることにより、インバータ回路３２０にＺＮを高に駆動させることができる。ＺＮを高に駆動すると、ＮＦＥＴＭ７をオンにし、電圧検出器回路３５０内のゲートトランジスタのゲートを低に引き下げ、電圧検出器回路３５０を無効化することができる。

図４は、様々な実施形態による、低自己消費電流リセット回路４００の実施例のトランジスタレベル概略図を示す。リセット回路４００は、リセット回路１０５（図１）またはリセット回路３００（図３）の実施例とすることができる。リセット回路は、例えば、図３の電圧検出器３０５、インバータ３２０、ＰＯＲラッチ回路４１５、インバータ３１０、および節電検出器回路３２５にそれぞれ対応するように、立ち上がり電圧検出器４０５、インバータ４０７、ＰＯＲラッチ回路４１０、インバータ４１２、および節電検出器回路４１５を含むことができる。いくつかの実施形態では、リセット回路４００は、本明細書に記載されたように、供給電圧の状態に応答して１つ以上の順序論理回路にリセット信号ＺＮを供給するような、集積回路に含めることができる。

図５は、様々な実施形態による、低自己消費電流リセット回路を動作させるための一組の動作５００を示す。動作５００は、図１ＢのＶＰＯＲ＿Ｒのように、立ち上がり閾値電圧レベルを超えて立ち上がりする供給電圧に応答して１つ以上の順序論理回路をリセットするために実行することができる。動作５００はまた、供給電圧の立ち下がりに応答して１つ以上の順序論理回路をリセットし、図１ＢのＶＰＯＲ＿ＦＬなどの立ち下がり閾値電圧レベルを下回る動作電圧を形成するように実行され得る。動作５００は、１つ以上の順序論理回路を有する電子デバイスの供給電圧をランピングさせること、または増加させることなどによって、動作５０５で開始することができる。動作５１０を実行して、電圧検出器回路１１５（図１Ａ）または電圧検出器回路２００（図２Ａ）などの立ち上がり電圧検出器回路などの第１の回路を用いて立ち上がり供給電圧を監視することができる。次に、動作５１５を実行して、論理１または高電圧などの第１の値を有するリセット信号を生成して、１つ以上の同期論理回路をリセットすることができる。動作５２０は、供給電圧が立ち上がり閾値電圧レベルより高いかどうかを判定するために実行され得る。動作５００は、供給電圧が立ち上がり閾値電圧レベル以下であるときに動作５１０で継続することができる。あるいは、動作５２５は、供給電圧が立ち上がり閾値電圧よりも高いときに第２の値を有するリセット信号を生成するために実行され得る。動作５２５はさらに、ＰＯＲラッチ回路１２０（図１）またはＰＯＲラッチ回路３１５（図３）などのメモリまたはラッチ回路に第２の値を蓄積するために実行され得る。第２の値は、論理０、または１つ以上の論理回路を動作させるために解放するように選択された低電圧であり得る。次に、動作５３０を実行して、本明細書に記載されたように、立ち上がり電圧検出器回路に関連するゲートトランジスタまたはゲート回路をオフにすることなどによって、第１の回路を無効化することができる。

動作５３５は、供給電圧を監視して供給電圧が図１ＢのＶＰＯＲ＿ＦＨのような高立ち下がり電圧閾値レベルよりも立ち下がったかどうかを判定するために実行することができる。本明細書に記載されたように、動作５３５は、電荷蓄積回路および漏れ電流補償器と共に立ち下がり電圧検出器回路を用いて実行することができる。動作５００の実行は、供給電圧が高立ち下がり電圧閾値レベルよりも立ち下がっていないとき、動作５０５または動作５３５で継続することができる。あるいは、動作５００の実行は、供給電圧が高立ち下がり電圧閾値レベルよりも立ち下がったときに動作５４０で継続することができる。

本明細書に記載されたように、立ち下がり電圧検出器回路を用いることなどによって、立ち下がり電源電圧を監視して、図１ＢのＶＰＯＲ＿ＦＬなどの低立ち下がり電圧閾値レベルよりも立ち下がった供給電圧を検出するために動作５４０を実行することができる。オペレーション５００の実行は、供給電圧が低立ち下がり電圧閾値レベルよりも立ち下がるまでオペレーション５４０で継続することができ、一方、オペレーション５００の実行は、オペレーション５４５に示すように、供給電圧が低立ち下がり電圧閾値レベルよりも立ち下がったときにオペレーション５５０で継続することができる。本明細書に記載されたように、動作５５０を実行して、ＰＯＲラッチに第１の値を蓄積させるなど、ＰＯＲラッチをリセットすることができる。次いで、動作５５５を実行して、立ち下がり電圧検出器回路を無効化することができる。

本明細書に記載された非限定的な態様または実施例のそれぞれは、それ自体で独立していてもよく、または様々な置換または１つ以上の他の実施例との組み合わせで組み合わされてもよい。

上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例示として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも呼ばれる。そのような実施例は、図示または説明されたものに加えてエレメントを含むことができる。しかしながら、図示または記載されたエレメントのみが提供される実施例が提供される。さらに、図示されまたは説明されたこれら構成要素（または、その１つ以上の態様）、特定の実施例（または、その１つ以上の態様）、本明細書で図示されまたは説明された他の実施例（または、その１つ以上の態様）のいずれかの任意の組み合わせまたは順列は、本開示の範囲内である。

本文書と参考として組み込まれている文書との間に一貫性のない使用がある場合は、この文書の使用が優先する。

本文書では、特許文書で一般的であるように、用語「１つ（ａ）」または「１つ（ａｎ）」は、「少なくとも１つ（ａｔｌｅａｓｔｏｎｅ）」または「１つ以上（ｏｎｅｏｒｍｏｒｅ）」といった他の事例または用い方とは無関係に、１つまたは１つ以上を含むように用いる。本明細書では、用語「または（ｏｒ）」は、特に明記しない限り、非排他的に使用され、「ＡまたはＢ（ＡｏｒＢ）」は、「ＡであってＢでない（ｂｕｔｎｏｔＢ）」、「ＢであってＡでない（ＢｂｕｔｎｏｔＡ）」、および「ＡおよびＢ（ＡａｎｄＢ）」を含む。本文書では、用語「含む（ｉｎｃｌｕｄｉｎｇ）」および「そのなかで（ｉｎｗｈｉｃｈ）」は、それぞれ、用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」および「ここで（ｗｈｅｒｅｉｎ）」に等価な平易な英語として用いられる。また、以下の特許請求項において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、制限するものではなくで、すなわち、請求項でそのような用語の後に列挙されたものに加えて、他の構成要素を含むシステム、デバイス、物品、組成物、処方、またはプロセスが依然としてその請求項の範囲内にあるとみなされる。さらに、以下の特許請求項において、「第１（ｆｉｒｓｔ）」、「第２（ｓｅｃｏｎｄ）」および「第３（ｔｈｉｒｄ）」などの用語は単にラベルとして使用され、それらの対象に数値的な要件を課すことを意図するものではない。

本明細書に記載の方法の実施例は、少なくとも部分的に機械的にまたはコンピュータで実施することができる。いくつかの実施例は、上記の実施例に記載した方法を実行するよう電子デバイスを構成するのに動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実施には、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含めることができる。そのようなコードは、様々な方法を実行するためのコンピュータ読取可能な命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成してもよい。さらに、実施例では、コードは、実行中または他の時などに、１つ以上の揮発性、非一時的、または不揮発性の実体的コンピュータ読取可能媒体に実体的に格納することができる。これらの実体的コンピュータ読取可能媒体の例には、限定はされないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などを含めることができる。

上記記載は例示的なものであり、限定的なものではない。例えば、上記の実施例（またはその１つ以上の態様）は、互いに組み合わせて使用してもよい。上記の記載をよく調べることにより、当業者によって、他の実施形態を使用することができる。読者が技術的開示の性質を迅速に確認できるようにするために、米国特許法施行規則（３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ））に従って要約が提供されている。それは、請求項または意味を解釈または制限するために使用されないという理解をして提出されている。また、上記の詳細な記載では、開示を効率化するために様々な特徴をグループ化することができる。これは、請求されていない開示の特徴がいずれかの請求項に不可欠であることを意図していると解釈されるべきではない。むしろ、本発明の主題は、開示された特定の実施形態のすべての特徴よりも少なくてもよい。したがって、添付の請求項は、実施例または実施形態としての発明の詳細な説明に組み込まれており、各請求項は別個の実施形態として独自の立場を有し、そのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせることができる。本発明の範囲は、そのような請求項が権利化される等価物の全範囲とともに、添付の請求項を参照して決定されるべきである。

１００システム
１０５リセット回路
１１０節電検出器回路
１１５電圧検出器回路
１２０ＰＯＲラッチ
１２５順序論理回路

Claims

供給電圧の状態に応答して電子システム内の１つ以上の順序論理回路にリセット信号を提供するための装置であって、前記装置は、
前記供給電圧が第１の閾値電圧レベルに立ち上がりした後に第１のパルスを生成する第１の電圧検出器回路と、
前記供給電圧が第２の閾値電圧レベルよりも立ち下がりした後に第２のパルスを生成する第２の電圧検出器回路と、
ラッチ回路であって、
前記供給電圧が前記第１の閾値電圧レベルに立ち上がりした後の前記第１のパルスに基づく第１の値を蓄積し、
前記第１の値を蓄積した後に前記第１の電圧検出器回路を無効化し、
前記第２の閾値電圧レベルを下回る前記供給電圧の立ち下がりを検出した後に前記第２の電圧検出器回路を有効化し、
前記供給電圧が第３の閾値電圧レベルよりも立ち下がりした後に前記第２のパルスに基づく第２の値を蓄積するようにリセットし、
前記リセットの後に前記第２の電圧検出器回路を無効化する、ラッチ回路と、
を備える、装置。
前記第２の電圧検出器回路を選択的に制御するための節電検出器回路をさらに備え、前記節電検出器回路は、
前記第２の電圧検出器回路と、
第３の閾値電圧を生成する電荷蓄積回路と、
前記第３の閾値電圧を下回る前記供給電圧の立ち下がりを検出した後に、前記第２の電圧検出器回路を起動するために前記電荷蓄積回路に結合された立ち下がり検出器回路と、
前記電荷蓄積回路からの漏れ電流を制限するために、前記電荷蓄積回路および前記立ち下がり検出器回路に結合された補償器回路と、を備える、請求項１に記載の装置。
前記第３の閾値電圧は、前記供給電圧を生成する第１のレールと前記供給電圧を生成する低レールとの間に蓄積コンデンサと直列に結合されたダイオードによって決定される、請求項２に記載の装置。
前記補償器回路は、
前記電荷蓄積装置から前記立ち下がり検出器回路の入力ノードへ漏れる前記漏れ電流を感知し、
前記感知された漏れ電流に基づいて、前記立ち下がり検出器回路の出力ノードにミラー電流を生成する、カレントミラー回路を備える、請求項２に記載の装置。
前記カレントミラーは、前記電荷蓄積回路からの前記漏れ電流を感知するように構成されたダイオード接続Ｐ型電界効果トランジスタを備える、請求項４に記載の装置。
前記立ち下がり検出器回路は、前記電荷蓄積回路に蓄積された前記第３の閾値電圧によって決定されるバイアス電圧と、前記供給電圧によって決定されるゲート電圧とを有するトランジスタを備える、請求項２に記載の装置。
前記第１の電圧検出器回路は、
前記第１の閾値電圧レベルを超えて立ち上がりする前記供給電圧を検出するインバータ回路と、
前記インバータ回路の入力に結合されて、前記第１の閾値電圧レベルを決定するゲート型分圧器回路と、を備える請求項１に記載の装置。
前記ゲート型分圧器回路は、
前記供給電圧を生成する第１のレールに結合されているダイオード接続トランジスタと、
前記ダイオード接続トランジスタと前記供給電圧を生成する第２のレールとの間に結合された抵抗素子であって、前記ダイオード接続トランジスタの両端で立ち下がりした前記供給電圧の一部分と前記抵抗素子の両端で立ち下がりした供給電圧の一部分とに基づいて前記第１の閾値電圧を決定するように調整可能である、抵抗素子と、
前記ラッチ回路が前記第１の値を蓄積した後に前記ダイオード接続トランジスタを前記第１のレールから切り離すためのゲート装置と、を備える、請求項７に記載の装置。
前記第２の電圧検出器回路がゲート型分圧器回路を備え、前記ゲート型分圧器回路は、
前記供給電圧を生成する第１のレールに結合されているダイオード接続トランジスタと、
前記ダイオード接続トランジスタと前記供給電圧を生成する第２のレールとの間に結合された抵抗素子であって、前記ダイオード接続トランジスタの両端で立ち下がりした前記供給電圧の一部分と前記抵抗素子の両端で立ち下がりした前記供給電圧の一部分とに基づいて前記第２の閾値電圧を決定するように調整可能である、抵抗素子と、
前記ラッチ回路が前記第１の値を蓄積した後に前記抵抗素子を前記供給電圧の前記第２のレールから切り離すためのゲート装置と、を備える、請求項１に記載の装置。
供給電圧の状態に応答してシステム内の順序論理回路をリセットする低自己消費電流リセット回路を動作させるための方法であって、前記方法は、
第１の回路を用いて立ち上がりする供給電圧を監視することと、
前記供給電圧が第１の閾値電圧レベルより低い間にリセット信号を第１の値に駆動することと、
前記供給電圧が第１の閾値電圧レベルよりも高く立ち上がりする場合、前記第１の回路を用いて前記リセット信号を第２の値に駆動することと、
前記供給電圧が前記第１の閾値電圧レベルを超えて立ち上がりした後に第２の値をラッチ回路に蓄積することと、
前記第２の値を蓄積した後に前記第１の回路を無効化することと、
第２の閾値電圧レベルを下回る前記供給電圧の立ち下がりを検出することと、
前記第２の閾値電圧レベルを下回る前記供給電圧の立ち下がりを検出した後に第２の回路を有効化することと、
前記供給電圧が第３の閾値電圧レベルより高い間に前記第２の回路を用いて前記供給電圧を監視することと、
前記供給電圧が前記第３の閾値電圧レベルよりも立ち下がりした場合、前記第１の値を前記ラッチ回路に蓄積することと、
前記第３の閾値電圧レベルよりも立ち下がりするよう前記リセット信号を第１の値の供給電圧に駆動することと、
前記供給電圧が前記第３の閾値電圧レベルよりも立ち下がりした後に前記第２の回路を無効化することと、
を含む、方法。
さらに、
電荷蓄積回路を用いて前記第２の閾値電圧を生成することと、
第２の閾値電圧レベルを下回る前記供給電圧の前記立ち下がりを検出したことに応答して、立ち下がり検出器回路を用いて前記電荷蓄積回路を放電することと、
電流補償回路を用いて前記電荷蓄積回路の前記放電を制限することと、を含む、請求項１０に記載の方法。
さらに、
前記電荷蓄積回路を放電することによって生成された電流を用いて、前記供給電圧を監視するよう前記第２の回路を起動することを含む、請求項１１に記載の方法。
前記電流補償回路は、前記電荷蓄積回路の前記放電によって生成した電流をサンプリングし、前記放電によって生成した前記電流に比例する電流を立ち下がり電圧検出器回路の出力にミラーするように構成されたカレントミラー回路を備える、請求項１１に記載の方法。
さらに、
前記電荷蓄積回路内のコンデンサに直列に結合されたダイオードを用いて前記第２の閾値電圧の値を決定することを含む、請求項１１に記載の方法。
さらに、
可変抵抗素子と直列に結合されたダイオードを用いて前記第１の閾値電圧の値を決定することを含む、請求項１０に記載の方法。
供給電圧の状態に応答してラッチ回路をリセットするための低自己消費電流リセット回路を有するシステムであって、前記システムは、
１つ以上のラッチ回路を備える装置と、
第１の電圧検出器回路であって、
前記供給電圧の高レールと前記供給電圧の低レールとの間に可調整抵抗と直列に結合されたダイオード接続トランジスタによって形成されたゲート分圧器、および
前記可調整抵抗と前記供給電圧の前記低レールとの間で立ち下がりした電圧を受信するためのインバータ回路、を備える、第１の電圧検出器回路と、
前記インバータ回路の出力に結合された入力ノードと、前記第１の検出器回路の第１のゲート要素に結合された第１の出力ノードとを有するラッチ回路と、
節電検出器回路であって、
立ち下がり検出器回路に基準電圧を供給するための電荷蓄積回路、
前記電荷蓄積回路および前記立ち下がり電圧検出器回路に結合された漏れ電流補償器回路、ならびに
前記立ち下がり電圧検出器回路の第１の出力端子と前記漏れ電流補償器回路の第２の出力端子とによって形成されたノードに結合された第２のゲート要素、および前記ラッチ回路に結合された第２の出力ノードを有する第２の電圧供給検出器回路、を備える、節電検出器回路と、
を備え、
前記供給電圧が第１の閾値電圧レベルを超えて立ち上がりした後に前記第１の電圧検出器回路を無効化し、
前記供給電圧が第２の閾値電圧レベルを下回る立ち下がりした後に前記第２の電圧供給検出器回路を有効化し、
前記供給電圧が第３の閾値電圧レベルを下回る立ち下がりした後に前記第２の電圧供給検出器回路を無効化する、
システム。
前記ラッチ回路は、前記供給電圧が立ち上がり閾値電圧レベルを超えて立ち上がりしたときに、前記第１のゲート要素に前記第１の検出器回路を無効化させる信号を前記第１の出力ノードに生成する、請求項１６に記載のシステム。
前記立ち下がり検出器回路は、前記供給電圧が高立ち下がり閾値電圧レベルを下回るときに、前記立ち下がり電圧検出器回路の前記第１の出力端子と前記漏れ電流補償器回路の前記第２の出力端子とによって形成されるノードにおいて信号を生成して前記第２の電圧検出器回路を起動する、請求項１６に記載のシステム。
前記第２の検出器回路は、前記供給電圧が低立ち下がり電圧レベルを下回ったときに前記ラッチ回路をリセットするための信号を生成し、前記低立ち下がり閾値電圧レベルが前記高立ち下がり閾値電圧レベルより低い、請求項１８に記載のシステム。
前記ラッチ回路は、前記ラッチ回路をリセットするための前記信号を受信した後に、前記第２のゲート要素に前記第２の電圧検出器回路を無効化させるように構成されている、請求項１９に記載のシステム。