CN110391805A - 复位电路上的低静态电流功率 - Google Patents

复位电路上的低静态电流功率 Download PDF

Info

Publication number
CN110391805A
CN110391805A CN201910301498.8A CN201910301498A CN110391805A CN 110391805 A CN110391805 A CN 110391805A CN 201910301498 A CN201910301498 A CN 201910301498A CN 110391805 A CN110391805 A CN 110391805A
Authority
CN
China
Prior art keywords
voltage
circuit
detector circuit
supply voltage
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910301498.8A
Other languages
English (en)
Other versions
CN110391805B (zh
Inventor
秦文辉
E·C·格拉斯
B·戈斯瓦米
马绍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Adi Semiconductor Unlimited Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adi Semiconductor Unlimited Co filed Critical Adi Semiconductor Unlimited Co
Publication of CN110391805A publication Critical patent/CN110391805A/zh
Application granted granted Critical
Publication of CN110391805B publication Critical patent/CN110391805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24—Storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Electronic Switches (AREA)

Abstract

本公开涉及复位电路上的低静态电流功率。一种响应于电源电压条件在电子系统中向一个或多个时序逻辑电路提供复位信号的装置，包括第一电压检测器电路，用于在电源电压上升到第一阈值电压电平后产生第一脉冲。该装置还包括第二电压检测器电路，所述电源电压降至第二阈值电压电平以下后产生第二脉冲。该装置另外包括锁存电路，以：在所述电源电压升到所述第一阈值电压电平后，基于所述第一脉冲存储第一值，在存储所述第一值后禁用所述第一电压检测器电路，在所述电源电压降至第二阈值电压电平以下后，基于所述第二脉冲复位以存储第二值，和在所述重置后禁用所述第二电压检测器电路。

Description

复位电路上的低静态电流功率
技术领域
该文件通常涉及但不限于电子电路，更具体地说，涉及电气系统的复位电路。
背景技术
使用时序逻辑电路的电子系统通常包括复位电路，以响应电源事件迫使这些系统的存储器元件达到指定状态，例如当系统通电时电源电压升高到阈值工作电压电平或者电源电压在系统运行期间降至另一阈值工作电压以下。例如，上电复位(POR)电路可以在系统开启后监视系统上升的电源电压，并产生复位信号，以便在电源电压之后将系统中的一个或多个锁存器复位到指定状态。升至系统中其他电路正常工作所需的电压电平。类似地，欠压检测电路可以在系统操作期间监视系统的电源电压，并且当电源电压下降到低于系统中电路正常运行所需的电压电平时产生信号以重置系统。POR电路或欠压检测电路的性能会受到电源电压上升或下降的速率以及这些电路消耗的静态电流的影响。
发明内容
根据本公开的一个方面，提供有一种用于响应电源电压条件向电子系统中的一个或多个时序逻辑电路提供复位信号的装置，该装置包括：第一电压检测器电路，在所述电源电压升到第一阈值电压电平后产生第一脉冲；第二电压检测器电路，在所述电源电压降至第二阈值电压电平以下后产生第二脉冲；和锁存电路：在所述电源电压升到所述第一阈值电压电平后，基于所述第一脉冲存储第一值，在存储所述第一值后禁用所述第一电压检测器电路，在所述电源电压降至第二阈值电压电平以下后，基于所述第二脉冲复位以存储第二值，和在所述重置后禁用所述第二电压检测器电路。
根据本公开的另一个方面，提供有一种具有低静态电流复位电路用于响应电压供应条件复位锁存电路的系统，该系统包括：装置，包括一个或多个锁存电路第一电压检测器电路，包括：由二极管连接的晶体管形成的门控分压器，与电源电压的高轨和电源的低轨之间的可调电阻串联耦合，和反相器电路，用于接收在所述可调电阻和电源的低轨之间下降的电压；锁存电路，具有耦合到所述反相器电路的输出的输入节点和耦合到第一检测器电路的第一门控元件的第一输出节点；和欠压检测器电路，包括：电荷存储电路，为下降检测器电路提供参考电压，漏电流补偿电路，耦合到所述电荷存储电路和所述下降电压检测器电路，和第二电压电源检测器电路，具有第二门控元件，耦合到由下降电压检测器电路的第一输出端子和漏电流补偿电路的第二输出端子形成的节点、以及耦合锁存电路的第二输出节点。
附图说明
图1A描绘了根据各种实施例的具有低静态电流复位电路的系统的框图。
图1B描绘了根据各种实施例的与低静态电流复位电路相关联的电源电压和复位信号的波形图的示例。
图2A示出了根据各种实施例的用于检测具有低静态电流复位电路的系统中的电压的门控电压检测器电路的示意图。
图2B描绘了根据各种实施例的门控电压检测器电路的示意图，该门控电压检测器电路用于检测具有低静态电流复位电路的系统中的电压。
图3描绘了根据各种实施例的低静态电流复位电路的示意图。
图4描绘了根据各种实施例的低静态电流复位电路的晶体管级示意图。
图5描绘了根据各种实施例的用于操作低静态电流复位电路的一组操作。
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同实例。附图通过示例而非通过限制的方式示出了本文件中讨论的各种实施例。
具体实施方式
本发明尤其描述了一种低静态电流复位电路，其对工艺电压-温度(PVT)变化和电源斜坡特性具有弹性，并且包括上电复位(POR)电路和欠压检测电路，其可以使用锁存电路自动禁用以减少静态电流消耗。低静态电流复位电路可以通过降低正常操作期间的功耗来改善电池寿命和具有一个或多个时序逻辑电路的系统的稳定性。低静态电流复位电路还包括漏电流补偿电路，以便为一系列电源转换速率和PVT变化提供稳健性。这对于检测和响应低压摆率电源中断特别有用，例如低于操作阈值的电源电压电平的缓慢下降。
图1A描绘了根据各种实施例的具有低静态电流复位电路105的系统100的框图。系统100可以包括具有一个或多个时序逻辑电路125的电子设备，例如微处理器、有限状态机、寄存器组以及包含锁存电路或其他存储元件的任何其他电路。尽管复位电路105被示出为与一个或多个时序逻辑电路125分离，但是在一些设备中，复位电路105可以是一个或多个时序逻辑电路内的设备或电路，例如微处理器，它包括一个片上复位电路，用于将微处理器初始化为已知的电源状态。
在图1A中，复位电路105可以包括POR电路，该POR电路包括电压检测器电路115、欠压检测器电路110和POR锁存器120。当电压检测器电路115从断电电位上升到产生的阈值电压电平时，电压检测器电路115可以监视电源电压(V_BUS)。上升阈值电压电平可以是使一个或多个时序逻辑电路125正确操作所需的指定最小电源电压电平。电压检测器115可以在输出端Z处产生复位信号以复位一个或多个时序逻辑电路125，同时V_BUS从低或断电电压电平上升到上升阈值电压电平。复位信号的电压可以跟随或跟踪V_BUS的上升，例如以指示高或逻辑1的复位值。复位信号可以由POR锁存器120在输入端子D处接收，并且可以被传导到输出端子POR，例如被提供给一个或多个时序逻辑电路125。
在检测到V_BUS上升超过上升阈值电压电平之后，电压检测器115可以将在输出端Z处产生的复位信号改变为低或逻辑0值，以便指示电源电压已上升到足以启用一个或多个时序逻辑电路125的操作的电平。POR锁存器120可以锁存或存储低值复位信号，例如通过将POR锁存器的输入D与电压检测器115的输出端Z电隔离。可以将低值复位信号提供给一个或多个时序逻辑电路125，以便禁用复位功能。POR锁存器120还可以向电压检测器电路115的选通端子EN提供控制信号，以禁用电压检测器电路，例如以减小电压检测器电路消耗的静态电流。在电压检测器电路115被禁用之后，POR锁存器120可以继续向一个或多个时序逻辑电路提供低值复位信号(ZN)。
在图1A中，欠压检测器电路110可以监视V_BUS以检测低于高-降低阈值电压电平的电源电压的下降。高-降低阈值电压电平可以是低于系统100的最大或正常工作电压的电压，被选择用于提供开销工作电压，例如延迟接通电压检测器电路，如本文所述。欠压检测器电路110可以接通类似于电压检测器电路115的第二电压检测器电路，以检测V_BUS下降到低-降低阈值电压电平以下。低-降低阈值电压电平可以是指定的最小电压，用于响应于电源电压的下降而重置一个或多个时序逻辑电路125。欠压检测器电路110可以在端子RST处产生复位信号以复位POR锁存器120，以便在第二电压检测器电路检测到V_BUS低于低-降低阈值电压电平之后，使POR锁存器存储高或逻辑1复位值。然后，POR锁存器120在欠压检测器电路110的选通端子EN处产生第二控制信号，以禁用第二检测器电路，以便减小第二检测器电路消耗的静态电流。在第二电压检测器电路被禁用之后，POR锁存器120可以继续向一个或多个时序逻辑电路提供高复位信号。
图1B描绘了根据各种实施例的示出与低静态电流复位电路相关联的电源电压和复位信号的波形的示图。这样的波形可以是施加到复位电路100的电源电压V_BUS和由复位电路产生以复位一个或多个时序逻辑器件125的复位信号ZN的示例。该图表示N型场效应晶体管(NFET)，其运行阈值电压电平VTN、低-降低阈值电压电平VPOR_FL、上升阈值电压电平VPOR_R、高-降低阈值电压电平VPOR_FH、以及最大或正常工作电压电平VMAX。
区域A左侧的区域表示系统100断电的时间，例如当V_BUS低于系统中的NFET的阈值电压VTN时，例如电压检测器115中的NFET器件。在该区域中，可以关闭电压检测器115和欠压检测器110中的电压检测器。区域A表示V_BUS从VTN上升到VPOR_R的时段。在区域A中，电压检测器电路115可以转到监视器V_BUS上，例如检测V_BUS上升到VPOR_R以上。在此期间，电流流过电压检测器电路115，使电压检测器电路115消耗功率。区域B表示V_BUS高于VPOR_R和VPOR_FH的时段。在该区域中，可以关闭电压检测器115，使电压检测器导通很少电流或不导电。所以，电压检测器都不消耗区域B中的功率。区域C表示欠压检测器110中的第二电压检测器被激活以检测V_BUS下降到VPOR_FL以下的时段。在此期间，第二电压检测器电路导通，导致第二电压检测器消耗功率。区域D表示V_BUS低于VPOR_FL的时段，使第二电压检测器复位POR锁存器120，以使POR锁存器将复位信号ZN的值驱动为高，例如使ZN跟随V_BUS。在此期间，第二电压检测器关闭，使第二电压检测器导通很少电流或没有电流。因此，在此期间，电压检测器都不会消耗功率。区域E表示在系统100的下降复位之后V_BUS上升到VPOR_R时类似于区域A中所示的时段的时间。
在一些实施例中，可以调整VPOR_FH，例如以减少区域C中的第二电压检测器所消耗的功率，或者使复位电路105适应不同的电源转换速率。
根据这里描述的技术，当环境温度低于100摄氏度时，使用本公开的复位电路可以可靠地生成区域D中的ZN的波形、各种工艺拐角条件和诸如转换速率的V_BUS特性。当电源电压上升和下降时间小于10毫秒时，可以可靠地产生区域D中ZN上的波形，以获得合理的PVT变化。另外，可以可靠地产生区域E中的ZN的波形，而与PVT变化和电源电压上升和下降时间无关。
图2A描绘了根据各种实施例的门控电压检测器电路(下文称为“分压器电路”)200的示意图。电压检测器电路200可以是电压检测器电路115(图1A)的示例，被配置为检测电源电压V_BUS上升到阈值电压电平以上，例如VPOR_R。这种电压检测器电路可以包括选通电路201、分压器电路203和反相器205。选通电路201可以包括P型场效应晶体管(PFET)M1。分压器电路203可包括二极管连接的PFET M2和可调电阻器R1。另外，反相器电路205可以包括PFET M3和NFET M4。
选通电路201和分压器电路可用于使用等式(1)和等式(2)确定上升阈值电压(VPOR_R)，用于指定的几何形状阈值电压(VTP1)和M2的工艺因子(KP)、指定的几何形状阈值电压(VTP2)和M3的工艺因子(KP)、以及M4的指定几何形状阈值电压(VTN)和M4的工艺因子(KN)。通常，可以通过调整R1或通过将几何改变为M2、M3或M4来确定VPOR_R。等式(1)和等式(2)中的电压Vg可以是M1的栅极-源极电压。
可以通过在端子EN处呈现低信号来接通电压检测器电路200，例如以接通M1。阈值电压VPOR_R可以确定M4的偏置电压，例如以确定节点N1处所需的电压以使逆变器205从产生高输出切换到低输出。当V_BUS从诸如地GND的低电位上升到VPOR_R时，节点N1处的电压可以低于该偏置电压，使得反相器205在紧密跟踪V_BUS的端子Z处产生高输出信号。当V_BUS上升到VPOR_R以上时，节点N1处的电压可以上升到高于M4的偏置电压，使得反相器205将输出信号驱动为低，例如以指示V_BUS已经达到最小工作电压电平。
可以通过POR锁存电路(例如POR锁存电路120(图1))从端子Z捕获输出信号。然后可以通过在端子EN处呈现低信号(例如关闭M1)来关闭或禁用电压检测器200。由于锁存电路可以比R1消耗的功率消耗更少的功率，因此将Zin存储为POR锁存器并且禁用电压检测器电路200可以降低一些系统中的功耗。
图2B描绘了根据各种实施例的门控电压检测器电路210的另一示例的示意图。电压检测器电路210可以是包括在欠压检测器电路110(图1)中的电压检测器电路的示例，被配置为检测电源电压V_BUS下降到低于阈值电压电平，例如VPOR_FL。这样的电压检测器电路可以包括选通电路211、分压器电路213和反相器215。选通电路201可以包括NFET M8。分压器电路213可包括二极管连接的PFET M5和可调电阻器R2。另外，反相器电路215可包括PFET M6和NFET M7。可以选择晶体管M5、M6和M7以匹配电压检测器电路200的晶体管M2、M3和M4。可以通过用VPOR_FL代替VPOR_R和R2代替R1来根据等式(1)和等式(2)确定阈值电压VPOR_FL。R2的值可以大于R1的值，例如使VPOR_FL低于VPOR_R。
可以通过向M8施加低电压来关闭电压检测器电路210，或者通过向M8施加高电压来接通电压检测器电路210。在关闭状态下，电压检测器210可以使逆变器215在端子Z处产生低输出电压。在导通状态下，电压检测器可以在端子Z处继续产生低输出电压，直到V_BUS降至VPOR_FL以下。电压检测器210可以在端子Z处产生高输出电压V_BUS降至VPOR_FL以下。
图3描绘了根据各种实施例的低静态电流复位电路300的示意图。低静态电流复位电路(下文称为“复位电路”)300可以是复位电路100(图1A)的示例。复位电路300可以包括电压检测器电路305、反相器电路310、POR锁存电路315、反相器电路320和欠压检测器电路325。电压检测器电路305可以是电压检测器电路115(图1A)或电压检测电路200(图2A)的示例。如本文所述，这样的电路可以被配置为检测高于阈值电压VPOR_R(图1B)的电源电压V_BUS的增加。
POR锁存电路315和反相器320的组合可以是POR锁存电路120(图1)的示例。POR锁存电路315可以包括开关电路313，其被配置为例如当V_BUS从低电压上升到VPOR_R时通过使用PFET M17闭合。当V_BUS低于VPOR_R时，电压检测器305的外部(高电压)可以由反相器电路310反相并通过POR锁存电路315以产生高复位信号ZN。电压检测器电路305的反相输出可以使POR锁存电路315产生节点N2的低输出，例如以将电压检测器电路305的端子EN驱动为低。这可以关闭选通晶体管M1(图2A)，使电压检测器电路305保持在导通状态。当V_BUS上升到VPOR_R以上时，电压检测器电路305的输出切换到低电压。该低输出可以通过反相器310反相高并传递到锁存电路315。这种高输入可以使反相器312在PFET M17的基极产生高电压，例如将POR锁存电路315与电压检测器305电隔离，例如捕获或锁存电压检测器电路305的反相输出。锁存(高电压)输出可以使POR锁存电路315在节点N2处产生高电压，例如关闭或者禁用电压检测器电路305。
欠压检测器电路325可以是欠压检测器电路110(图1A)的示例，其被配置为检测低于阈值电压VPOR_FL的V_BUS的下降(图1B)。欠压检测器电路325可包括电荷存储电路330、泄漏电荷补偿电路335、下降检测器电路340、电压检测器350和复位装置355。欠压检测器电路325还可包括下拉电路345、复位晶体管M7和电容器C5。
电荷存储电路315可以包括二极管D1和存储电容器C1。电荷存储电路315可以确定用于激活电压检测器电路350的阈值电压VPOR_FH(图1B)。可以通过使用一个或多个二极管D1确定在存储电容器C1两端产生的电压来确定阈值电压。这样的阈值电压(VPORFH)可以使用给定k个二极管D1的等式(3)来确定，每个二极管D1具有正向电压VD和PFET M9的阈值电压VTP。由D1确定，存储电容器C1可以充电到VPOR_FH(VPORFH)，因为V_BUS上升到最大或正常工作电压V_BUSMAX。在一些实施例中，可以选择VPOR_FH或数字二极管D1(k)以确定电压检测器350接通的时间量，例如通过确定图1B中的区域C的宽度。
VPORFH＝V_BUSMAX-k·VD+VTP (3)
下降检测器电路340可以包括PFET M9，其具有耦合到V_BUS的栅极和耦合到存储电容器C1的源极。下降检测器电路340可以被配置为当V_BUS下降超过VPOR_FH以下的VTP电压时通过接通以对存储电容器C1放电来检测V_BUS下降到VPOR_FH以下。当V_BUS具有长的下降时间时，M9可以部分导通，导致电荷从存储电容器C1泄漏。这种泄漏会限制M9检测到V_BUS低于VPOR_FH的能力。泄漏电荷补偿电路可以限制从存储电容器C1泄漏的电荷，例如通过使用二极管连接的PFET M8来感测从C1泄漏的电荷，例如使得由NFET M10和NFET M11形成的电流镜镜像泄漏的电荷到M9的排水管。该配置可以改善欠压检测器电路325对PVT的稳健性以及可以影响C1的电流泄漏的不同电源电压特性。
下拉电路345可以包括二极管连接的NFET M12、M13和M14。当M9关闭时，该电路从电压检测器电路350中的门控晶体管拉出电荷，例如禁用电压检测器350。下拉电路345还可以确保当M9导通时，电容器C5两端的电压下降足以导通电压检测器350中的选通晶体管。
电压检测器350可以是电压检测器，例如电压检测器210(图2B)，被配置为检测V_BUS下降到低于阈值电压VPOR_FL。一旦接通，电压检测器350就可以监视V_BUS并在端子Z处产生低输出电压，直到V_BUS降至VPOR_FL以下。在V_BUS低于VPOR_FL之后，电压检测器350可以在端子Z处驱动高输出电压，例如使得复位电路355中的NFET M15和NFET M16分别下拉节点N3和N4，以复位POR锁存电路315，例如使POR锁存器存储低电压或逻辑0。重置锁存电路315可以使反相器电路320将ZN驱动为高电平，如图1的区域D所示。ZN为高可以导通NFET M7并且使得电压检测器电路350中的选通晶体管的栅极被拉低，从而禁用电压检测器电路350。
图4描绘根据各种实施例的低静态电流复位电路400的实例的晶体管级示意图。复位电路400可以是复位电路105(图1)或复位电路300(图3)的示例。复位电路可以包括上升电压检测器405、反相器407、POR锁存电路410、反相器412和欠压检测器电路415，例如分别对应于图3的电压检测器305、反相器320、POR锁存电路415、反相器310和欠压检测器电路325。在一些实施例中，复位电路400可以包括在集成电路中，以便向响应于电源电压的条件的一个或多个顺序逻辑电路提供复位信号ZN，如本文所述。
图5描绘了根据各种实施例的用于操作低静态电流复位电路的一组操作500。可以执行操作500以响应于电源电压上升超过上升阈值电压电平而复位一个或多个时序逻辑电路，例如图1B中的VPOR_R。操作500还可以被执行以响应于电源电压下降、形成工作电压、低于下行阈值电压电平(例如图1B中的VPOR_FL)来复位一个或多个时序逻辑电路。操作500可以在操作505开始，例如，通过斜坡或增加具有一个或多个时序逻辑电路的电子设备的电源电压。可以执行操作510以使用第一电路(例如升压检测器电路，例如电压检测器电路115(图1A)或电压检测器电路200(图2A)监视升高的电源电压。然后可以执行操作515以产生具有第一值(例如逻辑1或高电压)的复位信号，以复位一个或多个同步逻辑电路。可以执行操作520以确定电源电压是否高于上升阈值电压电平。当电源电压不高于上升阈值电压电平时，操作500可以在操作510继续。或者，当电源电压高于上升阈值电压时，可以执行操作525以产生具有第二值的复位信号。可以进一步执行操作525以将第二值存储在存储器或锁存电路中，例如POR锁存电路120(图1)或POR锁存电路315(图3)。第二值可以是逻辑0或选择的低电压以释放一个或多个逻辑电路以进行操作。然后可以执行操作530以禁用第一电路，例如通过关闭与上升电压检测器电路相关联的选通晶体管或选通电路，如本文所述。
可以执行操作535监视电源电压以确定电源电压是否已经下降到高下降电压阈值电平，例如图1B中的VPOR_FH。如本文所述，可以使用下降电压检测器电路结合电荷存储电路和漏电流补偿器来执行操作535。当电源电压没有低于高下降电压阈值电平时，操作500的执行可以在操作505或操作535继续。或者，当电源电压低于高下降电压阈值电平时，操作500的执行可以在操作540继续。
可以执行操作540以监视下降的电源电压以检测电源电压下降到低下降电压阈值电平，例如图1B中的VPOR_FL，例如通过使用下降电压检测器电路，如本文所述。操作500的执行可以在操作540继续，直到电源电压降至低下降电压阈值水平以下，而操作500的执行可以在操作550处继续，此时电源电压降至低下降电压阈值水平以下，如操作545所示。可以执行操作550以重置POR锁存器，以便使POR锁存器存储第一值，如本文所述。然后可以执行操作555以禁用下降电压检测器电路。
以下实施例定义了本公开的各种实施例。
示例1是用于响应于电源电压条件向电子系统中的一个或多个时序逻辑电路提供复位信号的装置，该装置包括：第一电压检测器电路，用于在电源电压上升到第一阈值电压电平之后产生第一脉冲；第二电压检测电路，用于在电源电压低于第二阈值电压电平后产生第二脉冲；锁存电路：在电源电压上升到第一阈值电压电平后，根据第一脉冲存储第一个值，在存储第一个值后禁用第一电压检测电路，在所述电源电压降至第二阈值电压电平以下后基于第二脉冲复位以存储第二值，并且在复位后禁用第二电压检测器电路。
在示例2中，示例1的主题可选地被配置为包括用于选择性地控制第二电压检测器电路的欠压检测器电路，该欠压检测器电路包括：第二电压检测器电路；用于生成第三阈值电压的电荷存储电路；下降检测器电路，在检测到电源电压下降到第三阈值电压以下之后，耦合到电荷存储电路以激活第二电压检测器电路；和补偿电路，其耦合到电荷存储电路和下降检测器电路，以限制来自电荷存储电路的漏电流。
在示例3中，示例2的主题可选地被配置为使得第三阈值电压由在产生电源电压的第一轨和产生电源电压的低轨之间的存储电容器串联耦合的二极管确定。
在示例4中，示例2的主题可选地被配置为使得补偿器电路包括电流镜电路，以：检测从电荷存储装置泄漏到下降电路检测器的输入节点的漏电流，并且基于所感测的漏电流在下降检测器电路的输出节点处产生镜像电流。
在示例5中，示例4的主题可选地被配置为使得电流镜包括二极管连接的P型场效应晶体管，其被配置为感测来自电荷存储电路的漏电流。
在示例6中，示例2的主题可选地被配置为使得下降检测器电路包括具有由存储在电荷存储电路中的第三阈值电压确定的偏置电压的晶体管，以及由电源电压确定的栅极电压。
在示例7中，示例1的主题可选地被配置为使得第一电压检测器电路包括：反相器电路，用于检测升高到第一阈值电压电平以上的电源电压；和耦合到反相器电路的输入以确定第一阈值电压电平的门控分压器电路。
在示例8中，示例7的主题可选地被配置为使得门控分压器电路包括：二极管连接的晶体管，其耦合到产生电源电压的第一轨；电阻元件，耦合在二极管连接的晶体管和产生电源电压的第二轨之间，电阻元件可调节以基于跨越所述二极管连接的晶体管下降的电源电压的一部分到跨越所述电阻元件的电源电压的一部分来确定所述第一阈值电压；以及门控装置，用于在锁存电路存储第一值之后将二极管连接的晶体管与第一轨解耦合。
在示例9中，示例1的主题可选地被配置为使得第二电压检测器电路包括门控分压器电路，门控分压器电路包括：二极管连接的晶体管，其耦合到产生电源电压的第一轨；电阻元件，其耦合在二极管连接的晶体管和产生电源电压的第二轨之间，电阻元件可调节以基于跨越所述二极管连接的晶体管下降的电源电压的一部分到跨越所述电阻元件的电源电压的一部分来确定所述第二阈值电压；和门控装置，在所述锁存电路存储所述第一值之后，将所述电阻元件从所述第二轨解耦。
示例10是用于操作低静态电流复位电路以响应于电源电压的条件重置系统中的顺序逻辑电路的方法，该方法包括：使用第一电路监视上升的电源电压；在电源电压低于第一阈值电压电平的同时将复位信号驱动到第一值；当电源电压上升到高于第一阈值电压电平时，使用第一电路将复位信号驱动到第二值；在电源电压上升到高于第一阈值电压电平之后将第二值存储在锁存电路中；在存储第二值之后禁用第一电路；检测电源电压下降到低于第二阈值电压电平；当电源电压高于第三阈值电压电平时，使用第二电路监视电源电压；当电源电压降至第三阈值电压电平以下时，将第一值存储在锁存电路中；并且将复位信号驱动到第一电源电压降至第三阈值电压电平以下。
在示例11中，示例10的主题可选地被配置为包括使用电荷存储电路产生第二阈值电压；响应于检测到电源电压的下降低于第二阈值电压电平，使用下降检测器电路对电荷存储电路放电；并且使用电流补偿电路限制电荷存储电路的放电。
在示例12中，示例11的主题可选地被配置为包括使用通过对电流补偿电路放电产生的电流来激活第二电路以监视电源电压。
在示例13中，示例11的主题可选地被配置为使得电流补偿电路包括电流镜电路，该电流镜电路被配置为采样电荷存储电路放电产生的电流，并将与放电产生的电流成比例的电流反映到下降电压检测电路的输出端。
在示例14中，示例11的主题可选地被配置为包括使用与电荷存储电路中的电容器串联耦合的二极管来确定第二阈值电压的值。
在示例15中，示例10的主题可选地被配置为包括使用与可变电阻元件串联耦合的二极管来确定第一阈值电压的值。
示例16是一种具有低静态电流复位电路用于响应电压供应条件复位锁存电路的系统，该系统包括：装置，包括一个或多个锁存电路；第一电压检测器电路包括：由二极管连接的晶体管形成的门控分压器，其与电源电压的高电压轨和电压源的低电压轨之间的可调电阻器串联耦合，和反相器电路，用于接收可调电阻和电源低压轨之间的电压降；锁存电路，具有耦合到反相器电路的输出的输入节点以及耦合到第一检测器电路的第一门控元件的第一输出节点；欠压检测器电路包括：电荷存储电路，为下降检测器电路提供参考电压,漏电流补偿电路，耦合到所述电荷存储电路和所述下降电压检测器电路，和第二电压电源检测器电路，具有第二门控元件，其耦合到由下降电压检测器电路的第一输出端子和漏电流补偿器电路的第二输出端子形成的节点，以及耦合到锁存电路的第二输出节点。
在示例17中，示例16的主题可选地被配置为使得锁存电路在第一输出节点处生成信号，以在电源电压上升到高于上升阈值电压电平时使第一门控元件禁用第一检测器电路。
在示例18中，示例16的主题可选地被配置为使得下降检测器电路在由下降电压检测器电路的第一输出端和漏电流补偿电路的第二输出端形成的节点处产生信号，以在电源电压下降到低于高降低阈值电压电平时激活第二电压检测器电路。
在示例19中，示例18的主题可选地被配置为使得当电源电压下降到低于低降低电压电平时，第二检测器电路产生信号以重置锁存电路，低降低阈值电压电平低于高降低阈值电压电平。
在示例20中，示例19的主题可选地被配置为使得锁存电路被配置为在接收到重置锁存电路的信号之后使第二门控元件禁用第二电压检测器电路。
本文描述的每个非限制性方面或示例可以独立存在，或者可以以各种排列组合或与一个或多个其他示例组合。
以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图通过图示的方式示出了可以实施本发明的具体实施例。这些实施例在本文中也称为“示例”。这些示例可以包括除了示出或描述的那些之外的元件。然而，本发明人还考虑了仅提供所示或所述的那些元件的实例。此外，本发明人还考虑使用所示或所述的那些元件(或其一个或多个方面)的任何组合或置换的示例，或者关于特定示例(或其一个或多个方面)，或关于本文示出或描述的其他示例(或其一个或多个方面)。
如果本文档与通过引用并入的任何文档之间的使用不一致，则以本文档中的用法为准。
在该文献中，术语“一”或“一个”在专利文献中是常见的，包括一个或多于一个、独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文件中，术语“或”用于表示非排他性的，使得“A或B”包括“A但不是B”、“B但不是A”和“A和B”，除非另有说明。在本文中，术语“包括”和“其中”用作相应术语“包括”和“其中”的等同词。此外，在以下权利要求中，术语“包括”和“包含”是开放式的，即包括除了在权利要求中的这一术语之后列出的元件之外的元件的系统、装置、物品、组合物、配方或过程仍被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标记，并不旨在对其对象施加数字要求。
这里描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中描述的方法。这种方法的实现可以包括代码，例如微代码、汇编语言代码、更高级语言代码等。此类代码可包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频盘)、磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在阅读以上描述之后，例如本领域普通技术人员可以使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，允许读者快速确定技术公开的性质。提交时的理解是，它不会用于解释或限制权利要求的范围或含义。而且，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应被解释为意图无人认领的公开特征对于任何权利要求是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求作为示例或实施例被并入到具体实施方式中，其中每个权利要求自身作为单独的实施例，并且可以预期这些实施例可以以各种组合或置换彼此组合。应参考所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本发明的范围。

Claims (14)

1.一种用于响应电源电压条件向电子系统中的一个或多个时序逻辑电路提供复位信号的装置，该装置包括：
第一电压检测器电路，在所述电源电压升到第一阈值电压电平后产生第一脉冲；
第二电压检测器电路，在所述电源电压降至第二阈值电压电平以下后产生第二脉冲；和
锁存电路：
在所述电源电压升到所述第一阈值电压电平后，基于所述第一脉冲存储第一值，
在存储所述第一值后禁用所述第一电压检测器电路，
在所述电源电压降至第二阈值电压电平以下后，基于所述第二脉冲复位以存储第二值，和
在所述重置后禁用所述第二电压检测器电路。
2.权利要求1所述的装置，还包括用于选择性地控制所述第二电压检测器电路的欠压检测器电路，该欠压检测器电路包括：
所述第二电压检测器电路；
电荷存储电路，用于产生第三阈值电压；
下降检测器电路，在检测所述电源电压下降低于所述第三阈值电压后，耦合到所述电荷存储电路以激活所述第二电压检测器电路；和
补偿电路，耦合到所述电荷存储电路和所述下降检测器电路，以限制来自所述电荷存储电路的漏电流。
3.权利要求2所述的装置，其中所述第三阈值电压由在产生电源电压的第一轨和产生电源电压的低轨之间的存储电容器串联耦合的二极管确定。
4.权利要求2所述的装置，其中所述补偿电路包括电流镜电路以：
感测所述漏电流从所述电荷存储装置泄漏到所述下降电路检测器的输入节点，和
基于所感测的漏电流，在所述下降检测器电路的输出节点处产生镜像电流。
5.权利要求4所述的装置，其中所述电流镜包括二极管连接的P型场效应晶体管，其被配置为从所述电荷存储电路感测漏电流。
6.权利要求2所述的装置，其中所述下降检测器电路包括具有由存储在所述电荷存储电路中的第三阈值电压确定的偏置电压以及由所述电源电压确定的栅极电压的晶体管。
7.权利要求1所述的装置，其中所述第一电压检测器电路包括：
反相器电路，用于检测所述电源电压上升到所述第一阈值电压电平以上；和
门控分压器电路，耦合到所述反相器电路的输入以确定所述第一阈值电压电平。
8.权利要求7所述的装置，其中所述门控分压器电路包括：
二极管连接的晶体管，耦合到产生所述电源电压的第一轨；
电阻元件，耦合在所述二极管连接的晶体管和产生所述电源电压的第二轨之间，所述电阻元件可调节以基于跨越所述二极管连接的晶体管下降的电源电压的一部分到跨越所述电阻元件的电源电压的一部分来确定所述第一阈值电压；和
门控装置，在所述锁存电路存储所述第一值之后，将所述二极管连接的晶体管从所述第一轨解耦。
9.权利要求1所述的装置，其中所述第二电压检测器电路包括门控分压器电路，所述门控分压器电路包括：
二极管连接的晶体管，耦合到产生所述电源电压的第一轨；
电阻元件，耦合在所述二极管连接的晶体管和产生所述电源电压的第二轨之间，所述电阻元件可调节以基于跨越所述二极管连接的晶体管下降的电源电压的一部分到跨越所述电阻元件的电源电压的一部分来确定所述第一阈值电压；和
门控装置，在所述锁存电路存储所述第一值之后，将所述电阻元件从所述第二轨解耦。
10.一种具有低静态电流复位电路用于响应电压供应条件复位锁存电路的系统，该系统包括：
装置，包括一个或多个锁存电路
第一电压检测器电路，包括：
由二极管连接的晶体管形成的门控分压器，与电源电压的高轨和电源的低轨之间的可调电阻串联耦合，和
反相器电路，用于接收在所述可调电阻和电源的低轨之间下降的电压；
锁存电路，具有耦合到所述反相器电路的输出的输入节点和耦合到第一检测器电路的第一门控元件的第一输出节点；和
欠压检测器电路，包括：
电荷存储电路，为下降检测器电路提供参考电压，
漏电流补偿电路，耦合到所述电荷存储电路和所述下降电压检测器电路，和
第二电压电源检测器电路，具有第二门控元件，耦合到由下降电压检测器电路的第一输出端子和漏电流补偿电路的第二输出端子形成的节点、以及耦合锁存电路的第二输出节点。
11.权利要求10所述的系统，其中所述锁存电路在所述第一输出节点处产生信号，以在所述电源电压上升到高于上升阈值电压电平时使第一门控元件禁用所述第一检测器电路。
12.权利要求10所述的系统，其中所述下降检测器电路在由下降电压检测器电路的第一输出端子和漏电流补偿电路的第二输出端子形成的节点处产生信号，以在所述电源电压下降低于高降低阈值电压电平时激活第二电压检测器电路。
13.权利要求12所述的系统，其中当所述电源电压降低低于低降低电压电平时第二检测器电路产生信号以复位锁存电路，低降低阈值电压电平低于高降低阈值电压电平。
14.权利要求13所述的系统，其中所述锁存电路被配置为在接收到重置锁存电路的信号之后使所述第二门控元件禁用所述第二电压检测器电路。
CN201910301498.8A 2018-04-16 2019-04-16 复位电路上的低静态电流功率 Active CN110391805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/954,204 US10651840B2 (en) 2018-04-16 2018-04-16 Low quiescent current power on reset circuit
US15/954,204 2018-04-16

Publications (2)

Publication Number Publication Date
CN110391805A true CN110391805A (zh) 2019-10-29
CN110391805B CN110391805B (zh) 2023-08-25

Family

ID=68052914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910301498.8A Active CN110391805B (zh) 2018-04-16 2019-04-16 复位电路上的低静态电流功率

Country Status (5)

Country Link
US (1) US10651840B2 (zh)
JP (1) JP6847997B2 (zh)
CN (1) CN110391805B (zh)
DE (1) DE102019109513B4 (zh)
TW (1) TWI757597B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223108A1 (zh) * 2020-05-06 2021-11-11 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497112A (en) * 1994-07-12 1996-03-05 General Instrument Corporation Of Delaware Power-out reset system
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
US20030191596A1 (en) * 1998-09-16 2003-10-09 Microchip Technology Incorporated Programmable power supply and brownout detector for electronic equipment
US20070195475A1 (en) * 2006-02-23 2007-08-23 Fujitsu Limited Power detection circuit
US20110025377A1 (en) * 2007-07-02 2011-02-03 Austriamicrosystems Ag Circuit Arrangement and Method for Evaluating a Data Signal
CN102739215A (zh) * 2011-04-07 2012-10-17 Nxp股份有限公司 低功耗上电复位电路
WO2012174810A1 (zh) * 2011-06-21 2012-12-27 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN103684374A (zh) * 2012-09-14 2014-03-26 Nxp股份有限公司 零或超低dc电流消耗的电源开启和欠压检测器
US9729138B1 (en) * 2015-12-16 2017-08-08 Adesto Technologies Corporation Circuits and systems having low power power-on-reset and/or brown out detection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0575687B1 (en) 1992-06-26 1997-01-29 STMicroelectronics S.r.l. Power-on reset circuit having a low static consumption
US5703510A (en) 1996-02-28 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Power on reset circuit for generating reset signal at power on
US5831460A (en) 1997-02-26 1998-11-03 Xilinx, Inc. Power-on reset circuit with separate power-up and brown-out trigger levels
US6515523B1 (en) 2001-05-23 2003-02-04 National Semiconductor Corporation Method and apparatus for generating a power-on reset with an adjustable falling edge for power management
US6894544B2 (en) 2003-06-02 2005-05-17 Analog Devices, Inc. Brown-out detector
US7057427B2 (en) 2004-07-15 2006-06-06 Freescale Semiconductor, Inc Power on reset circuit
JP4835856B2 (ja) * 2005-01-06 2011-12-14 日本電気株式会社 半導体集積回路装置
US7602222B2 (en) * 2005-09-30 2009-10-13 Mosaid Technologies Incorporated Power up circuit with low power sleep mode operation
JP5898593B2 (ja) * 2012-08-24 2016-04-06 日立オートモティブシステムズ株式会社 モータ駆動回路、モータ駆動システム、電動パワーステアリングシステム、電動ブレーキシステム、車両駆動システム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497112A (en) * 1994-07-12 1996-03-05 General Instrument Corporation Of Delaware Power-out reset system
US20030191596A1 (en) * 1998-09-16 2003-10-09 Microchip Technology Incorporated Programmable power supply and brownout detector for electronic equipment
JP2001117654A (ja) * 1999-10-21 2001-04-27 Nec Kansai Ltd 基準電圧発生回路
US20070195475A1 (en) * 2006-02-23 2007-08-23 Fujitsu Limited Power detection circuit
JP2007228310A (ja) * 2006-02-23 2007-09-06 Fujitsu Ltd 電源検出回路
US20110025377A1 (en) * 2007-07-02 2011-02-03 Austriamicrosystems Ag Circuit Arrangement and Method for Evaluating a Data Signal
CN102739215A (zh) * 2011-04-07 2012-10-17 Nxp股份有限公司 低功耗上电复位电路
WO2012174810A1 (zh) * 2011-06-21 2012-12-27 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN103684374A (zh) * 2012-09-14 2014-03-26 Nxp股份有限公司 零或超低dc电流消耗的电源开启和欠压检测器
US9729138B1 (en) * 2015-12-16 2017-08-08 Adesto Technologies Corporation Circuits and systems having low power power-on-reset and/or brown out detection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021223108A1 (zh) * 2020-05-06 2021-11-11 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置

Also Published As

Publication number Publication date
US10651840B2 (en) 2020-05-12
JP2019186943A (ja) 2019-10-24
TWI757597B (zh) 2022-03-11
TW201947878A (zh) 2019-12-16
CN110391805B (zh) 2023-08-25
US20190319616A1 (en) 2019-10-17
DE102019109513A1 (de) 2019-10-17
DE102019109513B4 (de) 2021-07-15
JP6847997B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
EP2343786B1 (en) Circuit fault detecting device and method
CN103076483B (zh) 低电压检测电路
US6052006A (en) Current mirror triggered power-on-reset circuit
US7199641B2 (en) Selectably boosted control signal based on supply voltage
US9183895B2 (en) Memory with dynamic feedback control circuit
KR101477580B1 (ko) 문턱 전압을 수신하고 오류 신호를 제공하는 다목적 노드를 포함하는 집적 회로
JP5368508B2 (ja) 車載電子制御装置
CN109596960A (zh) 评估在晶体管器件中的栅极-源极漏电流
KR101443419B1 (ko) 고전압 메모리 교란을 방지하기 위한 방법 및 회로
KR20090029266A (ko) 스위칭 레귤레이터 및 그 동작 제어 방법
JP2010166110A (ja) 電圧検出回路
CN104426360B (zh) 用于电荷泵的调节电路和调节方法
US7280333B2 (en) Method and device for short circuit or open load detection
CN209486273U (zh) 电子电路
TWM447632U (zh) 電源供應器及其啟動電路
US7312644B2 (en) Power failure detection circuit with fast drop response
CN103678012A (zh) 半导体器件
US10018680B2 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
CN101191815A (zh) 检测通电和断电的电路
CN110391805A (zh) 复位电路上的低静态电流功率
JP2007300760A (ja) 昇圧回路および電気機器
CN208924100U (zh) 电子电路
KR20190028608A (ko) 전압 변환기 및 전압 변환기의 동작 방법
US7116134B2 (en) Voltage comparator
KR101603776B1 (ko) 높은 전력변환 효율을 갖는 전압 레귤레이터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220302

Address after: Limerick

Applicant after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Bermuda (UK), Hamilton

Applicant before: Analog Devices Global Unlimited Co.

GR01 Patent grant
GR01 Patent grant