JP2007300760A - 昇圧回路および電気機器 - Google Patents

Abstract

【課題】保護機能を有する昇圧回路および、この昇圧回路を備える電気機器を提供する。
【解決手段】電気機器は昇圧回路２を備える。スイッチ制御回路８は昇圧回路２が電圧ＶＣＣを昇圧している際に電圧ＶＧが異常低下したことを検知すると、スイッチＳＷを導通状態から非導通状態に切換える。よってダイオードＤ１のアノードと電源ノードとの電気的接続が遮断される。たとえば端子Ｔ２（あるいは端子ＣＰ）の地絡時に電圧ＶＧ，ＶＤ１は低下する。このときにスイッチ制御回路８はスイッチＳＷを導通状態から非導通状態に切換える。よって端子Ｔ２（または端子ＣＰ２）の地絡時にダイオードＤ１，Ｄ２に過大な電流が流れることを防ぐことができる。
【選択図】図２

Description

本発明は、昇圧回路および電気機器に関し、特に保護機能を有する昇圧回路と、この昇圧回路を備える電気機器に関する。

図１０は、従来の昇圧回路の構成を示す回路図である。
図１０を参照して、昇圧回路１０２は、本体部１０６と、コンデンサＣ１，Ｃ２と、クロック回路１０５とを備える。本体部１０６は、ダイオードＤ１，Ｄ２と、レベルシフト回路１０７とを含む。なお、図１０に示す昇圧回路１０２は一般的にチャージポンプ回路と称される。

本体部１０６は、さらに、端子Ｔ１，Ｔ２，ＣＰ１，ＣＰ２を有する。端子Ｔ１は電源ノードに接続される。端子Ｔ１には電圧ＶＣＣが与えられる。なお、特に説明しない限り「電圧」とは接地電位からの電位差を示すものとする。

コンデンサＣ１は端子Ｔ１，Ｔ２の間に接続される。コンデンサＣ２は端子ＣＰ１，ＣＰ２の間に接続される。

ダイオードＤ１のアノードは端子Ｔ１に接続され、ダイオードＤ１のカソードは端子ＣＰ２に接続される。ダイオードＤ２のアノードは端子ＣＰ２に接続され、ダイオードＤ２のカソードは端子Ｔ２に接続される。

レベルシフト回路１０７はクロック回路１０５からクロック信号を受ける。レベルシフト回路１０７は入力されるクロック信号の電圧（たとえば３Ｖ）を高いレベルの電圧（たとえば１５Ｖ）に変換して出力する。レベルシフト回路１０７から出力される信号は端子ＣＰ１に入力される。

レベルシフト回路１０７からたとえば１５Ｖの電圧が出力されると、端子ＣＰ２の電圧は（ＶＣＣ＋１５−ΔＶ１）Ｖとなる。ここでΔＶ１はダイオードＤ１の順方向電圧（約０．７Ｖ）である。また、端子Ｔ２の電圧ＶＧは端子ＣＰ２の電圧に対してダイオードＤ２の順方向電圧（約０．７Ｖ）だけ低い。ダイオードＤ２の順方向電圧をΔＶ２とすると電圧ＶＧは（ＶＣＣ＋１５−ΔＶ１−ΔＶ２）となる。よって電圧ＶＧは電圧ＶＣＣよりも高くなる。電圧ＶＧは負荷（図示せず）に供給される。

なお、コンデンサＣ１は電圧ＶＧを平滑化する役割を果たす。よって電圧ＶＧは電圧ＶＣＣよりも高い状態のまま保たれる。

たとえば、特開２００２−２０４５６９号公報（特許文献１）は、チャージポンプ回路を備えるスイッチング電源を開示する。このスイッチング電源は電池から与えられる電圧が所定の大きさの電圧になるように調整する。また、このスイッチング電源は調整後の入力電圧を所定の利得率により昇圧して所望の電圧を出力する。
特開２００２−２０４５６９号公報

図１０に示す昇圧回路１０２において、たとえば端子Ｔ２（あるいは端子ＣＰ２）が地絡するとダイオードＤ１，Ｄ２には過大な電流が流れる。よってダイオードＤ１，Ｄ２が損傷するおそれがある。特開２００２−２０４５６９号公報（特許文献１）は、チャージポンプ回路の出力端子が地絡する等の理由により出力電圧が低下した場合にチャージポンプ回路を保護する方法を開示していない。

本発明の目的は、保護機能を有する昇圧回路および、この昇圧回路を備える電気機器を提供することである。

本発明は要約すれば、昇圧回路であって、昇圧部と、スイッチと、制御回路とを備える。昇圧部は、電圧供給源から第１のノードに与えられる第１の電圧を昇圧して、第２のノードに第２の電圧を出力する。スイッチは、電圧供給源と第１のノードとの間に接続される。制御回路は、昇圧部が第１の電圧を昇圧している際に第２の電圧の異常低下を検知すると、スイッチを導通状態から非導通状態に切換える。

好ましくは、制御回路は、検知部と、タイマラッチ回路とを含む。検知部は、第２の電圧が第１のしきい値電圧を下回ったことを検知した場合に第１の検知結果を出力する。タイマラッチ回路は、第１の検知結果に応じて経過時間の計測を開始する。タイマラッチ回路は、経過時間が予め定められた時間を超えるとスイッチを導通状態から非導通状態に切換える。

より好ましくは、タイマラッチ回路は、経過時間が予め定められた時間を超える前に、第２の電圧が第１のしきい値電圧以上に上昇した場合には、経過時間の計測を中止してスイッチを導通状態のままに保つ。

さらに好ましくは、検知部は、第２の電圧が第１のしきい値電圧よりも低い第２のしきい値電圧を下回ったことを検知した場合には、第２の検知結果を出力する。タイマラッチ回路は、経過時間が予め定められた時間を超える前に第２の検知結果を受けた場合には、スイッチを非導通状態に設定する。

さらに好ましくは、昇圧部は、電圧供給源および第２のノードの間に接続される第１のコンデンサと、第３および第４のノードの間に接続される第２のコンデンサとを用いて第１の電圧を昇圧する。昇圧部は、第１のノードにアノードが接続され、第３のノードにカソードが接続される第１のダイオードと、第３のノードにアノードが接続され、第２のノードにカソードが接続される第２のダイオードと、第４のノードに出力端子が接続されて、入力されるクロック信号の振幅を変化させるレベルシフト回路とを含む。検知部は、第１の電圧を分圧して第１の比較電圧を生成する第１の分圧回路と、第３のノードにおける第３の電圧を分圧して第２の比較電圧を生成する第２の分圧回路と、第２の電圧を分圧して第３の比較電圧を生成する第３の分圧回路と、第１および第２の比較電圧を比較して、比較した結果を第１の検出結果として出力する第１の比較器と、第１および第３の比較電圧を比較して、比較した結果を第２の検出結果として出力する第２の比較器とを含む。

より好ましくは、第１のしきい値電圧は、昇圧部の動作開始時における第２の電圧よりも低くなるように設定される。

本発明の他の局面に従うと、電気機器であって、上述のいずれかに記載の昇圧回路を備える。

本発明によれば、出力端子の地絡等の異常が生じた際に、昇圧回路の損傷を防ぐことができる。

また、本発明によれば、電気機器の動作の信頼性を高めることができる。

以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

図１は、本実施の形態の昇圧回路を備える電気機器の概略ブロック図である。
図１を参照して、電気機器１００は、ＮチャネルＭＯＳトランジスタＱ１，Ｑ２と、制御回路１と、昇圧回路２と、駆動回路３，４と、クロック回路５とを備える。

ＮチャネルＭＯＳトランジスタＱ１のドレインは電源ノードに接続される。ＮチャネルＭＯＳトランジスタＱ１のドレインには電圧ＶＣＣ（たとえば５０Ｖ）が与えられる。ＮチャネルＭＯＳトランジスタＱ１のソースは端子ＴＡに接続される。ＮチャネルＭＯＳトランジスタＱ１のゲートは駆動回路３から送られる駆動信号を受ける。

ＮチャネルＭＯＳトランジスタＱ２のドレインは端子ＴＡに接続される。ＮチャネルＭＯＳトランジスタＱ２のソースは接地ノードに接続される。ＮチャネルＭＯＳトランジスタＱ２のゲートは駆動回路４から送られる駆動信号を受ける。

端子ＴＡには負荷が接続される。負荷は、たとえばモータのコイル、あるいはスイッチング電源のコイル等である。

ＮチャネルＭＯＳトランジスタＱ１が導通し、かつ、ＮチャネルＭＯＳトランジスタＱ２が導通していない場合、端子ＴＡの電圧はほぼ電圧ＶＣＣに等しい。ここで、ＮチャネルＭＯＳトランジスタＱ１を導通させるためには、ＮチャネルＭＯＳトランジスタＱ１のゲートに印加される電圧ＶＧが端子ＴＡの電圧（ほぼ電圧ＶＣＣに等しい電圧）に対してＮチャネルＭＯＳトランジスタＱ１のしきい値電圧よりも大きい必要がある。

昇圧回路２は入力される電圧ＶＣＣを電圧ＶＧ（たとえば６０Ｖ）に昇圧する。駆動回路３には昇圧回路２から電源電圧として電圧ＶＧが与えられる。制御回路１から駆動回路３に信号が与えられると、駆動回路３は入力信号の電圧レベル（たとえば数Ｖ）を電圧ＶＧのレベルに変換して出力する。これによりＮチャネルＭＯＳトランジスタＱ１のゲートには電圧ＶＧが与えられる。なお、制御回路１から駆動回路４には、たとえば数Ｖの電圧レベルの信号が与えられる。駆動回路４は、たとえば入力信号の電圧レベルと同じ電圧レベルの信号を出力してＮチャネルＭＯＳトランジスタＱ２を駆動する。

クロック回路５は、クロック信号ＣＬＫを生成して、制御回路１および昇圧回路２にクロック信号を与える。クロック信号ＣＬＫは制御回路１および昇圧回路２の動作の基準となる信号である。

また、制御回路１は信号ＥＮを昇圧回路２に送る。信号ＥＮのレベルがＨレベル（たとえば３Ｖ）であれば昇圧回路２が動作する。信号ＥＮのレベルがＬレベル（たとえば０Ｖ）であれば昇圧回路２は停止する。

図２は、図１の昇圧回路２の構成を示す回路図である。
図２を参照して、昇圧回路２は、コンデンサＣ１，Ｃ２と、本体部６とを含む。本体部６は、たとえば１つの半導体集積回路である。

本体部６は、端子Ｔ１，Ｔ２，ＣＰ１，ＣＰ２を有する。コンデンサＣ１は端子Ｔ１，Ｔ２の間に接続される。コンデンサＣ２は端子ＣＰ１，ＣＰ２の間に接続される。

本体部６は、昇圧部９と、スイッチＳＷと、スイッチ制御回路８とを含む。昇圧部９は、ダイオードＤ１，Ｄ２と、レベルシフト回路７とを含む。昇圧部９と、コンデンサＣ１，Ｃ２とはいわゆる「チャージポンプ回路」を構成する。

端子Ｔ１には電源ノード（電圧供給源）から電圧ＶＣＣが与えられる。昇圧部９は電圧ＶＣＣを昇圧して端子Ｔ２に電圧ＶＧを出力する。スイッチＳＷは端子Ｔ１とダイオードＤ１のアノード（ノードＮ１）との間に接続される。スイッチＳＷはスイッチ制御回路８から信号ＣＴＲＬを受けて導通状態と非導通状態とを切換える。

ダイオードＤ１のカソードは端子ＣＰ２に接続される。ダイオードＤ２のアノードは端子ＣＰ２に接続される。ダイオードＤ２のカソードは端子Ｔ２に接続される。

レベルシフト回路７はクロック信号ＣＬＫを受けて、端子ＣＰ１にクロック信号ＣＬＫ１を出力する。クロック信号ＣＬＫの電圧は０と電圧Ｖ０との間で変化する。クロック信号ＣＬＫ１の電圧は０と電圧ＶＲＥＧとの間で変化する。電圧ＶＲＥＧは電圧Ｖ０よりも高い電圧である。このようにレベルシフト回路７はクロック信号ＣＬＫの振幅を変化させる。

スイッチ制御回路８は電圧ＶＣＣ，ＶＤ１，ＶＧを受けてスイッチＳＷの導通および非導通を制御する。スイッチ制御回路８はスイッチＳＷを導通させる場合には信号ＣＴＲＬをＨレベルに設定する。一方、スイッチ制御回路８はスイッチＳＷを非導通状態に設定する場合には信号ＣＴＲＬをＬレベルに設定する。

スイッチ制御回路８は昇圧部９が電圧ＶＣＣを昇圧している際に電圧ＶＧが異常低下したことを検知すると、スイッチＳＷを導通状態から非導通状態に切換える。よってダイオードＤ１のアノードと電源ノードとの電気的接続が遮断される。たとえば端子Ｔ２（あるいは端子ＣＰ２）の地絡時に電圧ＶＧ，ＶＤ１は低下する。このときにスイッチ制御回路８はスイッチＳＷを導通状態から非導通状態に切換える。よって端子Ｔ２（または端子ＣＰ２）の地絡時にダイオードＤ１，Ｄ２に過大な電流が流れることを防ぐことができる。

また、スイッチ制御回路８には信号ＥＮが入力される。信号ＥＮのレベルがＨレベルであれば、スイッチ制御回路８は上述したスイッチＳＷを制御する動作を行なう。一方、信号ＥＮのレベルがＬレベルであれば、スイッチ制御回路８は信号ＣＴＲＬを常時Ｌレベルに設定してスイッチＳＷを非導通状態に保つ。

図３は、図２のスイッチＳＷの具体的な構成例を示す図である。
図３を参照して、スイッチＳＷは、ＰチャネルＭＯＳトランジスタＱ３と、ＮチャネルＭＯＳトランジスタＱ４と、抵抗Ｒ１，Ｒ２と、ツェナーダイオードＺＤとを含む。

ＰチャネルＭＯＳトランジスタＱ３のソースは端子Ｔ１に接続される。ＰチャネルＭＯＳトランジスタＱ３のドレインはダイオードＤ１のアノードに接続される。

抵抗Ｒ１の一方端およびツェナーダイオードＺＤのカソードは端子Ｔ１に接続される。抵抗Ｒ１の他方端およびツェナーダイオードＺＤのアノードはＰチャネルＭＯＳトランジスタＱ３のゲートに接続される。

抵抗Ｒ２はＰチャネルＭＯＳトランジスタＱ３のゲートとＮチャネルＭＯＳトランジスタＱ４のドレインとの間に接続される。ＮチャネルＭＯＳトランジスタＱ４のソースは接地ノードに接続される。ＮチャネルＭＯＳトランジスタＱ４のゲートはスイッチ制御回路８から送られる信号ＣＴＲＬを受ける。

信号ＣＴＲＬのレベルがＨレベルの場合には、ＮチャネルＭＯＳトランジスタＱ４が導通する。よって、ＰチャネルＭＯＳトランジスタＱ３のゲートの電圧が電圧ＶＣＣよりも低くなる。このときのＰチャネルＭＯＳトランジスタＱ３のゲートの電圧と電圧ＶＣＣとの差はＰチャネルＭＯＳトランジスタＱ３のしきい値電圧よりも大きいため、ＰチャネルＭＯＳトランジスタＱ３が導通する。よって電源ノードとダイオードＤ１のアノードとが電気的に接続される。

一方、信号ＣＴＲＬのレベルがＬレベルの場合には、ＮチャネルＭＯＳトランジスタＱ４が非導通状態になる。ＰチャネルＭＯＳトランジスタＱ３のゲートの電圧が電圧ＶＣＣと等しくなるため、ＰチャネルＭＯＳトランジスタＱ３は非導通状態になる。よって電源ノードとダイオードＤ１のアノードとの電気的な接続が遮断される。

続いて、図２に示すスイッチ制御回路８についてより詳細に説明する。
図４は、図２に示すスイッチ制御回路８が行なうスイッチＳＷの制御動作を概略的に説明するフローチャートである。

図４および図２を参照して、処理が開始されると、まずステップＳ１においてスイッチ制御回路８は電圧ＶＧの異常を検出する。なお電圧ＶＧの異常とは、電圧ＶＧがあるしきい値電圧（第１のしきい値電圧）を下回わったことを意味する。

次にステップＳ２において、スイッチ制御回路８はクロック信号ＣＬＫに基づいて、電圧ＶＧが第１のしきい値電圧を下回わった時点からの経過時間を計測する。すなわちスイッチ制御回路８はタイマ動作を行なう。

続いてステップＳ３において、スイッチ制御回路８は電圧ＶＧが異常である状態が所定の時間継続しているか否かを判定する。スイッチ制御回路８は、上記の経過時間が予め定められた時間を超えた場合には、電圧ＶＧの異常状態が継続していると判定する。この場合（ステップＳ３においてＹＥＳ）、ステップＳ４においてスイッチ制御回路８は信号ＣＴＲＬのレベルをＨレベルからＬレベルに切換えてスイッチＳＷを非導通状態に設定する。よってダイオードＤ１のアノードに電圧ＶＣＣが供給されない。つまりステップＳ４において昇圧回路２による昇圧動作は停止する。

一方、図１に示す電気機器１００の動作が正常であっても、何らかの原因によって電圧ＶＧが瞬間的に低下することが起こり得る。この場合にもスイッチ制御回路８は、ステップＳ１，Ｓ２の処理を実行する。ここでスイッチ制御回路８は、時間を計測している最中に電圧ＶＧが第１のしきい値以上に上昇したことを検知すると、異常状態が終了したと判定する。この場合（ステップＳ３においてＮＯ）、ステップＳ５において、スイッチ制御回路８は経過時間の計測を中止してスイッチＳＷを導通状態のままに保つ。

ステップＳ４またはステップＳ５の処理が終了すると全体の処理は再びステップＳ１に戻る。

要するに、スイッチ制御回路８は、電圧ＶＧが低下した状態がある程度の時間継続する場合にのみスイッチＳＷを非導通状態にする。このようにスイッチ制御回路８がスイッチＳＷを制御することによって、スイッチ制御回路８は電圧ＶＧの異常状態を正しく検知することができる。

図５は、図２に示すスイッチ制御回路８の構成例を示す回路図である。
図５を参照して、スイッチ制御回路８は、検知部８Ａと、タイマラッチ回路８Ｂとを含む。

検知部８Ａは、抵抗分圧回路ＲＡ，ＲＢ，ＲＣと、比較器１１，１２とを含む。抵抗分圧回路ＲＡは、抵抗Ｒ１１，Ｒ１２を含む。抵抗Ｒ１１，Ｒ１２は端子Ｔ１と接地ノードとの間に直列に接続される。抵抗Ｒ１１，Ｒ１２は電圧ＶＣＣを分圧して電圧ＶＡ（第１の比較電圧）を発生する。

抵抗分圧回路ＲＢは、抵抗Ｒ１３，Ｒ１４を含む。抵抗Ｒ１３，Ｒ１４は端子Ｔ３と接地ノードとの間に直列に接続される。抵抗Ｒ１３，Ｒ１４は電圧ＶＤ１を分圧して電圧ＶＢ（第２の比較電圧）を発生する。

抵抗分圧回路ＲＣは、抵抗Ｒ１５，Ｒ１６を含む。抵抗Ｒ１５，Ｒ１６は端子Ｔ２と接地ノードとの間に直列に接続される。抵抗Ｒ１５，Ｒ１６は電圧ＶＧを分圧して電圧ＶＣ（第３の比較電圧）を発生する。

比較器１１は電圧ＶＡと電圧ＶＢとを比較して、信号ＣＯＭＰ１を出力する。ＶＡ＜ＶＢのときには信号ＣＯＭＰ１はＬレベルである。ＶＡ＞ＶＢのときには信号ＣＯＭＰ１はＨレベルである。なお、ＶＡ＞ＶＢのときとは、電圧ＶＧが第１のしきい値電圧を下回る場合である。

比較器１２は電圧ＶＡと電圧ＶＣとを比較して、信号ＣＯＭＰ２を出力する。ＶＡ＜ＶＣのときには信号ＣＯＭＰ２はＬレベルである。ＶＡ＞ＶＣのときには信号ＣＯＭＰ２はＨレベルである。なお、ＶＡ＞ＶＣのときとは、電圧ＶＧが第２のしきい値電圧を下回る場合である。ここで第２のしきい値電圧とは第１のしきい値電圧よりも低い電圧である。

タイマラッチ回路８Ｂは、タイマ１３，１４と、ＮＡＮＤ回路１５と、インバータ１６，１７と、ＲＳラッチ１８と、ＮＯＲ回路１９とを含む。

タイマ１３は、Ｈレベルの信号ＣＯＭＰ１を受けると活性化されて、クロック信号ＣＬＫの周期の整数倍の時間ごとに、信号ＴＭ１のレベルをＨレベルとＬレベルとの間で切換える。タイマ１４は、Ｈレベルの信号ＣＯＭＰ２を受けると活性化されて、クロック信号ＣＬＫの周期の整数倍の時間ごとに、信号ＴＭ２のレベルをＨレベルとＬレベルとの間で切換える。

たとえばタイマ１３，１４は分周器である。タイマ１３，１４の分周比は同じでもよいし異なっていてもよい。

なおタイマ１３，１４はＬレベルの信号ＣＯＭＰ１，ＣＯＭＰ２をそれぞれ受けた場合には非活性化される。つまりタイマ１３（１４）の動作中にＬレベルの信号ＣＯＭＰ１（ＣＯＭＰ２）を受けるとタイマ１３（１４）は時間の計測を中止する。

ＮＡＮＤ回路１５は信号ＴＭ１，ＴＭ２を受ける。インバータ１６はＮＡＮＤ回路１５から出力される信号を反転して出力する。

インバータ１７は図１の制御回路１から送られる信号ＥＮを反転して出力する。上述のようにスイッチ制御回路８の動作期間には、信号ＥＮのレベルは常時「Ｈ」レベルとなる。

ＲＳラッチ１８は端子／Ｓにインバータ１６から出力される信号を受け、端子／Ｒに信号ＥＮを受ける。ここで、「／」は反転を示す記号である。ＮＯＲ回路１９はＲＳラッチ１８の端子Ｑから出力される信号とインバータ１７から出力される信号とを受けて信号ＣＴＲＬを出力する。

図３に示す検知部８Ａとタイマラッチ回路８Ｂの動作を概略的に説明する。検知部８Ａは、電圧ＶＧが第１のしきい値電圧を下回ったことを検知した場合にＨレベルの信号ＣＯＭＰ１（第１の検知結果）を出力する。タイマラッチ回路８Ｂは、Ｈレベルの信号ＣＯＭＰ１に応じて経過時間の計測を開始する。タイマラッチ回路８Ｂは、経過時間が予め定められた時間を超えると、図２に示すスイッチＳＷを導通状態から非導通状態に切換える。

さらに、タイマラッチ回路８Ｂは、経過時間が予め定められた時間を超える前に、電圧ＶＧが第１のしきい値以上に上昇した場合には、Ｌレベルの信号ＣＯＭＰ１を受ける。この場合にはタイマラッチ回路８Ｂは経過時間の計測を中止してスイッチＳＷを導通状態のままに保つ。

さらに検知部８Ａは、電圧ＶＧが第１のしきい値電圧よりも低い第２のしきい値電圧を下回ったことを検知した場合には、Ｈレベルの信号ＣＯＭＰ２（第２の検知結果）を出力する。タイマラッチ回路８Ｂは、経過時間が予め定められた時間を超える前にＨレベルの信号ＣＯＭＰ２を受けた場合には、スイッチＳＷを非導通状態に設定する。

以下、本実施の形態の昇圧回路２の動作についてより詳細に説明する。まず図２の昇圧回路２が正常であるときの動作を説明する。次に電圧ＶＧが低下したときのスイッチ制御回路８の動作を説明する。

図６は、図２の昇圧回路２においてスイッチＳＷが導通しているときの動作を示す波形図である。

図６および図２を参照して、まず、時刻ｔ１においてクロック信号ＣＬＫの電圧が０から電圧Ｖ０に変化する。また、時刻ｔ１においてクロック信号ＣＬＫ１の電圧はクロック信号ＣＬＫの電圧の変化に応じ、０から電圧ＶＲＥＧに変化する。電圧Ｖ０は、たとえば３Ｖであり、電圧ＶＲＥＧは、たとえば１５Ｖである。

ダイオードＤ１の順方向電圧をΔＶ１（約０．７Ｖ）とすると、端子ＣＰ２の電圧ＶＤ１は時刻ｔ１以前では（ＶＣＣ−ΔＶ１）である。端子ＣＰ１と端子ＣＰ２との間にはコンデンサＣ２が接続されるため、レベルシフト回路７によって端子ＣＰ１の電圧が変化すると、応じて端子ＣＰ２の電圧が変化する。

よって、時刻ｔ１において端子ＣＰ２の電圧ＶＤ１は電圧（ＶＣＣ−ΔＶ１）から電圧（ＶＣＣ＋ＶＲＥＧ−ΔＶ１）に変化する。すなわち、時刻ｔ１において電圧ＶＤ１は電圧（ＶＣＣ−ΔＶ１）から電圧ＶＲＥＧだけ上昇する。

時刻ｔ１〜ｔ２の期間において、クロック信号ＣＬＫ，ＣＬＫ１の電圧は時刻ｔ１における電圧のまま変化しない。同様に時刻ｔ１〜ｔ２の期間において、電圧ＶＤ１は時刻ｔ１における電圧のまま変化しない。一方、電圧ＶＧは時刻ｔ１〜ｔ２の期間に上昇する。時刻ｔ２において電圧ＶＧは（ＶＣＣ＋ＶＲＥＧ−ΔＶ１−ΔＶ２）となる。なお、ΔＶ２はダイオードＤ２における順方向電圧（約０．７Ｖ）を示す。

時刻ｔ２においてクロック信号ＣＬＫの電圧は電圧Ｖ０から０に変化する。クロック信号ＣＬＫの電圧の変化に応じてクロック信号ＣＬＫ１の電圧は電圧ＶＲＥＧから０に変化する。よって時刻ｔ２において電圧ＶＤ１は（ＶＣＣ＋ＶＲＥＧ−ΔＶ１）から（ＶＣＣ−ΔＶ１）に変化する。

時刻ｔ２〜ｔ３の期間にはクロック信号ＣＬＫ，ＣＬＫ１の電圧は時刻ｔ１における電圧のまま変化しない。同様に時刻ｔ２〜ｔ３の期間において、電圧ＶＤ１は時刻ｔ１における電圧のまま変化しない。一方、時刻ｔ２から時刻ｔ３にかけて電圧ＶＧは低下する。

ただしコンデンサＣ１が端子Ｔ１と端子Ｔ２との間に接続されている。よって、時刻ｔ１〜時刻ｔ２における電圧ＶＧの上昇および時刻ｔ２〜時刻ｔ３における電圧ＶＧの低下は小さい。よって、電圧ＶＧは電圧ＶＣＣよりも高い電圧のまま保たれる。

なお時刻ｔ３以後、クロック信号ＣＬＫ，ＣＬＫ１および電圧ＶＤ１，ＶＧは時刻ｔ１〜ｔ３における変化と同様の変化を繰返す。よって、時刻ｔ３以後におけるクロック信号ＣＬＫ，ＣＬＫ１および電圧ＶＤ１，ＶＧの変化について説明は繰返さない。

図７は、図２の電圧ＶＧの異常低下時における図５のスイッチ制御回路８の動作を示す波形図である。なお、電圧ＶＧの異常低下は、たとえば端子ＣＰ２の地絡、端子Ｔ２の地絡等によって生じる。このときの電圧ＶＧは図６に示す電圧ＶＧの最低値よりも低くなる。

図７および図５を参照して、時刻ｔ１０以降、電圧ＶＤ１，ＶＧがともに低下する。電圧ＶＤ１の低下に応じて電圧ＶＢが低下する。また、電圧ＶＧの低下に応じて電圧ＶＣが低下する。なお、電圧ＶＣＣが一定であるため電圧ＶＡは一定である。

まず時刻ｔ１１において、電圧ＶＤ１が電圧ＶＢが電圧ＶＡよりも低くなる。よって時刻ｔ１１において信号ＣＯＭＰ１のレベルがＬレベルからＨレベルに変化する。なお、時刻ｔ１１における電圧ＶＧを電圧Ｖｔｈ１と示す。電圧Ｖｔｈ１は本発明における「第１のしきい値電圧」に相当する。

時刻ｔ１２においてクロック信号ＣＬＫはＨレベルからＬレベルに変化する。タイマ１３は時刻ｔ１２を起点として時間の計測を開始する。タイマ１３は時刻ｔ１２から４Ｔ後の時刻ｔ１４において信号ＴＭ１をＨレベルからＬレベルに変化させる。ここで図７に示すＴはクロック信号ＣＬＫの１周期を意味する。

一方、電圧ＶＧは電圧ＶＤ１よりも緩やかに低下する。よって電圧ＶＣは電圧ＶＢよりも緩やかに変化する。時刻ｔ１３において電圧ＶＣは電圧ＶＡよりも低くなる。よって、信号ＣＯＭＰ２は時刻ｔ１３においてＬレベルからＨレベルに変化する。なお、時刻ｔ１３における電圧ＶＧを電圧Ｖｔｈ２とする。電圧Ｖｔｈ２は本発明における「第２のしきい値電圧」に相当する。

時刻ｔ１３以後、最初にクロック信号ＣＬＫが立下がる時刻ｔ１４からタイマ１４は時間の計測を開始する。そしてタイマ１４は時刻ｔ１５において信号ＴＭ２のレベルをＨレベルからＬレベルに変化させる。

時刻ｔ１４において、ＲＳラッチ１８の端子／Ｓに入力される信号はＨレベルからＬレベルに変化する。応じてＲＳラッチ１８の端子Ｑから出力される信号のレベルも時刻ｔ１４においてＬレベルからＨレベルに変化する。

ＲＳラッチ１８の端子Ｑから出力される信号はＮＯＲ回路１９に入力される。また、ＮＯＲ回路１９にはインバータ１７からＬレベルの信号（信号ＥＮの論理レベルを反転させた信号）が入力される。よって、信号ＣＴＲＬは時刻ｔ１４においてＨレベルからＬレベルに変化する。つまり時刻ｔ１４において図２に示すスイッチは導通状態から非導通状態に切換る。なお、信号ＣＴＲＬは一旦ＨレベルからＬレベルに変化するとＬレベルのまま保たれる。

要するに、タイマラッチ回路８Ｂは、信号ＣＯＭＰ１がＬレベルからＨレベルに切換わったことに応じて経過時間の計測を開始する。タイマラッチ回路８Ｂは、経過時間が予め定められた時間（４Ｔ）を超えると信号ＣＴＲＬをＨレベルからＬレベルに変化させてスイッチＳＷを導通状態から非導通状態に切換える。

一方、電圧ＶＧの低下が図７に示す電圧ＶＧの低下よりも大きい場合には、短時間で電圧ＶＣＣと電圧ＶＧとの差が大きくなる。この場合にはダイオードＤ１，Ｄ２の損傷を防ぐため、ダイオードＤ１，Ｄ２に過電流が流れる期間はできるだけ短いことが好ましい。

図８は、電圧ＶＧの低下時における図５のスイッチ制御回路８の動作を示す別の波形図である。

図８および図７を参照して、図８に示す電圧ＶＧにおいて電圧値がＶｔｈ１からＶｔｈ２まで変化する時間は図７に示す電圧ＶＧにおいて電圧値がＶｔｈ１からＶｔｈ２まで変化する時間よりも短い。なお、実際には図８に示す電圧ＶＤ１の変化は図７に示す電圧ＶＤ１の変化と異なるが、説明の便宜上、図８と図７では電圧ＶＤ１の変化は等しいものとする。

電圧ＶＧが電圧Ｖｔｈ２に達する時刻ｔ１Ａはｔ１３よりも前の時刻である。信号ＣＯＭＰ２は時刻ｔ１ＡにおいてＬレベルからＨレベルに変化する。タイマ１４は時刻ｔ１Ａ以後の最初のクロック信号の立下り時刻である時刻ｔ１Ｂから時間計測を開始する。信号ＴＭ２は時刻ｔ１Ｂの次にクロック信号ＣＬＫが立下がる時刻である時刻ｔ１ＣにおいてＨレベルからＬレベルに変化する。

時刻ｔ１ＣにおいてＲＳラッチ１８の端子／Ｓに入力される信号はＨレベルからＬレベルに変化する。応じてＲＳラッチ１８の端子Ｑから出力される信号は時刻ｔ１ＣにおいてＬレベルからＨレベルに変化する。よって時刻ｔ１Ｃにおいて信号ＣＴＲＬはＬレベルからＬレベルに変化する。時刻ｔ１Ｃは時刻ｔ１４よりも前の時刻である。

つまり、図５に示すタイマラッチ回路８Ｂは、信号ＣＯＭＰ２に応じ、時刻ｔ１２からの経過時間の計測中にＶＣ＜ＶＡとなった場合（時刻ｔ１１から時刻ｔ１４までの間の時刻である時刻ｔ１ＡにおいてＶＣ＜ＶＡとなった場合）には、信号ＣＴＲＬをＨレベルからＬレベルに変化させてスイッチＳＷを非導通状態に設定する。スイッチ制御回路８は、電圧ＶＧの低下が大きい場合には、電圧ＶＧの低下から短時間でスイッチを非導通状態に設定するので、ダイオードＤ１，Ｄ２に過電流が流れる時間をできるだけ短くすることができる。よってダイオードＤ１，Ｄ２の損傷を防ぐことができる。

なお、図２の昇圧回路２が昇圧動作を開始した直後においては、昇圧回路２の動作が正常であっても、電圧ＶＧは電圧ＶＣＣよりも低い。よってスイッチ制御回路８は昇圧回路２の動作開始時に電圧ＶＧが異常であると誤って検出する可能性がある。

図９は、図２の昇圧回路２における動作開始時の動作波形を示す図である。
図９を参照して、時刻ｔ２１において動作が開始される。図９に示すように、電圧ＶＤ１は時刻ｔ２１〜ｔ２２，ｔ２３〜ｔ２４，ｔ２５〜ｔ２６の期間において電圧ＶＣＣよりも低くなる。また、電圧ＶＧは時刻ｔ２１〜ｔ２４の期間には電圧ＶＣＣよりも低く、時刻ｔ２４〜ｔ２５の期間において電圧ＶＣＣよりも高くなるように変化する。

図５に示す抵抗Ｒ１１〜Ｒ１６において、抵抗Ｒ１３，Ｒ１４の抵抗比および抵抗Ｒ１５，Ｒ１６の抵抗比を抵抗Ｒ１１，Ｒ１２の抵抗比と同じにした場合には昇圧回路２の動作開始時に、電圧ＶＢ，ＶＣは電圧ＶＡよりも低くなる。

本実施の形態では、昇圧回路２が正常に動作している場合に電圧ＶＢ，ＶＣが電圧ＶＡよりも常に高くなるように、抵抗Ｒ１３，Ｒ１４の抵抗比および抵抗Ｒ１５，Ｒ１６の抵抗比を設定する。つまり、電圧ＶＤ１，ＶＧの最低値を考慮して抵抗Ｒ１３，Ｒ１４の抵抗比および抵抗Ｒ１５，Ｒ１６の抵抗比が設定される。このように抵抗比を設定することは、第１のしきい値電圧（電圧Ｖｔｈ１）を昇圧回路２の動作開始時における電圧ＶＧよりも低くなるように設定することを意味する。よって昇圧回路の動作開始時にスイッチ制御回路８が、電圧ＶＧが異常であると誤って判定することを防ぐことができる。

なお、本実施の形態では抵抗比を変えることにより電圧ＶＢ，ＶＣを電圧ＶＡより高くする方法を用いている。しかし別の方法として、たとえば比較器１１，１２の内部で電圧ＶＢ，ＶＣにそれぞれオフセットを持たせてもよい。

以上のように本実施の形態によれば、昇圧回路は、電源ノードとダイオードとの間にスイッチを備えるとともに、このスイッチを制御する制御回路を備える。これにより昇圧回路の出力端子が地絡した場合において、ダイオードに過電流が流れるのを防ぐことができる。

また、本実施の形態によれば、電気機器は上述した保護機能を有する昇圧回路を備えるので、動作の信頼性をより高めることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本実施の形態の昇圧回路を備える電気機器の概略ブロック図である。 図１の昇圧回路２の構成を示す回路図である。 図２のスイッチＳＷの具体的な構成例を示す図である。 図２に示すスイッチ制御回路８が行なうスイッチＳＷの制御動作を概略的に説明するフローチャートである。 図２に示すスイッチ制御回路８の構成例を示す回路図である。 図２の昇圧回路２においてスイッチＳＷが導通しているときの動作を示す波形図である。 図２の電圧ＶＧの異常低下時における図５のスイッチ制御回路８の動作を示す波形図である。 電圧ＶＧの低下時における図５のスイッチ制御回路８の動作を示す別の波形図である。 図２の昇圧回路２における動作開始時の動作波形を示す図である。 従来の昇圧回路の構成を示す回路図である。

符号の説明

１ 制御回路、２，１０２ 昇圧回路、３，４ 駆動回路、５，１０５ クロック回路、６，１０６ 本体部、７，１０７ レベルシフト回路、８ スイッチ制御回路、８Ａ 検知部、８Ｂ タイマラッチ回路、９ 昇圧部、１１，１２ 比較器、１３，１４ タイマ、１５ ＮＡＮＤ回路、１６，１７ インバータ、１８ ＲＳラッチ、１９ ＮＯＲ回路、１００ 電気機器、Ｃ１，Ｃ２ コンデンサ、Ｔ１，Ｔ２，Ｔ３，ＴＡ，ＣＰ１，ＣＰ２ 端子、Ｄ１，Ｄ２ ダイオード、Ｎ１ ノード、Ｑ１，Ｑ２，Ｑ４ ＮチャネルＭＯＳトランジスタ、Ｑ３ ＰチャネルＭＯＳトランジスタ、Ｒ１，Ｒ２，Ｒ１１〜Ｒ１６ 抵抗、ＲＡ，ＲＢ，ＲＣ 抵抗分圧回路、Ｓ１〜Ｓ５ ステップ、ＳＷ スイッチ、ＺＤ ツェナーダイオード。

Claims (7)

1. 電圧供給源から第１のノードに与えられる第１の電圧を昇圧して、第２のノードに第２の電圧を出力する昇圧部と、
   前記電圧供給源と前記第１のノードとの間に接続されるスイッチと、
   前記昇圧部が前記第１の電圧を昇圧している際に前記第２の電圧の異常低下を検知すると、前記スイッチを導通状態から非導通状態に切換える制御回路とを備える、昇圧回路。
2. 前記制御回路は、
   前記第２の電圧が第１のしきい値電圧を下回ったことを検知した場合に第１の検知結果を出力する検知部と、
   前記第１の検知結果に応じて経過時間の計測を開始して、前記経過時間が予め定められた時間を超えると前記スイッチを導通状態から非導通状態に切換えるタイマラッチ回路とを含む、請求項１に記載の昇圧回路。
3. 前記タイマラッチ回路は、前記経過時間が前記予め定められた時間を超える前に、前記第２の電圧が前記第１のしきい値電圧以上に上昇した場合には、前記経過時間の計測を中止して前記スイッチを導通状態のままに保つ、請求項２に記載の昇圧回路。
4. 前記検知部は、前記第２の電圧が前記第１のしきい値電圧よりも低い第２のしきい値電圧を下回ったことを検知した場合には、第２の検知結果を出力し、
   前記タイマラッチ回路は、前記経過時間が前記予め定められた時間を超える前に前記第２の検知結果を受けた場合には、前記スイッチを非導通状態に設定する、請求項２に記載の昇圧回路。
5. 前記昇圧部は、前記電圧供給源および前記第２のノードの間に接続される第１のコンデンサと、第３および第４のノードの間に接続される第２のコンデンサとを用いて前記第１の電圧を昇圧し、
   前記第１のノードにアノードが接続され、前記第３のノードにカソードが接続される第１のダイオードと、
   前記第３のノードにアノードが接続され、前記第２のノードにカソードが接続される第２のダイオードと、
   前記第４のノードに出力端子が接続されて、入力されるクロック信号の振幅を変化させるレベルシフト回路とを含み、
   前記検知部は、
   前記第１の電圧を分圧して第１の比較電圧を生成する第１の分圧回路と、
   前記第３のノードにおける第３の電圧を分圧して第２の比較電圧を生成する第２の分圧回路と、
   前記第２の電圧を分圧して第３の比較電圧を生成する第３の分圧回路と、
   前記第１および第２の比較電圧を比較して、比較した結果を前記第１の検出結果として出力する第１の比較器と、
   前記第１および第３の比較電圧を比較して、比較した結果を前記第２の検出結果として出力する第２の比較器とを含む、請求項４に記載の昇圧回路。
6. 前記第１のしきい値電圧は、前記昇圧部の動作開始時における前記第２の電圧よりも低くなるように設定される、請求項２に記載の昇圧回路。
7. 請求項１から６のいずれか１項に記載の昇圧回路を備える、電気機器。

Images