JP6211822B2 - 電力供給回路 - Google Patents
電力供給回路 Download PDFInfo
- Publication number
- JP6211822B2 JP6211822B2 JP2013127818A JP2013127818A JP6211822B2 JP 6211822 B2 JP6211822 B2 JP 6211822B2 JP 2013127818 A JP2013127818 A JP 2013127818A JP 2013127818 A JP2013127818 A JP 2013127818A JP 6211822 B2 JP6211822 B2 JP 6211822B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- frequency
- clock signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Description
本発明は、モータドライバ、ＤＣ−ＤＣコンバータ、電源接続回路などの直流電源装置に適用されるトランジスタをオンオフ制御するための制御用電圧などを供給する電力供給回路に関する。
モータドライバ、ＤＣ−ＤＣコンバータ、電源接続回路などの直流電源装置は、入力電圧を、負荷を駆動するための出力電圧に変換するためのハイサイドＭＯＳトランジスタを備えている。このような、ハイサイドＭＯＳトランジスタを備えた直流電源装置においては、ハイサイドＭＯＳトランジスタを駆動するためのオン電圧を、チャージポンプ回路を用いて充電し昇圧することにより生成し、このようにして生成したオン電圧を供給するようにしたものが提案されている（例えば、特許文献１参照。）。
しかしながら、上述のように、ハイサイドＭＯＳトランジスタを駆動するためのオン電圧をチャージポンプ回路により充電して生成する回路においては、負荷を駆動するための駆動許可信号が入力されている間、チャージポンプ回路を駆動してハイサイドＭＯＳトランジスタにオン電圧を供給し、負荷を停止させるための駆動許可信号が入力されるとチャージポンプ回路を停止してオン電圧の供給を停止するようになっている。
ここで、チャージポンプ回路では、負荷を駆動しない状態から負荷を駆動する状態となったとき、負荷を駆動するための駆動許可信号が入力された時点で起動されるため、この時点でチャージポンプ回路を構成するコンデンサの充電を開始することになる。そのため、コンデンサに充電が行われている間は、ハイサイドＭＯＳトランジスタに供給されるオン電圧が安定せず、ハイサイドＭＯＳトランジスタに供給されるオン電圧が安定するまでに時間がかかるという問題がある。
そこで、本発明は上記未解決の問題に着目してなされたものであり、ハイサイドＭＯＳトランジスタを駆動するための制御用電圧が安定するまでの所要時間をより短縮することの可能な電力供給回路を提供することを目的としている。
本発明の一態様は、入力される負荷制御信号に応じてトランジスタ（例えば、図１のハイサイドＭＯＳトランジスタＭ１）を制御することにより負荷を駆動する負荷駆動回路（例えば、図１のモータ駆動回路２）に対して、電力供給を行う電力供給回路（例えば、図１の電力供給回路３）であって、入力電力の電圧を昇圧し、前記電圧が昇圧された後の電力を前記トランジスタ駆動用の電力として供給する昇圧回路（例えば、図１のチャージポンプ２３）と、前記負荷制御信号に応じて前記昇圧回路の電力供給能力を切り替える電力供給能力切替回路（例えば、図１の発振回路２１および分周回路２２）と、を備え、前記昇圧回路は、前記負荷制御信号に応じて電力供給能力が可変であり、前記電力供給能力切替回路は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど前記電力供給能力がより低くなるように、前記電力供給能力を切り替えることを特徴とする電力供給回路、である。
前記電力供給能力切替回路は、前記負荷制御信号に応じた周波数を有する電力供給能力切替用のクロック信号を出力し、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、前記電力供給能力切替用のクロック信号の周波数はより小さいものであってよい。
前記電力供給能力切替回路（例えば、図１の発振回路２１および分周回路２２）は、前記負荷制御信号が、前記負荷への電力供給量がしきい値以上であることを示す負荷制御信号であるとき、周波数が第１の周波数である第１のクロック信号を前記電力供給能力切替用のクロック信号として出力し、前記負荷制御信号が、前記負荷への電力供給量が前記しきい値未満であることを表す負荷制御信号であるとき、周波数が前記第１の周波数よりも低い第２の周波数である第２のクロック信号を前記電力供給能力切替用のクロック信号として出力するようになっていてよい。
前記電力供給能力切替回路（例えば、図１の発振回路２１および分周回路２２）は、前記負荷制御信号が、前記負荷への電力供給量がしきい値以上であることを示す負荷制御信号であるとき、周波数が第１の周波数である第１のクロック信号を前記電力供給能力切替用のクロック信号として出力し、前記負荷制御信号が、前記負荷への電力供給量が前記しきい値未満であることを表す負荷制御信号であるとき、周波数が前記第１の周波数よりも低い第２の周波数である第２のクロック信号を前記電力供給能力切替用のクロック信号として出力するようになっていてよい。
前記電力供給能力切替回路は、第３のクロック信号を生成する発振回路（例えば、図１の発振回路２１）と、前記第３のクロック信号の周波数を、前記第１の周波数および前記第２の周波数に周波数変換して前記第１のクロック信号および前記第２のクロック信号を生成する周波数変換回路（例えば、図１の分周回路２２）と、を備え、前記周波数変換回路は、前記負荷制御信号が、前記電力供給量が前記しきい値以上であることを示す負荷制御信号であるとき前記第１のクロック信号を生成し、前記負荷制御信号が、前記電力供給量が前記しきい値未満であることを表す負荷制御信号であるとき前記第２のクロック信号を生成するようになっていてよい。
前記電力供給能力切替回路は、前記第１のクロック信号を生成する第１の発振回路（例えば、図９の第１発振回路５１）と、前記第２のクロック信号を生成する第２の発振回路（例えば、図９の第２発振回路５２）と、前記負荷制御信号が、前記電力供給量が前記しきい値以上であることを示す負荷制御信号であるとき前記第１の発振回路を選択して前記第１のクロック信号を出力し、前記電力供給量が前記しきい値未満であることを表す制御信号であるとき前記第２の発振回路を選択して前記第２のクロック信号を出力する選択回路（例えば、図９のクロック選択回路５３）と、を備えていてよい。
前記しきい値は、零であってもよい。
前記電力供給能力切替回路（例えば、図１１のクロック制御回路７１）は、第３のクロック信号を生成する発振回路（例えば、図１２の発振回路２１）と、前記第３のクロック信号を異なる分周比で分周して、周波数の異なる複数のクロック信号を生成する分周器（例えば、図１２の分周器７４）と、前記分周期で生成された複数のクロック信号のうち、前記負荷制御信号に応じた周波数のクロック信号を、前記電力供給能力切替用のクロック信号として選択する選択部（例えば、図１２の選択スイッチ７５）と、を備え、前記選択部は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、周波数がより小さいクロック信号を選択するようになっていてよい。
前記電力供給能力切替回路（例えば、図１１のクロック制御回路７１）は、第３のクロック信号を生成する発振回路（例えば、図１２の発振回路２１）と、前記第３のクロック信号を異なる分周比で分周して、周波数の異なる複数のクロック信号を生成する分周器（例えば、図１２の分周器７４）と、前記分周期で生成された複数のクロック信号のうち、前記負荷制御信号に応じた周波数のクロック信号を、前記電力供給能力切替用のクロック信号として選択する選択部（例えば、図１２の選択スイッチ７５）と、を備え、前記選択部は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、周波数がより小さいクロック信号を選択するようになっていてよい。
前記電力供給能力切替回路（例えば、図１１のクロック制御回路７１）は、第３のクロック信号を生成する発振回路（例えば、図１５の発振回路２１）と、前記第３のクロック信号を分周して前記電力供給能力切替用のクロック信号を生成する分周器（例えば、図１５の分周器７６）と、を備え、前記分周器は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、周波数がより低くなる分周比に切り替えるようになっていてよい。
前記昇圧回路は、前記電力供給能力切替用のクロック信号に応じて前記入力電力の電圧を昇圧するチャージポンプ回路（例えば、図１のチャージポンプ２３）であってよい。
前記昇圧回路は、前記電力供給能力切替用のクロック信号に応じて前記入力電力の電圧を昇圧するチャージポンプ回路（例えば、図１のチャージポンプ２３）であってよい。
本発明の一態様によれば、負荷駆動用のトランジスタを制御するための負荷制御信号に応じて昇圧回路の電力供給能力が可変であるため、例えば負荷への電力供給量が少ないときには、電力供給能力を低い状態にすることにより、電力供給回路全体の消費電力を削減することができる。このとき、昇圧回路を停止させてはいないため、負荷への電力供給量が少ない状態から大きい状態に遷移した場合には、昇圧回路において既に昇圧された状態から電力供給能力が高い状態での動作が開始される。その結果、トランジスタ駆動用の電力を速やかに安定させることができ、すなわち、電力供給能力が高い状態に遷移することに伴い、速やかに安定したトランジスタ駆動用の電力を供給することができる。
以下、図面を参照して本発明の実施の形態を説明する。
まず、第１実施形態を説明する。
（第１実施形態）
図１は、本発明の電力供給回路を適用した直流電源装置１の一例を示す概略構成図である。
図１に示す直流電源装置１は、モータドライバであって、モータ駆動回路（Ｍｏｔｏｒ Ｄｒｉｖｅｒ）２と、電力供給回路３と、を備える。
まず、第１実施形態を説明する。
（第１実施形態）
図１は、本発明の電力供給回路を適用した直流電源装置１の一例を示す概略構成図である。
図１に示す直流電源装置１は、モータドライバであって、モータ駆動回路（Ｍｏｔｏｒ Ｄｒｉｖｅｒ）２と、電力供給回路３と、を備える。
モータ駆動回路２は、例えば、デコード／レベルシフト回路（Ｄｅｃｏｄｅ＆ｌｅｖｅｌ ｓｈｉｆｔ）１１と、ＭＯＳトランジスタからなるハイサイドＭＯＳトランジスタＭ１と、ハイサイドＭＯＳトランジスタＭ１と直列に接続されたローサイドＭＯＳトランジスタＭ２と、これらハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２にゲート電圧を供給するプリドライバ（ｐｒｅ−ｄｒｉｖｅｒ）１２および１３と、を備える。ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２のそれぞれには逆並列にボディダイオードが形成されている。
直列に接続されたハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２は、電源端子Ｔｖｍおよび接地電圧間に接続される。電源端子Ｔｖｍは、モータ駆動回路２用の電源Ｐｍｄを介して接地される。
ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２の接続部には、モータ駆動信号を出力する出力端子Ｔｏｕｔが接続される。この出力端子Ｔｏｕｔに負荷としてのモータが接続される。なお、図１は、負荷として単相モータを備えた場合を表している。
ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２の接続部には、モータ駆動信号を出力する出力端子Ｔｏｕｔが接続される。この出力端子Ｔｏｕｔに負荷としてのモータが接続される。なお、図１は、負荷として単相モータを備えた場合を表している。
デコード／レベルシフト回路１１およびローサイドＭＯＳトランジスタＭ２を駆動するプリドライバ１３は、電源端子Ｔｖｃに接続される。この電源端子Ｔｖｃは、直流電源装置１内の各種制御を行う回路用の電源Ｐｃｃを介して接地される。一方、プリドライバ１２は電源端子Ｔｖｇに接続される。
デコード／レベルシフト回路１１は、制御入力端子Ｔｉｎから、モータの回転量に応じたパルス幅あるいはパルス数のモータ制御信号を入力し、このモータ制御信号に対して、デコードおよびレベルシフト、さらにバッファ処理を行って、各ＭＯＳトランジスタＭ１、Ｍ２を制御するためのトランジスタ制御信号を生成し、生成したトランジスタ制御信号を、プリドライバ１２および１３に出力する。
デコード／レベルシフト回路１１は、制御入力端子Ｔｉｎから、モータの回転量に応じたパルス幅あるいはパルス数のモータ制御信号を入力し、このモータ制御信号に対して、デコードおよびレベルシフト、さらにバッファ処理を行って、各ＭＯＳトランジスタＭ１、Ｍ２を制御するためのトランジスタ制御信号を生成し、生成したトランジスタ制御信号を、プリドライバ１２および１３に出力する。
プリドライバ１２および１３は、デコード／レベルシフト回路１１からのトランジスタ制御信号に応じて、ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２を相補的に駆動するためのゲート駆動信号を生成し、これをハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２のゲートに供給する。これにより、ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２が相補的に駆動され、ハイサイドＭＯＳトランジスタＭ１およびローサイドＭＯＳトランジスタＭ２間の電圧が出力端子Ｔｏｕｔからモータ駆動信号として、図示しないモータに供給される。
電力供給回路３は、発振回路（ＯＳＣ）２１と、分周回路（Ａｄａｐｔｉｖｅ ｃｌｏｃｋ ｄｉｖｉｄｅｒ）２２と、チャージポンプ２３と、を備える。これら発振回路２１、分周回路２２、チャージポンプ２３は、イネーブル入力端子Ｔｅと接続され、イネーブル入力端子Ｔｅを介して、図示しない上位装置からイネーブル信号（Ｅｎａｂｌｅ）を入力し、イネーブル信号が、直流電源装置１を駆動状態とすることを表すイネーブル信号であるとき、後述のチャージポンプクロック信号に応じて昇圧動作を行う。また、発振回路２１およびチャージポンプ２３は、電源端子Ｔｖｃを介して、直流電源装置１内の各種制御を行う回路用の電源Ｐｃｃに接続される。
なお、イネーブル信号は、直流電源装置１を駆動状態とするときにオンとなり、非駆動状態とするときにオフとなる信号である。
発振回路２１はクロック信号を生成し、これを分周回路２２に出力する。
分周回路２２は、発振回路２１からのクロック信号と、デコード／レベルシフト回路１１からプリドライバ１２に供給されるハイサイドＭＯＳトランジスタＭ１用のトランジスタ制御信号と、を入力し、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大電力を供給する駆動パターンであるか否かを判定し、判定結果に応じて比較的高い第１の周波数または第１の周波数よりも周波数の低い第２の周波数の何れかにクロック信号を分周し、これをチャージポンプ用のクロック信号（以下、チャージポンプクロック信号（ｃｈａｒｇｅ ｐｕｍｐ ｃｌｏｃｋ）という。）として、チャージポンプ２３に出力する。
発振回路２１はクロック信号を生成し、これを分周回路２２に出力する。
分周回路２２は、発振回路２１からのクロック信号と、デコード／レベルシフト回路１１からプリドライバ１２に供給されるハイサイドＭＯＳトランジスタＭ１用のトランジスタ制御信号と、を入力し、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大電力を供給する駆動パターンであるか否かを判定し、判定結果に応じて比較的高い第１の周波数または第１の周波数よりも周波数の低い第２の周波数の何れかにクロック信号を分周し、これをチャージポンプ用のクロック信号（以下、チャージポンプクロック信号（ｃｈａｒｇｅ ｐｕｍｐ ｃｌｏｃｋ）という。）として、チャージポンプ２３に出力する。
チャージポンプ２３は、クロック生成部２３ａとチャージポンプ回路２３ｂとを備える。なお、図１では、チャージポンプ２３を概念的に表している。クロック生成部２３ａおよびチャージポンプ回路２３ｂの構成は後述する。
クロック生成部２３ａは、分周回路２２からチャージポンプクロック信号を入力し、入力したチャージポンプクロック信号から４つのノンオーバーラップ信号を生成する。チャージポンプ回路２３ｂは、クロック生成部２３ａで生成したノンオーバーラップ信号に基づき、電源端子Ｔｖｍの端子電圧（すなわち入力電圧）ＶＭ、および電源端子Ｔｖｃの端子電圧（すなわち入力電圧）ＶＣを昇圧して昇圧電圧ＶＧを生成する。
クロック生成部２３ａは、分周回路２２からチャージポンプクロック信号を入力し、入力したチャージポンプクロック信号から４つのノンオーバーラップ信号を生成する。チャージポンプ回路２３ｂは、クロック生成部２３ａで生成したノンオーバーラップ信号に基づき、電源端子Ｔｖｍの端子電圧（すなわち入力電圧）ＶＭ、および電源端子Ｔｖｃの端子電圧（すなわち入力電圧）ＶＣを昇圧して昇圧電圧ＶＧを生成する。
図２は、クロック生成部２３ａの一例を示す概略構成図である。
クロック生成部２３ａは、図２に示すように、２つのＮＡＮＤ回路３１および３２を備える。ＮＡＮＤ回路３１は、分周回路２２からのチャージポンプクロック信号と、イネーブル信号と、後述のクロック信号ＣＫＮ′とを入力し、これらの論理和を演算してその反転信号を出力する。ＮＡＮＤ回路３２は、分周回路２２からのチャージポンプクロック信号をインバータ３３で反転した反転出力と、イネーブル信号と、後述のクロック信号ＣＫ′と、を入力し、これらの論理和を演算しその反転信号を出力する。
クロック生成部２３ａは、図２に示すように、２つのＮＡＮＤ回路３１および３２を備える。ＮＡＮＤ回路３１は、分周回路２２からのチャージポンプクロック信号と、イネーブル信号と、後述のクロック信号ＣＫＮ′とを入力し、これらの論理和を演算してその反転信号を出力する。ＮＡＮＤ回路３２は、分周回路２２からのチャージポンプクロック信号をインバータ３３で反転した反転出力と、イネーブル信号と、後述のクロック信号ＣＫ′と、を入力し、これらの論理和を演算しその反転信号を出力する。
ＮＡＮＤ回路３１の出力をインバータ３４で反転した信号がクロック信号ＣＫ、ＮＡＮＤ回路３１の出力をインバータ３５および３６で反転した信号がクロック信号ＣＫ′、ＮＡＮＤ回路３２の出力をインバータ３７および３８で反転した信号がクロック信号ＣＫＮ′、ＮＡＮＤ回路３２の出力をインバータ３９で反転した信号がクロック信号ＣＫＮとなる。図２に示すクロック生成部２３ａを構成する各回路の時定数を調整し、各回路での遅延時間を調整することによって、図３に示すタイミングで変化するノンオ―バーラップ信号を生成する。
図３は、これらクロック信号のタイミングチャートを表したものであって、図３（ａ）はイネーブル信号（Ｅｎａｂｌｅ）、（ｂ）は発振回路（ＯＳＣ）２１の出力から生成されるチャージポンプクロック信号（ｃｈａｒｇｅ ｐｕｍｐ ｃｌｏｃｋ）、（ｃ）はＮＡＮＤ回路３１の出力端ａの電圧、（ｄ）はＮＡＮＤ回路３２の出力端ｂの電圧、（ｅ）はクロック信号ＣＫ′、（ｆ）はクロック信号ＣＫＮ′、（ｇ）はクロック信号ＣＫ、（ｈ）はクロック信号ＣＫＮである。図３に示すように、クロック信号ＣＫは、分周回路２２からのチャージポンプクロック信号の立ち上がりエッジを一定時間２×Δｔだけ遅延させ、立ち下がりエッジを一定時間Δｔだけ遅延させた信号であり、クロック信号ＣＫ′は、クロック信号ＣＫの反転信号である。クロック信号ＣＫＮは、チャージポンプクロック信号の立ち上がりエッジを一定時間Δｔだけ遅延させ、立ち下がりエッジを一定時間２×Δｔだけ遅延させ、かつ反転した信号であり、クロック信号ＣＫＮ′は、クロック信号ＣＫＮの反転信号である。
なお、クロック生成部２３ａの構成は、図２の構成に限るものではなく、図３に示すように、分周回路２２から出力されるクロック信号から、４種類のノンオーバーラップ信号ＣＫ、ＣＫ′、ＣＫＮ、ＣＫＮ′を生成することができればどのような回路であってもよい。
なお、クロック生成部２３ａの構成は、図２の構成に限るものではなく、図３に示すように、分周回路２２から出力されるクロック信号から、４種類のノンオーバーラップ信号ＣＫ、ＣＫ′、ＣＫＮ、ＣＫＮ′を生成することができればどのような回路であってもよい。
図４は、チャージポンプ回路２３ｂの一例を示す回路図である。
チャージポンプ回路２３ｂは、図４に示すように、電源端子Ｔｖｇおよび電源端子Ｔｖｃ間に直列に接続されたＰチャネル型ＭＯＳトランジスタからなるＭＯＳトランジスタＭ１１およびＭ１２と、電源端子Ｔｖｍおよび接地端子Ｔｐｇｎｄ間に直列に接続されたＰチャネル型ＭＯＳトランジスタからなるＭ１３およびＮチャネル型ＭＯＳトランジスタからなるＭＯＳトランジスタＭ１４と、ＭＯＳトランジスタＭ１１およびＭ１２の接続点ＣＨとＭＯＳトランジスタＭ１３およびＭ１４の接続点ＣＬとの間に接続された容量Ｃｑと、電源端子Ｔｖｇと電源端子Ｔｖｍとの間に接続された容量Ｃｖｇと、を備える。
チャージポンプ回路２３ｂは、図４に示すように、電源端子Ｔｖｇおよび電源端子Ｔｖｃ間に直列に接続されたＰチャネル型ＭＯＳトランジスタからなるＭＯＳトランジスタＭ１１およびＭ１２と、電源端子Ｔｖｍおよび接地端子Ｔｐｇｎｄ間に直列に接続されたＰチャネル型ＭＯＳトランジスタからなるＭ１３およびＮチャネル型ＭＯＳトランジスタからなるＭＯＳトランジスタＭ１４と、ＭＯＳトランジスタＭ１１およびＭ１２の接続点ＣＨとＭＯＳトランジスタＭ１３およびＭ１４の接続点ＣＬとの間に接続された容量Ｃｑと、電源端子Ｔｖｇと電源端子Ｔｖｍとの間に接続された容量Ｃｖｇと、を備える。
ＭＯＳトランジスタＭ１１〜Ｍ１４のゲートには、クロック生成部２３ａで生成されたノンオーバーラップ信号が入力される。具体的には、ＭＯＳトランジスタＭ１１のゲートにはクロック信号ＣＫ′、ＭＯＳトランジスタＭ１２のゲートにはクロック信号ＣＫＮ′、ＭＯＳトランジスタＭ１３のゲートにはクロック信号ＣＫ′、ＭＯＳトランジスタＭ１４のゲートにはクロック信号ＣＫＮがそれぞれ入力される。なお、チャージポンプ回路２３ｂの構成は、図４の構成に限らず、クロック信号に応じて入力電力の電圧を昇圧できるものであればどのような構成でも構わない。
次に、チャージポンプ２３の動作を、図４および図５を伴って説明する。
チャージポンプ回路２３ｂでは、図４に示すように、ＭＯＳトランジスタＭ１２およびＭ１４をオン状態、ＭＯＳトランジスタＭ１１およびＭ１３をオフ状態とすることによって、電源端子Ｔｖｃ、ＭＯＳトランジスタＭ１２、容量Ｃｑ、ＭＯＳトランジスタＭ１４、接地端子Ｔｐｇｎｄからなる経路Ｌ１が形成され、容量Ｃｑへの充電が行われる。
チャージポンプ回路２３ｂでは、図４に示すように、ＭＯＳトランジスタＭ１２およびＭ１４をオン状態、ＭＯＳトランジスタＭ１１およびＭ１３をオフ状態とすることによって、電源端子Ｔｖｃ、ＭＯＳトランジスタＭ１２、容量Ｃｑ、ＭＯＳトランジスタＭ１４、接地端子Ｔｐｇｎｄからなる経路Ｌ１が形成され、容量Ｃｑへの充電が行われる。
この状態から、ＭＯＳトランジスタＭ１１およびＭ１３をオン状態、ＭＯＳトランジスタＭ１２およびＭ１４をオフ状態に切り替えると、電源端子Ｔｖｍ、ＭＯＳトランジスタＭ１３、容量Ｃｑ、ＭＯＳトランジスタＭ１１、電源端子Ｔｖｇ、容量Ｃｖｇ、電源端子Ｔｖｍからなる経路Ｌ２が形成され、容量Ｃｑの電荷が容量Ｃｖｇに転送されて、電源端子Ｔｖｇの電圧ＶＧが上昇する。
すなわち、図５に示すように、クロック信号ＣＫＮ（図５（ａ））がＨＩＧＨレベルの期間に容量Ｃｑへの充電（Ｃｈａｒｇｅ）を行い、クロック信号ＣＫ（図５（ｂ））がＨＩＧＨレベルの期間に、容量Ｃｑの電荷を容量Ｃｖｇに転送（Ｔｒａｎｓｆｅｒ）するようになっている。
このような構成において、電源端子Ｔｖｇの電圧ＶＧはプリドライバ１２に電源電圧として与えられ、プリドライバ１２を介して、ゲート駆動電圧としてハイサイドＭＯＳトランジスタＭ１のゲート端子に供給される。そのため、チャージポンプ２３で昇圧された比較的高い電圧でハイサイドＭＯＳトランジスタＭ１は駆動されることになり、その結果、ハイサイドＭＯＳトランジスタＭ１のオン抵抗が小さくなる。このオン抵抗を小さくすることで、ハイサイドＭＯＳトランジスタＭ１における電力損失を低減している。なお、ローサイドＭＯＳトランジスタＭ２はもともと低い電圧で駆動されており、デコード／レベルシフト回路１１から入力されるトランジスタ制御信号と同等レベルの電圧を、ゲート駆動電圧として用いればよい。また、本実施形態では、クロック信号ＣＫ′がＭＯＳトランジスタＭ１３のゲートに直接入力されているが、レベルシフタを介して入力してもよい。レベルシフタを介することで、比較的耐圧の低いＭＯＳトランジスタで構成することができる。
このような構成において、電源端子Ｔｖｇの電圧ＶＧはプリドライバ１２に電源電圧として与えられ、プリドライバ１２を介して、ゲート駆動電圧としてハイサイドＭＯＳトランジスタＭ１のゲート端子に供給される。そのため、チャージポンプ２３で昇圧された比較的高い電圧でハイサイドＭＯＳトランジスタＭ１は駆動されることになり、その結果、ハイサイドＭＯＳトランジスタＭ１のオン抵抗が小さくなる。このオン抵抗を小さくすることで、ハイサイドＭＯＳトランジスタＭ１における電力損失を低減している。なお、ローサイドＭＯＳトランジスタＭ２はもともと低い電圧で駆動されており、デコード／レベルシフト回路１１から入力されるトランジスタ制御信号と同等レベルの電圧を、ゲート駆動電圧として用いればよい。また、本実施形態では、クロック信号ＣＫ′がＭＯＳトランジスタＭ１３のゲートに直接入力されているが、レベルシフタを介して入力してもよい。レベルシフタを介することで、比較的耐圧の低いＭＯＳトランジスタで構成することができる。
図６は分周回路２２の一例を示す概略構成図である。
分周回路２２は、発振回路２１のクロック信号を比較的高い周波数の信号（ｆａｓｔ ｃｌｏｃｋ）に分周する第１分周器（Ｄｉｖｉｄｅｒ１）４１および、第１分周器４１よりもより低い周波数の信号（ｓｌｏｗ ｃｌｏｃｋ）に分周する第２分周器（Ｄｉｖｉｄｅｒ２）４２と、第１分周器４１および第２分周器４２のいずれかの出力を選択してチャージポンプ２３にチャージポンプクロック信号として供給する選択スイッチ４３と、デコード／レベルシフト回路１１からプリドライバ１２へのトランジスタ制御信号を入力し、入力したトランジスタ制御信号に対して、デコードおよびレベルシフト処理を行い、ハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるか否かを判断するドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）４５と、を備える。
分周回路２２は、発振回路２１のクロック信号を比較的高い周波数の信号（ｆａｓｔ ｃｌｏｃｋ）に分周する第１分周器（Ｄｉｖｉｄｅｒ１）４１および、第１分周器４１よりもより低い周波数の信号（ｓｌｏｗ ｃｌｏｃｋ）に分周する第２分周器（Ｄｉｖｉｄｅｒ２）４２と、第１分周器４１および第２分周器４２のいずれかの出力を選択してチャージポンプ２３にチャージポンプクロック信号として供給する選択スイッチ４３と、デコード／レベルシフト回路１１からプリドライバ１２へのトランジスタ制御信号を入力し、入力したトランジスタ制御信号に対して、デコードおよびレベルシフト処理を行い、ハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるか否かを判断するドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）４５と、を備える。
選択スイッチ４３は、タイマ４５の出力信号をクロック制御信号（ｃｋ ｃｏｎｔｒｏｌ）として選択先を切り替える。具体的には、タイマ４５の出力信号がＬＯＷレベルであるときには周波数がより高い第１分周器４１の出力信号（ｆａｓｔ ｃｌｏｃｋ）を選択し、タイマ４５の出力信号がＨＩＧＨレベルであるときには周波数がより低い第２分周器４２の出力信号（ｓｌｏｗ ｃｌｏｃｋ）を選択する。
ドライブパターンデコーダ４４は、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大きな電力を供給する駆動パターンであるか、すなわち、パルス幅が大きいか、単位時間あたりのパルス数が大きいかを判断する。例えばパルス幅がしきい値以上であるとき、あるいは単位時間あたりのパルス数がしきい値以上であるときに、モータに大きな電力を供給するパターンであると判断する。逆に、パルス幅がしきい値未満であるとき、あるいは単位時間あたりのパルス数がしきい値未満であるときには、モータに小さな電力を供給するパターンであると判断する。
そして、大電力を供給するパターンであるときにはＨＩＧＨレベルの信号を出力し、小電力を供給するパターンであるときには、ＬＯＷレベルの信号を出力する。
タイマ４５は、経過時間をカウントし、一定時間が経過したときＨＩＧＨレベルの信号を出力する。また、ドライブパターンデコーダ４４の出力信号をｔｉｍｅｒ ｃｌｅａｒ信号として用いる。つまり、ドライブパターンデコーダ４４の出力信号がＨＩＧＨレベルのときに、タイマ４５はリセットされる。すなわち、タイマ４５は、例えばドライブパターンデコーダ４４の出力信号がＬＯＷレベルである期間をカウントし、ＬＯＷレベルである期間が予め設定したタイマ４５の上限値に達したとき、ＨＩＧＨレベルの信号を出力する。
タイマ４５は、経過時間をカウントし、一定時間が経過したときＨＩＧＨレベルの信号を出力する。また、ドライブパターンデコーダ４４の出力信号をｔｉｍｅｒ ｃｌｅａｒ信号として用いる。つまり、ドライブパターンデコーダ４４の出力信号がＨＩＧＨレベルのときに、タイマ４５はリセットされる。すなわち、タイマ４５は、例えばドライブパターンデコーダ４４の出力信号がＬＯＷレベルである期間をカウントし、ＬＯＷレベルである期間が予め設定したタイマ４５の上限値に達したとき、ＨＩＧＨレベルの信号を出力する。
このような構成とする結果、モータに供給する電力が小さいときにはトランジスタ制御信号がＨＩＧＨレベルとなることはほとんどないため、ドライブパターンデコーダ４４の出力信号がＨＩＧＨレベルとなることは少なく、すなわち、タイマ４５はほとんどリセットされない。したがって、タイマ４５の出力信号がＬＯＷレベルとなることはほとんどないため、選択スイッチ４３では、第２分周器４２の出力、すなわち、低周波数側の分周信号を選択することが多くなる。また、モータを駆動しないときには、トランジスタ制御信号がＨＩＧＨレベルとなることはないため、タイマ４５の出力信号は上限値相当の所定時間が経過した後、ＨＩＧＨレベルを維持し、タイマ４５はリセットされない。したがって、低周波数側の分周信号が選択される。
一方、モータに供給する電力が大きいときにはトランジスタ制御信号は頻繁にＨＩＧＨレベルとなるため、ドライブパターンデコーダ４４の出力信号は頻繁にＨＩＧＨレベルとなるため、タイマ４５がリセットされる頻度が高くなる。つまり、タイマ４５の上限値相当の所定時間が経過する前にリセットがかかるため、タイマ４５の出力信号はＬＯＷレベルを維持し、高周波数側の分周信号が選択される。
次に、上記第１実施形態の動作を説明する。
図７は、図１の直流電源装置１の各部の信号を表したタイミングチャートであって、（ａ）はモータの回転量に応じたパルス信号からなるモータ制御信号、（ｂ）はイネーブル信号、（ｃ）は電源端子Ｔｖｇの電圧ＶＧ、（ｄ）は出力端子Ｔｏｕｔから出力されるモータ駆動信号、（ｅ）はタイマ４５から出力されるクロック制御信号、（ｆ）はチャージポンプ２３に供給されるクロック信号の周波数レベルである。
図７は、図１の直流電源装置１の各部の信号を表したタイミングチャートであって、（ａ）はモータの回転量に応じたパルス信号からなるモータ制御信号、（ｂ）はイネーブル信号、（ｃ）は電源端子Ｔｖｇの電圧ＶＧ、（ｄ）は出力端子Ｔｏｕｔから出力されるモータ駆動信号、（ｅ）はタイマ４５から出力されるクロック制御信号、（ｆ）はチャージポンプ２３に供給されるクロック信号の周波数レベルである。
図示しない上位装置では、直流電源装置１を駆動させる場合には、ＨＩＧＨレベルのイネーブル信号を出力する。また、モータを駆動させることから、上位装置では、モータへの供給電力に応じたパルス幅のモータ制御信号を出力する（時点ｔ１）。
モータ駆動回路２では、デコード／レベルシフト回路１１において、モータ制御信号をデコードし、レベルシフトおよびバッファ処理を行って、プリドライバ１２および１３へのドライバ制御信号を生成し出力する。
モータ駆動回路２では、デコード／レベルシフト回路１１において、モータ制御信号をデコードし、レベルシフトおよびバッファ処理を行って、プリドライバ１２および１３へのドライバ制御信号を生成し出力する。
ドライブパターンデコーダ４４では、ドライバ制御信号からモータに大きな電力を供給するパターンであると判断するため、ドライブパターンデコーダ４４の出力信号は頻繁にＨＩＧＨレベルとなり、そのため、タイマ４５は頻繁にリセットされるため、クロック制御信号はＬＯＷレベルを維持する。その結果、第１分周器４１からのより高周波のクロック信号がチャージポンプクロック信号として選択される。
このとき、電力供給回路３では、分周回路２２からチャージポンプクロック信号として高周波のクロック信号が供給されるため、クロック生成部２３ａでは、高周波のクロック信号から、４つのノンオーバーラップ信号を生成し、これに応じてチャージポンプ回路２３ｂが駆動されることになる。そのため、電源端子Ｔｖｇの電圧ＶＧの上昇に伴ってハイサイドＭＯＳトランジスタＭ１のオン抵抗は小さくなり、パルス信号からなるモータ駆動信号は徐々に振幅が大きくなる。このとき、チャージポンプ２３は高周波のクロック信号に応じて駆動されるため、電源端子Ｔｖｇの電圧ＶＧは速やかに昇圧され安定する。
この状態からモータを非駆動とするため、上位装置からのモータ制御信号がＬＯＷレベルを維持する状態となりパルスが発生しない状態となると（時点ｔ２）、デコード／レベルシフト回路１１からプリドライバ１２に出力されるドライバ制御信号はＬＯＷレベルを維持する。ドライブパターンデコーダ４４では、ドライバ制御信号からモータに小さな電力を供給するパターンであると判断するため、ドライブパターンデコーダ４４の出力信号はＬＯＷレベルを維持する。そのため、タイマ４５の出力信号、すなわちクロック制御信号は、カウンタ値が上限値に達した時点ｔ３でＨＩＧＨレベルとなり、選択スイッチ４３によって、より低周波数の第２分周器４２の出力信号が選択され、これがチャージポンプクロック信号として出力される。
そのため、チャージポンプ２３の動作周波数はより低周波数となるが、電源端子Ｔｖｇの電圧ＶＧの昇圧を図る。ここで、チャージポンプ２３は、より低周波数、すなわちより遅い周波数で動作するが、上位装置からのモータ制御信号は、モータを非駆動とする信号であるため、プリドライバ１２および１３は駆動されない。つまり、ハイサイドＭＯＳトランジスタＭ１にゲート駆動電圧は供給されないから、チャージポンプ２３を低周波数で駆動した場合でも、電源端子Ｔｖｇの電圧ＶＧは一定電圧を維持する。
この状態から再度モータを駆動する場合には、上位装置からモータの回転数に応じたパルス数のモータ制御信号が出力され（時点ｔ４）、プリドライバ１２にモータを駆動するためのドライバ制御信号が出力される。そのため分周回路２２のドライブパターンデコーダ４４の出力信号が頻繁にＨＩＧＨレベルとなり、タイマ４５は頻繁にリセットされるため、タイマ４５の出力信号はＬＯＷレベルを維持する。その結果、選択スイッチ４３において、第１分周器４１からの高周波のクロック信号が選択され、これがチャージポンプクロック信号として出力される。
ここで、電力供給回路３では、時点ｔ４でモータを駆動するためのモータ制御信号が入力された時点から、電源端子Ｔｖｇの電圧ＶＧをゲート駆動電圧としてハイサイドＭＯＳトランジスタＭ１のゲート駆動電圧として供給することになるが、この時点ｔ４で、電源端子Ｔｖｇの電圧ＶＧはすでに安定した電圧となっている。そのため、モータを駆動するためのモータ制御信号が入力された時点でハイサイドＭＯＳトランジスタＭ１を速やかにフルドライブでき、すなわち、安定した振幅のモータ駆動信号を供給することができる。
また、ドライブパターンデコーダ４４でモータに大電力を供給するパターンであることが検出されたときに出力信号をＨＩＧＨレベルに切り替えており、このＨＩＧＨレベルに切り替わるタイミングでタイマ４５をリセットし、クロック制御信号をＬＯＷレベルに切り替える構成としている。そのため、ドライブパターンデコーダ４４でモータに大電力を供給するパターンであることが検出された時点で、チャージポンプクロック信号を高周波のクロック信号に切り替えることができ、モータへのモータ駆動信号の供給開始に伴い速やかに昇圧動作を開始することができ、モータ駆動信号をより確実に安定させることができる。
そして、この状態から時点ｔ５で上位装置からのモータ制御信号の入力が停止し、時点ｔ６で、イネーブル信号がＬＯＷレベルに切り替わると、分周回路２２は動作を停止し、これに伴い、容量Ｃｖｇにおいて放電が生じることにより電源端子Ｔｖｇの電圧ＶＧは減少する。
このように、直流電源装置１では、直流電源装置１を駆動状態とするときにイネーブル信号をオン、比駆動状態とするときにイネーブル信号をオフとしている。そして、このイネーブル信号に応じてチャージポンプ２３を駆動／非駆動とするのではなく、イネーブル信号がオンのときにチャージポンプクロック信号に応じてチャージポンプ２３を駆動するようにしており、つまり、モータを駆動するか否かに関係なく、イネーブル信号がオンのときにはチャージポンプクロック信号に応じてチャージポンプ２３を駆動するようにしている。そして、このとき、モータ駆動回路２のハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号のパターンから、モータに大電力を供給する必要があるときには、チャージポンプクロック信号の周波数を高くしてチャージポンプ２３の昇圧能力、すなわち電圧供給能力を高くすることにより十分に昇圧を行い、逆に、モータに大電力を供給する必要がないときには、チャージポンプクロック信号の周波数を低下させ、チャージポンプ２３の昇圧能力、すなわち電圧供給能力を低くすることにより最低限の供給能力としている。
このように、直流電源装置１では、直流電源装置１を駆動状態とするときにイネーブル信号をオン、比駆動状態とするときにイネーブル信号をオフとしている。そして、このイネーブル信号に応じてチャージポンプ２３を駆動／非駆動とするのではなく、イネーブル信号がオンのときにチャージポンプクロック信号に応じてチャージポンプ２３を駆動するようにしており、つまり、モータを駆動するか否かに関係なく、イネーブル信号がオンのときにはチャージポンプクロック信号に応じてチャージポンプ２３を駆動するようにしている。そして、このとき、モータ駆動回路２のハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号のパターンから、モータに大電力を供給する必要があるときには、チャージポンプクロック信号の周波数を高くしてチャージポンプ２３の昇圧能力、すなわち電圧供給能力を高くすることにより十分に昇圧を行い、逆に、モータに大電力を供給する必要がないときには、チャージポンプクロック信号の周波数を低下させ、チャージポンプ２３の昇圧能力、すなわち電圧供給能力を低くすることにより最低限の供給能力としている。
その結果、モータを駆動しないときの消費電力を抑えたまま、モータを駆動しない状態からモータを駆動する状態に遷移してから、ハイサイドＭＯＳトランジスタＭ１に供給する昇圧電圧が安定するまでの時間を短縮することができるという効果を得ることができる。
また、モータを駆動するか否かに関係なくチャージポンプ２３を駆動状態とし、モータを駆動するか否かに応じて、チャージポンプクロック信号の周波数を切り替えることでモータ非駆動時の消費電力の抑制を図っている。したがって、特に、駆動および非駆動が頻繁に繰り返されるモータなどに電圧供給を行う直流電源装置１に適用すれば、非駆動時には消費電力の抑制が図れ、かつ駆動時には速やかに十分な電圧供給を行うことができ、効果的である。例えば、デジタルカメラのレンズの調整を行うためのモータ、電動アシスト自転車のモータなど、断続的に駆動されるモータに好適である。また、駆動時には速やかに十分な電圧供給を行うことができ、駆動時の速やかな電圧供給と、非駆動時の消費電力の低減とを両立させることができる。よって、特に、電池で駆動するモータなどの場合には、使い勝手を向上させることができるとともに、電池の寿命を伸ばすことができ好適である。
また、モータを駆動するか否かに関係なくチャージポンプ２３を駆動状態とし、モータを駆動するか否かに応じて、チャージポンプクロック信号の周波数を切り替えることでモータ非駆動時の消費電力の抑制を図っている。したがって、特に、駆動および非駆動が頻繁に繰り返されるモータなどに電圧供給を行う直流電源装置１に適用すれば、非駆動時には消費電力の抑制が図れ、かつ駆動時には速やかに十分な電圧供給を行うことができ、効果的である。例えば、デジタルカメラのレンズの調整を行うためのモータ、電動アシスト自転車のモータなど、断続的に駆動されるモータに好適である。また、駆動時には速やかに十分な電圧供給を行うことができ、駆動時の速やかな電圧供給と、非駆動時の消費電力の低減とを両立させることができる。よって、特に、電池で駆動するモータなどの場合には、使い勝手を向上させることができるとともに、電池の寿命を伸ばすことができ好適である。
図８は、図１に示す直流電源装置１において、モータを駆動しないときにはチャージポンプ２３を停止させるようにした場合の、各部の信号の波形を示したタイミングチャートである。
図８に示すように、従来の直流電源装置１においては、上位装置では、モータを駆動するときにイネーブル信号をＨＩＧＨレベルとして出力するとともにモータ制御信号を出力しており、時点ｔ１１でモータ制御信号がＬＯＷレベルとなり時点ｔ１２でイネーブル信号がＬＯＷレベルとなると、この時点で、チャージポンプ２３を停止させている。そのため、容量Ｃｖｇにおいて放電が生じることにより電源端子Ｔｖｇの電圧ＶＧは時点ｔ１２から徐々に減少することになる。
図８に示すように、従来の直流電源装置１においては、上位装置では、モータを駆動するときにイネーブル信号をＨＩＧＨレベルとして出力するとともにモータ制御信号を出力しており、時点ｔ１１でモータ制御信号がＬＯＷレベルとなり時点ｔ１２でイネーブル信号がＬＯＷレベルとなると、この時点で、チャージポンプ２３を停止させている。そのため、容量Ｃｖｇにおいて放電が生じることにより電源端子Ｔｖｇの電圧ＶＧは時点ｔ１２から徐々に減少することになる。
そして、時点ｔ１３で再度モータを駆動する場合には、上位装置では、モータ制御信号とともにイネーブル信号をＨＩＧＨレベルとして出力する。そのため、時点ｔ１３から、チャージポンプ２３は再度起動されることになる。このとき、電源端子Ｔｖｇの電圧ＶＧは、時点ｔ１２でチャージポンプ２３を停止させた時点から減少を開始している。したがって、時点ｔ１３でイネーブル信号が入力された時点では、電圧ＶＧは本来必要な電圧よりも低下しているため、必要電圧よりも低下した電圧ＶＧをゲート駆動電圧としてハイサイドＭＯＳトランジスタを駆動することによって生成されるモータ駆動信号の振幅は徐々に増加することになり、モータ駆動信号が安定するまでに時間がかかる。つまり、モータを一旦、停止させると、再度駆動する毎にモータ駆動信号は駆動開始時に不安定となることになる。これを回避するために、モータを一時的に非駆動とする場合にはイネーブル信号をＨＩＧＨレベルのままとし、非駆動時も駆動時と同じ周波数のチャージポンプクロック信号にしたがってチャージポンプ２３を動作させる構成とした場合には、非駆動時にはそれほど昇圧させる必要がないにも関わらず、駆動時と同様に昇圧が行われることになって、無駄な電力消費が行われることになる。
これに対し、上記第１実施形態における直流電源装置１では、モータを非駆動とするときには、チャージポンプクロック信号の周波数を低周波数とし、電圧ＶＧが一定電圧を維持する程度の周波数でチャージポンプ２３を動作させるようにしているため、上述のように、消費電力の削減を図ることができるとともに、非駆動状態から駆動状態への移行時におけるモータ駆動信号を安定させることができ、すなわち、モータを安定駆動することができる。
なお、上記第１実施形態では、分周回路２２を用いてクロック信号を分周して低周波数のクロック信号および高周波数のクロック信号を生成する場合について説明したが、これに限るものではなく、たとえば、周波数を逓倍する逓倍回路を用い、発振回路２１で発生したクロック信号を、逓倍回路により逓倍して高周波数のクロック信号および低周波数のクロック信号を生成し、これを用いるようにしてもよい。
・BR>@また、ドライブパターンデコーダ４４では、デコード／レベルシフト回路１１からプリドライバ１２へのトランジスタ制御信号に基づいて、モータに大きな電力を供給するパターンであるか否かを判断する場合について説明したが、これに限るものではない。例えば、制御入力端子Ｔｉｎに入力されるモータ制御信号、あるいは、ハイサイドＭＯＳトランジスタＭ１に供給されるゲート電圧に基づき、モータに大きな電力を供給するパターンであるか否かを判断するようにしてもよく、要は、モータに大きな電力を供給すべき状況であるか否かを判定することができれば、どの信号に基づいてパターンを判断するようにしてもよい。
・BR>@また、ドライブパターンデコーダ４４では、デコード／レベルシフト回路１１からプリドライバ１２へのトランジスタ制御信号に基づいて、モータに大きな電力を供給するパターンであるか否かを判断する場合について説明したが、これに限るものではない。例えば、制御入力端子Ｔｉｎに入力されるモータ制御信号、あるいは、ハイサイドＭＯＳトランジスタＭ１に供給されるゲート電圧に基づき、モータに大きな電力を供給するパターンであるか否かを判断するようにしてもよく、要は、モータに大きな電力を供給すべき状況であるか否かを判定することができれば、どの信号に基づいてパターンを判断するようにしてもよい。
次に、本発明の第２実施形態を説明する。
（第２実施形態）
図９は、第２実施形態における電力供給回路を含む直流電源装置１の一例を示す概略構成図である。
図９に示す直流電源装置１は、図１に示す直流電源装置１と同様に、モータドライバであって、モータ駆動回路２と、電力供給回路５と、を備える。モータ駆動回路２は上記第１実施形態におけるモータ駆動回路２と同一であるのでその詳細な説明は省略する。
（第２実施形態）
図９は、第２実施形態における電力供給回路を含む直流電源装置１の一例を示す概略構成図である。
図９に示す直流電源装置１は、図１に示す直流電源装置１と同様に、モータドライバであって、モータ駆動回路２と、電力供給回路５と、を備える。モータ駆動回路２は上記第１実施形態におけるモータ駆動回路２と同一であるのでその詳細な説明は省略する。
第２実施形態における電力供給回路５は、第１発振回路（ＯＳＣ１）５１と、第２発振回路（ＯＳＣ２）５２と、クロック選択回路（Ａｄａｐｔｉｖｅ ｃｌｏｃｋ Ｓｅｌｅｃｔｏｒ）５３と、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）５４と、を備え、これら第１発振回路５１、第２発振回路５２、クロック選択回路５３、チャージポンプ５４は、図示しない上位装置からイネーブル信号を入力し、イネーブル信号が、モータの駆動を表すイネーブル信号であるとき動作し、チャージポンプ５４はチャージポンプクロック信号に応じて昇圧動作を行う。
また、第１発振回路５１、第２発振回路５２およびチャージポンプ５４は、電源端子Ｔｖｃに接続される。この電源端子Ｔｖｃは、直流電源装置１内の各種制御を行う回路用の電源Ｐｃｃを介して接地される。
第１発振回路５１は比較的周波数の高い、高周波数クロック信号を生成する。第２発振回路５２は、第１発振回路５１よりも周波数の低い低周波クロック信号を生成する。
第１発振回路５１は比較的周波数の高い、高周波数クロック信号を生成する。第２発振回路５２は、第１発振回路５１よりも周波数の低い低周波クロック信号を生成する。
クロック選択回路５３は、第１発振回路５１および第２発振回路５２からのクロック信号と、ハイサイドＭＯＳトランジスタＭ１を駆動するプリドライバ１２に対するデコード／レベルシフト回路１１からのトランジスタ制御信号と、を入力する。そして、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンであるときには、周波数のより高い第１発振回路５１からの高周波クロック信号を選択し、これをチャージポンプ５４に出力する。一方、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンでないときには、周波数のより低い第２発振回路５２からの低周波クロック信号を選択し、これをチャージポンプ５４に出力する。なお、チャージポンプ５４は、図１に示すチャージポンプ２３の構成と同一である。
図１０は、クロック選択回路５３の一例を示す概略構成図である。
クロック選択回路５３は、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）６１と、タイマ（Ｔｉｍｅｒ）６２と、選択スイッチ６３と、を備える。
ドライブパターンデコーダ６１およびタイマ６２は、上記第１実施形態におけるドライブパターンデコーダ４４および４５と同一の機能構成を有する。
クロック選択回路５３は、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）６１と、タイマ（Ｔｉｍｅｒ）６２と、選択スイッチ６３と、を備える。
ドライブパターンデコーダ６１およびタイマ６２は、上記第１実施形態におけるドライブパターンデコーダ４４および４５と同一の機能構成を有する。
選択スイッチ６３は、タイマ６２の出力信号をクロック切り替え信号（ｃｋ ｃｏｎｔｒｏｌ）として選択先を切り替え、タイマ６２の出力信号がＬＯＷレベルであるときには周波数がより高い第１発振回路５１からの高周波クロック信号を選択し、タイマ６２の出力信号がＨＩＧＨレベルであるときには周波数がより低い第２発振回路５２からの低周波クロック信号を選択する。
したがって、この第２実施形態においても上記第１実施形態と同等の作用効果を得ることができる。
なお、上記実施形態においては、負荷として単相のモータを適用した場合について説明したが、多相のモータを適用することも可能であり、この場合には、各相に対応してモータ駆動回路２を設ければよく、その場合には、各相に対応するモータ駆動回路２に対して、１つの電力供給回路３から昇圧電圧ＶＧを供給する構成にしてもよく、あるいは、モータ駆動回路２毎に電力供給回路３を設け、それぞれ対応する電力供給回路３からモータ駆動回路２に対して昇圧電圧ＶＧを供給する構成としてもよい。
なお、上記実施形態においては、負荷として単相のモータを適用した場合について説明したが、多相のモータを適用することも可能であり、この場合には、各相に対応してモータ駆動回路２を設ければよく、その場合には、各相に対応するモータ駆動回路２に対して、１つの電力供給回路３から昇圧電圧ＶＧを供給する構成にしてもよく、あるいは、モータ駆動回路２毎に電力供給回路３を設け、それぞれ対応する電力供給回路３からモータ駆動回路２に対して昇圧電圧ＶＧを供給する構成としてもよい。
また、直流電源装置１としてモータドライバを適用した場合について説明したが、これに限るものではなく、ＤＣ−ＤＣコンバータ、電源接続回路など、ハイサイドＭＯＳトランジスタを備えた回路であれば適用することができる。
また、上記実施形態においては、ハイサイドＭＯＳトランジスタＭ１とローサイドＭＯＳトランジスタＭ２とを備えたモータ駆動回路２を用いた場合について説明したが、必ずしもローサイドＭＯＳトランジスタＭ２を備える必要はなく、ローサイドＭＯＳトランジスタＭ２を有していないモータ駆動回路であっても適用することができる。
また、上記実施形態においては、ハイサイドＭＯＳトランジスタＭ１とローサイドＭＯＳトランジスタＭ２とを備えたモータ駆動回路２を用いた場合について説明したが、必ずしもローサイドＭＯＳトランジスタＭ２を備える必要はなく、ローサイドＭＯＳトランジスタＭ２を有していないモータ駆動回路であっても適用することができる。
また、上記実施形態においては、チャージポンプクロック信号の周波数を高周波数と低周波数とに切り替えることで、電力供給能力を２段階に切り替える場合について説明したが、これに限るものではなく、カウントする時間の異なる複数のタイマやカウント時間が可変のタイマを用意して、負荷の駆動状況から要求される供給電圧の大きさに応じて、電力供給能力を３段階以上に、または連続的に切り替えるようにしてもよい。
なお、上記第１及び第２実施形態では、ドライブパターンデコーダ４４、６１は、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大きな電力を供給する駆動パターンであるか、すなわち、パルス幅が大きいか、単位時間あたりのパルス数が大きいかを判断している。しかし、ドライブパターンデコーダ４４、６１は、プリドライバ１２へのトランジスタ制御信号に基づき、モータを駆動するパターンであるか否か、すなわち、パルス幅が零か、単位時間あたりのパルス数が零かを判断してもよい。
つまり、上記第１及び第２実施形態では、例えばパルス幅がしきい値以上であるとき、あるいは単位時間あたりのパルス数がしきい値以上であるときに、モータに大きな電力を供給するパターンであると判断している。逆に、パルス幅がしきい値未満であるとき、あるいは単位時間あたりのパルス数がしきい値未満であるときには、モータに小さな電力を供給するパターンであると判断している。しかし、例えばパルス幅が零より大きいとき、あるいは単位時間あたりのパルス数が零より大きいときに、モータを駆動するパターンであると判断してもよい。逆に、パルス幅が零であるとき、あるいは単位時間あたりのパルス数が零であるときには、モータを駆動しないパターンであると判断してもよい。
つまり、しきい値を零にしてもよい。
この場合、モータを駆動するときには、発振回路２１及び分周回路２２がチャージポンプ２３の電力供給能力を大きくし、モータを駆動しないときには、発振回路２１及び分周回路２２がチャージポンプ２３の電力供給能力を小さくする。
この場合、モータを駆動するときには、発振回路２１及び分周回路２２がチャージポンプ２３の電力供給能力を大きくし、モータを駆動しないときには、発振回路２１及び分周回路２２がチャージポンプ２３の電力供給能力を小さくする。
次に、本発明の第３実施形態を説明する。
（第３実施形態）
図１１は、第３実施形態における電力供給回路を含む直流電源装置１の一例を示す概略構成図である。
図１１に示す直流電源装置１は、図１に示す直流電源装置１と同様にモータドライバであって、モータ駆動回路２と、電力供給回路６と、を備える。モータ駆動回路２は上記第１実施形態におけるモータ駆動回路２と同一であるのでその詳細な説明は省略する。
第３実施形態における電力供給回路６は、クロック制御回路（Ａｄａｐｔｉｖｅ ｃｌｏｃｋ Ｃｏｎｔｒｏｌ）７１と、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）２３と、を備え、クロック制御回路７１、チャージポンプ２３は、図示しない上位装置からイネーブル信号を入力し、イネーブル信号が、モータの駆動を表すイネーブル信号であるとき動作し、チャージポンプ２３はチャージポンプクロック信号に応じて昇圧動作を行う。
（第３実施形態）
図１１は、第３実施形態における電力供給回路を含む直流電源装置１の一例を示す概略構成図である。
図１１に示す直流電源装置１は、図１に示す直流電源装置１と同様にモータドライバであって、モータ駆動回路２と、電力供給回路６と、を備える。モータ駆動回路２は上記第１実施形態におけるモータ駆動回路２と同一であるのでその詳細な説明は省略する。
第３実施形態における電力供給回路６は、クロック制御回路（Ａｄａｐｔｉｖｅ ｃｌｏｃｋ Ｃｏｎｔｒｏｌ）７１と、チャージポンプ（Ｃｈａｒｇｅ ｐｕｍｐ）２３と、を備え、クロック制御回路７１、チャージポンプ２３は、図示しない上位装置からイネーブル信号を入力し、イネーブル信号が、モータの駆動を表すイネーブル信号であるとき動作し、チャージポンプ２３はチャージポンプクロック信号に応じて昇圧動作を行う。
また、クロック制御回路７１およびチャージポンプ２３は、電源端子Ｔｖｃに接続される。この電源端子Ｔｖｃは、直流電源装置１内の各種制御を行う回路用の電源Ｐｃｃを介して接地される。
クロック制御回路７１は、ハイサイドＭＯＳトランジスタＭ１を駆動するプリドライバ１２に対するデコード／レベルシフト回路１１からのトランジスタ制御信号を入力する。そして、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンであるときには、周波数のより高い高周波クロック信号をチャージポンプ２３に出力する。一方、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンでないときには、周波数のより低い低周波クロックをチャージポンプ２３に出力する。
クロック制御回路７１は、ハイサイドＭＯＳトランジスタＭ１を駆動するプリドライバ１２に対するデコード／レベルシフト回路１１からのトランジスタ制御信号を入力する。そして、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンであるときには、周波数のより高い高周波クロック信号をチャージポンプ２３に出力する。一方、プリドライバ１２へのトランジスタ制御信号がモータに大きな電力を供給するパターンでないときには、周波数のより低い低周波クロックをチャージポンプ２３に出力する。
図１２は、クロック制御回路７１の一例を示す概略構成図である。
クロック制御回路７１は、発振回路２１と、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）７２と、デコーダ７３と、分周器７４と、選択スイッチ７５と、を備える。
分周器７４は、分周比の異なる複数の分周器（Ｄｉｖｉｄｅｒ１〜Ｄｉｖｉｄｅｒ（Ｎ＋１））を備え、各分周器（Ｄｉｖｉｄｅｒ１〜Ｄｉｖｉｄｅｒ（Ｎ＋１））は、発振回路２１で生成されるクロック信号をそれぞれ所定の分周比で分周し、クロック信号ｃｌｏｃｋ１〜ｃｌｏｃｋ（Ｎ＋１）として出力する。
クロック制御回路７１は、発振回路２１と、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）７２と、デコーダ７３と、分周器７４と、選択スイッチ７５と、を備える。
分周器７４は、分周比の異なる複数の分周器（Ｄｉｖｉｄｅｒ１〜Ｄｉｖｉｄｅｒ（Ｎ＋１））を備え、各分周器（Ｄｉｖｉｄｅｒ１〜Ｄｉｖｉｄｅｒ（Ｎ＋１））は、発振回路２１で生成されるクロック信号をそれぞれ所定の分周比で分周し、クロック信号ｃｌｏｃｋ１〜ｃｌｏｃｋ（Ｎ＋１）として出力する。
ドライブパターンデコーダ４４は、上記第１実施形態におけるドライブパターンデコーダ４４と同一機能を有し、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大きな電力を供給する駆動パターンであるか、すなわち、パルス幅が大きいか、単位時間あたりのパルス数が大きいかを判断する。そして、大電力を供給するパターンであるときには、ＨＩＧＨレベルの信号を出力し、小電力を供給するパターンであるときには、ＬＯＷレベルの信号を出力する。
タイマ７２は経過時間をカウントし、経過時間、すなわちカウント信号をデコーダ７３に出力する。また、タイマ７２のカウント値が予め設定した上限値に達したときすなわち、一定時間が経過したときにＨＩＧＨレベルとなるクロック制御信号を出力する。また、タイマ７２は、ドライブパターンデコーダ４４の出力信号をｔｉｍｅｒ ｃｌｅａｒ信号として用いる。つまり、ドライブパターンデコーダ４４から、ＨＩＧＨレベルの信号が入力されたとき、すなわち大電力を供給するパターンであると判定されたとき、タイマ７２はリセットされる。
このように、タイマ７２は、例えばドライブパターンデコーダ４４の出力信号がＬＯＷレベルである期間をカウントしそのカウント信号を出力するとともに、ＬＯＷレベルである期間が予め設定したタイマ７２の上限値に達したとき、ＨＩＧＨレベルのクロック制御信号を出力する。
デコーダ７３はタイマ７２からのカウント信号の大きさを判定し、タイマ７２のカウント信号の大きさに応じたクロック切り替え信号（ｃｋ ｃｏｎｔｒｏｌ）を出力する。
デコーダ７３はタイマ７２からのカウント信号の大きさを判定し、タイマ７２のカウント信号の大きさに応じたクロック切り替え信号（ｃｋ ｃｏｎｔｒｏｌ）を出力する。
選択スイッチ７５は、分周器７４から出力されるクロック信号ｃｌｏｃｋ１〜ｃｌｏｃｋ（Ｎ＋１）のうち、デコーダ７３からのクロック切替信号（ｃｋ ｃｏｎｔｒｏｌ）に応じたクロック信号を選択し、チャージポンプクロック信号として出力する。具体的には、タイマ７２のカウント信号が小さいときには周波数がより高い分周器からの高周波クロック信号（ｃｌｏｃｋ１）を選択し、タイマ７２のカウント信号が大きくなるにしたがって周波数がより低い分周器からの低周波クロック信号（ｃｌｏｃｋ２〜ｃｌｏｃｋ（Ｎ＋１））を選択する。
図１３にタイマ７２から出力されるカウント信号（Ｔｉｍｅｒ）と分周器７４から出力されるクロック信号ｃｌｏｃｋ１〜ｃｌｏｃｋ（Ｎ＋１）、つまりチャージポンプクロック信号との関係を示す。図中のＴ１〜Ｔ（Ｎ＋１）はＴ１＜Ｔ２＜Ｔ３……＜Ｔ（Ｎ＋１）を満足する任意の時間に設定され、分周器７４から出力されるクロック信号ｃｌｏｃｋ１〜ｃｌｏｃｋ（Ｎ＋１）の周波数関係をｃｌｏｃｋ１＞ｃｌｏｃｋ２＞……＞ｃｌｏｃｋ（Ｎ＋１）と設定される。タイマ７２のカウント信号すなわち経過時間に応じて、図１３の関係にしたがって、クロック信号を選択することで、タイマ７２のカウント信号が大きくなるにしたがってより遅いクロック信号が選択され、これがチャージポンプクロック信号として出力されることになる。
図１４は、図１１の直流電源装置１の各部の信号を表したタイミングチャートであって、
（ａ）はモータの回転量に応じたパルス信号からなるモータ制御信号、（ｂ）はイネーブル信号、（ｃ）は電源端子Ｔｖｇの電圧ＶＧ、（ｄ）は出力端子Ｔｏｕｔから出力されるモータ駆動信号、（ｅ）はチャージポンプ２３に供給されるクロック信号の周波数レベルである。
（ａ）はモータの回転量に応じたパルス信号からなるモータ制御信号、（ｂ）はイネーブル信号、（ｃ）は電源端子Ｔｖｇの電圧ＶＧ、（ｄ）は出力端子Ｔｏｕｔから出力されるモータ駆動信号、（ｅ）はチャージポンプ２３に供給されるクロック信号の周波数レベルである。
図１４に示すように、モータに供給する電力が大きいときには、ドライブパターンデコーダ４４の出力信号が頻繁にＨＩＧＨレベルとなるため、タイマ７２は頻繁にリセットされる。そのため、タイマ７２から出力されるカウント信号は比較的小さい値を維持し、Ｔｉｍｅｒ＜Ｔ１を満足することから、図１３から、クロック信号ｃｌｏｃｋ１が特定される。そのため、デコーダ７３からクロック信号ｃｌｏｃｋ１を選択するためのクロック切替信号（ｃｋ ｃｏｎｔｒｏｌ）が出力され、その結果、選択スイッチ７５により分周器（Ｄｉｖｉｄｅｒ１）から出力されるクロック信号ｃｌｃｋ１が選択され、これがチャージポンプクロック信号として出力される。
この状態から、モータを非駆動とするため、上位装置からのモータ制御信号がＬＯＷレベルを維持する状態となり、パルスが発生されない状態となると、ドライブパターンデコーダ４４は、モータに小さな電力を供給するパターンであると判断するため、ドライブパターンデコーダ４４の出力信号はＬＯＷレベルを維持する。そのため、タイマ７２のカウント信号は増加し、カウント信号がＴ１≦Ｔｉｍｅｒ＜Ｔ２を満足する状態となると、図１３からクロック信号ｃｌｏｃｋ２が特定される。そのため、デコーダ７３からクロック信号ｃｌｏｃｋ２を選択するためのクロック切替信号（ｃｋ ｃｏｎｔｒｏｌ）が出力され、その結果、分周器（Ｄｉｖｉｄｅｒ２）から出力されるクロック信号ｃｌｃｋ２が選択され、これがチャージポンプクロック信号として出力される。
さらにカウント信号が増加してＴ２≦Ｔｉｍｅｒ＜Ｔ３を満足する状態となると、クロック信号ｃｌｏｃｋ３が選択され、以後、カウント信号（Ｔｉｍｅｒ）の増加に応じて、より低周波数のクロック信号が選択され、カウント信号がＴＮ≦Ｔｉｍｅｒを満足する状態となると、最も低周波数のクロック信号ｃｌｏｃｋ（Ｎ＋１）（ＳＬＯＷ）が選択され、これがチャージポンプクロック信号として出力される。
したがって、この第３実施形態においても上記第１、第２実施形態と同等の作用効果を得ることができる。
さらに、第３実施形態においては、カウント信号の大きさに応じて複数のクロック信号を切り替えて使用するため、モータを駆動する駆動パターンに応じて、消費電力をより細かく制御でき、その結果、電力供給回路の消費電力のさらなる低減を図ることができる。
さらに、第３実施形態においては、カウント信号の大きさに応じて複数のクロック信号を切り替えて使用するため、モータを駆動する駆動パターンに応じて、消費電力をより細かく制御でき、その結果、電力供給回路の消費電力のさらなる低減を図ることができる。
なお、上記第３実施形態においては、負荷として単相のモータを適用した場合について説明したが、多相のモータを適用することも可能であり、この場合には、各相に対応してモータ駆動回路２を設ければよい。その場合には、各相に対応するモータ駆動回路２に対して、１つの電力供給回路６から昇圧電圧ＶＧを供給する構成にしてもよく、あるいは、モータ駆動回路２毎に電力供給回路６を設け、それぞれ対応する電力供給回路６からモータ駆動回路２に対して昇圧電圧ＶＧを供給する構成としてもよい。
また、直流電源装置１としてモータドライバを適用した場合について説明したが、これに限るものではなく、ＤＣ−ＤＣコンバータ、電源接続回路など、ハイサイドＭＯＳトランジスタを備えた回路であれば適用することができる。
また、上記第３実施形態においては、ハイサイドＭＯＳトランジスタＭ１とローサイドＭＯＳトランジスタＭ２とを備えたモータ駆動回路２を用いた場合について説明したが、必ずしもローサイドＭＯＳトランジスタＭ２を備える必要はなく、ローサイドＭＯＳトランジスタＭ２を有していないモータ駆動回路であっても適用することができる。
また、上記第３実施形態においては、ハイサイドＭＯＳトランジスタＭ１とローサイドＭＯＳトランジスタＭ２とを備えたモータ駆動回路２を用いた場合について説明したが、必ずしもローサイドＭＯＳトランジスタＭ２を備える必要はなく、ローサイドＭＯＳトランジスタＭ２を有していないモータ駆動回路であっても適用することができる。
なお、上記第３実施形態では、ドライブパターンデコーダ４４は、プリドライバ１２へのトランジスタ制御信号に基づき、モータに大きな電力を供給する駆動パターンであるか、すなわち、パルス幅が大きいか、単位時間あたりのパルス数が大きいかを判断している。しかし、ドライブパターンデコーダ４４は、プリドライバ１２へのトランジスタ制御信号に基づき、モータを駆動するパターンであるか否か、すなわち、パルス幅が零か、単位時間あたりのパルス数が零かを判断してもよい。
つまり、上記第３実施形態では、例えばパルス幅がしきい値以上であるとき、あるいは単位時間あたりのパルス数がしきい値以上であるときに、モータに大きな電力を供給するパターンであると判断している。逆に、パルス幅がしきい値未満であるとき、あるいは単位時間あたりのパルス数がしきい値未満であるときには、モータに小さな電力を供給するパターンであると判断している。しかし、例えばパルス幅が零より大きいとき、あるいは単位時間あたりのパルス数が零より大きいときに、モータを駆動するパターンであると判断してもよい。逆に、パルス幅が零であるとき、あるいは単位時間あたりのパルス数が零であるときには、モータを駆動しないパターンであると判断してもよい。つまり、しきい値を零にしてもよい。
図１５は、クロック制御回路７１の他の一例を示す概略構成図である。
クロック制御回路７１は、発振回路２１と、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）７２と、デコーダ７３ａと、分周器７６と、を備える。
分周器（Ｄｉｖｉｄｅｒ）７６は、デコーダ７３ａからの分周比切替信号（ｄｉｖｉｄｅｒ ｃｏｎｔｒｏｌ）に応じて分周比を切り替えて、発振回路２１で生成されるクロック信号を分周する。具体的には、分周器７６は、タイマ７２のカウント信号が小さいときには周波数がより高い分周比の高周波クロック信号を出力し、タイマ７２のカウント信号が大きくなるにしたがって周波数がより低い分周比の低周波クロック信号を出力する。
クロック制御回路７１は、発振回路２１と、ドライブパターンデコーダ（Ｄｒｉｖｅ ｐａｔｔｅｒｎ ｄｅｃｏｄｅｒ）４４と、タイマ（Ｔｉｍｅｒ）７２と、デコーダ７３ａと、分周器７６と、を備える。
分周器（Ｄｉｖｉｄｅｒ）７６は、デコーダ７３ａからの分周比切替信号（ｄｉｖｉｄｅｒ ｃｏｎｔｒｏｌ）に応じて分周比を切り替えて、発振回路２１で生成されるクロック信号を分周する。具体的には、分周器７６は、タイマ７２のカウント信号が小さいときには周波数がより高い分周比の高周波クロック信号を出力し、タイマ７２のカウント信号が大きくなるにしたがって周波数がより低い分周比の低周波クロック信号を出力する。
デコーダ７３ａは、タイマ７２からのカウント信号に応じて分周比を決定し、これを分周比切り替え信号（ｄｉｖｉｄｅｒ ｃｏｎｔｒｏｌ）として分周器７６に出力する。
なお、発振回路２１、ドライブパターンデコーダ４４、タイマ７２は、図１１に示す各部と同一の機能を有する。
図１６にタイマ７２のカウント信号（Ｔｉｍｅｒ）と分周器７６で設定される分周比、つまりチャージポンプクロック信号を生成するための分周比との関係を示す。図中のＴ１〜ＴＮはＴ１＜Ｔ２＜Ｔ３……＜ＴＮを満足する任意の時間に設定され、分周器７６の分周比は、ｘ１＜ｘ２＜……＜ｘ（ｎ＋１）を満足する任意の値に設定される。そして、図１６に示す対応にしたがって、カウント信号の大きさに応じた分周比を選択することで、タイマ７２のカウント信号すなわち経過時間が大きくなるにしたがってより大きな分周比が選択され、その結果、タイマ７２のカウント信号が大きくなるほど分周器７６から周波数がより低い低周波クロック信号が出力され、これがチャージポンプクロック信号として出力されることになる。
なお、発振回路２１、ドライブパターンデコーダ４４、タイマ７２は、図１１に示す各部と同一の機能を有する。
図１６にタイマ７２のカウント信号（Ｔｉｍｅｒ）と分周器７６で設定される分周比、つまりチャージポンプクロック信号を生成するための分周比との関係を示す。図中のＴ１〜ＴＮはＴ１＜Ｔ２＜Ｔ３……＜ＴＮを満足する任意の時間に設定され、分周器７６の分周比は、ｘ１＜ｘ２＜……＜ｘ（ｎ＋１）を満足する任意の値に設定される。そして、図１６に示す対応にしたがって、カウント信号の大きさに応じた分周比を選択することで、タイマ７２のカウント信号すなわち経過時間が大きくなるにしたがってより大きな分周比が選択され、その結果、タイマ７２のカウント信号が大きくなるほど分周器７６から周波数がより低い低周波クロック信号が出力され、これがチャージポンプクロック信号として出力されることになる。
つまり、この場合も、タイマ７２のカウント信号が大きくなるほど、周波数がより小さくなるため、上記第３実施形態と同等の作用効果を得ることができる。
図１７は、クロック制御回路７１の他の一例を示す概略構成図である。
図１７に示すクロック制御回路７１は、電圧制御発振回路（ＶＣＯ）８２と、ドライブパターン周波数計測器（Ｈｉ−ｓｅｉｄｅ Ｄｒｉｖｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）８１と、を備える。
図１７は、クロック制御回路７１の他の一例を示す概略構成図である。
図１７に示すクロック制御回路７１は、電圧制御発振回路（ＶＣＯ）８２と、ドライブパターン周波数計測器（Ｈｉ−ｓｅｉｄｅ Ｄｒｉｖｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）８１と、を備える。
電圧制御発振回路８２は、ドライブパターン周波数計測器８１からのＶＣＯ制御信号（ＶＣＯ ｃｏｎｔｒｏｌ）に応じた周波数のクロック信号を生成する。
ドライブパターン周波数計測器８１はハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるときほど、すなわち、トランジスタ制御信号の周波数が大きいときほど、電圧制御発振回路８２の周波数がより高い高周波クロック信号となるＶＣＯ制御信号を出力する。
ドライブパターン周波数計測器８１はハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるときほど、すなわち、トランジスタ制御信号の周波数が大きいときほど、電圧制御発振回路８２の周波数がより高い高周波クロック信号となるＶＣＯ制御信号を出力する。
そのため、モータに大きな電力を供給する駆動パターンであるときほど、より高い周波数クロック信号が電圧制御発振回路８２で生成されてこれがチャージポンプクロック信号として出力され、逆にモータに小さな電力を供給する駆動パターンであるときほど、より低い周波数クロック信号が電圧制御発振回路８２で生成されてこれがチャージポンプクロック信号として出力されることになる。そのため、この場合も、上記第３実施形態と同等の作用効果を得ることができる。
図１８は、ドライブパターン周波数計測器８１の一例を示す概略構成図である。なお、ドライブパターン周波数計測器８１は、後述のドライブパターン周波数計測器８３と同一機能構成を有する。
ドライブパターン周波数計測器８１は、駆動開始判断デコーダ（Ｄｒｉｖｅ ｓｔａｒｔ ｄｅｃｏｒｄｅｒ）８１ａと、タイマ（Ｔｉｍｅｒ）８１ｂと、ラッチ回路（Ｌａｔｃｈ）８１ｃと、最大値選択回路（ＭＡＸ）８１ｄと、周波数変換部（Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｖｅｒｓｉｏｎ）８１ｅと、デコーダ（Ｄｅｃｏｒｄｅｒ）８１ｆと、を備える。
ドライブパターン周波数計測器８１は、駆動開始判断デコーダ（Ｄｒｉｖｅ ｓｔａｒｔ ｄｅｃｏｒｄｅｒ）８１ａと、タイマ（Ｔｉｍｅｒ）８１ｂと、ラッチ回路（Ｌａｔｃｈ）８１ｃと、最大値選択回路（ＭＡＸ）８１ｄと、周波数変換部（Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｖｅｒｓｉｏｎ）８１ｅと、デコーダ（Ｄｅｃｏｒｄｅｒ）８１ｆと、を備える。
図１９は、ドライブパターン周波数計測器８１の各部の信号を示すタイミングチャートの一例である。図１９において、（ａ）はトランジスタ制御信号、（ｂ）はラッチ回路８１ｃに入力されるＣｏｕｎｔ ｕｐｄａｔｅ信号としての駆動開始判断デコーダ８１ａの出力、（ｃ）はタイマ８１ｂをリセットするＴｉｍｅｒ ｃｌｅａｒ信号としての駆動開始判断デコーダ８１ａの出力、（ｄ）はタイマ８１ｂから出力されるタイマデータ（Ｔｉｍｅｒ Ｄａｔａ）、（ｅ）はラッチ回路８１ｃの出力であるラッチ出力（Ｌａｔｃｈ ＯＵＴ）、（ｆ）は最大値選択回路８１ｄから出力される周期信号（Ｐｅｒｉｏｄ）である。
駆動開始判断デコーダ８１ａは、トランジスタ制御信号を入力し、図１９（ａ）〜（ｃ）に示すように、トランジスタ制御信号のパルスの立ち上がりのタイミングで１パルスを出力する。
タイマ８１ｂは、ドランジスタ制御信号の周期を計測するものであって、デジタル回路で実現する場合には、時間をカウントするタイマとなる。すなわち、タイマ８１ｂは、駆動開始判断デコーダ８１ａの出力を、Ｔｉｍｅｒ ｃｌｅａｒ信号として入力し、Ｔｉｍｅｒ ｃｌｅａｒ信号を入力する毎に、タイマ値をリセットし、再度、カウントを開始する。タイマ８１ｂの出力であるＴｉｍｅｒ ｄａｔａ信号は、ラッチ回路８１ｃ及び最大値選択回路８１に入力される。
タイマ８１ｂは、ドランジスタ制御信号の周期を計測するものであって、デジタル回路で実現する場合には、時間をカウントするタイマとなる。すなわち、タイマ８１ｂは、駆動開始判断デコーダ８１ａの出力を、Ｔｉｍｅｒ ｃｌｅａｒ信号として入力し、Ｔｉｍｅｒ ｃｌｅａｒ信号を入力する毎に、タイマ値をリセットし、再度、カウントを開始する。タイマ８１ｂの出力であるＴｉｍｅｒ ｄａｔａ信号は、ラッチ回路８１ｃ及び最大値選択回路８１に入力される。
ラッチ回路８１ｃは、駆動開始判断デコーダ８１ａからのＣｏｕｎｔ ｕｐｄａｔｅ信号と、タイマ８１ｂからのタイマデータとを入力し、Ｃｏｕｎｔ ｕｐｄａｔｅ信号がＨＩＧＨレベルとなるタイミングでタイマデータをラッチし、ラッチしたタイマデータをラッチ出力（ＬａｔｃｈＯＵＴ）として出力する。
最大値選択回路８１ｄは、タイマ８１ｂからのＴｉｍｅｒ ｄａｔａ信号と、ラッチ回路８１ｃからのラッチ出力とを入力し、Ｔｉｍｅｒ ｄａｔａ信号とラッチ出力とのうち大きい方を周期信号（Ｐｅｒｉｏｄ）として出力する。
最大値選択回路８１ｄは、タイマ８１ｂからのＴｉｍｅｒ ｄａｔａ信号と、ラッチ回路８１ｃからのラッチ出力とを入力し、Ｔｉｍｅｒ ｄａｔａ信号とラッチ出力とのうち大きい方を周期信号（Ｐｅｒｉｏｄ）として出力する。
周波数変換部８１ｅは、最大値選択回路８１ｄから出力される周期信号を周波数データ（Ｆｒｅｑｕｅｎｃｙ）に変換し、デコーダ８１ｆは、周波数変換部８１ｅで変換された周波数データを、電圧制御発振回路８２へのＶＣＯ制御信号（ＶＣＯ ｃｏｎｔｒｏｌ）（後述のドライブパターン周波数計測器８３の場合には、可変周波数発振器（ＯＳＣ）への周波数制御信号（ＯＳＣ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ））に変換する。
このような構成とする結果、図１９に示すように、トランジスタ制御信号が、モータに比較的大きな電力を供給する駆動パターンであるときほど、タイマ８１ｂが頻繁にリセットされてタイマデータが比較的小さい値となることから、周期信号は比較的小さな値となって周波数データはより大きな周波数となる。そのため、デコーダ８１ｆでは、比較的大きな周波数のクロック信号をチャージポンプクロック信号とするＶＣＯ制御信号を出力する。
そして、トランジスタ制御信号が、モータに供給する電力がより小さくなる駆動パターンとなると、これに応じてタイマ８１ｂがリセットされる間隔が長くなることから、タイマデータが増加し、周期信号が大きくなり、周波数データはより小さな周波数となる。そのため、デコーダ８１ｆでは、より小さな周波数のクロック信号をチャージポンプクロック信号とするＶＣＯ制御信号を出力する。
なお、周波数変換部（Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｖｅｒｓｉｏｎ）８１ｅを設けずに、最大値選択回路８１ｄから出力される周期信号（Ｐｅｒｉｏｄ）を、直接デコーダ８１ｆで、ＶＣＯ制御信号（あるいは周波数制御信号）に変換するように構成してもよい。
図２０は、クロック制御回路７１の他の一例を示す概略構成図である。
クロック制御回路７１は、可変周波数発振器（ＯＳＣ）８４と、ドライブパターン周波数計測器（Ｈｉ−ｓｉｄｅ Ｄｒｉｖｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）８３と、を備える。
図２０は、クロック制御回路７１の他の一例を示す概略構成図である。
クロック制御回路７１は、可変周波数発振器（ＯＳＣ）８４と、ドライブパターン周波数計測器（Ｈｉ−ｓｉｄｅ Ｄｒｉｖｅ ｆｒｅｑｕｅｎｃｙ ｄｅｔｅｃｔｏｒ）８３と、を備える。
可変周波数発振器８４は、ドライブパターン周波数計測器８３から出力される周波数制御信号（ＯＳＣ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ）に応じた発振周波数のクロック信号を生成する。
ドライブパターン周波数計測器８３は、図１７に示すドライブパターン周波数計測器８１と同一の機能構成を有し、ハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるときほど、すなわちトランジスタ制御信号の周波数が大きいときほど可変周波数発振器８４の周波数がより高い高周波クロック信号となる周波数制御信号を出力し、トランジスタ制御信号の周波数が小さいときほど可変周波数発振器８４の周波数がより低い低周波クロック信号となる周波数制御信号を出力する。
ドライブパターン周波数計測器８３は、図１７に示すドライブパターン周波数計測器８１と同一の機能構成を有し、ハイサイドＭＯＳトランジスタＭ１を駆動するためのトランジスタ制御信号が、モータに大きな電力を供給する駆動パターンであるときほど、すなわちトランジスタ制御信号の周波数が大きいときほど可変周波数発振器８４の周波数がより高い高周波クロック信号となる周波数制御信号を出力し、トランジスタ制御信号の周波数が小さいときほど可変周波数発振器８４の周波数がより低い低周波クロック信号となる周波数制御信号を出力する。
そのため、モータに大きな電力を供給する駆動パターンであるときほど、より高い周波数クロック信号が可変周波数発振器８４で生成されてこれがチャージポンプクロック信号として出力され、逆にモータに小さな電力を供給する駆動パターンであるときほど、より低い周波数クロック信号が可変周波数発振器８４で生成されてこれがチャージポンプクロック信号として出力されることになる。そのため、この場合も上記第３実施形態と同等の作用効果を得ることができる。
なお、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、各請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
１ 直流電源装置
２ モータ駆動回路
３、５ 電力供給回路
１１ デコード／レベルシフト回路
１２、１３ プリドライバ
２１ 発振回路
２２ 分周回路
２３ チャージポンプ
４１ 第１分周器
４２ 第２分周器
４３ 選択スイッチ
４４ ドライブパターンデコーダ
４５ タイマ
５１ 第１発振回路
５２ 第２発振回路
５３ クロック選択回路
５４ チャージポンプ
６１ ドライブパターンデコーダ
６２ タイマ
６３ 選択スイッチ
７１ クロック制御回路
７２ タイマ
７３ デコーダ
７４ 分周器
７５ 選択スイッチ
７６ 分周器
８１ ドライブパターン周波数計測器
８２ 電圧制御発振回路
８３ ドライブパターン周波数計測器
８４ 可変周波数発振器
２ モータ駆動回路
３、５ 電力供給回路
１１ デコード／レベルシフト回路
１２、１３ プリドライバ
２１ 発振回路
２２ 分周回路
２３ チャージポンプ
４１ 第１分周器
４２ 第２分周器
４３ 選択スイッチ
４４ ドライブパターンデコーダ
４５ タイマ
５１ 第１発振回路
５２ 第２発振回路
５３ クロック選択回路
５４ チャージポンプ
６１ ドライブパターンデコーダ
６２ タイマ
６３ 選択スイッチ
７１ クロック制御回路
７２ タイマ
７３ デコーダ
７４ 分周器
７５ 選択スイッチ
７６ 分周器
８１ ドライブパターン周波数計測器
８２ 電圧制御発振回路
８３ ドライブパターン周波数計測器
８４ 可変周波数発振器
Claims (9)
- 入力される負荷制御信号に応じてトランジスタを制御することにより負荷を駆動する負荷駆動回路に対して、電力供給を行う電力供給回路であって、
入力電力の電圧を昇圧し、前記電圧が昇圧された後の電力を前記トランジスタ駆動用の電力として供給する昇圧回路と、前記負荷制御信号に応じて前記昇圧回路の電力供給能力を切り替える電力供給能力切替回路と、を備え、
前記昇圧回路は、前記負荷制御信号に応じて電力供給能力が可変であり、
前記電力供給能力切替回路は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど前記電力供給能力がより低くなるように、前記電力供給能力を切り替えることを特徴とする電力供給回路。 - 前記電力供給能力切替回路は、前記負荷制御信号に応じた周波数を有する電力供給能力切替用のクロック信号を出力し、
前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、前記電力供給能力切替用のクロック信号の周波数はより小さいことを特徴とする請求項１に記載の電力供給回路。 - 前記電力供給能力切替回路は、
前記負荷制御信号が、前記負荷への電力供給量がしきい値以上であることを示す負荷制御信号であるとき、周波数が第１の周波数である第１のクロック信号を前記電力供給能力切替用のクロック信号として出力し、
前記負荷制御信号が、前記負荷への電力供給量が前記しきい値未満であることを表す負荷制御信号であるとき、周波数が前記第１の周波数よりも低い第２の周波数である第２のクロック信号を前記電力供給能力切替用のクロック信号として出力することを特徴とする請求項１に記載の電力供給回路。 - 前記電力供給能力切替回路は、
第３のクロック信号を生成する発振回路と、
前記第３のクロック信号の周波数を、前記第１の周波数および前記第２の周波数に周波数変換して前記第１のクロック信号および前記第２のクロック信号を生成する周波数変換回路と、を備え、
前記周波数変換回路は、前記負荷制御信号が、前記電力供給量が前記しきい値以上であることを示す負荷制御信号であるとき前記第１のクロック信号を生成し、前記負荷制御信号が、前記電力供給量が前記しきい値未満であることを表す負荷制御信号であるとき前記第２のクロック信号を生成することを特徴とする請求項３に記載の電力供給回路。 - 前記電力供給能力切替回路は、
前記第１のクロック信号を生成する第１の発振回路と、
前記第２のクロック信号を生成する第２の発振回路と、
前記負荷制御信号が、前記電力供給量が前記しきい値以上であることを示す負荷制御信号であるとき前記第１の発振回路を選択して前記第１のクロック信号を出力し、前記電力供給量が前記しきい値未満であることを表す制御信号であるとき前記第２の発振回路を選択して前記第２のクロック信号を出力する選択回路と、
を備えることを特徴とする請求項３に記載の電力供給回路。 - 前記しきい値は、零であることを特徴とする請求項３から請求項５のいずれか１項に記載の電力供給回路。
- 前記電力供給能力切替回路は、
第３のクロック信号を生成する発振回路と、
前記第３のクロック信号を異なる分周比で分周して、周波数の異なる複数のクロック信号を生成する分周器と、
前記分周器で生成された複数のクロック信号のうち、前記負荷制御信号に応じた周波数のクロック信号を、前記電力供給能力切替用のクロック信号として選択する選択部と、を備え、
前記選択部は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、周波数がより小さいクロック信号を選択することを特徴とする請求項２に記載の電力供給回路。 - 前記電力供給能力切替回路は、
第３のクロック信号を生成する発振回路と、
前記第３のクロック信号を分周して前記電力供給能力切替用のクロック信号を生成する分周器と、を備え、
前記分周器は、前記負荷制御信号が、前記負荷への電力供給量がより小さいことを示す負荷制御信号であるときほど、周波数がより低くなる分周比に切り替えることを特徴とする請求項２に記載の電力供給回路。 - 前記昇圧回路は、前記電力供給能力切替用のクロック信号に応じて前記入力電力の電圧を昇圧するチャージポンプ回路であることを特徴とする請求項２から請求項８のいずれか１項に記載の電力供給回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013127818A JP6211822B2 (ja) | 2012-09-28 | 2013-06-18 | 電力供給回路 |
| US14/023,858 US9853540B2 (en) | 2012-09-28 | 2013-09-11 | Power supply circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216188 | 2012-09-28 | ||
| JP2012216188 | 2012-09-28 | ||
| JP2013127818A JP6211822B2 (ja) | 2012-09-28 | 2013-06-18 | 電力供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014082744A JP2014082744A (ja) | 2014-05-08 |
| JP6211822B2 true JP6211822B2 (ja) | 2017-10-11 |
Family
ID=50385031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013127818A Active JP6211822B2 (ja) | 2012-09-28 | 2013-06-18 | 電力供給回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9853540B2 (ja) |
| JP (1) | JP6211822B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI745245B (zh) * | 2021-02-26 | 2021-11-01 | 新唐科技股份有限公司 | 電壓轉換器與使用其的電路系統 |
| TWI751878B (zh) * | 2021-01-06 | 2022-01-01 | 瑞鼎科技股份有限公司 | 電荷泵電路 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11095216B2 (en) | 2014-05-30 | 2021-08-17 | Qualcomm Incorporated | On-chip dual-supply multi-mode CMOS regulators |
| GB2532974A (en) * | 2014-12-03 | 2016-06-08 | Control Techniques Ltd | Fail-safe interface |
| US9577616B2 (en) | 2015-01-19 | 2017-02-21 | Analog Devices, Inc. | Level shifter |
| JP6771860B2 (ja) * | 2015-02-27 | 2020-10-21 | 株式会社デンソー | 電源制御回路 |
| JP2016226153A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | モータ駆動回路 |
| JP6596948B2 (ja) * | 2015-06-10 | 2019-10-30 | 富士電機株式会社 | 半導体装置 |
| JP6481553B2 (ja) * | 2015-07-28 | 2019-03-13 | 株式会社デンソー | スイッチング素子駆動回路 |
| WO2019009087A1 (ja) * | 2017-07-06 | 2019-01-10 | 株式会社村田製作所 | 電圧供給回路および高周波回路モジュール |
| CN107316618B (zh) * | 2017-07-19 | 2019-11-12 | 深圳市华星光电半导体显示技术有限公司 | 直流电压变换电路及直流电压变换方法和液晶显示装置 |
| WO2019173372A1 (en) * | 2018-03-05 | 2019-09-12 | Advanced Energy Industries, Inc. | Pin diode driver with energy recovery |
| US20230057051A1 (en) * | 2021-08-20 | 2023-02-23 | Semiconductor Components Industries, Llc | Self clocked low power doubling charge pump |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612579A (en) | 1979-07-13 | 1981-02-06 | Toshiba Corp | Time switch |
| JPS58175997A (ja) | 1982-04-06 | 1983-10-15 | Diesel Kiki Co Ltd | ステツピングモ−タ駆動回路 |
| JPH01312468A (ja) | 1988-06-10 | 1989-12-18 | Nec Corp | 直流電源装置 |
| JPH02269497A (ja) | 1989-04-10 | 1990-11-02 | Yokogawa Electric Corp | モータ用電源システム |
| JPH04222455A (ja) * | 1990-12-20 | 1992-08-12 | Nec Corp | インタフェース回路 |
| JP3139879B2 (ja) * | 1993-04-22 | 2001-03-05 | 株式会社東芝 | 電源電圧変換回路 |
| JP2783138B2 (ja) * | 1993-12-03 | 1998-08-06 | 株式会社日立製作所 | 半導体装置 |
| US6392462B2 (en) * | 2000-04-04 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Multiphase clock generator and selector circuit |
| JP4212791B2 (ja) | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| JP2002215599A (ja) * | 2001-01-18 | 2002-08-02 | Mitsubishi Electric Corp | マルチプロセッサシステムおよびその制御方法 |
| US20030198311A1 (en) * | 2002-04-19 | 2003-10-23 | Wireless Interface Technologies, Inc. | Fractional-N frequency synthesizer and method |
| JP4176705B2 (ja) * | 2004-12-02 | 2008-11-05 | シャープ株式会社 | Ｐｌｌ回路 |
| US7847488B2 (en) * | 2005-02-08 | 2010-12-07 | Rohm Co., Ltd. | Power supply circuit and portable device |
| JP4618149B2 (ja) | 2006-02-07 | 2011-01-26 | 株式会社デンソー | ハイサイド駆動回路 |
| JP2007300760A (ja) * | 2006-05-02 | 2007-11-15 | Rohm Co Ltd | 昇圧回路および電気機器 |
| JP2008136047A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 固体撮像装置及び撮像装置 |
| JP2009240151A (ja) * | 2008-03-07 | 2009-10-15 | Seiko Epson Corp | 駆動信号供給制御用半導体装置 |
| US8742833B2 (en) * | 2008-12-02 | 2014-06-03 | Himax Technologies Limited | Charge pump circuit and method thereof |
| US8035451B2 (en) * | 2009-12-11 | 2011-10-11 | Stmicroelectronics Pvt. Ltd. | On-the-fly frequency switching while maintaining phase and frequency lock |
-
2013
- 2013-06-18 JP JP2013127818A patent/JP6211822B2/ja active Active
- 2013-09-11 US US14/023,858 patent/US9853540B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI751878B (zh) * | 2021-01-06 | 2022-01-01 | 瑞鼎科技股份有限公司 | 電荷泵電路 |
| TWI745245B (zh) * | 2021-02-26 | 2021-11-01 | 新唐科技股份有限公司 | 電壓轉換器與使用其的電路系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9853540B2 (en) | 2017-12-26 |
| US20140092656A1 (en) | 2014-04-03 |
| JP2014082744A (ja) | 2014-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6211822B2 (ja) | 電力供給回路 | |
| CN107919798B (zh) | 切换式电容型直流转直流转换器及其控制方法 | |
| US9036377B2 (en) | Control circuit of a switched-mode power converter and method thereof | |
| JP2007097361A (ja) | 昇降圧コンバータ | |
| JP2009146130A (ja) | ドロッパ型レギュレータ | |
| JP2007243922A (ja) | 発振回路 | |
| KR101948421B1 (ko) | 디지털 lcc 컨버터를 위한 위상 천이 클록 회로 및 클록 생성 방법 | |
| JP2011010390A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 | |
| JP2005354860A (ja) | 昇降圧型ｄｃ−ｄｃコンバータの制御装置 | |
| JP5304173B2 (ja) | 電源電圧制御回路及びｄｃ−ｄｃコンバータ | |
| JP5450470B2 (ja) | 鋸波生成回路 | |
| US9491014B1 (en) | Compact duty modulator | |
| JP2009010623A (ja) | 発振回路およびパルス信号の生成方法 | |
| JP2013236295A (ja) | 半導体装置、マイクロコントローラ、及び電源装置 | |
| US7218538B2 (en) | Power source device | |
| US11558042B2 (en) | Multi-phase signal control circuit and method | |
| JP5719404B2 (ja) | 電源電圧制御回路及び電源電圧制御方法 | |
| JP5447760B2 (ja) | モータ駆動装置 | |
| JP5475612B2 (ja) | 電源装置 | |
| Kang et al. | A 15-V, 40-kHz class-D gate driver IC with 62% energy recycling rate | |
| KR101198309B1 (ko) | 스위칭모드 파워서플라이의 스위칭소자 구동장치 | |
| JP2008160905A (ja) | スイッチングレギュレータ | |
| JP5349191B2 (ja) | モータ駆動装置 | |
| EP2388915B1 (en) | Sawtooth oscillator | |
| JP2005143197A (ja) | Ｐｗｍ信号の時比率制御方法、時比率制御回路およびｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170914 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6211822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |