JP5475612B2

JP5475612B2 - 電源装置

Info

Publication number: JP5475612B2
Application number: JP2010231830A
Authority: JP
Inventors: 暢明森本; 聡竹原
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2010-10-14
Filing date: 2010-10-14
Publication date: 2014-04-16
Anticipated expiration: 2030-10-14
Also published as: JP2012085498A

Description

本発明は、電源装置に関し、具体的には、昇圧回路を駆動する起動回路を備える電源装置に関する。

昇圧回路の起動回路方式として、起動開始時に、周波数が可変で固定デューティの起動ＰＷＭ（Pulse Width Modulation）信号を電源電圧である１次電圧から生成し、この起動ＰＷＭ信号を用いて昇圧回路を駆動する方式が知られている（特許文献１を参照）。

図１は、斯かる起動回路を用いた従来の電源装置の回路構成の例を示すブロック図である。

図１に示すように、電源装置１００は、１次電圧を発生するバッテリー等の電源１０２と、１次電圧を昇圧し１次電圧より高い２次電圧を生成する昇圧回路１１０と、ＰＷＭ信号を生成するＰＷＭ信号生成回路１１２と、起動用ＰＷＭ信号を生成する起動回路１１４と、ＰＷＭ信号生成回路１１２からのＰＷＭ信号及び起動回路１１４からの起動用ＰＷＭ信号を入力しどちらか一方を昇圧回路１１０に出力する切り替え部１１６と、２次電圧と予め設定された所定電圧とを比較し、比較結果に基づき生成した切替制御信号を切り替え部１１６に出力するコンパレータ１０４とを備える。

起動回路１１４には、電源電圧として１次電圧が供給される。ＰＷＭ信号生成回路１１２や図示しない他の回路には、電源電圧として２次電圧が供給される。

次に、斯かる電源装置１００の動作を説明する。

動作開始時には、起動回路１１４が生成した起動用ＰＷＭ信号により、昇圧回路１１０を駆動する。これにより、昇圧回路１１０は１次電圧より高い２次電圧を生成する。この２次電圧が所定電圧を超えると、コンパレータ１０４が起動完了の判定を行う。起動が完了すると、ＰＷＭ信号生成回路１１２が生成したＰＷＭ信号を切り替え部１１６が選択し、ＰＷＭ信号により昇圧回路１１０を駆動して、昇圧回路１１０の定常動作時における定常駆動が継続される。

ここで、１次電圧は、例えばバッテリーの充電が十分である場合はその電圧値が高く、充電が不十分である場合はその電圧値が低いなど、バッテリーの充電状態によりその電圧値が異なる。

電源装置１００は、１次電圧の電圧値に基づいて、起動用ＰＷＭ信号の周波数を変えるように構成される。このため、バッテリーの充電が不十分で１次電圧の電圧値が低い場合は、起動用ＰＷＭ信号の周波数を高くして２次電圧を早く上昇させ、起動に要する時間を早くすることができる。

特開２００５−１６０１５５号公報

ところが、従来の電源装置における昇圧回路への起動用ＰＷＭ信号は、周波数は可変であるがデューティ比が固定であるため、１次電圧がより低電圧のときには十分な昇圧が行われず、起動に要する時間が所定の時間を越えてしまう場合があり、２次電圧が所望の電圧値まで上昇せずに起動不能となるという問題があった。また、１次電圧がより高電圧のとき、必要以上の昇圧が行われて２次電圧が高くなり過ぎ、電流を無駄に消費するという問題があった。

本発明の目的は、上記の問題を鑑みて、昇圧回路の起動動作時において、昇圧回路の起動用ＰＷＭ信号のデューティを１次電圧又は２次電圧等の電源電圧に依存して変化させ、電源電圧が低電圧のときにはデューティ比を高くして起動時間の高速化を行い、電源電圧が高電圧のときにはデューティ比を低くして効率的に起動を行うことが可能な電源装置を提供することである。

本発明は、入力電圧を発生する電源と、入力電圧を所望の出力電圧へ昇圧させる昇圧回路と、電源電圧として出力電圧が供給される、昇圧回路の定常動作時に昇圧回路を駆動させるＰＷＭ信号を生成するＰＷＭ信号生成回路と、電源電圧として入力電圧が供給される、昇圧回路の動作開始時に昇圧回路を駆動させる起動用ＰＷＭ信号を生成する起動回路と、出力電圧と所定電圧との比較結果に基づき出力電圧が所望の値に昇圧されたか否かを判定し、切替制御信号を出力する比較回路と、切替制御信号に基づき、ＰＷＭ信号又は起動用ＰＷＭ信号のどちらか一方を選択して昇圧回路に供給する切り替え部とを備える電源装置であって、起動回路は、一定の周波数を有するクロック信号を生成する発振回路と、入力電圧又は出力電圧に基づきクロック信号を遅延させた信号を生成する遅延生成部を有し、前記ＰＷＭ信号を生成し出力するディレイ回路とを備え、起動用ＰＷＭ信号のデューティ比を入力電圧又は出力電圧に依存して可変にすることを特徴とする。

本発明の一実施形態において、起動回路は、発振回路とディレイ回路との間にリミット回路をさらに備えることを特徴とする。

本発明の一実施形態において、リミット回路は、発振回路からのクロック信号を入力し、クロック信号の立下りに一定比率の遅延を持たせＨｉ区間を伸ばしたクロック信号（信号Ｂ）を出力することで、ディレイ回路からの出力である起動用ＰＷＭ信号のデューティが１００％となるのを防止することを特徴とする。

本発明の一実施形態において、遅延生成部は、各ドレインが共通接続され入力信号が各ゲートに供給されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと、ＰＭＯＳトランジスタのソースに入力電圧を供給する電源端子と、ＮＭＯＳトランジスタのソースに電流を供給する可変電流源と、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレインに接続される容量素子とを備え、電流源の電流値は、入力電圧に依存して変化することを特徴とする。

本発明の一実施形態において、遅延生成部は、各ドレインが共通接続され入力信号が各ゲートに供給されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと、ＰＭＯＳトランジスタのソースに入力電圧を供給する電源端子と、ＮＭＯＳトランジスタのソースに電流を供給する可変電流源と、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレインに接続される容量素子とを備え、電流源の電流値は、出力電圧に依存して変化することを特徴とする。

本発明によれば、起動回路が生成する昇圧クロックである起動用ＰＷＭ信号を１次電圧又は２次電圧等の電源電圧に基づいて制御し、電源電圧が低電圧のときにはデューティ比を高くして起動時間の高速化を行い、電源電圧が高電圧のときにはデューティ比を低くして効率的に起動を行わせることで、低消費電流を実現することができる。

従来の電源装置の回路構成の例を示すブロック図である。本発明の第１の実施形態に係る電源装置の回路構成の例を示すブロック図である。本発明の第１の実施形態に係る電源装置の回路の構成要素を説明するための図であり、（ａ）は昇圧回路の回路図であり、（ｂ）は起動回路のブロック図である。本発明の第１の実施形態に係るリミット回路を説明するための図であり、（ａ）はリミット回路の回路図であり、（ｂ）は電流源を示す図である。図４（ａ）の各ノードにおける信号の波形例を示す図であり、（ａ）が信号Ａの波形を表し、（ｂ）が信号Ｎ１の波形を表し、（ｃ）が信号Ｎ２の波形を表し、（ｄ）が信号Ｎ３の波形を表し、（ｅ）が信号Ｎ４の波形を表し、（ｆ）が信号Ｂの波形を表す。本発明の第１の実施形態に係るディレイ回路を説明するための図であり、（ａ）はディレイ回路の回路図であり、（ｂ）は電流源の回路図である。図６（ａ）の各ノードにおける信号の波形例を示す図であり、（ａ）が信号Ａの波形を表し、（ｂ）が信号Ｂの波形を表し、（ｃ）が信号Ｎ５の波形を表し、（ｄ）が信号Ｎ６の波形を表し、（ｅ）が信号Ｎ７の波形を表し、（ｆ）が信号Ｎ８の波形を表し、（ｇ）が信号Ｎ９の波形を表し、（ｈ）が信号Ｃの波形を表す。１次電圧が低電圧のときの、各信号の波形例を示す図であり、（ａ）が信号Ａの波形を表し、（ｂ）が信号Ｂの波形を表し、（ｃ）が信号Ｎ７の波形を表し、（ｄ）が信号Ｃの波形を表す。１次電圧が高電圧のときの、各信号の波形例を示す図であり、（ａ）が信号Ａの波形を表し、（ｂ）が信号Ｂの波形を表し、（ｃ）が信号Ｎ７の波形を表し、（ｄ）が信号Ｃの波形を表す。本発明の第２の実施形態に係る電源装置の回路構成の例を示すブロック図である。本発明の第２の実施形態に係る起動回路のブロック図である。本発明の第２の実施形態に係るディレイ回路を説明するための図であり、（ａ）はディレイ回路の回路図であり、（ｂ）は電流源の回路図である。

以下、図面を参照して、本発明に係る電源装置について説明する。

先ず、本発明の第１の実施形態を説明する。

図２は、本発明の第１の実施形態に係る電源装置の回路構成の例を示すブロック図である。

図２に示すように、電源装置２００は、１次電圧を発生するバッテリー等の電源２０２と、１次電圧を昇圧し１次電圧より高い２次電圧を生成する昇圧回路２１０と、ＰＷＭ信号を生成するＰＷＭ信号生成回路２１２と、起動用ＰＷＭ信号を生成する起動回路２１４と、ＰＷＭ信号生成回路２１２からのＰＷＭ信号及び起動回路２１４からの起動用ＰＷＭ信号を入力しどちらか一方を昇圧回路２１０に出力する切り替え部２１６と、２次電圧と予め設定された所定電圧とを比較し、比較結果に基づき生成した切替制御信号を切り替え部２１６に出力するコンパレータ２０４とを備える。

起動回路２１４には、電源電圧として１次電圧が供給される。ＰＷＭ信号生成回路２１２や図示しない他の回路には、電源電圧として２次電圧が供給される。

図２に示す回路構成は、図１に示した回路構成と類似するが、起動回路２１４が、１次電圧の電圧値に基づいて、起動用ＰＷＭ信号のデューティ比を変えるように構成される点で相違する。

次に、斯かる電源装置２００の動作を説明する。

動作開始時には、起動回路２１４が生成した起動用ＰＷＭ信号により、昇圧回路２１０を駆動する。これにより、昇圧回路２１０は１次電圧より高い２次電圧を生成する。この２次電圧が所定電圧を超えると、コンパレータ２０４が起動完了の判定を行う。起動が完了すると、ＰＷＭ信号生成回路２１２が生成したＰＷＭ信号を切り替え部２１６が選択し、ＰＷＭ信号により昇圧回路２１０を駆動して、昇圧回路２１０の定常動作時における定常駆動が継続される。

図３（ａ）は、図２の昇圧回路２１０の構成の例を示す回路図である。

昇圧回路２１０は、１次電圧が供給されるコイルと、ソースにコイルを介して１次電圧が供給されドレインから２次電圧を供給するＰＭＯＳスイッチと、ソースにコイルを介して１次電圧が供給されると共にソースがＰＭＯＳスイッチのソースに接続されドレインが接地されるＮＭＯＳスイッチと、ＰＭＯＳスイッチのドレインに接続され２次電圧の電荷を保持するキャパシタとを備える。

ＮＭＯＳスイッチのゲートには、インバーターを介して切り替え部２１６からのＰＷＭ信号又は起動用ＰＷＭ信号が入力される。ＰＭＯＳスイッチのゲートには、直列接続された２つのインバーターを介して切り替え部２１６からのＰＷＭ信号又は起動用ＰＷＭ信号が入力される。

昇圧回路２１０は、ＰＷＭ信号又は起動用ＰＷＭ信号によりＮＭＯＳスイッチとＰＭＯＳスイッチとが交互にオンオフされることにより、入力された１次電圧を昇圧し、１次電圧より高い２次電圧を生成して出力する。

図３（ｂ）は、図２の起動回路２１４の構成の例を示すブロック図である。

起動回路２１４は、一定の周波数を有するクロック信号（信号Ａ）を生成する発振回路３０２と、信号Ａを入力しクロック信号の立下りに一定比率の遅延を持たせＨｉ区間を伸ばしたクロック信号（信号Ｂ）を出力するリミット回路３０４と、信号Ｂを入力し起動時に１次電圧に依存した起動用ＰＷＭ信号（信号Ｃ）を生成するディレイ回路３０６とから構成される。ここで、リミット回路及びディレイ回路には、１次電圧が供給されている。

ディレイ回路３０６は、発振回路３０２が出力したクロック信号のデューティを１次電圧に依存して変化させる回路である。

リミット回路３０４は、ディレイ回路３０６からの出力である起動用ＰＷＭ信号のデューティが１００％となるのを防止するため、発振回路３０２とディレイ回路３０６との間に設置されている。

次に、リミット回路の具体的な構成例について、図４（ａ）及び図４（ｂ）を参照して説明する。

図４（ａ）に、図３（ｂ）に示したリミット回路３０４の一例を示す。

リミット回路は、入力信号（信号Ａ）の逆相の信号Ｎ１を生成する第１のインバーターと、信号Ｎ１の立ち上がりエッジを遅延させた信号Ｎ３を生成する遅延生成部４０２と、信号Ｎ３の逆相の信号Ｎ４を生成する第２のインバーターと、入力信号（信号Ａ）と入力信号の立下りエッジを遅延させた信号Ｎ４とのＯＲをとるＯＲ回路とから構成される。斯かるリミット回路により前段の発振回路が出力した信号ＡのＨｉ区間を伸ばすことができる。

図４（ｂ）に、図４（ａ）に示した遅延生成部４０２を構成する電流源の一例を示す。

電流源は、閾値Ｖｔｈが負の特性を持つディプリーションＭＯＳトランジスタを備える。ディプリーションＭＯＳトランジスタのゲート及びソースはグラウンドとなる０Ｖを接地し、ドレインはＭＯＳトランジスタＮＭ１のソースに接続され、定電流Ｉを引くように構成される。このような回路構成により、電流Ｉが１次電圧に依存せず常に一定となる。

次に、リミット回路の動作について説明する。

遅延生成部４０２では、信号ＡがＨｉのとき、ＭＯＳトランジスタＰＭ１がオンしてコンデンサＣ１が充電される。信号ＡがＨｉからＬｏに立ち下がると、ＭＯＳトランジスタＮＭ１がオンして電流源がコンデンサＣ１の放電を開始する。

図５に、このときの、図４（ａ）の各ノードにおける波形例を示す。図５（ａ）が信号Ａの波形を表し、図５（ｂ）が信号Ｎ１の波形を表し、図５（ｃ）が信号Ｎ２の波形を表し、図５（ｄ）が信号Ｎ３の波形を表し、図５（ｅ）が信号Ｎ４の波形を表し、図５（ｆ）が信号Ｂの波形を表す。電流源がコンデンサＣ１の放電を開始すると、信号Ｎ２の電位が下がり始める。信号Ｎ２の電位が次段のインバーターの閾値以下に下がると、信号Ｎ３、信号Ｎ４が反転する。このとき、信号Ｂのデューティが１００％に達しないように、コンデンサＣ１の容量を調整する。その結果、図５の波形例に示すように発振回路が出力する信号Ａから、例えばデューティ９０％の信号Ｂを生成することができる。ここで、電流が１次電圧に依存せず常に一定となる電流源を使用しているので、１次電圧が変化して信号Ａのクロック周期が変化しても、コンデンサＣ１の放電時間がクロック周期に連動して変化するため、信号Ｂのデューティを一定にすることができる。

次に、ディレイ回路の具体的な構成例について、図６（ａ）及び図６（ｂ）を参照して説明する。

図６（ａ）に、図３（ｂ）に示したディレイ回路３０６の一例を示す。

ディレイ回路は、入力信号（信号Ｂ）の逆相の信号Ｎ５を生成する第１のインバーターと、信号Ｎ５の逆相の信号Ｎ６を生成する第２のインバーターと、信号Ｎ６から信号Ｎ８を生成する遅延生成部６０２と、信号Ｎ８の逆相の信号Ｎ９を生成する第３のインバーターと、信号Ｎ５の逆相の信号Ｎ１０を生成する第４のインバーターと、信号Ｎ１０と信号Ｂの立ち上がりエッジを遅延させた信号Ｎ９とのＡＮＤをとるＡＮＤ回路とから構成される。斯かるディレイ回路により信号Ｃのデューティを１次電圧に依存させて変化させることができる。

図６（ｂ）に、図６（ａ）の遅延生成部６０２を構成する電流源回路の一例を示す。

リミット回路と同様に、ディプリーションＭＯＳトランジスタで電流を流す構成にし、ソースはグラウンドとなる０Ｖを接地し、ドレインはＭＯＳトランジスタＮＭ２のソースに接続され、定電流Ｉを引くように構成される。

ただし、リミット回路と異なり、斯かる電流源回路は、直列接続された抵抗を備え、ディプリーションＭＯＳトランジスタのゲートには１次電圧を分圧した１次電圧に依存する電圧を供給する。このような回路構成により、１次電圧が低電圧のときには電流源の電流量が減少し、１次電圧が高電圧のときには電流源の電流量が増加する。

次に、ディレイ回路の動作について説明する。

遅延生成部６０２では、信号ＢがＬｏのとき、ＭＯＳトランジスタＰＭ２がオンしてコンデンサＣ２が充電される。信号ＢがＬｏからＨｉに立ち上がると、ＭＯＳトランジスタＮＭ２がオンして電流源がコンデンサＣ２の放電を開始する。

図７に、このときの、図６（ａ）の各ノードにおける波形例を示す。図７（ａ）が信号Ａの波形を表し、図７（ｂ）が信号Ｂの波形を表し、図７（ｃ）が信号Ｎ５の波形を表し、図７（ｄ）が信号Ｎ６の波形を表し、図７（ｅ）が信号Ｎ７の波形を表し、図７（ｆ）が信号Ｎ８の波形を表し、図７（ｇ）が信号Ｎ９の波形を表し、図７（ｈ）が信号Ｃの波形を表す。電流源がコンデンサＣ２の放電を開始すると、信号Ｎ７の電位が下がり始める。信号Ｎ７の電位が次段のインバーターの閾値以下に下がると、信号Ｎ８、Ｎ９が反転する。このとき、電流源の電流量を１次電圧に依存して変化させることにより、図７の波形例に示すように、信号Ｃのデューティ比を変化させることが可能となる。

１次電圧が低電圧のときには電流源の電流量が減少して、コンデンサＣ２の放電時間を長くすることができ、１次電圧が高電圧のときには電流源の電流量が増加して、コンデンサＣ２の放電時間を短くすることができる。その結果、信号Ｎ７の電位が下がる時間を１次電圧の値によって調整することができる。

さらに、リミット回路の遅延生成部と同じように、ディレイ回路の遅延生成部はディプリーションＭＯＳトランジスタで構成されるため、コンデンサＣ２の放電時間が、コンデンサＣ１の放電時間よりも長くならないように調整を行うことで、前段のリミット回路が出力した信号Ｂのデューティの範囲内で、信号Ｃのデューティ比を変化させることが可能となる。

図８は、１次電圧が低電圧のときの、各信号の波形例を示す図である。図８（ａ）が信号Ａの波形を表し、図８（ｂ）が信号Ｂの波形を表し、図８（ｃ）が信号Ｎ７の波形を表し、図８（ｄ）が信号Ｃの波形を表す。１次電圧が低電圧のときは、コンデンサＣ２の放電時間が長くなるため、信号Ｎ７の電位が降下する時間が長くなる。このため、信号Ｃのデューティ比が大きくなる。

図９は、１次電圧が高電圧のときの、各信号の波形例を示す図である。図９（ａ）が信号Ａの波形を表し、図９（ｂ）が信号Ｂの波形を表し、図９（ｃ）が信号Ｎ７の波形を表し、図９（ｄ）が信号Ｃの波形を表す。１次電圧が高電圧のときは、コンデンサＣ２の放電時間が短くなるため、信号Ｎ７の電位が降下する時間が短くなる。このため、信号Ｃのデューティ比が小さくなる。

以上からわかるように、発振回路が出力した信号Ａからデューティの最大値を設定した信号Ｂを生成し、信号Ｂから１次電圧に依存したデューティ比を持つ信号Ｃを生成することが可能となる。

次に、本発明の第２の実施形態を説明する。

図１０は、本発明の第２の実施形態に係る電源装置の回路構成の例を示すブロック図である。

図１０に示すように、電源装置１０００は、１次電圧を発生するバッテリー等の電源１００２と、１次電圧を昇圧し１次電圧より高い２次電圧を生成する昇圧回路１０１０と、ＰＷＭ信号を生成するＰＷＭ信号生成回路１０１２と、起動用ＰＷＭ信号を生成する起動回路１０１４と、ＰＷＭ信号生成回路１０１２からのＰＷＭ信号及び起動回路１０１４からの起動用ＰＷＭ信号を入力しどちらか一方を昇圧回路に出力する切り替え部１０１６と、２次電圧と予め設定された所定電圧とを比較し、比較結果に基づき生成した切替制御信号を切り替え部１０１６に出力するコンパレータ１００４とを備える。

起動回路１０１４には、電源電圧として１次電圧が供給される他に２次電圧も供給される。ＰＷＭ信号生成回路１０１２や図示しない他の回路には、電源電圧として２次電圧が供給される。

２次電圧は、１次電圧を徐々に昇圧することにより生成され、起動時間の経過によりその電圧値が異なる。本実施形態の起動回路は、２次電圧の電圧値に基づいて、起動用ＰＷＭ信号のデューティ比を変えるように構成される。

次に、斯かる電源装置１０００の動作を説明する。

動作開始時には、起動回路１０１４が生成した起動用ＰＷＭ信号により、昇圧回路１０１０を駆動する。これにより、昇圧回路１０１０は１次電圧より高い２次電圧を生成する。この２次電圧が所定電圧を超えると、コンパレータ１００４が起動完了の判定を行う。起動が完了すると、ＰＷＭ信号生成回路１０１２が生成したＰＷＭ信号を切り替え部１０１６が選択し、ＰＷＭ信号により昇圧回路１０１０を駆動して、昇圧回路１０１０の定常動作時における定常駆動が継続される。

第２の実施形態に係る昇圧回路の構成は、図３（ａ）に示した第１の実施形態に係る昇圧回路の構成と同じであるため説明を省略する。

図１１は、図１０の起動回路１０１４の構成の例を示すブロック図である。

起動回路１０１４は、一定の周波数を有するクロック信号（信号Ａ）を生成する発振回路１１０２と、信号Ａを入力しクロック信号の立下りに一定比率の遅延を持たせＨｉ区間を伸ばしたクロック信号（信号Ｂ）を出力するリミット回路１１０４と、信号Ｂを入力し起動時に１次電圧に依存した起動ＰＷＭ信号（信号Ｃ）を生成するディレイ回路１１０６とから構成される。ここで、リミット回路１１０４には、１次電圧が供給され、ディレイ回路１１０６には、１次電圧及び２次電圧が供給されている。

ディレイ回路１１０６は、発振回路１１０２が出力したクロック信号のデューティを２次電圧に依存して変化させる回路である。

リミット回路１１０４は、ディレイ回路１１０６からの出力である起動用ＰＷＭ信号のデューティが１００％となるのを防止するため、発振回路１１０２とディレイ回路１１０６との間に設置されている。

第２の実施形態に係るリミット回路１１０４及び電流源の構成は、図４（ａ）及び図４（ｂ）に示した第１の実施形態に係るリミット回路及び電流源の構成と同じであるため説明を省略する。

次に、ディレイ回路の具体的な構成例について、図１２（ａ）及び図１２（ｂ）を参照して説明する。

図１２（ａ）に、図１１に示したディレイ回路１１０６の一例を示す。

ディレイ回路は、入力信号（信号Ｂ）の逆相の信号Ｎ５を生成する第１のインバーターと、信号Ｎ５の逆相の信号Ｎ６を生成する第２のインバーターと、信号Ｎ６から信号Ｎ８を生成する遅延生成部１２０２と、信号Ｎ８の逆相の信号Ｎ９を生成する第３のインバーターと、信号Ｎ５の逆相の信号Ｎ１０を生成する第４のインバーターと、信号Ｎ１０と信号Ｂの立ち上がりエッジを遅延させた信号Ｎ９とのＡＮＤをとるＡＮＤ回路とから構成される。ここで、電流源以外の素子には１次電圧が供給され、電流源には２次電圧が供給されている。電流源に２次電圧が供給されることにより信号Ｃのデューティを２次電圧に依存させて変化させることができる。

図１２（ｂ）に、図１２（ａ）に示した遅延生成部１２０２を構成する電流源回路の一例を示す。

ただし、リミット回路と異なり、斯かる電流源回路は、直列接続された抵抗を備え、ディプリーションＭＯＳのゲートには２次電圧を分圧した２次電圧に依存する電圧を供給する。このような回路構成により、２次電圧が低電圧のときには電流源の電流量が減少し、２次電圧が高電圧のときには電流源の電流量が増加する。

遅延生成部１２０２では、信号ＢがＬｏのとき、ＭＯＳトランジスタＰＭ２がオンしてコンデンサＣ２が充電される。信号ＢがＬｏからＨｉに立ち上がると、ＭＯＳトランジスタＮＭ２がオンして電流源がコンデンサＣ２の放電を開始する。

このときの各ノードにおける信号の波形例は、図７の１次電圧を２次電圧に置き換えたものと同じである。電流源がコンデンサＣ２の放電を開始すると、信号Ｎ７の電位が下がり始める。信号Ｎ７の電位が次段のインバーターの閾値以下に下がると、信号Ｎ８、Ｎ９が反転する。このとき、電流源の電流量を２次電圧に依存して変化させることにより、信号Ｃのデューティ比を変化させることが可能となる。

２次電圧が低電圧のときには電流源の電流量が減少して、コンデンサＣ２の放電時間を長くすることができ、２次電圧が高電圧のときには電流源の電流量が増加して、コンデンサＣ２の放電時間を短くすることができる。その結果、信号Ｎ７の電位が下がる時間を２次電圧の値によって調整することができる。

２次電圧が低電圧のときの、各信号の波形例は、図８の１次電圧を２次電圧に置き換えたものと同じである。２次電圧が低電圧のときは、コンデンサＣ２の放電時間が長くなるため、信号Ｎ７の電位が降下する時間が長くなる。このため、信号Ｃのデューティ比が大きくなる。

２次電圧が高電圧のときの、各信号の波形例は、図９の１次電圧を２次電圧に置き換えたものと同じである。２次電圧が高電圧のときは、コンデンサＣ２の放電時間が短くなるため、信号Ｎ７の電位が降下する時間が短くなる。このため、信号Ｃのデューティ比が小さくなる。

以上からわかるように、発振回路が出力した信号Ａからデューティの最大値を設定した信号Ｂを生成し、信号Ｂから２次電圧に依存したデューティ比を持つ信号Ｃを生成することが可能となる。

本発明の第１の実施形態及び第２の実施形態ではインバーターをＣＭＯＳトランジスタで構成しているが、インバーターとして機能するものであればバイポーラトランジスタ等で構成しても良く、構成素子の形態は問わない。また、遅延生成部の電流源をディプリーションＭＯＳトランジスタで構成しているが、電流源として機能するものであれば、ディプリーションＭＯＳトランジスタ以外の素子で構成しても良い。

また、ディレイ回路からの出力である起動用ＰＷＭ信号のデューティ比が１００％となるのを防止するために、発振回路とディレイ回路との間にリミット回路を設置した例を示したが、発振回路が出力するクロックのデューティ比及びディレイ回路の遅延生成部を構成する電流源の電流量によっては、リミット回路無しでも起動用ＰＷＭ信号のデューティ比が１００％とならないため、リミット回路を設置しない構成にしても良い。

１００、２００、１０００電源装置
１０２、２０２、１００２電源
１０４、２０４、１００４コンパレータ
１１０、２１０、１０１０昇圧回路
１１２、２１２、１０１２ＰＷＭ信号生成回路
１１４、２１４、１０１４起動回路
１１６、２１６、１０１６切り替え部
３０２、１１０２発振回路
３０４、１１０４リミット回路
３０６、１１０６ディレイ回路
４０２、６０２、１２０２遅延生成部

Claims

入力電圧を発生する電源と、
前記入力電圧を所望の出力電圧へ昇圧させる昇圧回路と、
電源電圧として前記出力電圧が供給される、前記昇圧回路の定常動作時に昇圧回路を駆動させるＰＷＭ信号を生成するＰＷＭ信号生成回路と、
電源電圧として前記入力電圧が供給される、前記昇圧回路の動作開始時に昇圧回路を駆動させる起動用ＰＷＭ信号を生成する起動回路と、
前記出力電圧と所定電圧との比較結果に基づき前記出力電圧が所望の値に昇圧されたか否かを判定し、切替制御信号を出力する比較回路と、
前記切替制御信号に基づき、前記ＰＷＭ信号又は前記起動用ＰＷＭ信号のどちらか一方を選択して前記昇圧回路に供給する切り替え部と
を備え、
前記起動回路は、一定の周波数を有するクロック信号を生成する発振回路と、前記入力電圧又は出力電圧に基づき前記クロック信号を遅延させた信号を生成する遅延生成部を有し、前記ＰＷＭ信号を生成し出力するディレイ回路とを備え、起動用ＰＷＭ信号のデューティ比を前記入力電圧又は前記出力電圧に依存して可変にすることを特徴とする電源装置。
前記起動回路は、前記発振回路と前記ディレイ回路との間にリミット回路をさらに備えることを特徴とする請求項１に記載の電源装置。
前記リミット回路は、前記発振回路からの前記クロック信号を入力し、クロック信号の立下りに一定比率の遅延を持たせＨｉ区間を伸ばしたクロック信号（信号Ｂ）を出力することで、前記ディレイ回路からの出力である前記起動用ＰＷＭ信号のデューティが１００％となるのを防止することを特徴とする請求項２に記載の電源装置。
前記遅延生成部は、
各ドレインが共通接続され前記入力信号が各ゲートに供給されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのソースに前記入力電圧を供給する電源端子と、
前記ＮＭＯＳトランジスタのソースに電流を供給する可変電流源と、
前記ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレインに接続される容量素子と
を備え、
前記電流源の電流値は、前記入力電圧に依存して変化することを特徴とする請求項３に記載の電源装置。
前記遅延生成部は、
各ドレインが共通接続され前記入力信号が各ゲートに供給されるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのソースに前記入力電圧を供給する電源端子と、
前記ＮＭＯＳトランジスタのソースに電流を供給する可変電流源と、
前記ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタのドレインに接続される容量素子と
を備え、
前記電流源の電流値は、前記出力電圧に依存して変化することを特徴とする請求項１に記載の電源装置。