JP3504016B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JP3504016B2 JP3504016B2 JP08058595A JP8058595A JP3504016B2 JP 3504016 B2 JP3504016 B2 JP 3504016B2 JP 08058595 A JP08058595 A JP 08058595A JP 8058595 A JP8058595 A JP 8058595A JP 3504016 B2 JP3504016 B2 JP 3504016B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- output
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
のスイッチング電源の電源投入時の突入電流の制御に関
する。
突入電流が大きいため、電源の内部抵抗や配線抵抗等の
抵抗が大きいと、その電圧降下により動作電圧以上の電
源電圧であっても出力が立ち上がらない場合があった。
また、一方、突入電流を小さくする方法として、スロー
スタート回路が用いられていた。すなわち、エラーアン
プの基準電圧をゆっくり立ち上げることにより、エラー
アンプに入力される出力電圧の分圧値と基準電圧値との
差が大きくならないようにして、パルス制御回路から出
力されるパルス巾が長くならないように制御して、電源
に流れる突入電流を小さく抑えていた。
スロースタート回路を用いた方法では、電源を投入して
から出力電圧が立ち上がるまで時間が長くかかっていた
という欠点があった。この発明は、従来のこのような欠
点を解決するために、立ち上げ時間を遅くすることなく
電源投入時の突入電流を小さくして、確実に出力電圧が
立ち上がることを目的としている。
に、この発明は電源投入時の出力電圧がまだ立ち上がっ
ていない間はパルス制御回路から常に短いパルス巾のス
イッチングパルスが出るようにした。
プの2つの入力電圧差が大きいため、パルス制御回路か
らは最大パルス巾のパルスを出力するように動作する。
しかし、パルス巾が大きいとスイッチングトランジスタ
に流れる電流は大きくなり、電源の内部インピーダンス
や配線抵抗等による電圧降下が大きくなって構成する回
路にかかる電圧が低下し、動作電圧以下まで下がると永
久に立ち上がらない不具合が生じる。そこで、電源投入
時には、パルス巾を小さくすることにより突入電流は小
さく抑えられるため、電源電圧の低下は最小限に抑える
ことができるので、立ち上げ時間を長くすることなしに
確実に出力を立ち上げることができる。
例を図面に基づいて説明する。図1は本発明の実施例
で、出力端子15の出力電圧を電圧分割回路8によって
分圧された電圧と基準電圧9の電圧をエラーアンプ12
で比較し、その結果と発振回路10から出力されるパル
スをパルス制御回路11で所望のパルスをスイッチング
トランジスタ7のゲート入力に出力することによって、
スイッチングトランジスタ7のオン・オフを制御し、ス
イッチングトランジスタ7がオンしている時は電源1の
エネルギーをコイル4に蓄え、スイッチングトランジス
タ7がオフしている時はそのエネルギーをショットキー
ダイオード5を通してコンデンサ6及び負荷14に放出
し、出力端子15が所望の出力電圧になるように制御さ
れるスイッチング電源において、出力端子15の電圧を
モニタするスタータ回路13を有し、その出力がパルス
制御回路11に入力している構成となっている。
ッチ18によって、電源1が回路に投入されると、電源
投入時は出力端子15の電位は十分低いため、基準電圧
9に比べて電圧分割回路8の電圧分圧出力端子17の電
圧は十分低い。従って、パルス制御回路11から出力さ
れるパルス巾は通常は回路構成上得られるパルスの最大
パルス巾となり、スイッチングトランジスタ7のオン時
間が最も長くなる。すると、電源1からコイル4及びス
イッチングトランジスタ7を通して流れる突入電流が多
くなり、電源1の内部抵抗2が高いとここでの電圧降下
が大きくなって、構成される回路にかかる電圧が低くな
ってしまい、動作電圧以下まで下がってしまうと永久に
立ち上がらなくなってしまう。
電圧がある所望の電圧に達していない時はスタータ回路
13の出力はある論理(たとえばハイレベル)を出力
し、また、出力端子15の出力電圧が前記所望の電圧に
達した時はスタータ回路13の出力は前記論理と逆の論
理(たとえばローレベル)を出力するスタータ回路の出
力端子16がパルス制御回路11に入力しているため、
パルス制御回路は前記論理結果によって出力端子15の
出力電圧が前記所望の電圧に達していない間はエラーア
ンプ12の出力にかかわらずスイッチングトランジスタ
7のゲートに入力されるパルスが常に短いパルス巾とな
るように制御している。
出力電圧はまだ前記所望の電圧に達していないため、ス
イッチトランジスタ7のゲートに入力されるパルスのパ
ルス巾は短いので、スイッチトランジスタ7のオン時間
は短くなり、前記突入電流も小さくなる。すると、電源
1の内部抵抗2が多少高くても内部抵抗2における電圧
降下は小さく抑えられるので本発明で構成される回路に
かかる電圧は小さくならないので、確実に出力を立ち上
げることができる。出力端子15の出力電圧が前記所望
の電圧に達した時には、パルス制御回路は通常のパルス
制御を行うようになっている。基準電圧9をゆっくり立
ち上げるようなスロースタート回路は用いていないの
で、出力電圧の立ち上がりが遅くなることもない。
スタータ回路の出力端子16aがパルス制御回路11に
入力する代わりに発振回路10に入力したもので、出力
端子15の出力電圧が前記所望の電圧に達していない間
は発振回路の発振周波数が高くなるようにして、短いパ
ルス巾のパルスが発振回路10からパルス制御回路11
に入力することによって、スイッチングトランジスタ7
のゲートに入力されるパルスのパルス巾が短くなるよう
にしたものである。この場合も図1の実施例と同様に、
電源立ち上げ時の突入電流は小さく抑えられるので、確
実に出力を立ち上げることができる。出力端子15の出
力電圧が前記所望の電圧に達した時には、発振回路の周
波数は通常の周波数となる。
電圧が低い場合や電源の内部抵抗あるいは配線抵抗が高
い場合でも、スイッチング電源の電源投入時に立ち上げ
時間を遅くすることなく、確実に出力が立ち上がる効果
がある。
図である。
構成図である。
Claims (2)
- 【請求項1】 コイル、ダイオード、容量及びスイッチ
ング素子から成り電源からの電圧を昇圧して出力電圧を
生成する電圧生成回路と、前記出力電圧を検出する電圧
検出手段と、前記電圧検出手段からの出力を入力し、前
記スイッチング素子に前記検出した出力電圧に応じたパ
ルス巾を有するスイッチングパルスを与え、前記スイッ
チングパルスのON期間に前記電源から前記コイルに電
流を流して前記電圧生成回路の出力電圧を制御するパル
ス制御回路とを有するスイッチング電源回路において、 前記出力電圧を検出して前記パルス制御回路を制御する
スタータ回路をさらに設け、スイッチングパルスの周波
数は前記スタータ回路の検出電圧にかかわらず一定であ
り、前記スタータ回路が一定の電圧以下の出力電圧を検
出したときに前記パルス制御回路は一定のON期間を有
するスイッチングパルスを前記スイッチング素子に出力
し、前記一定のON期間は、前記電圧検出手段が前記一
定の電圧の出力電圧を検出したときに前記パルス制御回
路が前記スイッチング素子に出力するスイッチングパル
スのON期間よりも狭いことを特徴とするスイッチング
電源回路。 - 【請求項2】 コイル、ダイオード、容量及びスイッチ
ング素子から成り電源からの電圧を昇圧して出力電圧を
生成する電圧生成回路と、前記出力電圧を検出する電圧
検出手段と、前記電圧検出手段からの出力を入力し、前
記スイッチング素子に前記検出した出力電圧に応じたパ
ルス巾を有するスイッチングパルスを与え、前記スイッ
チングパルスのON期間に前記電源から前記コイルに電
流を流して前記電圧生成回路の出力電圧を制御するパル
ス制御回路とを有するスイッチング電源回路において、 前記出力電圧を検出して前記パルス制御回路を制御する
スタータ回路をさらに設け、前記スタータ回路が一定の
電圧を超える出力電圧を検出したときは、前記パルス制
御回路が一定の周波数のスイッチングパルスを前記スイ
ッチング素子に出力し、前記スタータ回路が前記一定の
電圧以下の出力電圧を検出したときは、前記周波数のス
イッチングパルスより高い周波数のスイッチングパルス
を前記スイッチング素子に出力することを特徴とするス
イッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08058595A JP3504016B2 (ja) | 1995-04-05 | 1995-04-05 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08058595A JP3504016B2 (ja) | 1995-04-05 | 1995-04-05 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08280170A JPH08280170A (ja) | 1996-10-22 |
JP3504016B2 true JP3504016B2 (ja) | 2004-03-08 |
Family
ID=13722432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08058595A Expired - Fee Related JP3504016B2 (ja) | 1995-04-05 | 1995-04-05 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3504016B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000324803A (ja) * | 1999-04-23 | 2000-11-24 | Lg Electronics Inc | スイッチング電源回路 |
CN1965463A (zh) * | 2004-07-14 | 2007-05-16 | 罗姆股份有限公司 | 电源装置 |
JP2007028732A (ja) * | 2005-07-13 | 2007-02-01 | Rohm Co Ltd | スイッチング回路およびスイッチング電源装置 |
JP2007189799A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | パルス電源装置 |
JP2012004253A (ja) * | 2010-06-15 | 2012-01-05 | Panasonic Corp | 双方向スイッチ、2線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法 |
JP5475612B2 (ja) * | 2010-10-14 | 2014-04-16 | 旭化成エレクトロニクス株式会社 | 電源装置 |
US9641073B2 (en) * | 2015-09-04 | 2017-05-02 | Qualcomm Incorporated | Start up method for switching converters using the same reference voltage in the error amplifier and PWM comparator |
-
1995
- 1995-04-05 JP JP08058595A patent/JP3504016B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08280170A (ja) | 1996-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4878147A (en) | Electromagnetic coil drive device | |
JP3696588B2 (ja) | 電源装置 | |
US4970420A (en) | Power field effect transistor drive circuit | |
JP2002233135A (ja) | 周波数変調型負電圧発生装置 | |
KR101045198B1 (ko) | 전력 제어 시스템 개시 방법 및 회로 | |
JP2010022077A (ja) | 電源装置 | |
JP3504016B2 (ja) | スイッチング電源回路 | |
EP0467667B2 (en) | Power supply circuit for electronic equipment | |
US6667662B2 (en) | Oscillator circuit of internal power generator circuit and control method thereof | |
JP2960727B2 (ja) | 基準電圧回路のバイアス電流を低減するための方法及び装置 | |
JPH1050088A (ja) | 半導体装置 | |
JP2001224169A (ja) | スイッチング電源用半導体装置 | |
JPH08331839A (ja) | 電源回路 | |
JP4660921B2 (ja) | 電圧レギュレータ回路 | |
JPH05304729A (ja) | 電源装置 | |
US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
JPH11353038A (ja) | 電源装置の突入電流防止回路 | |
JP3447068B2 (ja) | 半導体集積回路の内部電圧発生装置 | |
JP3284742B2 (ja) | スイッチ付レギュレータ電源の起動制御回路および方法 | |
JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
JPH11275759A (ja) | 電子回路における突入電流抑制回路 | |
JPS6226265B2 (ja) | ||
JPH1098872A (ja) | 電源装置及びこれを用いた電気機器 | |
JPH072010B2 (ja) | 電源回路 | |
JPH07245551A (ja) | パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |