JP2012004253A - 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法 - Google Patents

双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法 Download PDF

Info

Publication number
JP2012004253A
JP2012004253A JP2010136648A JP2010136648A JP2012004253A JP 2012004253 A JP2012004253 A JP 2012004253A JP 2010136648 A JP2010136648 A JP 2010136648A JP 2010136648 A JP2010136648 A JP 2010136648A JP 2012004253 A JP2012004253 A JP 2012004253A
Authority
JP
Japan
Prior art keywords
electrode
potential
voltage
bidirectional switch
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010136648A
Other languages
English (en)
Other versions
JP2012004253A5 (ja
Inventor
Yuto Yamagiwa
優人 山際
Shingo Hashizume
真吾 橋詰
Manabu Yanagihara
学 柳原
Fumitomo Igoshi
文智 井腰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010136648A priority Critical patent/JP2012004253A/ja
Priority to US13/158,934 priority patent/US8526207B2/en
Priority to CN201110159275.6A priority patent/CN102315272B/zh
Publication of JP2012004253A publication Critical patent/JP2012004253A/ja
Publication of JP2012004253A5 publication Critical patent/JP2012004253A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load

Abstract

【課題】部品点数増加を抑制する双方向スイッチを提供する。
【解決手段】双方向スイッチにおいて半導体装置１０１は、第１の電極１０９Ａ、第２の電極１０９Ｂ、第１のゲート電極１１２Ａおよび第２のゲート電極１１２Ｂとを備え、過渡期間において、前記第１の電極１０９Ａの電位が前記第２の電極１０９Ｂの電位よりも高い場合、第１の閾値電圧よりも低い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の閾値電圧よりも高い電圧を前記第２のゲート電極１１２Ｂに印加し、逆の場合、第１の閾値電圧よりも高い電圧を前記第１のゲート電極に印加し、かつ、第２の閾値電圧よりも低い電圧を前記第２のゲート電極に印加する。
【選択図】図１

Description

本発明は、双方向スイッチに関し、特にIII族窒化物半導体及び材料からなる半導体装置からなる双方向スイッチを用いた２線式交流スイッチやスイッチング電源回路において、突入電流に対する保護を実現する双方向スイッチ、２線式交流スイッチ回路、スイッチング電源および双方向スイッチの駆動方法に関する。
近年、電気機器へインバータ技術が適用されるに伴い、電気機器の起動時に発生する突入電流により、他の電気機器への電磁妨害や、電気機器自身への負担が大きくなる可能性がある。また、スイッチング電源などにおいても、起動時には出力電圧を上昇させるために大きな電流が流れ、電源部品への負担が大きくなる。
特許文献１は、これらの突入電流を低減するための方法を開示している。図１８は、特許文献１における双方向スイッチと、電源および負荷とを含む装置の構成を示す図である。図１８に示すように、電源ラインにＭＯＳＦＥＴＱ１、Ｑ２、ダイオードＤ１、Ｄ２、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、コンデンサＣ１、Ｃ２を挿入することで、ＭＯＳＦＥＴＱ１、Ｑ２のゲート電圧を調整することによって電源ラインの抵抗を制御し、突入電流を抑制する方法が提案されている
特許第３９６４９１２号公報 国際公開第２００８／０６２８００号
しかしながら、従来例に示す突入電流低減回路では、電源ラインにＭＯＳＦＥＴ及びそのゲート電極に接続するダイオード、抵抗、コンデンサを追加する必要があり、部品点数増加となる。また、電源ラインにＭＯＳＦＥＴやダイオードが挿入されるため、発生する熱も無視できない。
本発明は、上記の課題に鑑みてなされたものであり、部品点数増加を抑制して突入電流を抑制することができる双方向スイッチ、２線式交流スイッチ回路、スイッチング電源および双方向スイッチの駆動方法を提供することを目的とする。
近年、材料限界を打破して導通損失を低減するために、ＧａＮに代表されるIII族窒化物半導体又は炭化珪素（ＳｉＣ）などのワイドギャップ半導体を用いた半導体装置の導入が検討されている。ワイドギャップ半導体は、絶縁破壊電界がＳｉと比べて約１桁高い。窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）のヘテロ接合界面には、自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても１×１０１３ｃｍ-2以上のシートキャリア濃度と、１０００ｃｍ2Ｖ／ｓｅｃ以上の高移動度の２次元電子ガス（２ＤＥＧ）層が形成される。このため、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（ＡｌＧａＮ／ＧａＮ−ＨＦＥＴ）は、低オン抵抗及び高耐圧を実現するパワースイッチングトランジスタとして期待されている。
特に、ＡｌＧａＮ／ＧａＮのヘテロ接合を利用して２つのゲート電極を有する構造にすることにより、１つの半導体装置で、双方向半導体装置を形成することが可能となる（例えば、特許文献２を参照。）。またこの構造を有した双方向半導体装置は、互いに逆方向に直列に接続した２個のトランジスタと回路的には等価で、よりオン抵抗の低減が可能になり、第１の電極側から第２の電極側へ流れる電流も、第２の電極側から第１の電極側へ流れる電流も共に制御することができる。このため、双方向スイッチとして使用されているトライアック単体、パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）又はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のパワートランジスタを複数個組み合わせた従来の双方向半導体装置よりも小型化、省電力化を図ることができ、双方向半導体装置として注目されている。
ここで、本発明者らは、III族窒化物半導体を用いた双方向半導体装置の制御方法を工夫することにより、部品点数増加を抑制して突入電流を抑制する双方向スイッチ及びそれを用いた２線式交流スイッチやスイッチング電源を完成するに至った。
上記課題を解決するため本発明の一形態における双方向スイッチは、半導体装置と制御部で構成される双方向スイッチであって、前記半導体装置は、基板の上に形成され、チャネル領域を有し且つ窒化物半導体又は炭化珪素からなる半導体により構成された半導体積層体と、前記半導体積層体の上に互いに間隔をおいて形成された第１の電極及び第２の電極と、前記第１の電極と前記第２の電極との間に形成された第１のゲート電極と、前記第１のゲート電極と前記第２の電極との間に形成された第２のゲート電極とを備え、前記制御部は、起動時の過渡状態に対応する過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いとき、前記第１の電極の電位を基準として前記第１のゲート電極の閾値電圧である第１の閾値電圧よりも低い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２のゲート電極の閾値である第２の閾値電圧よりも高い電圧を前記第２のゲート電極に印加し、前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも低いとき、前記第１の電極の電位を基準として前記第１の閾値電圧よりも高い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２の閾値電圧よりも低い電圧を前記第２のゲート電極に印加する。
このような構成を有することにより、半導体装置が起動し、過渡期間（例えば、起動の第１発振周期とその直後の少なくとも１回以上の発振周期）において半導体装置が逆阻止動作をするため、半導体装置の第２の電極から第１の電極へと電流が流れる際、導通状態におけるオン抵抗よりも高いオン抵抗によって動作する。従って、起動時に電源ラインに流れる突入電流が抑制する双方向スイッチの実現が可能となる。さらに、第１、第２ゲート電極に接続するダイオード、抵抗、コンデンサを部品として追加する必要がなく、部品点数増加を抑制することが可能である。
ここで、前記半導体装置は、第１から第３動作モードを有し、前記制御部は、第１から第３動作モードの切り替えを制御し、前記第１動作モードは、低い電位側の前記第１又は第２の電極から、他方の第２又は第１の電極へは電流が流れない逆阻止動作をする動作モードであり、前記第２動作モードは、前記第１の電極と前記第２の電極との間で双方向に電流が流れる導通状態となる動作モードであり、前記第３動作モードは、前記第１の電極と前記第２の電極との間でどちらの方向にも電流が流れない遮断状態とする動作モードであり、前記制御部は、前記過渡期間において前記半導体装置を第１動作モードにするようにしてもよい。
このような構成とすることにより、第１から第３の動作モードを制御部により切り替えることができる。
ここで、前記半導体装置はノーマリオフ型であり、前記制御部は、前記第１動作モードにおいて、前記第１及び第２の電極のうち、高い電位側の前記第１又は第２の電極側の前記第１又は第２のゲート電極に、高い電位側の前記第１又は第２の電極の電位と同電位の電圧を印加するようにしてもよい。
このような構成とすることにより、制御部の構成を簡易にすることが可能となる。
ここで、前記制御部は、前記第１動作モードにおいて、前記第１及び第２の電極のうち、高い電位側の前記第１又は第２の電極側の前記第１又は第２のゲート電極に、高い電位側の前記第１又は第２の電極の電位に対し負の電圧を印加するようにしてもよい。
このような構成とすることにより、逆阻止動作ステップにおいて、オン電圧が負の電圧の印加分大きくなる。つまり、オン抵抗が高い状態となるため、起動時に電源ラインに流れる突入電流が抑制する双方向スイッチの実現が可能となる。
ここで、前記半導体装置は基板電極を有し、前記制御部は、基板電極の電位を制御する基板電位制御部を有する構成としてもよい。
このような構成とすることにより、半導体装置の基板電極の電位を制御することによっても、半導体装置のオン抵抗を変化させることが可能となり、起動時に電源ラインに流れる突入電流を抑制する双方向スイッチの実現が可能となる。
ここで、前記双方向スイッチは、前記第１のゲート電極と前記半導体積層体との間に、前記半導体積層体とＰＮ接合を形成する第１の半導体層を有し、前記第２のゲート電極と前記半導体積層体との間に、前記半導体積層体とＰＮ接合を形成する第２の半導体層を有する構成としてもよい。
このように、第１ゲート電極、第２ゲート電極と半導体積層体との間に、半導体積層体とＰＮ接合を形成する第１、第２の半導体層を有する構成であっても、突入電流を抑制する双方向スイッチの実現が可能となる。
ここで、前記双方向スイッチは、前記第１のゲート電極及び第２のゲート電極の下に絶縁層を有する構成としてもよい。
このように、第１ゲート電極、第２ゲート電極が絶縁ゲート用の電極であっても、突入電流を抑制する双方向スイッチの実現が可能となる。
ここで、前記第１のゲート電極及び第２のゲート電極が、前記半導体積層体とショットキー接合を形成するようにしてもよい。
このように、第１ゲート電極、第２ゲート電極が半導体積層体とショットキー接合を形成していても、突入電流を抑制する双方向スイッチの実現が可能となる。
ここで、前記基板がシリコン基板であってもよい。
ここで、前記基板が炭化珪素基板であってもよい。
ここで、前記基板がサファイア基板であってもよい。
本発明の一形態における２線式交流スイッチは、交流電源と負荷との間に接続されて用いられる２線式交流スイッチであって、前記交流電源及び前記負荷と直列に接続され、かつ、前記交流電源及び前記負荷とともに閉回路を構成する前記双方向スイッチを備える。
このように、２線式交流スイッチの双方向スイッチとして、上記の双方向スイッチを用いることにより、突入電流を抑制し、電磁妨害や負荷への負担を抑制する２線式交流スイッチの実現が可能となる。
ここで、前記２線式交流スイッチは、前記第１の電極と前記第２の電極との間に接続され、前記交流電源を全波整流する全波整流器と、前記全波整流器から出力される全波整流後の電圧を平滑化し、直流電源を供給する電源回路とをさらに有し、前記制御部は、前記電源回路から直流電源の供給を受けるとともに前記第１ゲート電極及び前記第２ゲート電極に制御信号を出力するゲート駆動回路と、前記ゲート駆動回路に制御信号を入力する制御回路を有する構成としてもよい。
このように、２線式交流スイッチを構成する制御部の電源は、全波整流器と電源回路から供給することが可能である。
本発明の一形態におけるスイッチング電源回路は、電圧源に接続される入力端子と、直流電圧を出力する出力端子と、前記入力端子と前記出力端子の間に挿入されたエネルギーを蓄積するインダクタもしくはトランスと、前記入力端子と前記出力端子の間に挿入され、前記インダクタもしくはトランスの出力側に接続された整流ダイオードと、前記インダクタもしくはトランスに蓄積するエネルギーを制御するスイッチとを含み、前記スイッチは、請求項１から１１のいずれか１項に記載の双方向スイッチであり、前記第２の電極が前記インダクタもしくはトランスの出力側に接続され、前記第２の電極の電位が前記第１の電極の電位よりも高い電位に固定される。
このように、上記のの双方向スイッチの第１の電極と第２の電極の電位関係を固定することで、突入電流を抑制するスイッチング電源を構成することが可能となる。
また、本発明の一形態における双方向スイッチの駆動方法は、前記双方向スイッチにおいて、起動時の過渡状態に対応する過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いか低いかを判定するステップと、前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いと判定されたとき、前記第１の電極の電位を基準として前記第１のゲート電極の閾値よりも低い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２のゲート電極の閾値よりも高い電圧を前記第２のゲート電極に印加するステップと、前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも低いと判定されたとき、前記第１の電極の電位を基準として前記第１の閾値よりも高い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２の閾値よりも低い電圧を前記第２のゲート電極に印加するステップとを有する。
本発明に係る双方向スイッチ、双方向スイッチを用いた２線式交流スイッチ、及びスイッチング電源回路は、部品点数増加を抑制して起動時における突入電流を抑制することができるため、他の電気機器への電磁妨害や電気機器自身への負担を軽減することができる。
第１の実施形態に係る双方向スイッチの構成例を示すブロック図である。 第１の実施形態に係る、III族化合物半導体を用いた半導体装置の断面図である。 第１の実施形態に係る遮断状態における半導体装置の動作説明図である。 右 第１の実施形態に係る遮断状態における半導体装置の電流−電圧特性を示す図である。 第１の実施形態に係る導通状態における半導体装置の動作説明図である。 第１の実施形態に係る導通状態における半導体装置の電流−電圧特性を示す図である。 第１の実施形態に係る逆阻止動作状態における半導体装置の動作説明図である。 第１の実施形態に係る逆阻止動作状態における半導体装置の電流−電圧特性を示す図である。 第１の実施形態に係る逆阻止動作状態における半導体装置の動作説明図である。 第１の実施形態に係る逆阻止動作状態における半導体装置の電流−電圧特性を示す図である。 第１の実施形態に係る双方向スイッチを用いた交流閉回路である。 第１の実施形態に係る、起動時に導通状態である場合の交流閉回路の動作波形を示す図である。 第１の実施形態に係る、起動時に逆阻止状態である場合の交流閉回路の動作波形を示す図である。 第１の実施形態に係る、第２のゲート電極に０Ｖが印加された場合の半導体装置の逆阻止動作の説明図である。 第１の実施形態に係る、第２のゲート電極に０Ｖが印加された場合の半導体装置の逆阻止動作時の電流−電圧特性を示す図である。 第１の実施形態に係る、第２のゲート電極に負の電圧が印加された場合の半導体装置の逆阻止動作の説明図である。 第１の実施形態に係る、第２のゲート電極に負の電圧が印加された場合の半導体装置の逆阻止動作時の電流−電圧特性を示す図である。 第１の実施形態の変型例に係る双方向スイッチの構成を示すブロック図である。 第１の実施形態の変型例に係る半導体装置の断面図である。 第１の実施形態の変型例に係る、基板電圧を変化させたときの半導体装置の電流−電圧特性である。 第２の実施形態に係る２線式交流スイッチの構成例を示すブロック図である。 第２の実施形態に係る２線式交流スイッチの変形例を示すブロック図である。 第３の実施形態に係るスイッチング電源回路の構成例を示すブロック図である。 第３の実施形態に係るスイッチング電源回路の変形例を示すブロック図である。 従来技術における双方向スイッチ、電源および負荷を含む装置の構成を示す図である。
（第１の実施形態）
第１の実施形態について、図面を参照しながら説明する。
図１は、第１の実施形態に係る双方向スイッチの構成例を示すブロック図である。図２は、第１の実施形態に係る、III族化合物半導体を用いた半導体装置の断面図である。図１の半導体装置は、半導体装置１０１と制御部１０２とを備える。
図１に示すように、第１の実施形態に係る双方向スイッチ１０は、半導体装置１０１と制御部１０２とを備える。
半導体装置１０１は、基Ｓｉ基板１０５の上に形成され、チャネル領域を有し且つ窒化物半導体又は炭化珪素からなる半導体（１０６〜１０８に）より構成された半導体積層体と、半導体積層体の上に互いに間隔をおいて形成された第１の電極１０９Ａ及び第２の電極１０９Ｂと、第１の電極１０９Ａと第２の電極１０９Ｂとの間に形成された第１のゲート電極１１２Ａと、第１のゲート電極１１２Ａと第２の電極１０９Ｂとの間に形成された第２のゲート電極１１２Ｂと、第１のゲート電極１１２Ａに電気的に接続された第１の制御端子１０４Ａと、第２のゲート電極１１２Ｂに電気的に接続された第２の制御端子１０４Ｂとを備える。
制御部１０２は、半導体装置１０１の第１の制御端子１０４Ａを介して第１のゲート電極１１２Ａに印加すべき電圧ＶＧ１と、第２の制御端子１０４Ｂを介して第２のゲート電極１１２Ｂに印加すべき電圧ＶＧ２とを制御する。すなわち、制御部１０２は、起動時の過渡状態に対応する過渡期間において、第１の電極１０９Ａの電位が第２の電極１０９Ｂの電位よりも高いとき、第１の電極１０９Ａの電位を基準として第１のゲート電極１１２Ａの閾値電圧である第１の閾値電圧よりも低い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の電極１０９Ｂの電位を基準として第２のゲート電極の閾値である第２の閾値電圧よりも高い電圧を第２のゲート電極１１２Ｂに印加し、過渡期間において、第１の電極１０９Ａの電位が第２の電極１０９Ｂの電位よりも低いとき、第１の電極１０９Ａの電位を基準として第１の閾値電圧よりも高い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の電極１０９Ｂの電位を基準として第２の閾値電圧よりも低い電圧を第２のゲート電極１１２Ｂに印加する。
半導体装置１０１の構造について、図２を参照しながら説明する。
半導体装置１０１は、導電性のシリコン（Ｓｉ）基板１０５の上に形成された厚さが約１μｍのバッファ層１０６とバッファ層１０６の上に形成された半導体積層体（第１の半導体層１０７と第２の半導体層１０８）とを有している。
バッファ層１０６は、交互に積層された厚さが１０ｎｍ程度の窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍ程度の窒化ガリウム（ＧａＮ）とからなる。半導体積層体は、基板側から順次積層された第１の半導体層１０７と第１の半導体層１０７と比べてバンドギャップが大きい第２の半導体層１０８とを有している。本実施形態においては、第１の半導体層１０７は、厚さが２μｍ程度のアンドープの窒化ガリウム（ＧａＮ）層であり、第２の半導体層１０８は、厚さが２０ｎｍ程度のｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）層である。
ＧａＮからなる第１の半導体層１０７とＡｌＧａＮからなる第２の半導体層１０８のヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０13ｃｍ-2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。
半導体積層体の上、つまり第１の半導体層１０７と第２の半導体層１０８の上には、互いに間隔をおいて第１の電極１０９Ａと第２の電極１０９Ｂとが形成されている。第１の電極１０９Ａ及び第２の電極１０９Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接触している。図２においては、コンタクト抵抗を低減するために、第２の半導体層１０８の一部を除去すると共に第１の半導体層１０７を４０ｎｍ程度掘り下げて、第１の電極１０９Ａ及び第２の電極１０９Ｂが第１の半導体層１０７と第２の半導体層１０８との界面に接するように形成した例を示している。なお、第１の電極１０９Ａ及び第２の電極１０９Ｂは、第２の半導体層１０８の上に形成してもよい。
第１の電極１０９Ａの上に、ＡｕとＴｉからなる第１の電極配線１１０Ａが形成されており、第１の電極１０９Ａと電気的に接続されている。第２の電極１０９Ｂの上にＡｕとＴｉからなる第２の電極配線１１０Ｂが形成されており、第２の電極１０９Ｂと電気的に接続されている。
第２の半導体層１０８の上における第１の電極１０９Ａと第２の電極１０９Ｂとの間の領域には、双方向に電流を流す半導体装置１０１のダブルゲートを構成する第１のｐ型半導体層１１１Ａ及び第２のｐ型半導体層１１１Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１１１Ａの上には第１のゲート電極１１２Ａが形成され、第２のｐ型半導体層１１１Ｂの上には第２のゲート電極１１２Ｂが形成されている。第１のゲート電極１１２Ａ及び第２のゲート電極１１２Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）との積層体からなり、第１のｐ型半導体層１１１Ａ及び第２のｐ型半導体層１１１Ｂとオーミック接触している。
第１の電極配線１１０Ａ、第１の電極１０９Ａ、第２の半導体層１０８、第１のｐ型半導体層１１１Ａ、第１のゲート電極１１２Ａ、第２のｐ型半導体層１１１Ｂ、第２のゲート電極１１２Ｂ、第２のオーミック電極１０９Ｂ及び第２の電極配線１１０Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１１３が形成されている。
基板１０５の裏面には、ニッケル（Ｎｉ）とクロム（Ｃｒ）と銀（Ａｇ）とが積層された厚さ８００ｎｍ程度の裏面電極（基板電極ともいう）１１４が形成されており、裏面電極１１４はＳｉ基板１０５とオーミック接合している。
第１のｐ型半導体層１１１Ａ及び第２のｐ型半導体層１１１Ｂは、それぞれ厚さが３００ｎｍ程度で、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１１１Ａ及び第２のｐ型半導体層１１１Ｂと、第２の半導体層１０８とによりｐｎ接合がそれぞれ形成される。これにより、第１の電極１０９Ａと第１のゲート電極１１２Ａ間との電圧が例えば０Ｖ以下の場合には、第１のｐ型半導体層１１１Ａからチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができる。同様に、第２の電極１０９Ｂと第２のゲート電極１１２Ｂ間との電圧が例えば０Ｖ以下の場合には、第２のｐ型半導体層１１１Ｂからチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができる。従って、いわゆるノーマリオフ動作をするダブルゲートのスイッチ素子が実現できる。また、第１のｐ型半導体層１１１Ａと第２のｐ型半導体層１１１Ｂとの間の距離は、第１の電極１０９Ａ及び第２の電極１０９Ｂに印加される最大電圧に耐えられるように設計する。
第１のゲート電極１１２Ａの電圧が、第１の電極１０９Ａの電圧よりも約１.５Ｖ高ければ、第１のｐ型半導体層１１１Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様に、第２のゲート電極１１２Ｂの電圧が、第２の電極１０９Ｂよりも約１.５Ｖ高ければ、第２のｐ型半導体層１１１Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。このように、第１のゲート電極１１２Ａの下側において、チャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１１２Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１１２Ｂの下側において、チャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１１２Ｂの閾値電圧を第２の閾値電圧とする。
なお、第１の電極１０９Ａと第１のスイッチ端子１０３Ａは電気的に接続されている。同様に、第２の電極１０９Ｂと第２のスイッチ端子１０３Ｂ、第１のゲート電極１１２Ａと第１の制御端子１０４Ａ、第２のゲート電極１１２Ｂと第２の制御端子１０４Ｂもそれぞれ電気的に接続されている。
ここで、第１の実施形態に係る半導体装置１０１の動作について説明する。
説明のため、第１のスイッチ端子１０３Ａの電位を０Ｖとし、第２のスイッチ端子１０３Ｂと第１のスイッチ端子１０３Ａとの間の電圧をＶＳ２Ｓ１、第１の制御端子１０４Ａと第１のスイッチ端子１０３Ａとの間の電圧をＶＧ１、第２の制御端子１０４Ｂと第２のスイッチ端子１０３Ｂとの間の電圧をＶＧ２、第２のスイッチ端子１０３Ｂから第１のスイッチ端子へ流れる電流をＩＳ２Ｓ１とする。ＶＳ２Ｓ１は通常のＦＥＴのドレイン電圧ＶＤＳに相当し、ＩＳ２Ｓ１はドレイン電流ＩＤＳに相当する。
図３Ａは、第１の実施形態に係る遮断状態における半導体装置の動作説明図である。図３Ａに示すように、ＶＧ１及びＶＧ２が、それぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。このとき、図２における第１のゲート電極１１２Ａの下部からチャネル領域に空乏層が広がり、同様に第２のゲート電極１１２Ｂの下部からチャネル領域にも空乏層が広がるため、ＶＳ２Ｓ１が正の高電圧の場合においては、第２のスイッチ端子１０３Ｂから第１のスイッチ端子１０３Ａへ流れる電流が遮断され、ＶＳ２Ｓ１が負の高電位の場合においても、第１のスイッチ端子１０３Ａから第２のスイッチ端子１０３Ｂへ流れる電流が遮断される。図３Ｂは、遮断状態における半導体装置の電流−電圧（ＩＳ２Ｓ１−ＶＳ２Ｓ１）特性を示す図である。つまり、図３ＢのＩＳ２Ｓ１−ＶＳ２Ｓ１特性に見られるように、双方向の電流を遮断する遮断状態が実現できる。
一方、図４Ａは、導通状態における半導体装置の動作説明図である。図４Ｂは、導通状態における半導体装置の電流−電圧特性を示す図である。図４Ａに示すように、ＶＧ１及びＶＧ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い値、例えば４Ｖとする。このとき、図２における第１のゲート電極１１２Ａの下部からチャネル領域への空乏層が広がらない。同様に、第２のゲート電極１１２Ｂの下部からチャネル領域への空乏層も広がらないため、チャネル領域は第１のゲート電極１１２Ａの下部においても第２のゲート電極１１２Ｂの下部においてもピンチオフされない。その結果、図４ＢのＩＳ２Ｓ１−ＶＳ２Ｓ１特性に見られるように、第１のスイッチ端子１０３Ａから第２のスイッチ端子１０３Ｂとの間に、双方向に電流が流れる導通状態を実現できる。
次に、図５Ａは、逆阻止動作状態における半導体装置の動作説明図である。図５Ｂは、逆阻止動作状態における半導体装置の電流−電圧特性を示す図である。図５Ａに示すように、ＶＧ１を第１の閾値電圧よりも高い電圧、例えば４Ｖとし、ＶＧ２を第２の閾値電圧以下、例えば０Ｖとした場合の動作について説明する。ＶＳ２Ｓ１が負、つまり、第２のスイッチ端子１０３Ｂの電圧が第１のスイッチ端子１０３Ａの電圧よりも低い場合、第２のゲート電極１１２Ｂの下部からチャネル領域へと空乏層が広がるため、第２のスイッチ端子１０３Ｂから第１のスイッチ端子１０３Ａへ流れる電流は遮断される。一方、ＶＳ２Ｓ１が正、つまり、第２のスイッチ端子１０３Ｂの電圧が第１のスイッチ端子１０３Ａの電圧よりも高くなる場合、第２のゲート電極１０４Ｂの電位は第２の電極１０３Ｂの電位と同電位であるため、ＶＳ２Ｓ１が第２の閾値電圧、例えば１．５Ｖよりも大きくなると、第２のゲート電極１１２Ｂの下部のチャネル領域へは空乏層が広がらなくなり、第２の電極１０３Ｂからチャネル領域を介して第１の電極１０９Ａへと電流が流れる。従って、図５ＢのＩＳ２Ｓ１−ＶＳ２Ｓ１特性は、導通状態における図５ＡのＩＳ２Ｓ１−ＶＳ２Ｓ１特性と比較して、ＶＳ２Ｓ１が第２の閾値電圧分だけ正にシフトする、逆阻止動作特性となる。つまり、ＶＳ２Ｓ１＞１．５Ｖとなると、ＩＳ２Ｓ１が流れ始める。
また、図６Ａは、逆阻止動作状態における半導体装置の動作説明図である。図６Ｂは、逆阻止動作状態における半導体装置の電流−電圧特性を示す図である。図６Ａ、図６Ｂに示すように、ＶＧ２を第２の閾値電圧よりも高い電圧、例えば４Ｖとし、ＶＧ１を第１の閾値電圧以下、例えば０Ｖとした場合には、図５Ｂに示す電流−電圧特性とは逆の特性となり、ＶＳ２Ｓ１が正の場合にはＩＳ２Ｓ１が遮断され、ＶＳ２Ｓ１が負の場合には、ＶＳ２Ｓ１の絶対値が第１の閾値電圧よりも大きくなると、ＩＳ２Ｉ１が流れる。従って、ＩＳ２Ｓ１−ＶＳ２Ｓ１特性は、導通状態におけるＩＳ２Ｓ１−ＶＳ２Ｓ１特性と比較して、ＶＳ２Ｓ１が第１の閾値分だけ負にシフトする、逆阻止動作特性となる。つまり、第１の閾値電圧が１．５Ｖの場合、ＶＳ２Ｓ１＜１．５Ｖになると、ＩＳ２Ｓ１が流れ始める。
上記のように、半導体装置１０１は、逆阻止状態（第１の動作モードと呼ぶ）と、導通状態（第２動作モードと呼ぶ）と、遮断状態（第３動作モードと呼ぶ）とを有する。
ここで、第１動作モードは、低い電位側の第１の電極１０９Ａ又は第２の電極１０９Ｂから、他方の第２の電極１０９Ｂ又は第１の電極１０９Ａへは電流が流れない逆阻止動作をする動作モードである。
第２動作モードは、第１の電極１０９Ａと第２の電極１０９Ｂとの間に双方向に電流が流れる導通状態となる動作モードである。
第３動作モードは、第１の電極１０９Ａと第２の電極１０９Ｂとの間でどちらの方向にも電流が流れない遮断状態とする動作モードである。
制御部１０２は、第１動作モード、第２動作モードおよび第３動作モードの切り替えを制御する。特に、制御部１０２は、過渡期間において半導体装置１０１を第１動作モードにするように制御する。
ここで、図１に示すように双方向に電流を流すことができる半導体装置１０１と、第１〜第３動作モードを切り替える制御部１０２を備える双方向スイッチ１０の動作について説明する。理解のため、図７のように、交流電源１１、負荷１２、双方向スイッチ１０の交流閉回路を想定し、双方向スイッチの起動時の動作を考える。
図８Ａは、起動時に半導体装置１０１が導通状態である場合の交流閉回路の動作波形を示す図である。図８Ｂは、起動時に半導体装置１０１が逆阻止状態である場合の交流閉回路の動作波形を示す図である。本実施形態において制御部１０２は図８Ａのように動作モードを切り替える制御をしないが、図８Ｂと対比するために記載している。図８Ａ、図８Ｂは、図７に示す交流閉回路の起動前、起動時、定常動作時の交流電圧ＶＡＣ、第１の電極に対する第２の電極電圧ＶＳ２Ｓ１、第２の電極から第１の電極に流れる電流ＩＳ２Ｓ１、第１のゲート電圧ＶＧ１、第２のゲート電圧ＶＧ２の波形を現したものである。図８Ａでは起動時に導通状態で起動、図８Ｂでは起動時の過渡期間として例えば４発振期間（４周期）に亘って逆阻止動作状態で起動した場合の波形を示している。
ここで、ＶＳ２Ｓ１が正の場合、図４Ａ、図４Ｂに示した導通状態と図５Ａ、５Ｂに示した逆阻止動作状態を比較すると、逆阻止動作状態のほうが、ＩＳ２Ｓ１に対するＶＳ２Ｓ１が高くなり、オン抵抗が高い状態となる。従って、半導体装置１０１の第２のスイッチ端子１０３Ｂから第１のスイッチ端子１０３Ａに流れる電流、負荷に流れる電流の大きさは、逆阻止動作状態のほうが小さくなる。つまり、図８Ｂに示すように、起動時に逆阻止動作状態で起動した場合には、図８Ａのように導通状態で起動する場合と比較して、突入電流を抑制することが可能となる。
なお、第１の実施形態に係る双方向スイッチでは、ＶＳ２Ｓ１が正のときの逆阻止動作状態において、ＶＧ２＝０Ｖとしたが、ＶＧ２＜０Ｖとしてもかまわない。図９Ａは、第２のゲート電極に０Ｖが印加された場合の半導体装置の逆阻止動作の説明図である。図９Ｂは、図９Ａの逆阻止動作時の電流−電圧特性を示す図である。図１０Ａは、第２のゲート電極に負の電圧が印加された場合の半導体装置の逆阻止動作の説明図である。図１０Ｂは、図１０Ａの逆阻止動作時の電流−電圧特性を示す図である。
図９Ｂ、図１０Ｂは、ＶＧ２＝０ＶのときとＶＧ２＜０Ｖ（例えば−１．５Ｖ）のときの、ＩＳ２Ｓ１−ＶＳ２Ｓ１特性をそれぞれ示している。図１０Ａに示すように、ＶＧ２＜０Ｖの状態でＶＳ２Ｓ１に正の電圧を印加すると、第２のゲート電極１１２Ｂの下部の空乏層を広がらないようにするには、第２の制御端子１０４Ｂに印加する電圧は（第２の閾値電圧）＋（ＶＧ２の絶対値）だけ印加する必要がある。従って、図１０ＢのＩＳ２Ｓ１−ＶＳ２Ｓ１特性は、図９Ｂ（逆阻止動作状態）のＩＳ２Ｓ１−ＶＳ２Ｓ１特性と比較して、（ＶＧ２の絶対値）分シフトした特性となり、図４Ｂ（導通状態）のＩＳ２Ｓ１−ＶＳ２Ｓ１特性と比較して、ＶＳ２Ｓ１が（第２の閾値電圧）＋（ＶＧ２の絶対値）分シフトした特性となる。従って、オン抵抗がさらに上昇するため、突入電流をさらに抑制することが可能になる。また、ＶＳ２Ｓ１が負の場合の逆阻止動作状態においても、ＶＧ１＜０Ｖとしてかまわない。 また、本実施の形態における双方向スイッチの駆動方法は、（ｉ）起動時の過渡状態に対応する過渡期間において、第１の電極１０９Ａの電位が第２の電極１０９Ｂの電位よりも高いか低いかを判定するステップと、（ｉｉ）過渡期間において、第１の電極１０９Ａの電位が第２の電極１０９Ｂの電位よりも高いと判定されたとき、第１の電極１０９Ａの電位を基準として第１のゲート電極１１２Ａの閾値よりも低い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の電極１０９Ｂの電位を基準として第２のゲート電極１１２Ｂの閾値よりも高い電圧を第２のゲート電極１１２Ｂに印加するステップと、（ｉｉｉ）過渡期間において、第１の電極１０９Ａの電位が第２の電極１０９Ｂの電位よりも低いと判定されたとき、第１の電極１０９Ａの電位を基準として第１の閾値よりも高い電圧を第１のゲート電極１１２Ａに印加し、かつ、第２の電極１０９Ｂの電位を基準として第２の閾値よりも低い電圧を第２のゲート電極１１２Ｂに印加するステップとを有する。
（変型例）
第１の実施形態の変型例について、図面を参照しながら説明する。図１１は、本実施形態の変形例における双方向スイッチ１０の構成を示すブロック図である。図１２は、本実施形態の変形例における半導体装置１０１の断面図を示している。第１の実施形態と同一の構成要素については、同一の符号を付し、その説明を省略する。
図１２に示すように、第１の実施形態の変型例に係る半導体装置１０１は、裏面電極１１４に基板端子１１５が接続されている。また図１１に示すように、制御部１０２は、半導体装置１０１の第１の制御端子１０４Ａと第２の制御端子１０４Ｂを制御する動作モード制御部１０２ａに加え、半導体装置１０１の基板端子１１５の電位を制御する基板電位制御部１０２ｂを有している。
ここで、基板電位制御部１０２ｂが基板電圧を制御したときの半導体装置１０１の動作について説明する。
図１３は、基板電圧を変化させたときの導通状態におけるＩＳ２Ｓ１−ＶＳ２Ｓ１特性の一例を示している。基板電圧として、基板端子１１５に第１のスイッチ端子１０３Ａに対して負の電圧（例えば−１００Ｖ）を印加した場合、基板電圧が０Ｖのときと比較して、オン抵抗が高くなる。従って、突入電流を抑制する双方向スイッチの実現が可能となる。
（第２の実施形態）
第２の実施形態に係る２線式交流スイッチについて、図面を参照しながら説明する。
図１４は、第２の実施形態に係る２線式交流スイッチの構成例を示すブロック図である。この２線式交流スイッチは、商用交流電源２１と、照明器具などの負荷２２と、商用交流電源２１と照明器具などの負荷２２との間に接続されて用いられる交流スイッチであり双方向に電流を流すことができる半導体装置２０１と制御部２０２から構成される双方向スイッチ２０と、全波整流器２３と、電源回路２４とを備える。
双方向スイッチ２０は、半導体装置２０１と制御部２０２から構成されている。
ここで、半導体装置２０１は、第１の実施形態に係る半導体装置１０１と同様であり、第１のスイッチ端子１０３Ａと第２のスイッチ端子１０３Ｂ、第１の制御端子１０４Ａと第２の制御端子１０４Ｂを有する。
制御部２０２は、第１のゲート駆動回路２０３Ａと第２のゲート駆動回路２０３Ｂ、第１のゲート駆動回路２０３Ａと第２のゲート駆動回路２０３Ｂに制御信号を与える制御回路２０４を有する。
商用交流電源２１と、負荷２２と、双方向スイッチ２０内の半導体装置２０１とは、閉回路を構成するように、直列に接続されている。
全波整流器２３は、半導体装置２０１の第１のスイッチ端子１０３Ａと第２のスイッチ端子１０３Ｂとの間に接続され、商用交流電源２１から供給される交流電源を全波整流するブリッジダイオードなどである。
電源回路２４は、全波整流器２３から出力される全波整流後の電圧を平滑化し、直流電源を供給する回路である。第１のゲート駆動回路２０３Ａ、第２のゲート駆動回路２０３Ｂ及び制御回路２０４に必要な電源は、電源回路２４から供給されている。
制御部２０２は、第１のゲート駆動回路２０３Ａ、第２のゲート駆動回路２０３Ｂと制御回路２０４から構成されており、第１のゲート駆動回路２０３Ａは、ＯＵＴ１端子を介して第１の制御端子１０４Ａに、第１の閾値電圧よりも高い電圧を出力する、もしくは第１の閾値電圧よりも低い電圧を出力する。第２のゲート駆動回路２０３Ｂは、ＯＵＴ２端子を介して第２の制御端子１０４Ｂに、第２の閾値電圧よりも高い電圧を出力する、もしくは第２の閾値電圧よりも低い電圧を出力する。ＯＵＴ１及びＯＵＴ２の出力電圧もしくは出力電流の状態は、制御回路２０４から与えられるＳＩＮ１及びＳＩＮ２の信号によって決められる。
より詳しくは、外部設定部２０５より、商用交流電源２１から負荷２２に電力を供給するか否かを示す信号が制御回路２０４に伝達される。その伝達された信号に基づいて、制御回路２０４は、半導体装置２０１が遮断状態、導通状態、逆阻止動作のいずれかの動作をさせるように、第１のゲート駆動回路２０３Ａの入力端子ＳＩＮ１及び第２のゲート駆動回路２０３Ｂの入力端子ＳＩＮ２に、制御信号を出力する。
つまり、制御回路２０４は、半導体装置２０１を遮断状態にさせるときには、第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも低い電圧を出力し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも低い電圧を出力するように、第１及び第２のゲート駆動回路のＳＩＮ１及びＳＩＮ２端子に制御信号を出力する。
また、制御回路２０４は、半導体装置２０１を導通状態にさせるときには、第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも高い電圧を出力し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも高い電圧を出力するように、第１及び第２のゲート駆動回路のＳＩＮ１及びＳＩＮ２端子に制御信号を出力する。
さらに、制御回路２０４は、半導体装置２０１を逆阻止動作させるときには、第２のスイッチ端子１０３Ｂの電位が第１のスイッチ端子１０３Ａの電位よりも高い場合には、第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも高い電圧を出力し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも低い電圧を出力するように、第１及び第２のゲート駆動回路のＳＩＮ１及びＳＩＮ２端子に制御信号を出力する。また、第２のスイッチ端子１０３Ｂの電位が第１のスイッチ端子１０３Ａの電位よりも低い場合には、第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも低い電圧を出力し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも高い電圧を出力するように、第１及び第２のゲート駆動回路のＳＩＮ１及びＳＩＮ２端子に制御信号を出力する。
上記の２線式交流スイッチの起動時において、半導体装置２０１が少なくとも１回以上の発振期間に亘って逆阻止動作をするとき、半導体装置２０１のオン抵抗が高い状態で動作する。つまり、２線式交流スイッチの起動時における突入電流を抑制することが可能となる。
ここで、第２の実施形態に係る２線式双方向スイッチについて、半導体装置２０１がノーマリオフ型である場合、第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも低い電圧を出力するときに、第１のスイッチ端子１０３Ａと同電位の電圧を印加し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも低い電圧を出力するときに、第２のスイッチ端子１０３Ｂと同電位の電圧を出力する構成であってもかまわない。
第１のゲート駆動回路２０３Ａが第１の閾値電圧よりも低い電圧を出力するときに、第１のスイッチ端子１０３Ａの電位に対して負の電圧を印加し、第２のゲート駆動回路２０３Ｂが第２の閾値電圧よりも低い電圧を出力するときに、第２のスイッチ端子１０３Ｂの電位に対して負の電位の電圧を出力する構成であってもかまわない。
（変型例）
第２の実施形態の変型例に係る２線式交流スイッチについて、図面を参照しながら説明する。図１５は、第２の実施形態の変型例に係る２線式交流スイッチのブロック図である。第２の実施形態の変型例に係る２線式交流スイッチにおいては、半導体装置２０１の裏面電極１１４に基板端子１１５が接続されている。また、制御部２０２は、基板端子１１５の電位を制御する基板電位制御部２０６を有している。
第１の実施形態の変型例に係る半導体装置のＩＳ２Ｓ１−ＶＳ２Ｓ１特性と同様、基板電圧として負の電圧を印加する場合、半導体装置２０１のオン抵抗が大きい状態で動作する。つまり、２線式交流スイッチの起動時に、突入電流を抑制することができる。
（第３の実施形態）
第３の実施形態に係るスイッチング電源回路について、図面を参照しながら説明する。図１６は、第３の実施形態に係るスイッチング電源回路の構成例を示す回路図である。入力電源３３と負荷３４の間に、エネルギー蓄積のためのインダクタ３１と整流ダイオード３２が直列に接続されている。インダクタ３１と整流ダイオード３２の間に、半導体装置３０１と制御部３０２から構成される双方向スイッチ３０が接続されている。インダクタ３１と整流ダイオード３２の間に半導体装置３０１の第１のスイッチ端子１０３Ａが接続されており、第２のスイッチ端子１０３ＢはＧＮＤ電位に接続されている。
ここで、半導体装置３０１は、第１の実施形態に係る半導体装置１０１と同様であり、第１のスイッチ端子１０３Ａと第２のスイッチ端子１０３Ｂ、第１の制御端子１０４Ａと第２の制御端子１０４Ｂを有する。
制御部３０２は、第１のゲート駆動回路３０３Ａと第２のゲート駆動回路３０３Ｂ、第１のゲート駆動回路３０３Ａと第２のゲート駆動回路３０３Ｂに制御信号を与える制御回路３０４を備える。
電源回路３６は、入力電源３３から電力の供給を受け、直流電圧を供給する回路である。第１のゲート駆動回路、第２のゲート駆動回路及び制御回路に必要な電源は、電源回路３６から供給されている。
制御部３０２は、第１のゲート駆動回路３０３Ａ、第２のゲート駆動回路３０３Ｂ、制御回路３０４から構成されており、第１のゲート駆動回路３０３Ａは、ＯＵＴ１端子を介して第１の制御端子１０４Ａに、第１の閾値電圧よりも高い電圧を出力する、もしくは第１の閾値電圧よりも低い電圧を出力する。第２のゲート駆動回路３０３Ｂは、ＯＵＴ２端子を介して第２の制御端子１０４Ｂに、第２の閾値電圧よりも高い電圧を出力する、もしくは第２の閾値電圧よりも低い電圧を出力する。ＯＵＴ１及びＯＵＴ２の出力電圧もしくは出力電流の状態は、制御回路３０４から与えられるＳＩＮ１及びＳＩＮ２の信号によって決められる。
より詳しくは、外部設定部３０５より、負荷３４に電力を供給するか否かを示す信号が制御回路３０４に伝達される。その伝達された信号に基づいて、制御回路３０４は、半導体装置３０１が遮断状態、導通状態、逆阻止動作のいずれかの動作をさせるように、第１のゲート駆動回路３０３Ａの入力端子ＳＩＮ１及び第２のゲート駆動回路３０３Ｂの入力端子ＳＩＮ２に、制御信号を出力する。
上記のスイッチング電源回路の起動時において、半導体装置３０１が少なくとも１回以上の発振期間に亘って逆阻止動作をするとき、半導体装置３０１のオン抵抗が高い状態で動作するため、起動時における突入電流を抑制することが可能となる。これにより、エネルギー蓄積用インダクタ３１や、整流ダイオード３２などへの負担を軽減することができる。
ここで、第３の実施形態では、スイッチング電源回路として、昇圧チョッパー回路を例にして示したが、電源装置としてエネルギー蓄積用インダクタと整流ダイオードを備え、双方向に電流を流すことができる半導体装置がスイッチング動作を行うことでエネルギーを変換するスイッチング電源回路であれば、上記実施形態と同様に、突入電流を抑制するスイッチング電源回路を実現することが可能である。
ここで、第３の実施形態に係るスイッチング電源回路について、半導体装置２０１がノーマリオフ型である場合、第１のゲート駆動回路３０３Ａが第１の閾値電圧よりも低い電圧を出力するときに、第１のスイッチ端子１０３Ａと同電位の電圧を印加し、第２のゲート駆動回路３０３Ｂが第２の閾値電圧よりも低い電圧を出力するときに、第２のスイッチ端子１０３Ｂと同電位の電圧を出力する構成であってもかまわない。
第１のゲート駆動回路３０３Ａが第１の閾値電圧よりも低い電圧を出力するときに、第１のスイッチ端子１０３Ａの電位に対して負の電圧を印加し、第２のゲート駆動回路３０３Ｂが第２の閾値電圧よりも低い電圧を出力するときに、第２のスイッチ端子１０３Ｂの電位に対して負の電位の電圧を出力する構成であってもかまわない。
（変型例）
第３の実施形態の変型例に係るスイッチング電源回路について、図面を参照しながら説明する。図１７は、第３の実施形態の変型例に係るスイッチング電源回路のブロック図である。第３の実施形態の変型例に係るスイッチング電源回路では、半導体装置３０１の裏面電極１１４に、基板端子１１５が接続されている。また、制御部３０２は、基板端子１１５の電位を制御する基板電位制御部３０６を有している。
第１の実施形態の変型例に係る半導体装置のＩＳ２Ｓ１−ＶＳ２Ｓ１特性と同様、基板電圧として負の電圧を印加する場合、半導体装置３０１のオン抵抗が大きい状態で動作する。つまり、スイッチング電源回路の起動時に、突入電流を抑制することができる。
また、本発明のすべての実施形態に係る双方向スイッチの半導体装置では、第１及び第２のゲート電極と第２の半導体層の間に第１及び第２のｐ型半導体層がある例を示したが、半導体装置のゲートはこのような構造に限定されない。つまり、半導体装置のゲート構造として、ゲート電極下のｐ型半導体層に代えて絶縁層を設けることで絶縁型のゲートとしたり、ゲート電極下のｐ型半導体層を設けることなくゲート電極と半導体積層体とがショットキー接合するような接合型のゲートとしても良い。
また、本発明のすべての実施形態にかかる双方向スイッチの半導体装置の基板としてＳｉ基板である例を示したが、本発明はＳｉ基板に限定されるものではない。窒化物半導体が形成される基板であればよく、Ｓｉ基板に代えて炭化珪素（ＳｉＣ）基板又はサファイア基板又は他の基板としてもよい。
本発明に係る双方向スイッチ及び、双方向スイッチを用いた２線式交流スイッチ及びスイッチング電源回路は、部品点数増加を抑制して起動時の突入電流の抑制ができる。従って、電気機器への電磁妨害や電気機器自身への負担を軽減することが可能な双方向スイッチ、２線式交流スイッチ及びスイッチング電源回路として有用である。
１０ 双方向スイッチ
１１ 交流電源
１２ 負荷
２０ 双方向スイッチ
２１ 商用交流電源
２２ 負荷
２３ 全波整流器
２４ 電源回路
３０ 双方向スイッチ
３１ インダクタ
３２ 整流ダイオード
３３ 入力電源
３４ 負荷
１０１ 半導体装置
１０２ 制御部
１０２ａ 動作モード制御部
１０２ｂ 基板電位制御部
１０３Ａ 第１のスイッチ端子
１０３Ｂ 第２のスイッチ端子
１０４Ａ 第１の制御端子
１０４Ｂ 第２の制御端子
１０５ Ｓi基板
１０６ バッファ層
１０７ 第１の半導体層
１０８ 第２の半導体層
１０９Ａ 第１の電極
１０９Ｂ 第２の電極
１１０Ａ 第１の電極配線
１１０Ｂ 第２の電極配線
１１１Ａ 第１のｐ型半導体層
１１１Ｂ 第２のｐ型半導体層
１１２Ａ 第１のゲート電極
１１２Ｂ 第２のゲート電極
１１３ 保護膜
１１４ 裏面電極
１１５ 基板端子
２０１ 半導体装置
２０２ 制御部
２０３Ａ 第１のゲート駆動回路
２０３Ｂ 第２のゲート駆動回路
２０４ 制御回路
２０５ 外部設定部
２０６ 基板電位制御部
３０１ 半導体装置
３０２ 制御部
３０３Ａ 第１のゲート駆動回路
３０３Ｂ 第２のゲート駆動回路
３０４ 制御回路
３０５ 外部設定部
３０６ 基板電位制御部

Claims (15)

  1. 半導体装置と制御部で構成される双方向スイッチであって、
    前記半導体装置は、
    基板の上に形成され、チャネル領域を有し且つ窒化物半導体又は炭化珪素からなる半導体により構成された半導体積層体と、
    前記半導体積層体の上に互いに間隔をおいて形成された第１の電極及び第２の電極と、
    前記第１の電極と前記第２の電極との間に形成された第１のゲート電極と、
    前記第１のゲート電極と前記第２の電極との間に形成された第２のゲート電極とを備え、
    前記制御部は、
    起動時の過渡状態に対応する過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いとき、前記第１の電極の電位を基準として前記第１のゲート電極の閾値電圧である第１の閾値電圧よりも低い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２のゲート電極の閾値である第２の閾値電圧よりも高い電圧を前記第２のゲート電極に印加し、
    前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも低いとき、前記第１の電極の電位を基準として前記第１の閾値電圧よりも高い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２の閾値電圧よりも低い電圧を前記第２のゲート電極に印加する
    双方向スイッチ。
  2. 請求項１に記載の双方向スイッチにおいて、
    前記半導体装置は、第１から第３動作モードを有し、
    前記制御部は、第１から第３動作モードの切り替えを制御し、
    前記第１動作モードは、低い電位側の前記第１又は第２の電極から、他方の第２又は第１の電極へは電流が流れない逆阻止動作をする動作モードであり、
    前記第２動作モードは、前記第１の電極と前記第２の電極との間で双方向に電流が流れる導通状態となる動作モードであり、
    前記第３動作モードは、前記第１の電極と前記第２の電極との間でどちらの方向にも電流が流れない遮断状態とする動作モードであり、
    前記制御部は、前記過渡期間において前記半導体装置を第１動作モードにする
    双方向スイッチ。
  3. 請求項２に記載の双方向スイッチにおいて、
    前記半導体装置はノーマリオフ型であり、
    前記制御部は、前記第１動作モードにおいて、前記第１及び第２の電極のうち、高い電位側の前記第１又は第２の電極側の前記第１又は第２のゲート電極に、高い電位側の前記第１又は第２の電極の電位と同電位の電圧を印加する
    双方向スイッチ。
  4. 請求項２に記載の双方向スイッチにおいて、
    前記制御部は、前記第１動作モードにおいて、前記第１及び第２の電極のうち、高い電位側の前記第１又は第２の電極側の前記第１又は第２のゲート電極に、高い電位側の前記第１又は第２の電極の電位に対し負の電圧を印加する
    双方向スイッチ。
  5. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記半導体装置は基板電極を有し、
    前記制御部は、基板電極の電位を制御する基板電位制御部を有する
    双方向スイッチ。
  6. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記第１のゲート電極と前記半導体積層体との間に、前記半導体積層体とＰＮ接合を形成する第１の半導体層を有し、
    前記第２のゲート電極と前記半導体積層体との間に、前記半導体積層体とＰＮ接合を形成する第２の半導体層を有する
    双方向スイッチ。
  7. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記第１のゲート電極及び第２のゲート電極の下に絶縁層を有する
    双方向スイッチ。
  8. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記第１のゲート電極及び第２のゲート電極が、前記半導体積層体とショットキー接合を形成する
    双方向スイッチ。
  9. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記基板がシリコン基板である
    双方向スイッチ。
  10. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記基板が炭化珪素基板である
    双方向スイッチ。
  11. 請求項１から４のいずれか１項に記載の双方向スイッチにおいて、
    前記基板がサファイア基板である
    双方向スイッチ。
  12. 交流電源と負荷との間に接続されて用いられる２線式交流スイッチであって、
    前記交流電源及び前記負荷と直列に接続され、かつ、前記交流電源及び前記負荷とともに閉回路を構成する双方向スイッチを備え、
    前記双方向スイッチは、請求項１から１１のいずれか１項に記載の双方向スイッチである
    ２線式交流スイッチ。
  13. 請求項１２に記載の２線式交流スイッチにおいて、
    前記２線式交流スイッチは、
    前記第１の電極と前記第２の電極との間に接続され、前記交流電源を全波整流する全波整流器と、
    前記全波整流器から出力される全波整流後の電圧を平滑化し、直流電源を供給する電源回路とをさらに有し、
    前記制御部は、
    前記電源回路から直流電源の供給を受けるとともに前記第１ゲート電極及び前記第２ゲート電極に制御信号を出力するゲート駆動回路と、
    前記ゲート駆動回路に制御信号を入力する制御回路を有する
    ２線式交流スイッチ。
  14. スイッチング電源回路であって、
    電圧源に接続される入力端子と、
    直流電圧を出力する出力端子と、
    前記入力端子と前記出力端子の間に挿入されたエネルギーを蓄積するインダクタもしくはトランスと、
    前記入力端子と前記出力端子の間に挿入され、前記インダクタもしくはトランスの出力側に接続された整流ダイオードと、
    前記インダクタもしくはトランスに蓄積するエネルギーを制御するスイッチとを含み、
    前記スイッチは、請求項１から１１のいずれか１項に記載の双方向スイッチであり、
    前記第２の電極が前記インダクタもしくはトランスの出力側に接続され、前記第２の電極の電位が前記第１の電極の電位よりも高い電位に固定される
    スイッチング電源回路。
  15. 双方向スイッチの駆動方法であって、
    前記双方向スイッチは、
    基板の上に形成され、チャネル領域を有し且つ窒化物半導体又は炭化珪素からなる半導体により構成された半導体積層体と、
    前記半導体積層体の上に互いに間隔をおいて形成された第１の電極及び第２の電極と、
    前記第１の電極と前記第２の電極との間に形成された第１のゲート電極と、
    前記第１のゲート電極と前記第２の電極との間に形成された第２のゲート電極とを備え、
    前記双方向スイッチの駆動方法は、
    起動時の過渡状態に対応する過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いか低いかを判定するステップと、
    前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いと判定されたとき、前記第１の電極の電位を基準として前記第１のゲート電極の閾値よりも低い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２のゲート電極の閾値よりも高い電圧を前記第２のゲート電極に印加するステップと、
    前記過渡期間において、前記第１の電極の電位が前記第２の電極の電位よりも低いと判定されたとき、前記第１の電極の電位を基準として前記第１の閾値よりも高い電圧を前記第１のゲート電極に印加し、かつ、前記第２の電極の電位を基準として前記第２の閾値よりも低い電圧を前記第２のゲート電極に印加するステップと
    を有する双方向スイッチの駆動方法。
JP2010136648A 2010-06-15 2010-06-15 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法 Pending JP2012004253A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010136648A JP2012004253A (ja) 2010-06-15 2010-06-15 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
US13/158,934 US8526207B2 (en) 2010-06-15 2011-06-13 Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch
CN201110159275.6A CN102315272B (zh) 2010-06-15 2011-06-14 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010136648A JP2012004253A (ja) 2010-06-15 2010-06-15 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法

Publications (2)

Publication Number Publication Date
JP2012004253A true JP2012004253A (ja) 2012-01-05
JP2012004253A5 JP2012004253A5 (ja) 2013-02-21

Family

ID=45096111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010136648A Pending JP2012004253A (ja) 2010-06-15 2010-06-15 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法

Country Status (3)

Country Link
US (1) US8526207B2 (ja)
JP (1) JP2012004253A (ja)
CN (1) CN102315272B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2020004030A1 (ja) * 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
WO2020095510A1 (ja) * 2018-11-08 2020-05-14 パナソニックＩｐマネジメント株式会社 双方向スイッチ、電気装置及びマルチレベルインバータ

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路
US9093301B2 (en) * 2013-03-08 2015-07-28 Texas Instruments Incorporated Driver for normally on III-nitride transistors to get normally-off functionality
CN109314511B (zh) * 2016-05-12 2023-10-20 因特莱索有限责任公司 电子开关和调光器
EP3297161B1 (en) 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
US10594318B2 (en) * 2017-08-29 2020-03-17 City University Of Hong Kong Electric circuit arrangement and a method for generating electric current pulses to a load
US11004942B2 (en) * 2017-12-30 2021-05-11 Texas Instruments Incorporated Controlling bi-directional switching devices
US11056981B2 (en) 2018-07-07 2021-07-06 Intelesol, Llc Method and apparatus for signal extraction with sample and hold and release
US11581725B2 (en) 2018-07-07 2023-02-14 Intelesol, Llc Solid-state power interrupters
US11671029B2 (en) 2018-07-07 2023-06-06 Intelesol, Llc AC to DC converters
KR20210049111A (ko) * 2018-08-30 2021-05-04 가부시키가이샤 크리에이티브 테크놀러지 클리닝 장치
US11205011B2 (en) 2018-09-27 2021-12-21 Amber Solutions, Inc. Privacy and the management of permissions
US11334388B2 (en) 2018-09-27 2022-05-17 Amber Solutions, Inc. Infrastructure support to enhance resource-constrained device capabilities
US11349296B2 (en) 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters
US10985548B2 (en) 2018-10-01 2021-04-20 Intelesol, Llc Circuit interrupter with optical connection
EP3900487A4 (en) 2018-12-17 2022-09-21 Intelesol, LLC ALTERNATELY DRIVEN LIGHT EMITTING DIODE SYSTEMS
US11348752B2 (en) 2019-05-18 2022-05-31 Amber Solutions, Inc. Intelligent circuit breakers with air-gap and solid-state switches
EP4088125A4 (en) 2020-01-21 2024-03-06 Amber Semiconductor Inc SMART CIRCUIT INTERRUPTION
CN111431165A (zh) * 2020-05-19 2020-07-17 浙江巨磁智能技术有限公司 SiC安全组件及其保护方法
EP4197086A1 (en) 2020-08-11 2023-06-21 Amber Semiconductor, Inc. Intelligent energy source monitoring and selection control system
FR3114457B1 (fr) * 2020-09-18 2022-09-09 Commissariat Energie Atomique Commande de deux interrupteurs en série
CN115799253B (zh) * 2021-05-25 2024-01-02 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08280170A (ja) * 1995-04-05 1996-10-22 Seiko Instr Inc スイッチング電源回路
WO2009036266A2 (en) * 2007-09-12 2009-03-19 Transphorm Inc. Iii-nitride bidirectional switches
JP2009200149A (ja) * 2008-02-20 2009-09-03 Sanken Electric Co Ltd 半導体スイッチング装置
JP2010004588A (ja) * 2008-06-18 2010-01-07 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法
JP2010057263A (ja) * 2008-08-28 2010-03-11 Panasonic Corp ゲート駆動回路
JP2010068606A (ja) * 2008-09-10 2010-03-25 Panasonic Corp 単相−三相マトリックスコンバータ
JP2010075034A (ja) * 2008-08-21 2010-04-02 Panasonic Electric Works Co Ltd 負荷制御装置及びそれを備えた負荷制御システム
JP2010094006A (ja) * 2008-09-10 2010-04-22 Panasonic Corp ゲート駆動回路およびそれを用いたインバータ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964912B2 (ja) 2005-04-18 2007-08-22 日本電信電話株式会社 突入電流低減回路
JP3990421B2 (ja) 2005-10-20 2007-10-10 日本電信電話株式会社 突入電流低減回路および電気機器
JP2008079448A (ja) 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 昇圧電源装置
JP5895170B2 (ja) * 2010-02-23 2016-03-30 パナソニックＩｐマネジメント株式会社 ２線式交流スイッチ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08280170A (ja) * 1995-04-05 1996-10-22 Seiko Instr Inc スイッチング電源回路
JPWO2008062800A1 (ja) * 2006-11-20 2010-03-04 パナソニック株式会社 半導体装置及びその駆動方法
WO2009036266A2 (en) * 2007-09-12 2009-03-19 Transphorm Inc. Iii-nitride bidirectional switches
JP2009200149A (ja) * 2008-02-20 2009-09-03 Sanken Electric Co Ltd 半導体スイッチング装置
JP2010004588A (ja) * 2008-06-18 2010-01-07 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
JP2010075034A (ja) * 2008-08-21 2010-04-02 Panasonic Electric Works Co Ltd 負荷制御装置及びそれを備えた負荷制御システム
JP2010057263A (ja) * 2008-08-28 2010-03-11 Panasonic Corp ゲート駆動回路
JP2010068606A (ja) * 2008-09-10 2010-03-25 Panasonic Corp 単相−三相マトリックスコンバータ
JP2010094006A (ja) * 2008-09-10 2010-04-22 Panasonic Corp ゲート駆動回路およびそれを用いたインバータ回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2020004030A1 (ja) * 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
JPWO2020004030A1 (ja) * 2018-06-29 2021-08-02 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
US11595038B2 (en) 2018-06-29 2023-02-28 Panasonic Intellectual Property Management Co., Ltd. Control system, switch system, power converter, method for controlling bidirectional switch element, and program
JP7320789B2 (ja) 2018-06-29 2023-08-04 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
WO2020095510A1 (ja) * 2018-11-08 2020-05-14 パナソニックＩｐマネジメント株式会社 双方向スイッチ、電気装置及びマルチレベルインバータ
JPWO2020095510A1 (ja) * 2018-11-08 2021-09-30 パナソニックＩｐマネジメント株式会社 双方向スイッチ、電気装置及びマルチレベルインバータ
JP7357206B2 (ja) 2018-11-08 2023-10-06 パナソニックＩｐマネジメント株式会社 電気装置及びマルチレベルインバータ

Also Published As

Publication number Publication date
US20110305054A1 (en) 2011-12-15
CN102315272B (zh) 2015-07-08
US8526207B2 (en) 2013-09-03
CN102315272A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
JP2012004253A (ja) 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
JP5895170B2 (ja) ２線式交流スイッチ
US8299737B2 (en) Motor driving circuit
JP5666157B2 (ja) 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP5767811B2 (ja) Ｉｉｉ族窒化物双方向スイッチ
JP5130906B2 (ja) スイッチ装置
US8159848B2 (en) Power conversion circuit
US7719055B1 (en) Cascode power switch topologies
EP3605810B1 (en) System and method for a gan-based start-up circuit
JP2008153748A (ja) 双方向スイッチ及び双方向スイッチの駆動方法
US20090072269A1 (en) Gallium nitride diodes and integrated components
WO2011089837A1 (ja) 複合型半導体装置
JP2006310769A (ja) Ｉｉｉ族窒化物一体化ショットキおよび電力素子
CN102668348A (zh) 转换器
WO2009153965A1 (ja) 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
WO2011067903A1 (ja) スイッチ装置
WO2013153937A1 (ja) 半導体ダイオード装置
KR20140105056A (ko) 반도체 소자 및 그 제조방법
JP5654044B2 (ja) 半導体装置及びその制御方法
JP2013038555A (ja) ２線式交流スイッチ
CN110767751B (zh) 功率半导体器件
US9159820B2 (en) Buried gate static induction thyristor
JP5514045B2 (ja) スイッチ素子駆動回路
JP2011160559A (ja) 単相あるいは三相インバータおよびそれを用いた空気調和機
JP2015015345A (ja) 半導体回路および電力変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610