CN102315272B - 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法 - Google Patents

双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法 Download PDF

Info

Publication number
CN102315272B
CN102315272B CN201110159275.6A CN201110159275A CN102315272B CN 102315272 B CN102315272 B CN 102315272B CN 201110159275 A CN201110159275 A CN 201110159275A CN 102315272 B CN102315272 B CN 102315272B
Authority
CN
China
Prior art keywords
electrode
current potential
voltage
threshold voltage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110159275.6A
Other languages
English (en)
Other versions
CN102315272A (zh
Inventor
山际优人
桥诘真吾
柳原学
井腰文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102315272A publication Critical patent/CN102315272A/zh
Application granted granted Critical
Publication of CN102315272B publication Critical patent/CN102315272B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种抑制部件数量增加的双向开关。双向开关中的半导体装置(101)包括：第一电极(109A)、第二电极(109B)、第一栅电极(112A)以及第二栅电极(112B)，在过渡期间，在所述第一电极(109A)的电位比所述第二电极(109B)的电位高的情况下，向第一栅电极(112A)施加比第一阈值电压低的电压，且向所述第二栅电极(112B)施加比第二阈值电压高的电压，相反的情况下，向所述第一栅电极施加比第一阈值电压高的电压，且向所述第二栅电极施加比第二阈值电压低的电压。

Description

双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法
技术领域
本发明涉及一种双向开关，尤其涉及在利用了由III族氮化物半导体以及材料构成的半导体装置所构成的双向开关的交流二线式开关以及开关电源电路中，用于实现针对浪涌电流而进行保护的双向开关、交流二线式开关、开关电源以及双向开关的驱动方法。
背景技术
近些年，随着逆变器技术被适用于电气设备，由于在电气设备启动时发生的浪涌电流，则会造成对其他的电气设备的电磁干扰以及对电气设备本身的负担增大。并且，即使在开关电源等，由于在启动时会使输出电压上升，从而造成大的电流流过，导致对电源部件的负担增大。
专利文献1公开了一种用于减少这些浪涌电流的方法。图18是示出包括专利文献1中的双向开关、电源以及负载的装置的构成的图。公开的方法是，如图18所示，通过在电源线中插入MOSFETQ1、Q2、二极管D1、D2、电阻R1、R2、R3、R4、R5、R6、电容器C1、C2，从而能够通过调整MOSFETQ1、Q2的栅极电压来控制电源线的电阻，并能够抑制浪涌电流。
(现有技术文献)
(专利文献)
专利文献1日本专利第3964912号公报
专利文献2国际公开第2008/062800号
然而，在以往的例子所示的浪涌电流减少电路中，需要在电源线中增加MOSFET以及被连接于其栅电极的二极管、电阻、电容器，从而使部件数量增加。并且，由于在电源线中插入MOSFET以及二极管，因此产生的热也不能被忽视。
发明内容
本发明鉴于上述的课题，目的在于提供一种能够抑制部件数量的增加并能够抑制浪涌电流的双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法。
近些年，为了打破材料界限降低导通损失，从而考虑了导入一种利用了以氮化镓(GaN)为代表的III族氮化物半导体或碳化硅(SiC)等宽禁带半导体的半导体装置。宽禁带半导体的击穿场强大约是Si的10倍。在氮化铝镓(AlGaN)和氮化镓(GaN)的异质结界面，由于自发极化以及压电极化而产生电荷。据此，即使在未掺杂时也能够形成薄膜电子面密度在1×1013cm-2以上和1000cm2v/sec以上的高迁移率的二维电子气(2DEG)层。为此，则期待AlGaN/GaN异质结场效应晶体管(AlGaN/GaN-HFET)能够成为可以实现低导通电阻以及高耐压的功率开关晶体管。
尤其是，通过形成利用了AlGaN/GaN的异质结的具有两个栅电极的结构，从而能够以一个半导体元件来形成双向半导体装置(例如参照专利文献2)。具有这种结构的双向半导体装置在电路功能上与彼此为逆方向串联连接的两个晶体管是等价的，能够进一步降低导通电阻，并且能够控制从第一电极侧向第二电极侧流动的电流以及从第二电极侧向第一电极侧流动的电流。因此，比以往的由作为双向开关而被使用的三极管交流开关单体、功率MOSFET(金属氧化膜半导体场效应晶体管)、或IGBT(绝缘栅双极性晶体管)等多个功率晶体管组成的双向半导体装置更小型化，并且作为能够节省电力的双向半导体装置受到了重视。
因此，本发明的发明人通过对采用了III族氮化物半导体的双向半导体装置的控制方法下功夫，从而实现了能够抑制部件数量的增加并能够抑制浪涌电流的双向开关，以及使用了该双向开关的交流二线式开关以及开关电源。
为了解决上述的课题，本发明的一个实施例所涉及的双向开关由半导体装置和控制部构成，所述半导体装置包括：半导体层叠体，被形成在衬底上，且具有沟道区域，该半导体层叠体由以氮化物半导体或碳化硅构成的半导体构成；第一电极以及第二电极，彼此以一定的间隔被形成在所述半导体层叠体上；第一栅电极，被形成在所述第一电极与所述第二电极之间；以及第二栅电极，被形成在所述第一栅电极与所述第二电极之间；所述控制部进行的控制是：在与启动时的过渡状态相对应的过渡期间，在所述第一电极的电位比所述第二电极的电位高时，以所述第一电极的电位为基准，将比第一阈值电压低的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比第二阈值电压高的电压施加到所述第二栅电极，所述第一阈值电压是所述第一栅电极的阈值电压，所述第二阈值电压是所述第二栅电极的阈值电压，在所述过渡期间，在所述第一电极的电位比所述第二电极的电位低时，以所述第一电极的电位为基准，将比所述第一阈值电压高的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比所述第二阈值电压低的电压施加到所述第二栅电极。
通过具有这样的构成，由于半导体装置启动，在过渡期间(例如启动的第一振荡周期和紧接在其后的至少一次以上的振荡周期)半导体装置进行逆阻止工作，在电流从半导体装置的第二电极流向第一电极之时，以比导通状态中的导通电阻高的导通电阻来工作。因此，能够实现可以抑制在启动时流向电源线的浪涌电流的双向开关。而且，不需要添加作为部件的被连接于第一和第二栅电极的二极管、电阻、电容器，因此能够抑制部件数量的增加。
在此，也可以是，所述半导体装置具有：第一工作模式、第二工作模式、第三工作模式；所述控制部对第一工作模式、第二工作模式、第三工作模式的切换进行控制；所述第一工作模式是进行逆阻止工作的工作模式，该逆阻止工作是指，不使电流从所述第一电极以及所述第二电极中电位低的一侧流向另一侧；所述第二工作模式是成为导通状态的工作模式，该导通状态是指，电流能够在所述第一电极与所述第二电极之间双向流动的状态；所述第三工作模式是成为截止状态的工作模式，该截止状态是指，在所述第一电极与所述第二电极之间，不论哪个方向电流都不能流动的状态；所述控制部，在所述过渡期间使所述半导体装置成为第一工作模式。
根据这样的构成，能够由控制部来对第一至第三这三个工作模式进行切换。
在此，也可以是，所述半导体装置为常断型；所述控制部进行的控制是：在所述第一工作模式中，将与所述第一电极以及所述第二电极中电位高的一侧的电位等同的电压，施加到所述第一电极以及所述第二电极中电位高的一侧的所述第一栅电极或所述第二栅电极。
根据这样的构成，能够使控制部的构成变得简单。
在此，也可以是，所述控制部进行的控制是：在所述第一工作模式中，将相对于所述第一电极以及所述第二电极中电位高的一侧的电位为负的电压，施加到所述第一电极以及所述第二电极中电位高的一侧的所述第一栅电极或所述第二栅电极。
根据这样的构成，在逆阻止工作步骤中，通过施加负的电压(即，比两个电极中电位高的一侧的电位低的电压)，而导通电压增大。即，由于成为高导通电阻状态，因此能够实现可以抑制在启动时流入到电源线的浪涌电流的双向开关。
在此，也可以是，所述半导体装置具有衬底电极；所述控制部具有用于控制衬底电极的电位的衬底电位控制部。
根据这样的构成，能够实现一种双向开关，通过控制半导体装置的衬底电极的电位也能够使半导体装置的导通电阻发生变化，从而抑制启动时流入到电源线的浪涌电流。
在此，所述双向开关也可以具有以下的构成，即：在所述第一栅电极与所述半导体层叠体之间具有第一半导体层，该第一半导体层与所述半导体层叠体形成PN结；在所述第二栅电极与所述半导体层叠体之间具有第二半导体层，该第二半导体层与所述半导体层叠体形成PN结。
这样，能够实现一种双向开关，即使在第一栅电极、第二栅电极和半导体层叠体之间，具有与半导体层叠体形成PN结的第一和第二半导体层，也能够抑制浪涌电流。
在此，所述双向开关所具有的构成也可以是，在所述第一栅电极以及所述第二栅电极的下面具有绝缘层。
这样，即使第一栅电极和第二栅电极为绝缘栅极用的电极，也能够实现控制浪涌电流的双向开关。
在此，也可以是，所述第一栅电极以及所述第二栅电极，与所述半导体层叠体形成肖特基结。
这样，即使第一栅电极、第二栅电极与半导体层叠体形成肖特基结，也能够实现抑制浪涌电流的双向开关。
在此，也可以是，所述衬底为硅衬底。
在此，也可以是，所述衬底为碳化硅衬底。
在此，也可以是，所述衬底为蓝宝石衬底。
本发明的一个实施例中的交流二线式开关被连接并用于交流电源与负载之间，所述交流二线式开关具有双向开关，该双向开关与所述交流电源以及所述负载串联连接，并且与所述交流电源以及所述负载构成闭合电路。
这样，能够实现一种交流二线式开关，作为交流二线式开关的双向开关，通过利用上述的双向开关，从而能够抑制浪涌电流，并且能够抑制电磁干扰以及给负载的负担。
在此，也可以是，所述交流二线式开关还具有：全波整流器，被连接于所述第一电极与所述第二电极之间，对所述交流电源进行全波整流；以及电源电路，对从所述全波整流器输出的全波整流后的电压进行平滑化，并提供直流电源；所述控制部具有：栅极驱动电路，接受从所述电源电路提供来的直流电源，并且向所述第一栅电极以及所述第二栅电极输出控制信号；以及控制电路，将控制信号输入到所述栅极驱动电路。
这样，构成交流二线式开关的控制部的电源能够由全波整流器和电源电路来提供。
本发明的一个实施例中的开关电源电路包括：输入端子，被连接于电压源；输出端子，输出直流电压；电感器或变压器，被插入在所述输入端子与所述输出端子之间，用于蓄积能量；整流二极管，被插入在所述输入端子与所述输出端子之间，并与所述电感器或变压器的输出侧连接；以及开关，对在所述电感器或变压器中蓄积的能量进行控制；所述开关是权利要求1至11中的任一项所述的双向开关；所述第二电极被连接于所述电感器或变压器的输出侧，所述第二电极的电位被固定为比所述第一电极的电位高的电位。
这样，通过固定上述的双向开关的第一电极和第二电极的电位关系，从而能够构成抑制浪涌电流的开关电源。
并且，本发明的一个实施例中的双向开关的驱动方法包括的步骤是：在上述双向开关中，在与启动时的过渡状态对应的过渡期间，判断所述第一电极的电位是比所述第二电极的电位高还是低的步骤；在所述过渡期间，在判断为所述第一电极的电位比所述第二电极的电位高时，以所述第一电极的电位为基准，将比第一阈值电压低的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比第二阈值电压高的电压施加到所述第二栅电极的步骤，所述第一阈值电压是所述第一栅电极的阈值电压，所述第二阈值电压是所述第二栅电极的阈值电压；在所述过渡期间，在判断为所述第一电极的电位比所述第二电极的电位低时，以所述第一电极的电位为基准，将比所述第一阈值电压高的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比所述第二阈值电压低的电压施加到所述第二栅电极的步骤。
本发明所涉及的双向开关、使用了双向开关的交流二线式开关、以及开关电源电路由于既能够抑制部件数量增加又能够抑制启动时的浪涌电流，因此能够减轻对其他的电气设备的电磁干扰以及对自身电气设备的负担。
附图说明
图1是示出实施例1所涉及的双向开关的构成例的方框图。
图2是实施例1所涉及的采用了III族化合物半导体的半导体装置的截面图。
图3A是实施例1所涉及的截止状态中的半导体装置的工作说明图。
图3B示出了实施例1所涉及的截止状态中的半导体装置的电流－电压特性。
图4A是实施例1所涉及的导通状态中的半导体装置的工作说明图。
图4B示出了实施例1所涉及的导通状态中的半导体装置的电流－电压特性。
图5A是实施例1所涉及的逆阻止工作状态中的半导体装置的工作说明图。
图5B示出了实施例1所涉及的逆阻止工作状态中的半导体装置的电流－电压特性。
图6A是实施例1所涉及的逆阻止工作状态中的半导体装置的工作说明图。
图6B示出了实施例1所涉及的逆阻止工作状态中的半导体装置的电流－电压特性。
图7是使用了实施例1所涉及的双向开关的交流闭合电路。
图8A示出了实施例1所涉及的启动时为导通状态的情况下的交流闭合电路的工作波形。
图8B示出了实施例1所涉及的启动时为逆阻止状态的情况下的交流闭合电路的工作波形。
图9A是实施例1所涉及的在第二栅电极被施加了0V电压的情况下的半导体装置的逆阻止工作的说明图。
图9B示出了实施例1所涉及的在第二栅电极被施加了0V电压的情况下的半导体装置的逆阻止工作时的电流－电压特征。
图10A是实施例1所涉及的在第二栅电极被施加了负的电压的情况下的半导体装置的逆阻止工作的说明图。
图10B示出了实施例1所涉及的在第二栅电极被施加了负的电压的情况下的半导体装置的逆阻止工作时的电流－电压特性。
图11是示出实施例1的变形例所涉及的双向开关的构成的方框图。
图12是实施例1的变形例所涉及的半导体装置的截面图。
图13示出了实施例1的变形例所涉及的在衬底电压被变化时的半导体装置的电流－电压特性。
图14是示出实施例2所涉及的交流二线式开关的构成例的方框图。
图15是示出实施例2所涉及的交流二线式开关的变形例的方框图。
图16是示出实施例3所涉及的开关电源电路的构成例的方框图。
图17是示出实施例3所涉及的开关电源电路的变形例的方框图。
图18示出了以往技术中的包括双向开关、电源以及负载的装置的构成。
具体实施方式
(实施例1)
参照附图对实施例1进行说明。
图1是示出实施例1所涉及的双向开关的构成例的方框图。图2是实施例1所涉及的采用了III族化合物半导体的半导体装置的截面图。图1的半导体装置包括：半导体装置101以及控制部102。
如图1所示，实施例1所涉及的双向开关10包括：半导体装置101以及控制部102。
半导体装置101包括：半导体层叠体，被形成在Si衬底105上，且具有沟道区域，并由以氮化物半导体或碳化硅构成的半导体(106至108)构成；第一电极109A以及第二电极109B，以一定的间隔被形成在半导体层叠体上；第一栅电极112A，被形成在第一电极109A与第二电极109B之间；第二栅电极112B，被形成在第一栅电极112A与第二电极109B之间；第一控制端子104A，被电连接于第一栅电极112A；以及第二控制端子104B，被电连接于第二栅电极112B。
控制部102通过半导体装置101的第一控制端子104A，控制将要施加到第一栅电极112A的电压VG1，以及通过第二控制端子104B，控制将要施加到第二栅电极112B的电压VG2。即，控制部102所进行的控制是：在与启动时的过渡状态相对应的过渡期间，在第一电极109A的电位比第二电极109B的电位高时，以第一电极109A的电位为基准，将比第一阈值电压低的电压施加到第一栅电极112A，并且，以第二电极109B的电位为基准，将比第二阈值电压高的电压施加到第二栅电极112B，在此，第一阈值电压是指第一栅电极112A的阈值电压，第二阈值电压是指第二栅电极112B的阈值电压，在过渡期间，在第一电极109A的电位比第二电极109B的电位低时，以第一电极109A的电位为基准，将比第一阈值电压高的电压施加到第一栅电极112A，并且，以第二电极109B的电位为基准，将比第二阈值电压低的电压施加到第二栅电极112B。
关于半导体装置101的结构，参照图2进行说明。
半导体装置101具有：被形成在导电性的硅(Si)衬底105上的厚度约为1μm的缓冲层106，以及被形成在缓冲层106上的半导体层叠体(第一半导体层107和第二半导体层108)。
缓冲层106由厚度为10nm左右的氮化铝(AlN)和厚度为10nm左右的氮化镓(GaN)交替层叠而成。半导体层叠体具有从衬底侧依次层叠的第一半导体层107和第二半导体层108，该第二半导体层108的带隙比第一半导体层107大。在本实施例中，第一半导体层107是厚度为2μm左右的未掺杂的氮化镓(GaN)层，第二半导体层108是厚度为20nm左右的n型氮化铝(AlGaN)层。
在由GaN构成的第一半导体层107与由AlGaN构成的第二半导体层108的异质结界面近旁，发生因自发极化以及压电极化产生的电荷。据此，作为薄膜电子面密度在1×1013cm-2以上，且迁移率为1000cm2v/sec以上的二维电子气(2DEG)层的沟道区域被形成。
在半导体层叠体上，即第一半导体层107和第二半导体层108上，第一电极109A与第二电极109B彼此以一定的间隔而被形成。第一电极109A与第二电极109B由钛(Ti)和铝(Al)层叠而成，并与沟道区域欧姆接触。图2所示的例子是，为了降低接触电阻，在去除第二半导体层108的一部分的同时还将第一半导体层107挖下40nm左右，从而第一电极109A以及第二电极109B被形成为与第一半导体层107和第二半导体层108的界面相接触。并且，第一电极109A以及第二电极109B也可以被形成在第二半导体层108上。
在第一电极109A上形成有由Au和Ti构成的第一电极布线110A，并且与第一电极109A电连接。在第二电极109B上形成有由Au和Ti构成的第二电极布线110B，并且与第二电极109B电连接。
在第二半导体层108上的第一电极109A与第二电极109B之间的区域中，构成使电流向双向流动的半导体装置101的双栅极的第一p型半导体层111A以及第二p型半导体层111B，彼此以一定的间隔而被选择性地形成。在第一p型半导体层111A上形成有第一栅电极112A，在第二p型半导体层111B上形成有第二栅电极112B。第一栅电极112A以及第二栅电极112B分别由钯(Pd)和金(Au)的层叠体构成，并且分别与第一p型半导体层111A以及第二p型半导体层111B欧姆接触。
形成由氮化硅(SiN)构成的保护膜113，以覆盖第一电极布线110A、第一电极109A、第二半导体层108、第一p型半导体层111A、第一栅电极112A、第二p型半导体层111B、第二栅电极112B、第二电极109B以及第二电极布线110B。
在衬底105的背面，被形成有由镍(Ni)、铬(Cr)、银(Ag)层叠而成的、厚度为800nm左右的背面电极(也称作衬底电极)114，背面电极114与Si衬底105欧姆接触。
第一p型半导体层111A以及第二p型半导体层111B的厚度分别为300nm左右，由被掺杂了镁(Mg)的p型的GaN构成。第一p型半导体层111A以及第二p型半导体层111B分别与第二半导体层108形成pn结。据此，在第一电极109A与第一栅电极112A之间的电压例如在0V以下的情况下，耗尽层从第一p型半导体层111A向沟道区域中扩大，因此能够截止电流向沟道流入。同样，在第二电极109B与第二栅电极112B之间的电压例如在0V以下的情况下，耗尽层从第二p型半导体层111B向沟道区域中扩大，因此能够截止电流向沟道流入。因此，能够实现进行所谓的常断工作的双栅极的开关元件。并且，第一p型半导体层111A与第二p型半导体层111B之间的距离被设计成，能够耐受被施加到第一电极109A以及第二电极109B上的最大电压。
若第一栅电极112A的电压约比第一电极109A的电压高1.5V，则从第一p型半导体层111A向沟道区域中扩大的耗尽层就会缩小，从而能够使电流流到沟道区域。同样，若第二栅极电压112B的电压约比第二电极109B高1.5V，则从第二p型半导体层111B向沟道区域中扩大的耗尽层缩小，从而能够使电流流到沟道区域。这样，在第一栅电极112A的下面，向沟道区域扩大的耗尽层缩小，能够使电流流到沟道区域的第一栅电极112A的阈值电压被作为第一阈值电压，在第二栅电极112B的下面，扩大到沟道区域的耗尽层缩小，能够使电流流到沟道区域的第二栅电极112B的阈值电压被作为第二阈值电压。
另外，第一电极109A与第一开关端子103A电连接。同样，第二电极109B与第二开关端子103B电连接，第一栅电极112A与第一控制端子104A电连接，第二栅电极112B与第二控制端子104B电连接。
在此，对实施例1所涉及的半导体装置101的工作进行说明。
为了便于说明，将第一开关端子103A的电位视为0V，将第二开关端子103B与第一开关端子103A之间的电压视为VS2S1，将第一控制端子104A与第一开关端子103A之间的电压视为VG1，将第二控制端子104B与第二开关端子103B之间的电压视为VG2，将从第二开关端子103B流向第一开关端子103A的电流视为IS2S1。VS2S1相当于通常的FET的漏极电压VDS，IS2S1相当于漏极电流IDS。
图3A是实施例1所涉及的截止状态中的半导体装置的工作说明图。如图3A所示，VG1以及VG2分别是第一阈值电压以及第二阈值电压以下的电压，例如为0V。此时，耗尽层从图2中的第一栅电极112A的下部向沟道区域扩大，同样，从在第二栅电极112B的下部，耗尽层也向沟道区域扩大，因此，在VS2S1为正的高电压的情况下，从第二开关端子103B向第一开关端子103A流动的电流被截止，在VS2S1为负的高电位的情况下，从第一开关端子103A向第二开关端子103B流动的电流被截止。图3B示出了截止状态中的半导体装置的电流－电压(IS2S1-VS2S1)特性。即，正如图3B的IS2S1-VS2S1特性所示，能够实现截止双向电流的截止状态。
另外，图4A是导通状态中的半导体装置的工作说明图。图4B示出了导通状态中的半导体装置的电流－电压特性。如图4A所示，VG1以及VG2分别是比第一阈值电压以及第二阈值电压高的值，例如是4V。此时，从图2中的第一栅电极112A的下部向沟道区域的耗尽层不扩大。同样，从第二栅电极112B的下部向沟道区域的耗尽层也不扩大，因此，沟道区域在第一栅电极112A的下部以及第二栅电极112B的下部均不被夹断。其结果是，如图4B的IS2S1-VS2S1特性所示，从第一开关端子103A到第二开关端子103B之间，能够实现使电流向双向流动的导通状态。
接着，图5A是逆阻止工作状态中的半导体装置的工作说明图。图5B示出了逆阻止工作状态中的半导体装置的电流－电压特性。如图5A所示，对将VG1设为比第一阈值电压高的电压，例如4V，将VG2设为第二阈值电压以下的电压，例如0V的情况进行说明。在VS2S1为负，即第二开关端子103B的电压比第一开关端子103A的电压低的情况下，由于耗尽层从第二栅电极112B的下部向沟道区域扩大，因此从第二开关端子103B流向第一开关端子103A的电流被截止。另外，在VS2S1为正，即第二开关端子103B的电压比第一开关端子103A的电压高的情况下，由于第二栅电极104B的电位与第二电极103B的电位是同等电位，因此，若使VS2S1大于第二阈值电压，例如大于1.5V，则耗尽层不会扩大到第二栅电极112B的下部的沟道区域，从而电流从第二电极103B通过沟道区域流向第一电极109A。因此，图5B的IS2S1－VS2S1特性与导通状态的图4B的IS2S1－VS2S1特性相比较，VS2S1向正的方向偏移第二阈值电压量，即在图5B中向右偏移，成为逆阻止工作特性。即，若VS2S1>1.5V，则IS2S1开始流动。
并且，图6A是逆阻止工作状态的半导体装置的工作说明图。图6B示出了逆阻止工作状态的半导体装置的电流－电压特性。如图6A、图6B所示，在将VG2设为比第二阈值电压高的电压，例如4V，将VG1设为第二阈值电压以下的电压，例如0V的情况下，则成为与图5B所示的电流－电压特性相反的特性，在VS2S1为正的情况下IS2S1被截止，在VS2S1为负的情况下，若VS2S1的绝对值比第一阈值电压大，则IS2I1流动。因此，IS2S1－VS2S1特性与导通状态的IS2S1－VS2S1特性相比较，VS2S1向负的方向偏移第一阈值电压量，即在图6B中向左偏移，成为逆阻止工作特性。即，在第一阈值电压为1.5V的情况下，若VS2S1<1.5v，则IS2S1开始流动。
如以上所述，半导体装置101具有逆阻止状态(称为第一工作模式)、导通状态(称为第二工作模式)以及截止状态(称为第三工作模式)。
在此，第一工作模式是进行逆阻止工作的工作模式，该逆阻止工作是指，电流不从第一电极109A或第二电极109B的电位低的一侧流向另一侧。
第二工作模式是成为导通状态的工作模式，该导通状态是指，电流在第一电极109A与第二电极109B之间双方向流动。
第三工作模式是成为截止状态的工作模式，该截止状态是指，在第一电极109A与第二电极109B之间，不论哪个方向都没有电流的流动。
控制部102控制第一工作模式、第二工作模式、以及第三工作模式的切换。尤其是控制部102在过渡期间将半导体装置101控制为第一工作模式。
在此，对图1所示的电流能够向双向流动的半导体装置101、以及具有对第一工作模式至第三工作模式进行切换的控制部102的双向开关10的工作进行说明。为了便于理解，如图7所示，假设具有交流电源11、负载12、双向开关10的交流闭合电路，并且设想的工作状态是双向开关启动时的工作。
图8A示出了在启动时，半导体装置101处于导通状态情况下的交流闭合电路的工作波形。图8B示出了在启动时，半导体装置101处于逆阻止状态情况下的交流闭合电路的工作波形。在本实施例中，控制部102虽然不进行如图8A所示的工作模式切换控制，在此是为了说明图8B而示出图8A的工作。图8A、图8B示出了，图7所示的交流闭合电路在启动前、启动时、以及稳定工作时的交流电压VAC、针对第一电极的第二电极电压VS2S1、从第二电极流向第一电极的电流IS2S1、第一栅极电压VG1以及第二栅极电压VG2的波形。在图8A中示出了，在启动时，以导通状态启动的波形，图8B示出了在启动时，以作为过渡期间的例如经过四振荡期间(四周期)的逆阻止工作状态启动时的波形。
在此，在VS2S1为正的情况下，若对图4A、图4B所示的导通状态与图5A、图5B所示的逆阻止工作状态进行比较，则在逆阻止工作状态下，相对于IS2S1的VS2S1增高，成为高导通电阻状态。因此，从半导体装置101的第二开关端子103B流向第一开关端子103A的电流、以及流向负载的电流的大小，在逆阻止工作状态下变小。即，如图8B所示，在启动时以逆阻止工作状态启动的情况下，与图8A所示的以导通状态启动的情况进行比较，能够抑制浪涌电流。
另外，在实施例1所涉及的双向开关中，在VS2S1为正的情况下的逆阻止工作状态下，虽然VG2＝0V,不过也可以是VG2<0V。图9A是在第二栅电极被施加了0V的情况下的半导体装置的逆阻止工作的说明图。图9B示出了图9A的逆阻止工作时的电流－电压特性。图10A是在第二栅电极被施加了负的电压的情况下半导体装置的逆阻止工作的说明图。图10B示出了图10A的逆阻止工作时的电流－电压特性。
图9B和图10B分别示出了，VG2＝0V时以及VG2<0V(例如-1.5V)时的IS2S1-VS2S1特性。如图10A所示，在VG2<0V的状态下向VS2S1施加正的电压时，为了不使第二栅电极112B的下面的耗尽层扩大，则需要向第二控制端子104B施加的电压为(第二阈值电压)+(VG2的绝对值)。因此，图10B的IS2S1-VS2S1特性与图9B(逆阻止工作状态)的IS2S1-VS2S1特性相比较，成为偏移(VG2的绝对值)的特性，若与图4B(导通状态)的IS2S1-VS2S1特性相比较，则成为VS2S1偏移(第二阈值电压)+(VG2绝对值)的特性。因此，由于导通电阻进一步上升，所以能够进一步抑制浪涌电流。并且，即使在VS2S1为负的情况下的逆阻止工作状态下，也可以是VG1<0V。并且，本实施例中的双向开关的驱动方法包括以下步骤：(i)在启动时的过渡状态所对应的过渡期间中，判断第一电极109A的电位是比第二电极109B的电位高还是低的步骤；(ii)在过渡期间，在判断为第一电极109A的电位比第二电极109B的电位高时，以第一电极109A的电位为基准，将比第一栅电极112A的阈值低的电压施加到第一栅电极112A，并且，以第二电极109B的电位为基准，将比第二栅电极112B的阈值高的电压施加到第二栅电极112B的步骤；以及(iii)在过渡期间，在判断为第一电极109A的电位比第二电极109B的电位低时，以第一电极109A的电位为基准，将比第一阈值高的电压施加到第一栅电极112A，并且，以第二电极109B的电位为基准，将比第二阈值低的电压施加到第二栅电极112B的步骤。
(变形例)
参照附图对实施例1的变形例进行说明。图11是示出本实施例的变形例中的双向开关10的构成的方框图。图12示出了本实施例的变形例中的半导体装置101的截面图。对于与实施例1相同的构成要素赋予相同的符号，并省略说明。
如图12所示，在实施例1的变形例所涉及的半导体装置101中，在背面电极114被连接有衬底端子115。并且，如图11所示，控制部102具有：工作模式控制部102a以及衬底电位控制部102b，工作模式控制部102a控制半导体装置101的第一控制端子104A和第二控制端子104B，衬底电位控制部102b控制半导体装置101的衬底端子115的电位。
在此，对衬底电位控制部102b控制衬底电压时的半导体装置101的工作进行说明。
图13示出了在使衬底电压发生变化时的导通状态下的IS2S1－VS2S1特性的一个例子。作为衬底电压，在将相对于第一开关端子103A为负的电压(例如-100V)施加到衬底端子115的情况下，与衬底电压为0V时进行比较，导通电阻增高。因此，能够实现抑制浪涌电流的双向开关。
(实施例2)
以下参照附图对实施例2所涉及的交流二线式开关进行说明。图14是示出实施例2所涉及的交流二线式开关的构成例子的方框图。该交流二线式开关包括：商用交流电源21、照明器具等负载22、被连接并用于商用交流电源21与照明器具等负载22之间的双向开关20、全波整流器23以及电源电路24，所述双向开关20是交流开关，由能够使电流向双方向流动的半导体装置201和控制部202构成。
双向开关20由半导体装置201和控制部202构成。
在此，半导体装置201与实施例1所涉及的半导体装置101同样，具有：第一开关端子103A和第二开关端子103B、以及第一控制端子104A和第二控制端子104B。
控制部202具有：第一栅极驱动电路203A和第二栅极驱动电路203B、以及将控制信号提供到第一栅极驱动电路203A和第二栅极驱动电路203B的控制电路204。
商用交流电源21和负载22以及双向开关20内的半导体装置201被串联连接，以构成闭合电路。
全波整流器23是被连接于半导体装置201的第一开关端子103A与第二开关端子103B之间的桥式二极管，用于对从商用交流电源21提供来的交流电源进行全波整流。
电源电路24是对从全波整流器23输出的全波整流后的电压进行平滑化，并提供直流电源的电路。第一栅极驱动电路203A、第二栅极驱动电路203B以及控制电路204所需要的电源由电源电路24来提供。
控制部202由第一栅极驱动电路203A、第二栅极驱动电路203B、以及控制电路204构成，第一栅极驱动电路203A经由OUT1端子，将比第一阈值电压高的电压，或者比第一阈值电压低的电压输出到第一控制端子104A。第二栅极驱动电路203B经由OUT2端子，将比第二阈值电压高的电压，或者比第二阈值电压低的电压输出到第二控制端子104B。OUT1以及OUT2的输出电压或者输出电流的状态，由从控制电路204提供的SIN1以及SIN2的信号来决定。
更具体而言，由外部设定部205，将表示是否将电力从商用交流电源21提供到负载22的信号传达给控制电路204。根据被传达的信号，控制电路204将控制信号输出到第一栅极驱动电路203A的输入端子SIN1以及第二栅极驱动电路203B的输入端子SIN2，以使半导体装置201的工作成为截止状态、导通状态、逆阻止工作中的某一个。
即，控制电路204在想要使半导体装置201成为截止状态时，将控制信号输出到第一以及第二驱动电路的SIN1以及SIN2端子，以使第一栅极驱动电路203A输出比第一阈值电压低的电压，使第二栅极驱动电路203B输出比第二阈值电压低的电压。
并且，控制电路204在想要使半导体装置201成为导通状态时，将控制信号输出到第一以及第二栅极驱动电路的SIN1以及SIN2端子，以使第一栅极驱动电路203A输出比第一阈值电压高的电压，使第二栅极驱动电路203B输出比第二阈值电压高的电压。
并且，控制电路204在想要使半导体装置201成为逆阻止工作时，在第二开关端子103B的电位比第一开关端子103A的电位高的情况下，将控制信号输出到第一以及第二栅极驱动电路的SIN1以及SIN2端子，以使第一栅极驱动电路203A输出比第一阈值电压高的电压，第二栅极驱动电路203B输出比第二阈值电压低的电压。并且，在第二开关端子103B的电位比第一开关端子103A的电位低的情况下，将控制信号输出到第一以及第二栅极驱动电路的SIN1以及SIN2端子，以使第一栅极驱动电路203A输出比第一阈值电压低的电压，使第二栅极电路203B输出比第二阈值电压高的电压。
在上述的交流二线式开关启动时，半导体装置201在至少经过一次以上的振荡期间而进行逆阻止工作时，以半导体装置201的高导通电阻状态来工作。即，在交流二线式开关启动时能够控制浪涌电流。
在此，针对实施例2所涉及的二线式交流开关也可以是，在半导体装置201为常断型的情况下，在第一栅极驱动电路203A输出比第一阈值低的电压时，输出与第一开关端子103A同等电位的电压，在第二栅极驱动电路203B输出比第二阈值电压低的电压时，输出与第二开关端子103B同等电位的电压。
并且，也可以是以下的构成，即：在第一栅极驱动电路203A输出比第一阈值电压低的电压时，输出相对于第一开关端子103A的电位为负的电压，在第二栅极驱动电路203B输出比第二阈值电压低的电压时，输出相对于第二开关端子103B的电位为负的电压。
(变形例)
以下参照附图对实施例2的变形例所涉及的交流二线式开关进行说明。图15是实施例2的变形例所涉及的交流二线式开关的方框图。在实施例2的变形例所涉及的交流二线式开关中，在半导体装置201的背面电极114被连接有衬底端子115。并且，控制部202具有用于控制衬底端子115的电位的衬底电位控制部206。
与实施例1的变形例涉及的半导体装置的IS2S1－VS2S1特性相同，在施加作为衬底电压的负的电压的情况下，以半导体装置201的导通电阻大的状态来工作。即，在交流二线式开关启动时，能够控制浪涌电流。
(实施例3)
以下参照附图对实施例3所涉及的开关电源电路进行说明。图16是示出实施例3所涉及的开关电源电路的构成例的电路图。在输入电源33与负载34之间被串联连接有用于蓄积能量的电感器31和整流二极管32。在电感器31与整流二极管32之间被连接有由半导体装置301和控制部302构成的双向开关30。在电感器31与整流二极管32之间被连接有半导体装置301的第一开关端子103A，第二开关端子103B被连接于GND电位。
在此，半导体装置301与实施例1所涉及的半导体装置101同样，具有第一开关端子103A和第二开关端子103B、以及第一控制端子104A和第二控制端子104B。
控制部302具有：第一栅极驱动电路303A和第二栅极驱动电路303B、以及控制电路304，该控制电路304将控制信号提供到第一栅极驱动电路303A和第二栅极驱动电路303B。
电源电路36是接受从输入电源33提供来的电力，并提供直流电压的电路。第一栅极驱动电路、第二栅极驱动电路以及控制电路所需要的电源由电源电路36来提供。
控制部302由第一栅极驱动电路303A、第二栅极驱动电路303B、控制电路304构成，第一栅极驱动电路303A经由OUT1端子，向第一控制端子104A输出比第一阈值电压高的电压或者输出比第一阈值电压低的电压。第二栅极驱动电路303B经由OUT2端子，向第二控制端子104B输出比第二阈值电压高的电压或者输出比第二阈值电压低的电压。OUT1以及OUT2的输出电压或输出电流的状态，由控制电路304提供的SIN1以及SIN2的信号来决定。
更具体而言，由外部设定部305，将表示是否将电力提供到负载34的信号传达给控制电路304。根据被传达的信号，控制电路304将控制信号输出到第一栅极驱动电路303A的输入端子SIN1以及第二栅极驱动电路303B的输入端子SIN2，以使半导体装置301的工作成为截止状态、导通状态、逆阻止工作中的某一个。
在上述的开关电源电路启动时，半导体装置301至少在经过一次以上的振荡期间而进行逆阻止工作时，由于以半导体装置301的导通电阻高的状态来工作，因此能够抑制启动时的浪涌电流。据此，能够减轻用于蓄积能量的电感器31以及整流二极管32等的负担。
在此，在实施例3中，作为开关电源电路以升压斩波电路为例进行了说明，不过作为电源装置也可以具有用于蓄积能量的电感器和整流二极管，只要是能够使电流向双向流动的半导体装置通过进行切换工作，来转换能量的开关电源电路，就与上述的实施例同样，能够实现控制浪涌电流的开关电源电路。
在此，针对实施例3所涉及的开关电源电路也可以是，在半导体装置201为常断型的情况下，在第一栅极驱动电路303A输出比第一阈值电压低的电压时，输出与第一开关端子103A同等电位的电压，在第二栅极驱动电路303B输出比第二阈值电压低的电压时，输出与第二开关端子103B同等电位的电压。
并且，也可以是以下的构成，即：在第一栅极驱动电路303A输出比第一阈值电压低的电压时，输出相对于第一开关端子103A的电位为负的电压，在第二栅极驱动电路303B输出比第二阈值电压低的电压时，输出相对于第二开关端子103B的电位为负的电压。
(变形例)
以下参照附图对实施例3的变形例所涉及的开关电源电路进行说明。图17是实施例3的变形例所涉及的开关电源电路的方框图。在实施例3的变形例所涉及的开关电源电路，衬底端子115被连接于半导体装置301的背面电极114。并且，控制部302具有用于控制衬底端子115的电位的衬底电位控制部306。
与实施例1的变形例涉及的半导体装置的IS2S1－VS2S1特性相同，在施加作为衬底电压的负的电压的情况下，以半导体装置301的导通电阻大的状态来工作。即，在开关电源电路启动时，能够控制浪涌电流。
并且，在本发明的所有的实施例所涉及的双向开关半导体装置中，对在第一和第二栅极电极与第二半导体层之间设置第一和第二p型半导体层为例进行了说明，半导体装置的栅极并非受这样的结构所限。即，作为半导体装置的栅极结构，取代栅电极下面的p型半导体层而设置绝缘层，从而可以作为绝缘型的栅极，也可以是不设置栅电极下面的p型半导体层，而使栅电极与半导体层叠体形成肖特基结，以作为结型的栅极。
并且，作为本发明的所有的实施例所涉及的双向开关半导体装置的衬底均以Si(硅)衬底为例进行了说明，本发明并非受限于Si衬底。既可以是形成氮化物半导体的衬底，也可以是取代Si衬底的碳化硅(SiC)衬底或蓝宝石衬底或其他的衬底。
本发明所涉及的双向开关以及利用双向开关的交流二线式开关以及开关电源电路能够抑制部件数量的增加，并且能够抑制启动时的浪涌电流。因此，能够作为减轻对电气设备的电磁干扰以及对电气设备本身的负担的双向开关、交流二线式开关以及开关电源电路来发挥作用。
符号说明
10   双向开关
11   交流电源
12   负载
20   双向开关
21   商用交流电源
22   负载
23   全波整流器
24   电源电路
30   双向开关
31   电感器
32   整流二极管
33   输入电源
34   负载
101  半导体装置
102  控制部
102a 工作模式控制部
102b 衬底电位控制部
103A 第一开关端子
103B 第二开关端子
104A 第一控制端子
104B 第二控制端子
105  Si(硅)衬底
106  缓冲层
107  第一半导体层
108  第二半导体层
109A 第一电极
109B 第二电极
110A 第一电极布线
110B 第二电极布线
111A 第一p型半导体层
111B 第二p型半导体层
112A 第一栅电极
112B 第二栅电极
113  保护膜
114  背面电极
115  衬底端子
201  半导体装置
202  控制部
203A 第一栅极驱动电路
203B 第二栅极驱动电路
204  控制电路
205  外部设定部
206  衬底电位控制部
301  半导体装置
302  控制部
303A 第一栅极驱动电路
303B 第二栅极驱动电路
304  控制电路
305  外部设定部
306  衬底电位控制部

Claims (15)

1.一种双向开关，由半导体装置和控制部构成，
所述半导体装置具备：
半导体层叠体，被形成在衬底之上，且具有沟道区域，该半导体层叠体由以氮化物半导体或碳化硅构成的半导体构成；
第一电极以及第二电极，彼此以一定的间隔被形成在所述半导体层叠体之上；
第一栅电极，被形成在所述第一电极与所述第二电极之间；以及
第二栅电极，被形成在所述第一栅电极与所述第二电极之间；
所述控制部进行如下控制：
在与启动时的过渡状态相对应的过渡期间，在所述第一电极的电位比所述第二电极的电位高时，以所述第一电极的电位为基准，将比第一阈值电压低的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比第二阈值电压高的电压施加到所述第二栅电极，所述第一阈值电压是所述第一栅电极的阈值电压，所述第二阈值电压是所述第二栅电极的阈值电压；
在所述过渡期间，在所述第一电极的电位比所述第二电极的电位低时，以所述第一电极的电位为基准，将比所述第一阈值电压高的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比所述第二阈值电压低的电压施加到所述第二栅电极。
2.如权利要求1所述的双向开关，
所述半导体装置具有：第一工作模式、第二工作模式、第三工作模式；
所述控制部对第一工作模式、第二工作模式、第三工作模式的切换进行控制；
所述第一工作模式是进行逆阻止工作的工作模式，该逆阻止工作是指，不使电流从所述第一电极以及所述第二电极中电位低的一侧流向另一侧；
所述第二工作模式是成为导通状态的工作模式，该导通状态是指，电流能够在所述第一电极与所述第二电极之间双向流动的状态；
所述第三工作模式是成为截止状态的工作模式，该截止状态是指，在所述第一电极与所述第二电极之间，不论在哪个方向上电流都不能流动的状态；
所述控制部，在所述过渡期间使所述半导体装置成为第一工作模式。
3.如权利要求2所述的双向开关，
所述半导体装置为常断型；
所述控制部进行如下控制：在所述第一工作模式中，将电位与所述第一电极以及所述第二电极中电位高的一侧的电位相同的电压，施加到所述第一电极以及所述第二电极中电位高的一侧的所述第一栅电极或所述第二栅电极。
4.如权利要求2所述的双向开关，
所述控制部进行如下控制：在所述第一工作模式中，将电位相对于所述第一电极以及所述第二电极中电位高的一侧的电位为负的电压，施加到所述第一电极以及所述第二电极中电位高的一侧的所述第一栅电极或所述第二栅电极。
5.如权利要求1至4中的任一项所述的双向开关，
所述半导体装置具有衬底电极；
所述控制部具有用于控制衬底电极的电位的衬底电位控制部。
6.如权利要求1至4中的任一项所述的双向开关，
在所述第一栅电极与所述半导体层叠体之间具有第一半导体层，该第一半导体层与所述半导体层叠体形成PN结；
在所述第二栅电极与所述半导体层叠体之间具有第二半导体层，该第二半导体层与所述半导体层叠体形成PN结。
7.如权利要求1至4中的任一项所述的双向开关，
在所述第一栅电极以及所述第二栅电极之下具有绝缘层。
8.如权利要求1至4中的任一项所述的双向开关，
所述第一栅电极以及所述第二栅电极，与所述半导体层叠体形成肖特基结。
9.如权利要求1至4中的任一项所述的双向开关，
所述衬底为硅衬底。
10.如权利要求1至4中的任一项所述的双向开关，
所述衬底为碳化硅衬底。
11.如权利要求1至4中的任一项所述的双向开关，
所述衬底为蓝宝石衬底。
12.一种交流二线式开关，被连接并用于交流电源与负载之间，
所述交流二线式开关具有双向开关，该双向开关与所述交流电源以及所述负载串联连接，并且与所述交流电源以及所述负载构成闭合电路；
所述双向开关是权利要求1至11中的任一项所述的双向开关。
13.如权利要求12所述的交流二线式开关，
所述交流二线式开关还具有：
全波整流器，被连接于所述第一电极与所述第二电极之间，对所述交流电源进行全波整流；以及
电源电路，对从所述全波整流器输出的全波整流后的电压进行平滑化，并提供直流电源；
所述控制部具有：
栅极驱动电路，接受从所述电源电路提供来的直流电源，并且向所述第一栅电极以及所述第二栅电极输出控制信号；以及
控制电路，将控制信号输入到所述栅极驱动电路。
14.一种开关电源电路，包括：
输入端子，被连接于电压源；
输出端子，输出直流电压；
电感器或变压器，被插入在所述输入端子与所述输出端子之间，用于蓄积能量；
整流二极管，被插入在所述输入端子与所述输出端子之间，并与所述电感器或变压器的输出侧连接；以及
开关，对在所述电感器或变压器中蓄积的能量进行控制；
所述开关是权利要求1至11中的任一项所述的双向开关；
所述第二电极被连接于所述电感器或变压器的输出侧，所述第二电极的电位被固定为比所述第一电极的电位高的电位。
15.一种双向开关的驱动方法，
所述双向开关具备：
半导体层叠体，被形成在衬底之上，且具有沟道区域，该半导体层叠体由以氮化物半导体或碳化硅构成的半导体构成；
第一电极以及第二电极，彼此以一定的间隔被形成在所述半导体层叠体之上；
第一栅电极，被形成在所述第一电极与所述第二电极之间；以及
第二栅电极，被形成在所述第一栅电极与所述第二电极之间；
在所述双向开关的驱动方法中进行如下步骤：
在与启动时的过渡状态对应的过渡期间，判断所述第一电极的电位是比所述第二电极的电位高还是低；
在所述过渡期间，在判断为所述第一电极的电位比所述第二电极的电位高时，以所述第一电极的电位为基准，将比第一阈值电压低的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比第二阈值电压高的电压施加到所述第二栅电极，所述第一阈值电压是所述第一栅电极的阈值电压，所述第二阈值电压是所述第二栅电极的阈值电压；
在所述过渡期间，在判断为所述第一电极的电位比所述第二电极的电位低时，以所述第一电极的电位为基准，将比所述第一阈值电压高的电压施加到所述第一栅电极，并且，以所述第二电极的电位为基准，将比所述第二阈值电压低的电压施加到所述第二栅电极。
CN201110159275.6A 2010-06-15 2011-06-14 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法 Expired - Fee Related CN102315272B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136648/2010 2010-06-15
JP2010136648A JP2012004253A (ja) 2010-06-15 2010-06-15 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法

Publications (2)

Publication Number Publication Date
CN102315272A CN102315272A (zh) 2012-01-11
CN102315272B true CN102315272B (zh) 2015-07-08

Family

ID=45096111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110159275.6A Expired - Fee Related CN102315272B (zh) 2010-06-15 2011-06-14 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法

Country Status (3)

Country Link
US (1) US8526207B2 (zh)
JP (1) JP2012004253A (zh)
CN (1) CN102315272B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018985B2 (en) * 2010-08-04 2015-04-28 Rohm Co., Ltd. Power module and output circuit
JP2013207107A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013207102A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9093301B2 (en) * 2013-03-08 2015-07-28 Texas Instruments Incorporated Driver for normally on III-nitride transistors to get normally-off functionality
CN109314511B (zh) * 2016-05-12 2023-10-20 因特莱索有限责任公司 电子开关和调光器
EP3297161B1 (en) 2016-09-15 2019-08-21 Visic Technologies Ltd. Power device for high voltage and high current switching
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
US10594318B2 (en) * 2017-08-29 2020-03-17 City University Of Hong Kong Electric circuit arrangement and a method for generating electric current pulses to a load
US11004942B2 (en) * 2017-12-30 2021-05-11 Texas Instruments Incorporated Controlling bi-directional switching devices
JP7320789B2 (ja) * 2018-06-29 2023-08-04 パナソニックＩｐマネジメント株式会社 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
US11056981B2 (en) 2018-07-07 2021-07-06 Intelesol, Llc Method and apparatus for signal extraction with sample and hold and release
US11581725B2 (en) 2018-07-07 2023-02-14 Intelesol, Llc Solid-state power interrupters
US11671029B2 (en) 2018-07-07 2023-06-06 Intelesol, Llc AC to DC converters
CN112640042A (zh) * 2018-08-30 2021-04-09 创意科技股份有限公司 洗净装置
US11205011B2 (en) 2018-09-27 2021-12-21 Amber Solutions, Inc. Privacy and the management of permissions
US11334388B2 (en) 2018-09-27 2022-05-17 Amber Solutions, Inc. Infrastructure support to enhance resource-constrained device capabilities
US11349296B2 (en) 2018-10-01 2022-05-31 Intelesol, Llc Solid-state circuit interrupters
US10985548B2 (en) 2018-10-01 2021-04-20 Intelesol, Llc Circuit interrupter with optical connection
WO2020095510A1 (ja) * 2018-11-08 2020-05-14 パナソニックＩｐマネジメント株式会社 双方向スイッチ、電気装置及びマルチレベルインバータ
EP3900487A4 (en) 2018-12-17 2022-09-21 Intelesol, LLC ALTERNATELY DRIVEN LIGHT EMITTING DIODE SYSTEMS
US11551899B2 (en) 2019-05-18 2023-01-10 Amber Semiconductor, Inc. Intelligent circuit breakers with solid-state bidirectional switches
JP2023511406A (ja) 2020-01-21 2023-03-17 アンバー セミコンダクター，インク． インテリジェント回路遮断
CN111431165A (zh) * 2020-05-19 2020-07-17 浙江巨磁智能技术有限公司 SiC安全组件及其保护方法
US11670946B2 (en) 2020-08-11 2023-06-06 Amber Semiconductor, Inc. Intelligent energy source monitoring and selection control system
FR3114457B1 (fr) * 2020-09-18 2022-09-09 Commissariat Energie Atomique Commande de deux interrupteurs en série
CN115117055B (zh) * 2021-05-25 2023-12-05 英诺赛科(苏州)科技有限公司 氮化物基半导体双向切换器件和其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523614A (zh) * 2006-11-20 2009-09-02 松下电器产业株式会社 半导体装置及其驱动方法
JP2010068606A (ja) * 2008-09-10 2010-03-25 Panasonic Corp 単相−三相マトリックスコンバータ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504016B2 (ja) * 1995-04-05 2004-03-08 セイコーインスツルメンツ株式会社 スイッチング電源回路
JP3964912B2 (ja) 2005-04-18 2007-08-22 日本電信電話株式会社 突入電流低減回路
JP3990421B2 (ja) 2005-10-20 2007-10-10 日本電信電話株式会社 突入電流低減回路および電気機器
JP2008079448A (ja) 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 昇圧電源装置
JP5767811B2 (ja) * 2007-09-12 2015-08-19 トランスフォーム インコーポレイテッドＴｒａｎｓｐｈｏｒｍ Ｉｎｃ． Ｉｉｉ族窒化物双方向スイッチ
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
JP2010004588A (ja) * 2008-06-18 2010-01-07 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
JP5294903B2 (ja) * 2008-08-21 2013-09-18 パナソニック株式会社 負荷制御装置及びそれを備えた負荷制御システム
JP2010057263A (ja) * 2008-08-28 2010-03-11 Panasonic Corp ゲート駆動回路
JP2010094006A (ja) * 2008-09-10 2010-04-22 Panasonic Corp ゲート駆動回路およびそれを用いたインバータ回路
JP5895170B2 (ja) * 2010-02-23 2016-03-30 パナソニックＩｐマネジメント株式会社 ２線式交流スイッチ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523614A (zh) * 2006-11-20 2009-09-02 松下电器产业株式会社 半导体装置及其驱动方法
JP2010068606A (ja) * 2008-09-10 2010-03-25 Panasonic Corp 単相−三相マトリックスコンバータ

Also Published As

Publication number Publication date
CN102315272A (zh) 2012-01-11
US20110305054A1 (en) 2011-12-15
JP2012004253A (ja) 2012-01-05
US8526207B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
CN102315272B (zh) 双向开关、交流二线式开关、开关电源电路以及双向开关的驱动方法
CN102195629B (zh) 交流二线式开关
CN102668348B (zh) 转换器
CN102414818B (zh) 半导体元件、半导体装置及电力变换器
CN101853847B (zh) 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
US8299737B2 (en) Motor driving circuit
JP5666157B2 (ja) 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
WO2016067835A1 (ja) パワーモジュールおよびパワー回路
EP3605810B1 (en) System and method for a gan-based start-up circuit
JP2009159222A (ja) スイッチ装置
TW201838479A (zh) 發光二極體之驅動器
JP2013532934A (ja) スイッチング及び整流のための高電子移動度トランジスタを含む電力変換回路
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
JP2012099630A (ja) 半導体装置および電力変換器
Kim et al. Current trends in the development of normally-OFF GaN-on-Si power transistors and power modules: A review
TW201414164A (zh) 用於電力轉換電路之裝置與部件
US9991776B2 (en) Switched mode power supply converter
US9007793B2 (en) Synchronous rectifier driver circuit rectifier
TW202110033A (zh) 以疊接式氮化鎵進行高效率電力開關的裝置及方法
US11011971B2 (en) Rectifying circuit and power supply device
JP2020060986A (ja) 突入電流防止回路
US11271547B2 (en) Gate drive circuit, drive device, semiconductor device, and gate drive method
CN110767751B (zh) 功率半导体器件
JP2015015345A (ja) 半導体回路および電力変換回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150828

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708

CF01 Termination of patent right due to non-payment of annual fee