JPWO2020095510A1 - 双方向スイッチ、電気装置及びマルチレベルインバータ - Google Patents

双方向スイッチ、電気装置及びマルチレベルインバータ Download PDF

Info

Publication number
JPWO2020095510A1
JPWO2020095510A1 JP2020556613A JP2020556613A JPWO2020095510A1 JP WO2020095510 A1 JPWO2020095510 A1 JP WO2020095510A1 JP 2020556613 A JP2020556613 A JP 2020556613A JP 2020556613 A JP2020556613 A JP 2020556613A JP WO2020095510 A1 JPWO2020095510 A1 JP WO2020095510A1
Authority
JP
Japan
Prior art keywords
gate
bidirectional
state
switch
bidirectional switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020556613A
Other languages
English (en)
Other versions
JP7357206B2 (ja
Inventor
雄介 木下
雄介 木下
山田　康博
康博 山田
貴志 一柳
貴志 一柳
雅則 野村
雅則 野村
秀俊 石田
秀俊 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2020095510A1 publication Critical patent/JPWO2020095510A1/ja
Application granted granted Critical
Publication of JP7357206B2 publication Critical patent/JP7357206B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Inverter Devices (AREA)

Abstract

本開示の課題は、電流コラプスを抑制することである。基板（２）は、導電性を有する。ＧａＮ層（４）は、基板（２）上に形成されている。ＡｌＧａＮ層（５）は、ＧａＮ層（４）上に形成されている。第１のソース電極（Ｓ１）、第１のゲート電極（Ｇ１）、第２のゲート電極（Ｇ２）、及び第２のソース電極（Ｓ２）は、ＡｌＧａＮ層（５）上に形成されている。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（６１）（ここで、０≦ｘ１＜１）は、第１のゲート電極（Ｇ１）とＡｌＧａＮ層（５）との間に介在している。第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（６２）（ここで、０≦ｘ２＜１）は、第２のゲート電極（Ｇ２）とＡｌＧａＮ層（５）との間に介在している。基板（２）は、第１のソース電極（Ｓ１）、第２のソース電極（Ｓ２）、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）の全てに対して電気的に絶縁されている。双方向スイッチ（１）は、基板（２）を定電位点に接続するための端子（８）を更に備える。端子（８）は、基板（２）に接続されている。

Description

本開示は、双方向スイッチ、電気装置及びマルチレベルインバータに関し、より詳細には、２つのゲート電極を備える双方向スイッチ、その双方向スイッチを備える電気装置、その双方向スイッチを備えるマルチレベルインバータに関する。
従来、ダブルゲート（デュアルゲート）の半導体素子である双方向スイッチ素子が提案されている（特許文献１）。
特許文献１に記載された双方向スイッチ素子では、シリコンからなる導電性の基板上にＡｌＮからなるバッファ層を介在させて、半導体層積層体が形成されている。半導体層積層体は、アンドープのＧａＮからなる第１の層（ＧａＮ層）と、アンドープのＡｌＧａＮからなる第２の層（ＡｌＧａＮ層）とが下側から順次積層されている。
特許文献１に記載された双方向スイッチ素子では、第１の層の第２の層とのヘテロ界面近傍に、２次元電子ガス層であるチャネル領域が生成されている。
半導体層積層体の上には、互いに間隔をおいて第１のオーミック電極（第１のソース電極）及び第２のオーミック電極（第２のソース電極）が形成されている。半導体層積層体の上における第１のオーミック電極と第２のオーミック電極との間の領域に、第１のオーミック電極側から順に、第１のｐ型窒化物半導体層を介在させて形成された第１のゲート電極と、第２のｐ型窒化物半導体層を介在させて形成された第２のゲート電極と、が並んでいる。
特許文献１に記載の双方向スイッチ素子では、例えば基板を電気的にフローティングにした状態で使用された場合に、スイッチング時のオン抵抗が増加する電流コラプスが発生することがあった。電流コラプスは、第１のオーミック電極（第１のソース電極）と第２のオーミック電極（第２のソース電極）との間に高電圧（ストレス電圧）が印加されているときにチャネル領域の近傍の結晶欠陥、界面等に電子が捕獲され、オン抵抗が増大する現象である。
特開２０１１−２０４９９３号公報
本開示の目的は、電流コラプスを抑制することが可能な双方向スイッチ、電気装置及びマルチレベルインバータを提供することにある。
本開示に係る一態様の双方向スイッチは、基板と、ＧａＮ層と、ＡｌＧａＮ層と、第１のソース電極と、第１のゲート電極と、第２のゲート電極と、第２のソース電極と、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（ここで、０≦ｘ１＜１）と、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（ここで、０≦ｘ２＜１）と、を備える。前記基板は、導電性を有する。前記ＧａＮ層は、前記基板上に形成されている。前記ＡｌＧａＮ層は、前記ＧａＮ層上に形成されている。前記第１のソース電極、前記第１のゲート電極、前記第２のゲート電極、及び前記第２のソース電極は、前記ＡｌＧａＮ層上に形成されている。前記第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層は、前記第１のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層は、前記第２のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記基板は、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極の全てに対して電気的に絶縁されている。前記双方向スイッチは、前記基板を定電位点に接続するための端子を更に備える。前記端子は、前記基板に接続されている。
本開示に係る一態様の電気装置は、前記双方向スイッチを備える。前記双方向スイッチの前記端子が前記定電位点に接続されている。
本開示に係る一態様のマルチレベルインバータは、前記双方向スイッチを備える。
図１は、実施形態１に係る双方向スイッチの断面図である。 図２は、同上の双方向スイッチにおける基板の電位とオン抵抗比との関係を示すグラフである。 図３は、同上の双方向スイッチにおける基板の電位とオン抵抗比との関係を示すグラフである。 図４は、同上の双方向スイッチの端子が接続される定電位点を例示するための回路図である。 図５は、同上の双方向スイッチにおける端子の接続先の電位とオン抵抗比との関係を示すグラフである。 図６は、同上の双方向スイッチを備える電気装置であるマルチレベルインバータの回路図である。 図７は、実施形態２に係るスイッチシステムの回路図である。 図８は、同上のスイッチシステムにおける双方向スイッチ装置の備える双方向スイッチの断面図である。 図９Ａは、同上のスイッチシステムにおける双方向スイッチ装置の備える双方向スイッチのＦＥＴモードでの電流−電圧特性図である。図９Ｂは、同上のスイッチシステムにおける双方向スイッチ装置の備える双方向スイッチのダイオードモードでの電流−電圧特性図である。 図１０は、同上のスイッチシステムの動作説明図である。 図１１は、同上のスイッチシステムを適用する降圧型ＤＣ−ＤＣコンバータの回路図である。 図１２は、同上のスイッチシステムを降圧型ＤＣ−ＤＣコンバータに適用する場合のスイッチシステムの動作説明図である。 図１３は、同上のスイッチシステムを適用する昇圧型ＤＣ−ＤＣコンバータの回路図である。 図１４は、実施形態３に係るスイッチシステムの回路図である。 図１５は、同上のスイッチシステムにおける双方向スイッチ装置の備える双方向スイッチの電流−電圧特性図である。 図１６は、実施形態４に係るスイッチシステムの回路図である。 図１７は、同上のスイッチシステムを降圧型ＤＣ−ＤＣコンバータに適用する場合のスイッチシステムの動作説明図である。 図１８は、実施形態５に係るスイッチシステムの回路図である。 図１９は、同上のスイッチシステムを適用する３レベルインバータ回路の回路図である。 図２０は、実施形態６に係るスイッチシステムの回路図である。 図２１は、実施形態７に係るスイッチシステムの回路図である。 図２２は、同上のスイッチシステムを３レベルインバータ回路に適用する場合のスイッチシステムの動作説明図である。 図２３は、実施形態８に係るスイッチシステムの回路図である。
下記の実施形態等において説明する図１及び８は、模式的な図であり、図１及び８中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
（実施形態１）
以下では、実施形態１に係る双方向スイッチ１について、図１に基づいて説明する。
（１．１）概要
双方向スイッチ１は、双方向スイッチ素子１０と、双方向スイッチ素子１０を保護するパッケージ１１と、を備える。双方向スイッチ素子１０は、基板２と、ＧａＮ層４と、ＡｌＧａＮ層５と、第１のソース電極Ｓ１と、第１のゲート電極Ｇ１と、第２のゲート電極Ｇ２と、第２のソース電極Ｓ２と、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１（ここで、０≦ｘ１＜１）と、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２（ここで、０≦ｘ２＜１）と、を備える。実施形態１に係る双方向スイッチ１では、ｘ１＝ｘ２である。パッケージ１１は、双方向スイッチ素子１０の第１のソース電極Ｓ１、第１のゲート電極Ｇ１、第２のソース電極Ｓ２及び第２のゲート電極Ｇ２が、それぞれ接続されている第１のソース端子、第１のゲート端子、第２のソース端子及び第２のゲート端子を備える。パッケージ１１は、双方向スイッチ素子１０の基板２に接続されている端子８を更に備える。
双方向スイッチ素子１０では、ＧａＮ層４は、基板２上に形成されている。ＡｌＧａＮ層５は、ＧａＮ層４上に形成されている。第１のソース電極Ｓ１、第１のゲート電極Ｇ１、第２のゲート電極Ｇ２、及び第２のソース電極Ｓ２は、ＡｌＧａＮ層５上に形成されている。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１は、第１のゲート電極Ｇ１とＡｌＧａＮ層５との間に介在している。第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２は、第２のゲート電極Ｇ２とＡｌＧａＮ層５との間に介在している。したがって、双方向スイッチ素子１０では、基板２上に、ＧａＮ層４とＡｌＧａＮ層５と第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２とを含む積層体１００が形成されている。
双方向スイッチ素子１０は、デュアルゲート型のＧａＮ系ＧＩＴ（GIT：Gate Injection Transistor）である。ここにおいて、双方向スイッチ素子１０では、ＡｌＧａＮ層５は、ＧａＮ層４上に形成されており、ＧａＮ層４と共にヘテロ接合部ＨＪ１を構成する。ＧａＮ層４においては、ヘテロ接合部ＨＪ１の近傍に、２次元電子ガス（Two-Dimensional Electron Gas）が発生している。２次元電子ガスを含む領域（以下、「２次元電子ガス層」ともいう）は、ｎチャネル層（電子伝導層）として機能することが可能である。
（１．２）双方向スイッチの各構成要素
以下、双方向スイッチ１の各構成要素について、より詳細に説明する。
（１．２．１）双方向スイッチ素子
（１．２．１．１）基板
基板２は、導電性のシリコン基板である。したがって、基板２は、導電性基板の一種である。
基板２は、第１主面２１及び第２主面２２を有する。基板２の第１主面２１及び第２主面２２は、基板２の厚さ方向に直交する。ここにおいて、「直交」とは、厳密に直交する場合のみに限定されず、略直交（厚さ方向と第１主面２１又は第２主面２２とのなす角度が例えば９０°±５°）でもよい。第２主面２２は、基板２の厚さ方向において第１主面２１の反対側に位置している。第１主面２１及び第２主面２２は、互いに対向する。ここにおいて、「対向する」とは物理的ではなく幾何学的に対向することを意味する。双方向スイッチ素子１０では、積層体１００は、基板２の第１主面２１上に形成されている。基板２の第１主面２１は、例えば、（１１１）面である。基板２の第１主面２１は、例えば、（１１１）面からのオフ角が０°よりも大きく５°以下の結晶面でもよい。ここにおいて、「オフ角」とは、（１１１）面に対する第１主面２１の傾斜角である。したがって、オフ角が０°であれば、第１主面２１は、（１１１）面である。（１１１）面は、３つの指数を括弧のなかに入れて表記したミラー指数（Miller Index）による結晶面である。基板２の厚さは、例えば、１００μｍ以上１０００μｍ以下である。
基板２は、第１のソース電極Ｓ１、第２のソース電極Ｓ２、第１のゲート電極Ｇ１及び第２のゲート電極Ｇ２の全てに対して電気的に絶縁されている。
（１．２．１．２）積層体
ＧａＮ層４は、バッファ層３を介して基板２上に形成されている。ここにおいて、上述の積層体１００は、バッファ層３を含む。積層体１００では、バッファ層３、ＧａＮ層４及びＡｌＧａＮ層５は、基板２側からこの順に並んでいる。ＡｌＧａＮ層５は、ＧａＮ層４よりもバンドギャップが大きい。
積層体１００は、ＡｌＧａＮ層５上に形成されている第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２を含んでいる。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２は、ＡｌＧａＮ層５の表面５１の一部のみを覆っている。したがって、ＡｌＧａＮ層５の表面５１は、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２に覆われている領域と、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２に覆われていない領域と、を含む。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１と第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２とは、互いに離れている。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２は、Ｍｇを含有している。
双方向スイッチ素子１０では、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２の各々は、例えば、ｐ型ＡｌＧａＮ層であるが、ｐ型ＧａＮ層であってもよい。
積層体１００は、基板２上に例えばＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によって成長されたエピタキシャル成長層である。基板２上に積層体１００を成長させるエピタキシャル成長装置としてＭＯＶＰＥ装置を採用する場合、Ａｌの原料ガスとしては、トリメチルアルミニウム（ＴＭＡｌ）を採用するのが好ましい。また、Ｇａの原料ガスとしては、トリメチルガリウム（ＴＭＧａ）を採用するのが好ましい。Ｎの原料ガスとしては、ＮＨ３を採用するのが好ましい。ｐ型導電性に寄与する不純物であるＭｇの原料ガスとしては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を採用するのが好ましい。各原料ガスそれぞれのキャリアガスとしては、例えば、Ｈ２ガスを採用するのが好ましい。各原料ガスは、特に限定されず、例えば、Ｇａの原料ガスとしてトリエチルガリウム（ＴＥＧａ）、Ｎの原料ガスとしてヒドラジン誘導体を採用してもよい。
バッファ層３は、例えば、アンドープのＧａＮ層である。バッファ層３は、ＧａＮ層４、ＡｌＧａＮ層５、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２の結晶性の向上を目的として設けた層である。バッファ層３は、基板２の第１主面２１上に直接形成されている。バッファ層３を構成するアンドープのＧａＮ層は、その成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。バッファ層３の厚さは、例えば、１００ｎｍ以上３０００ｎｍ以下である。
ＧａＮ層４は、アンドープのＧａＮ層である。ＧａＮ層４を構成するアンドープのＧａＮ層は、その成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。ＧａＮ層４の厚さは、例えば、１００ｎｍ以上７００ｎｍ以下である。
ＡｌＧａＮ層５は、アンドープのＡｌＧａＮ層である。ＡｌＧａＮ層５を構成するアンドープのＡｌＧａＮ層は、その成長時に不可避的に混入されるＭｇ、Ｈ、Ｓｉ、Ｃ、Ｏ等の不純物が存在してもよい。ＡｌＧａＮ層５のＡｌの組成比は、例えば、０．２である。ここにおいて、ＡｌＧａＮ層５のＡｌの組成比とは、アンドープのＡｌＧａＮ層をＡｌｙＧａ１−ｙＮ層で表したときのｙの値である。つまり、ＡｌＧａＮ層５は、アンドープのＡｌ０．２Ｇａ０．８Ｎ層である。組成比は、例えば、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）による組成分析で求めた値である。組成比の相対的な大小関係を議論する上では、組成比は、ＥＤＸに限らず、例えば、オージェ電子分光（Auger Electron Spectroscopy）による組成分析、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）による組成分析で求めた値でもよい。ＡｌＧａＮ層５の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。
第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２は、ＭＯＶＰＥ装置によって第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１と第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２との元になるｐ型ＡｌｘＧａ１−ｘＮ層（ここで、ｘ＝ｘ１＝ｘ２）をＡｌＧａＮ層５上に成長させた後に、フォトリソグラフィ技術及びエッチング技術を利用してｐ型ＡｌｘＧａ１−ｘＮ層をパターニングすることによって形成されている。
第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２の各々のＡｌの組成比は、ＡｌＧａＮ層５のＡｌの組成比と同じ（例えば、０．２）であるが、ＡｌＧａＮ層５のＡｌの組成比と異なっていてもよい。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２の各々の厚さは、例えば、５０ｎｍ以上３００ｎｍ以下である。
（１．２．１．３）第１のソース電極、第１のゲート電極、第２のソース電極、第２のゲート電極
第１のソース電極Ｓ１は、ＡｌＧａＮ層５上に形成されている。第１のゲート電極Ｇ１は、ＡｌＧａＮ層５上に形成されており、第１のソース電極Ｓ１から離れている。第２のゲート電極Ｇ２は、ＡｌＧａＮ層５上に形成されており、第１のゲート電極Ｇ１から見て第１のソース電極Ｓ１とは反対側において第１のゲート電極Ｇ１から離れている。第２のソース電極Ｓ２は、ＡｌＧａＮ層５上に形成されており、第２のゲート電極Ｇ２から見て第１のゲート電極Ｇ１とは反対側において第２のゲート電極Ｇ２から離れている。
第１のソース電極Ｓ１及び第２のソース電極Ｓ２は、ＡｌＧａＮ層５の表面５１において第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２に覆われていない領域に形成されている。第１のソース電極Ｓ１と第２のソース電極Ｓ２とは、互いに離れている。第１のソース電極Ｓ１及び第２のソース電極Ｓ２は、ヘテロ接合部ＨＪ１と電気的に接続されている。ここにおいて、「電気的に接続されている」とはオーミック接触していることを意味する。第１のソース電極Ｓ１及び第２のソース電極Ｓ２の各々は、例えば、ＴｉとＡｌとを含んでいる。
第１のゲート電極Ｇ１は、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１を介してＡｌＧａＮ層５上に形成されている。また、第２のゲート電極Ｇ２は、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２を介してＡｌＧａＮ層５上に形成されている。第１のゲート電極Ｇ１と第２のゲート電極Ｇ２との距離は、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１と第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２との距離よりも長い。第１のゲート電極Ｇ１は、第１のソース電極Ｓ１に対応している。第２のゲート電極Ｇ２は、第２のソース電極Ｓ２に対応している。第１のゲート電極Ｇ１及び第２のゲート電極Ｇ２の各々は、ＡｌＧａＮ層５の表面５１に沿った方向において、対応する第１のソース電極Ｓ１及び第２のソース電極Ｓ２それぞれから離れている。第１のゲート電極Ｇ１及び第２のゲート電極Ｇ２は、例えば、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２にそれぞれオーミック接触している。第１のゲート電極Ｇ１及び第２のゲート電極Ｇ２の各々は、例えば、ＰｄとＡｕとを含んでいる。
双方向スイッチ素子１０では、ＡｌＧａＮ層５の表面５１に沿った一方向において、第１のソース電極Ｓ１、第１のゲート電極Ｇ１、第２のゲート電極Ｇ２及び第２のソース電極Ｓ２が、この順に並んでいる。第１のソース電極Ｓ１、第１のゲート電極Ｇ１、第２のゲート電極Ｇ２及び第２のソース電極Ｓ２は、上記一方向において互いに離れている。
（１．２．１．４）双方向スイッチ素子の動作
以下では、説明の便宜上、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間に第１の閾値電圧以上の電圧が印加されていない状態を、第１のゲート電極Ｇ１がオフ状態ともいう。また、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間に第１のゲート電極Ｇ１を高電位側として第１の閾値電圧以上の電圧が印加されている状態を、第１のゲート電極Ｇ１がオン状態ともいう。また、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間に第２の閾値電圧以上の電圧が印加されていない状態を、第２のゲート電極Ｇ２がオフ状態ともいう。また、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間に第２のゲート電極Ｇ２を高電位側として第２の閾値電圧以上の電圧が印加されている状態を、第２のゲート電極Ｇ２がオン状態ともいう。
双方向スイッチ素子１０は、上述の第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２を備えることにより、ノーマリオフ型のトランジスタを実現している。ここにおいて、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１は、第１のゲート電極Ｇ１がオフ状態のときに、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１直下においてＡｌＧａＮ層５とＧａＮ層４とに空乏層を形成する。第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２は、第２のゲート電極Ｇ２がオフ状態のときに、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２直下においてＡｌＧａＮ層５とＧａＮ層４とに空乏層を形成する。双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオン状態のときには、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオン状態のときには、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間で２次元電子ガス層が空乏層により遮られなくなる。また、双方向スイッチ素子１０では、第２のゲート電極Ｇ２がオン状態のときには、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ素子１０では、第２のゲート電極Ｇ２がオン状態のときには、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間で２次元電子ガス層が空乏層により遮られなくなる。
双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオフ状態で、かつ第２のゲート電極Ｇ２がオフ状態である場合（第１の動作モードの場合）、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間において、いずれの方向にも電流を流すことができない。より詳細には、第１の動作モードの場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときに第１のソース電極Ｓ１から第２のソース電極Ｓ２へ流れる電流が遮断され、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときに第２のソース電極Ｓ２から第１のソース電極Ｓ１へ流れる電流が遮断される。
双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオン状態で、かつ第２のゲート電極Ｇ２がオン状態である場合（第２の動作モードの場合）、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間において、双方向に電流を流すことができる。より詳細には、第２の動作モードの場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときに第１のソース電極Ｓ１から第２のソース電極Ｓ２へ電流が流れ、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときに第２のソース電極Ｓ２から第１のソース電極Ｓ１へ電流が流れる。
双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオン状態で、かつ第２のゲート電極Ｇ２がオフ状態である場合（第３の動作モードの場合）、ダイオードとして機能する。より詳細には、第３の動作モードの場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときには第１のソース電極Ｓ１から第２のソース電極Ｓ２へ流れる電流が遮断され、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも第２の閾値電圧以上、高電位のときには第２のソース電極Ｓ２から第１のソース電極Ｓ１へ電流が流れる。
双方向スイッチ素子１０では、第１のゲート電極Ｇ１がオフ状態で、かつ第２のゲート電極Ｇ２がオン状態である場合（第４の動作モードの場合）、ダイオードとして機能する。より詳細には、第４の動作モードの場合、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときには第２のソース電極Ｓ２から第１のソース電極Ｓ１へ流れる電流が遮断され、かつ、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも第１の閾値電圧以上、高電位のときには第１のソース電極Ｓ１から第２のソース電極Ｓ２へ電流が流れる。
双方向スイッチ素子１０では、第１の閾値電圧と第２の閾値電圧とが同じ値であるが、互いに異なる値であってもよい。第１の閾値電圧は、第１のゲート電極Ｇ１の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。第２の閾値電圧は、第２のゲート電極Ｇ２の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。
（１．２．２）パッケージ
パッケージ１１は、双方向スイッチ素子１０の第１のソース電極Ｓ１、第１のゲート電極Ｇ１、第２のソース電極Ｓ２及び第２のゲート電極Ｇ２が、それぞれ接続部（例えば、ボンディングワイヤ）を介して接続されている第１のソース端子、第１のゲート端子、第２のソース端子及び第２のゲート端子を備える。パッケージ１１は、双方向スイッチ素子１０の基板２に接続されている端子８を更に備える。端子８は、基板２を双方向スイッチ１のオン期間における定電位点に接続するための端子である。双方向スイッチ１のオン期間は、双方向スイッチ素子１０のオン期間と同じ意味である。また、パッケージ１１は、パッケージボディ１１０を備える。パッケージボディ１１０は、例えば、略直方体状に形成されている。パッケージボディ１１０は、電気絶縁性を有する。パッケージボディ１１０は、電気絶縁性を有する樹脂によって形成されている。パッケージボディ１１０は、例えば、封止用の樹脂（例えば、黒色顔料を含むエポキシ樹脂等）によって形成されており、遮光性を有する。
パッケージ１１は、双方向スイッチ素子１０を搭載する導電性ダイ７を備えている。端子８は、導電性ダイ７と一体に形成されており、導電性ダイ７と電気的に接続されている。導電性ダイ７の材料は、例えば、銅、銅合金等である。ここにおいて、双方向スイッチ１では、双方向スイッチ素子１０の基板２が導電性材料によって導電性ダイ７と接合されることで、基板２と端子８とが電気的に接続されている。これにより、双方向スイッチ１では、基板２の電位が、端子８の電位と同電位となる。導電性材料は、例えば、導電性ペースト（例えば、銀ペースト、金ペースト）等である。
パッケージ１１において、第１のソース端子と、第１のゲート端子と、第２のソース端子と、第２のゲート端子と、端子８と、は互いに離れて配置されており、互いに電気的に絶縁されている。
（１．３）双方向スイッチの特性
図２は、双方向スイッチ１における基板２の電位とオン抵抗比との関係を示すグラフである。図２では、基板２を端子８を介して直流電源の一端に接続して基板２の電位をＶsubとし、Ｖsubを−１００Ｖ、０Ｖ、１００Ｖ、２００Ｖ、３００Ｖ、４００Ｖのうちいずれかの定電位とした場合、それぞれについて双方向スイッチ１のオン抵抗（Ｒｏｎ）を求め、基準オン抵抗に対するオン抵抗の比であるオン抵抗比（Ｒｏｎ ratio）を求めた結果を示している。
オン抵抗比を求めるにあたっては、まず、基板２の電位を定電位とした状態で、制御回路によって双方向スイッチ１をターンオンさせる場合、第１のゲート電極Ｇ１又は第２のゲート電極Ｇ２であって第１のソース電極Ｓ１と第２のソース電極Ｓ２とのうち低電位側のソース電極に対応するゲート電極に閾値電圧以上の電圧（例えば、５Ｖ）を印加する第１タイミングと、高電位側のソース電極に対応するゲート電極に閾値電圧以上の電圧（例えば、５Ｖ）を印加する第２タイミングと、に時間差（例えば、５００ｎｓｅｃ）を生じさせるように双方向スイッチ素子１０を制御する。双方向スイッチ１をターンオンさせる前から第１のソース電極Ｓ１と第２のソース電極Ｓ２との間に印加するストレス電圧は、４００Ｖとした。また、双方向スイッチ１をターンオンさせたときに第１のソース電極Ｓ１と第２のソース電極Ｓ２との間に流れる電流を１０Ａとした。オン抵抗については、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間の電圧と電流とに基づいてオームの法則に基づいて求めた値である。オン抵抗比は、｛双方向スイッチ１の基板２の電位を定電位であるＶsubとし、かつストレス電圧を４００Ｖ、電流を１０Ａとして、双方向スイッチ１をターンオンさせてから１μｓｅｃ後のオン抵抗｝／｛双方向スイッチ１の基板２の電位を０Ｖとしかつストレス電圧を１００Ｖとして、双方向スイッチ１をターンオンさせてから１μｓｅｃ後のオン抵抗｝である。双方向スイッチ１の基板２の電位を０Ｖとし（接地し）かつストレス電圧を１００Ｖとして、双方向スイッチ１をターンオンさせてから１μｓｅｃ後のオン抵抗は、電流コラプスが発生していないときのオン抵抗と同等である。
図２には図示されていないが、基板２の電位をフローティング電位とした場合、オン抵抗比は、５である。ここにおいて、基板２の電位をフローティング電位とした場合、オン抵抗比は、｛双方向スイッチ１の基板２をフローティング電位とし、かつストレス電圧を４００Ｖ、電流を１０Ａとして、双方向スイッチ１をターンオンさせてから１μｓｅｃ後のオン抵抗｝／｛双方向スイッチ１の基板２の電位を０Ｖとしかつストレス電圧を１００Ｖとして、双方向スイッチ１をターンオンさせてから１μｓｅｃ後のオン抵抗｝である。図２から、基板２の電位を定電位とすることによって、基板２の電位をフローティング電位とした場合と比べて、オン抵抗比を略５分の１程度に低減できることが分かる。
また、図３は、図２の結果を得た双方向スイッチ１と同じ構成の双方向スイッチ１における基板２の電位とオン抵抗比との関係を示すグラフである。ただし、図３と図２とは互いに異なるサンプル（双方向スイッチ１）の測定結果を示している。
図３では、図２の場合と同様、基板２を端子８を介して直流電源の一端に接続して基板２の電位をＶsubとしている。また、図３におけるオン抵抗比（Ｒｏｎ ratio）の求め方は図２におけるオン抵抗比（Ｒｏｎ ratio）の求め方と同じである。
図３から、基板２の電位が正の場合には基板２の電位の絶対値が２００Ｖよりも大きくなってもオン抵抗比が略一定の値であるのに対して、基板２の電位が負の場合には基板２の電位の絶対値が大きくなって２００Ｖ程度になるとオン抵抗比が増加する傾向にあることが分かる。なお、図３には図示されていないが、基板２の電位をフローティング電位とした場合、オン抵抗比は、３．８である。
図３から双方向スイッチ１では、基板２の電位を定電位点とする場合において、定電位の電位がグランドを基準として負の電位の場合、負の電位の絶対値が所定値（例えば、１５０Ｖ）以下であれば、電流コラプスを抑制することが可能となる。なお、所定値については、双方向スイッチ１の基板２の厚さ、積層体１００の厚さ、積層体１００の結晶構造、積層体１００の結晶性等の違いによって変わることもある。積層体１００の結晶構造とは、積層体１００に含まれる、ＧａＮ層４、ＡｌＧａＮ層５、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２それぞれを構成している結晶の結晶構造を意味する。また、積層体１００の結晶性とは、積層体１００に含まれる、ＧａＮ層４、ＡｌＧａＮ層５、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２それぞれを構成している結晶の結晶性を意味する。
双方向スイッチ１における端子８の接続先としては、例えば、図４に示すような定電圧回路において決めてもよい。図４の定電圧回路は、交流電源Ｖｓから出力される交流電圧から所定の直流電圧を生成する回路である。交流電源Ｖｓは、例えば、商用電源である。図４の定電圧回路は、交流電源Ｖｓから出力される交流電圧を全波整流するダイオードブリッジＤＢと、ダイオードブリッジＤＢの一対の出力端ＴＡ１，ＴＡ２間に接続されたコンデンサ（平滑コンデンサ）Ｃ１１と、コンデンサＣ１１の両端間に接続された抵抗Ｒ１２とツェナダイオードＺＤとの直列回路と、ツェナダイオードＺＤに並列接続されたコンデンサＣ１２と、を備える。ダイオードブリッジＤＢは、ブリッジ接続された４つのダイオードＤ１〜Ｄ４を含んでいる。定電圧回路は、ダイオードブリッジＤＢと平滑コンデンサとを含む整流平滑回路を有している。また、定電圧回路は、ダイオードブリッジＤＢの低電位側の出力端ＴＡ２とグランドとの間に接続された抵抗Ｒ１３を更に有している。
双方向スイッチ１の第１のソース電極Ｓ１と第２のソース電極Ｓ２との間に２００Ｖの交流電源を接続し、双方向スイッチ１の端子８を定電位点として定電圧回路のグランド、ダイオードブリッジＤＢの高電位側の出力端ＴＡ１（整流平滑回路の高電位側の出力端）、ツェナダイオードＺＤのカソードそれぞれに接続した場合について、双方向スイッチ１のオン抵抗を求め、オン抵抗比を求めた結果を図５に示す。図５において、「端子の接続先の電位」は、双方向スイッチ１における端子８の接続先の電位を示す。ここで、図５における「０Ｖ」は、定電圧回路のグランドの電位である。また、図５における「ダイオードブリッジ電圧」は、ダイオードブリッジＤＢの高電位側の出力端ＴＡ１の電位を示す。また、図５における「ツェナ電圧」は、ツェナダイオードＺＤのカソードの電位を示す。また、図５における「フローティング」は、基板２の電位をフローティング電位とした場合を示す。オン抵抗を求めるにあたって、双方向スイッチ１をターンオンさせる前から第１のソース電極Ｓ１と第２のソース電極Ｓ２との間に印加するストレス電圧は、２００Ｖとした。図５は、双方向スイッチ１をターンオンさせてから１２μｓｅｃ後のオン抵抗を求めてオン抵抗比を求めた結果である。
図５から、双方向スイッチ１の第１のソース電極Ｓ１と第２のソース電極Ｓ２との間に２００Ｖの交流電源を接続した場合においても、基板２の電位を定電位とすることによって、基板２の電位をフローティング電位とした場合と比べて、オン抵抗比を低減できることが分かる。したがって、双方向スイッチ１の端子８を接続する定電位点は、電位が完全に一定になる電位点に限らず、双方向スイッチ１のオン期間においてほぼ定電位とみなせる電位点でもよい。実施形態１に係る双方向スイッチ１は、基板２に接続された端子８であって基板２を定電位点に接続するための端子８を更に備えることにより、電流コラプスを抑制することが可能となる。
また、双方向スイッチ１の端子８を接続する定電位点は、ダイオードブリッジＤＢを含む整流平滑回路におけるダイオードブリッジＤＢの一対の出力端ＴＡ１、ＴＡ２のうち低電位側の出力端ＴＡ２であってもよい。この場合、定電位点として定電圧回路のグランド、ダイオードブリッジＤＢの高電位側の出力端ＴＡ１（整流平滑回路の高電位側の出力端）及びツェナダイオードＺＤのカソードのいずれかを採用した場合と比べて、双方向スイッチ１の電流コラプスを、より抑制することが可能となる。図４の定電圧回路では、ダイオードブリッジＤＢの低電位側の出力端ＴＡ２とグランドとの間に抵抗Ｒ１３を設けてあるが、抵抗Ｒ１３は、必ずしも設ける必要はない。図４の定電圧回路において抵抗Ｒ１３をなくしてダイオードブリッジ回路ＤＢの低電位側の出力端ＴＡ２をグランドに接続した構成では、ダイオードブリッジＤＢの低電位側の出力端ＴＡ２の電位は、例えば、ダイオードブリッジＤＢのダイオードＤ３に順方向電流が流れているときダイオードブリッジＤＢのダイオードＤ３の順方向電圧（Ｖｆ）にクランプされる。また、この構成では、ダイオードブリッジＤＢの低電位側の出力端ＴＡ２の電位は、例えば、ダイオードブリッジＤＢのダイオードＤ１に順方向電流が流れているときダイオードブリッジＤＢのダイオードＤ１の順方向電圧（Ｖｆ）にクランプされる。
（１．４）電気装置
以下、双方向スイッチ１を備える電気装置３００の一例について図６に基づいて説明する。
電気装置３００は、マルチレベルインバータであり、より詳細には、Ｔ型の３レベルインバータである。ここにおいて、電気装置３００は、２つのスイッチング素子Ｑ１，Ｑ２の直列回路と、スイッチング素子Ｑ１に逆並列に接続されたダイオードＤ１と、スイッチング素子Ｑ２に逆並列に接続されたダイオードＤ２と、２つのスイッチング素子Ｑ１，Ｑ２の接続点に接続された双方向スイッチ１と、を備える。２つのスイッチング素子Ｑ１，Ｑ２の各々は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
また、電気装置３００は、制御部３０１を備える。制御部３０１は、双方向スイッチ１を制御する。ここにおいて、制御部３０１は、双方向スイッチ１をターンオンさせる場合、第１のゲート電極Ｇ１又は第２のゲート電極Ｇ２であって第１のソース電極Ｓ１と第２のソース電極Ｓ２とのうち低電位側のソース電極に対応するゲート電極に閾値電圧以上の電圧を印加する第１タイミングと、高電位側のソース電極に対応するゲート電極に閾値電圧以上の電圧を印加する第２タイミングと、に時間差（例えば、５００ｎｓｅｃ）を生じさせるように双方向スイッチ１を制御する。なお、制御部３０１は、双方向スイッチ１だけでなく、２つのスイッチング素子Ｑ１，Ｑ２も制御するが、双方向スイッチ１のみを制御するように構成されていてもよい。
制御部３０１の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御部３０１の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。
電気装置３００を構成するマルチレベルインバータでは、２つのスイッチング素子Ｑ１，Ｑ２の直列回路の両端間に、直流電源となる２つのコンデンサＣ１及びＣ２の直列回路が接続されている。２つのコンデンサＣ１及びＣ２の直列回路は、直流電源Ｖｄの両端間に接続されている。また、電気装置３００を構成するマルチレベルインバータでは、第１のソース電極Ｓ１と第２のソース電極Ｓ２とのうち一方のソース電極が２つのスイッチング素子Ｑ１，Ｑ２の接続点に接続されているが、他方のソース電極が２つのコンデンサＣ１，Ｃ２の接続点Ａ２に接続されている。図６では、端子８が接続点Ａ２に接続されているが、直流電源ＶｄとコンデンサＣ１との接続点Ａ１に接続されていてもよい。また、端子８は、直流電源ＶｄとコンデンサＣ２との接続点Ａ３に接続されていてもよい。端子８を接続点Ａ１あるいは接続点Ａ２に接続した場合は、第１のソース電極Ｓ１と第２のソース電極Ｓ２とのうち高電位側のソース電極と基板２との間に直流電源Ｖｄの電圧Ｅｄが印加されうる。一方、端子８を接続点Ａ２に接続した場合、第１のソース電極Ｓ１と第２のソース電極Ｓ２とのうち高電位側のソース電極と基板２との間にはＥｄ／２の電圧が印加される。よって、図６に示すような電気装置３００を構成するマルチレベルインバータでは、双方向スイッチ１に印加される最大電圧が低くなる、端子８と接続点Ａ２とを接続する形態が、より好ましい。
なお、マルチレベルインバータの基本的動作については例えば国際公開第２０１３／０９９０５３に記載されているので説明を省略する。
上記の実施形態１は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態１は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
例えば、双方向スイッチ素子１０は、バッファ層３とＧａＮ層４との間に、１層以上の窒化物半導体層を含んでいてもよい。また、バッファ層３は、単層構造に限らず、例えば、超格子構造を有していてもよい。
また、基板２は、導電性を有していればよく、シリコン基板に限らず、例えば、ＧａＮ基板、ＳｉＣ基板等であってもよい。
また、双方向スイッチ１においてパッケージ１１は必須の構成要素ではなく、基板２に接続された端子８であって基板２を双方向スイッチ１のオン期間における定電位点に接続するための端子８を備えていれば、上述のパッケージ１１における端子８以外の構成要素を備えていない構成であってもよい。また、パッケージ１１を備えている場合でも、端子８を備えていればよく、端子８の形状、パッケージ１１の形状等は特に限定されない。
また、端子８は、導電性ダイ７と一体に形成されているが、これに限らず、例えば、基板２の第２主面２２に設けられ基板２とオーミック接触した導電層であってもよい。なお、端子８が導電性ダイ７と一体に形成されている場合、端子８及び導電性ダイ７は、例えば、リードフレームを利用して形成することができる。
双方向スイッチ１を備える電気装置は、マルチレベルインバータに限らず、例えば、調光器であってもよいし、交流−交流電力変換を行うマトリクスコンバータであってもよいし、これら以外の電気装置であってもよい。
ところで、２つの双方向スイッチ回路（双方向スイッチ）を並列接続した回路（双方向スイッチ装置）を有する電力変換装置が文献１（特開２０１７−０１１９２６号公報）に提案されている。双方向スイッチ回路は、半導体スイッチ素子で構成されている。
文献１では、双方向スイッチ回路として、例えば、２つのＩＧＢＴ及び２つのダイオードを含んだ構成と、２つのＭＯＳＦＥＴ及び２つのダイオードを含んだ構成と、が記載されている。
複数の双方向スイッチを並列接続して構成された双方向スイッチ装置では、複数の双方向スイッチのうち１つの双方向スイッチだけに電流が集中すると、双方向スイッチ装置の温度が上昇しやすくなり、双方向スイッチ装置が熱によるダメージを受ける可能性がある。双方向スイッチ装置において熱によるダメージを受けると、双方向スイッチ装置において、例えば、電気的特性の変化（劣化）、亀裂の発生等が生じることがある。
以下の実施形態２〜８では、双方向スイッチ装置において熱によるダメージを受けにくい電気装置（スイッチシステム）、及び双方向スイッチ装置の制御方法を提供することもできる。
（実施形態２）
以下では、実施形態２に係る電気装置３００ａについて、図７、８、９Ａ及び９Ｂに基づいて説明する。電気装置３００ａは、スイッチシステムである。
（２．１）電気装置の全体構成
電気装置３００ａは、双方向スイッチ装置１０１と、双方向スイッチ装置１０１を制御する制御システム３０２と、を備える。
双方向スイッチ装置１０１は、図７に示すように、複数（例えば、３つ）の双方向スイッチ１を並列接続して構成されている。ここにおいて、双方向スイッチ装置１０１は、一対の主端子１１１、１１２を備え、一対の主端子１１１、１１２の間に、複数の双方向スイッチ１の並列回路を備えている。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図７では、図６に示した端子８の図示を省略してある。図８では、図１に例示した端子８及びパッケージボディ１１０の図示を省略してある。双方向スイッチ装置１０１では、複数の双方向スイッチ１が、１つのパッケージに収納されていてもよい。
複数の双方向スイッチ１の各々は、第１のゲート電極Ｇ１及び第２のゲート電極Ｇ２を有する。
複数の双方向スイッチ１の各々は、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。双方向オン状態は、双方向（第１方向Ｆ１及び第１方向Ｆ１とは反対の第２方向Ｆ２）の電流を通過させる状態である。双方向オフ状態は、双方向の電流を阻止する状態である。第１のダイオード状態は、第１方向Ｆ１の電流を通過させる状態である。第２のダイオード状態は、第２方向Ｆ２の電流を通過させる状態である。
（２．２）電気装置（スイッチシステム）の各構成要素
（２．２．１）双方向スイッチ装置
（２．２．１．１）双方向スイッチ装置の構成
双方向スイッチ１は、例えば、図８に示すように、基板２と、第１の窒化物半導体層であるＧａＮ層４と、第２の窒化物半導体層であるＡｌＧａＮ層５と、第１のソース電極Ｓ１と、第１のゲート電極Ｇ１と、第２のゲート電極Ｇ２と、第２のソース電極Ｓ２と、第１のｐ型層である第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１と、第２のｐ型層である第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２と、を備える。
双方向スイッチ１は、第１のゲート８１と、第２のゲート８２と、を有する。双方向スイッチ１における第１のゲート８１は、第１のゲート電極Ｇ１と、ＡｌＧａＮ層５とともに第１のダイオード構造９１を構成する第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１と、を含む。また、第２のゲート８２は、第２のゲート電極Ｇ２と、ＡｌＧａＮ層５とともに第２のダイオード構造９２を構成する第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２と、を含む。したがって、図８に示した双方向スイッチ１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）のような絶縁ゲート型ＦＥＴ（Field Effect Transistor）ではなく、接合ゲート型ＦＥＴである。ここにおいて、双方向スイッチ１は、デュアルゲート型のＧａＮ系ＧＩＴである。
第２の窒化物半導体層は、第１の窒化物半導体層よりもバンドギャップが大きい。
（２．２．１．２）双方向スイッチ装置における双方向スイッチの動作
以下では、説明の便宜上、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間に第１の閾値電圧（例えば、１．３Ｖ）以上の電圧が印加されていない状態を、第１のゲート８１がオフ状態ともいう。また、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間に第１のゲート電極Ｇ１を高電位側として第１の閾値電圧以上の電圧が印加されている状態を、第１のゲート８１がオン状態ともいう。また、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間に第２の閾値電圧（例えば、１．３Ｖ）以上の電圧が印加されていない状態を、第２のゲート８２がオフ状態ともいう。また、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間に第２のゲート電極Ｇ２を高電位側として第２の閾値電圧以上の電圧が印加されている状態を、第２のゲート８２がオン状態ともいう。
双方向スイッチ１は、上述の第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１（第１のｐ型層）及び第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２（第２のｐ型層）を備えることにより、ノーマリオフ型のトランジスタを実現している。ここにおいて、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１は、第１のゲート８１がオフ状態のときに、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層６１直下においてＡｌＧａＮ層５（第２の窒化物半導体層）とＧａＮ層４（第１の窒化物半導体層）とに空乏層を形成する。第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２（第２のｐ型層）は、第２のゲート８２がオフ状態のときに、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層６２直下においてＡｌＧａＮ層５とＧａＮ層４とに空乏層を形成する。双方向スイッチ１では、第１のゲート８１がオン状態のときには、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ１では、第１のゲート８１がオン状態のときには、第１のゲート電極Ｇ１と第１のソース電極Ｓ１との間で２次元電子ガス層が空乏層により遮られなくなる。また、双方向スイッチ１では、第２のゲート８２がオン状態のときには、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間を２次元電子ガス層でつなげることができる。言い換えれば、双方向スイッチ１では、第２のゲート８２がオン状態のときには、第２のゲート電極Ｇ２と第２のソース電極Ｓ２との間で２次元電子ガス層が空乏層により遮られなくなる。
双方向スイッチ１は、第１のゲート８１及び第２のゲート８２それぞれに与えられる第１のゲート電圧Ｖｇ１（図９Ａ参照）及び第２のゲート電圧Ｖｇ２（図９Ａ参照）の組み合わせに応じて、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。第１のゲート電圧Ｖｇ１は、双方向スイッチ１の第１のゲート８１と、第１のソース電極Ｓ１を含む第１のソース７１との間に印加される電圧である。ここにおいて、第１のゲート電圧Ｖｇ１は、双方向スイッチ１の第１のゲート電極Ｇ１と、第１のソース電極Ｓ１との間に制御システム３０２から印加される電圧である。第２のゲート電圧Ｖｇ２は、双方向スイッチ１の第２のゲート８２と、第２のソース電極Ｓ１を含む第２のソース７２との間に印加される電圧である。ここにおいて、第２のゲート電圧Ｖｇ２は、双方向スイッチ１の第２のゲート電極Ｇ２と、第２のソース電極Ｓ１との間に制御システム３０２から印加される電圧である。
（２．２．１．２．１）双方向オン状態
双方向スイッチ１では、第１のゲート８１がオン状態で、かつ第２のゲート８２がオン状態である場合に双方向オン状態となる。双方向オン状態は、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間において、双方向の電流を通過させることができる状態である。より詳細には、双方向オン状態の場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときに第１のソース電極Ｓ１から第２のソース電極Ｓ２へ電流を通過させることができ、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときに第２のソース電極Ｓ２から第１のソース電極Ｓ１へ電流を通過させることができる。
双方向スイッチ１の双方向オン状態は、双方向スイッチ１の動作モードとしてＦＥＴモードである。図９Ａは、双方向スイッチ１のＦＥＴモードでの電流−電圧特性の一例を示す。図９Ａは、第１のゲート８１に与えられる第１のゲート電圧Ｖｇ１＝３Ｖで、第２のゲート８２に与えられる第２のゲート電圧Ｖｇ２が変化した場合の電流−電圧特性図である。図９Ａの横軸は、第２のソース電極Ｓ２と第１のソース電極Ｓ１との間の電圧である。図９Ａの縦軸は、第２のソース電極Ｓ２から第１のソース電極Ｓ１へ向かって流れる電流である。つまり、図９Ａの縦軸は、第２方向Ｆ２に流れる電流である。図９Ａから、双方向スイッチ１は、ＦＥＴモードの場合、第２のゲート電圧Ｖｇ２の値によらず、オン抵抗が同じであることが分かる。また、図９Ａから、双方向スイッチ１では、ＦＥＴモードの場合、第２のゲート電圧Ｖｇ２が大きくなるにつれて飽和電流が大きくなることが分かる。
（２．２．１．２．２）双方向オフ状態
双方向スイッチ１では、第１のゲート８１がオフ状態で、かつ第２のゲート８２がオフ状態である場合に双方向オフ状態となる。双方向オフ状態は、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間において、双方向の電流を阻止可能な状態である。より詳細には、双方向オフ状態の場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときに第１のソース電極Ｓ１から第２のソース電極Ｓ２へ流れる電流が遮断され、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときに第２のソース電極Ｓ２から第１のソース電極Ｓ１へ流れる電流が遮断される。
（２．２．１．２．３）第１のダイオード状態
双方向スイッチ１では、第１のゲート８１がオフ状態で、かつ第２のゲート８２がオン状態である場合に第１のダイオード状態となる。第１のダイオード状態は、第２のソース電極Ｓ２と第１のソース電極Ｓ１との間において、第１のソース電極Ｓ１から第２のソース電極Ｓ２への第１方向Ｆ１の電流を通過可能であり、かつ、第２のソース電極Ｓ２から第１のソース電極Ｓ１への第２方向Ｆ２の電流を阻止可能な状態である。より詳細には、第１のダイオード状態の場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも第１の閾値電圧以上、高電位のときには第１のソース電極Ｓ１から第２のソース電極Ｓ２へ電流が流れ、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも高電位のときには第２のソース電極Ｓ２から第１のソース電極Ｓ１へ流れる電流が遮断される。
双方向スイッチ１の第１のダイオード状態は、双方向スイッチ１の動作モードとしてダイオードモードである。図９Ｂは、双方向スイッチ１のダイオードモードでの電流−電圧特性の一例を示す。図９Ｂは、第１のゲート電圧Ｖｇ１＝０Ｖ（つまり、第１のゲート８１がオフ状態）で、第２のゲート８２に与えられる第２のゲート電圧Ｖｇ２が変化した場合の電流−電圧特性図である。図９Ｂの横軸は、第１のソース電極Ｓ１と第２のソース電極Ｓ２との間の電圧である。図９Ｂの縦軸は、第１のソース電極Ｓ１から第２のソース電極Ｓ２へ向かって流れる電流である。図９Ｂから、双方向スイッチ１の第１のダイオード状態では、ダイオードモードの場合、第２のゲート電圧Ｖｇ２が大きくなるにつれて飽和電流が大きくなることが分かる。つまり、双方向スイッチ１では、第１のダイオード状態の場合、第１のゲート電圧Ｖｇ１＝０Ｖとして、第２のゲート電圧Ｖｇ２を変えることで、飽和電流を調節できる。
（２．２．１．２．４）第２のダイオード状態
双方向スイッチ１では、第１のゲート８１がオン状態で、かつ第２のゲート８２がオフ状態である場合に第２のダイオード状態となる。第２のダイオード状態は、第２のソース電極Ｓ２と第１のソース電極Ｓ１との間において、第２のソース電極Ｓ２から第１のソース電極Ｓ１への第２方向Ｆ２の電流を通過可能であり、かつ、第１のソース電極Ｓ１から第２のソース電極Ｓ２への第１方向Ｆ１の電流を阻止可能な状態である。より詳細には、第２のダイオード状態の場合、第１のソース電極Ｓ１が第２のソース電極Ｓ２よりも高電位のときには第１のソース電極Ｓ１から第２のソース電極Ｓ２へ流れる電流が遮断され、かつ、第２のソース電極Ｓ２が第１のソース電極Ｓ１よりも第２の閾値電圧以上、高電位のときには第２のソース電極Ｓ２から第１のソース電極Ｓ１へ電流が流れる。
双方向スイッチ１では、第１の閾値電圧と第２の閾値電圧とが同じ値であるが、互いに異なる値であってもよい。第１の閾値電圧は、第１のゲート電極Ｇ１の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。第２の閾値電圧は、第２のゲート電極Ｇ２の下側において２次元電子ガス層を遮るように広がっている空乏層が縮小し２次元電子ガス層に電流を流すことができるようになる閾値電圧である。
（２．２．２）制御システム
制御システム３０２は、図７に示すように、第１のゲート駆動回路３２１と、第２のゲート駆動回路３２２と、を備える。制御システム３０２は、制御ユニット２３を更に備える。
第１のゲート駆動回路３２１は、複数の双方向スイッチ１の第１のゲート８１（の第１のゲート電極Ｇ１）に接続されている。第１のゲート駆動回路３２１は、第１の電源２４から直流電圧を供給される。第１の電源２４は、例えば、パルス電源であるが、これに限らず、一定電圧を供給する直流電圧源であってもよい。
第１のゲート駆動回路３２１は、複数の双方向スイッチ１の第１のゲート８１に第１のゲート電圧Ｖｇ１を与える回路である。第１のゲート駆動回路３２１は、第１のゲートドライバを含む。第１のゲート駆動回路３２１では、第１のゲートドライバの電源電圧の大きさによって第１のゲート電圧Ｖｇ１の大きさが変わる。第１のゲート駆動回路３２１の第１のゲートドライバは、例えば、制御ユニット２３からの制御信号により制御される。
第２のゲート駆動回路３２２は、複数の双方向スイッチ１の第２のゲート８２（の第２のゲート電極Ｇ２）に接続されている。第２のゲート駆動回路３２２は、第２の電源２５から直流電圧を供給される。第２の電源２５は、例えば、直流電圧源である。
第２のゲート駆動回路３２２は、複数の双方向スイッチ１の第２のゲート８２に第２のゲート電圧Ｖｇ２を与える回路である。第２のゲート駆動回路３２２は、第２のゲートドライバを含む。第２のゲート駆動回路３２２では、第２のゲートドライバの電源電圧の大きさによって第２のゲート電圧Ｖｇ２の大きさが変わる。第２のゲート駆動回路３２２は、例えば、制御ユニット２３からの制御信号により制御される。
制御システム３０２では、第１のゲート駆動回路３２１と第２のゲート駆動回路３２２とは互いに出力電圧が異なる。例えば、制御システム３０２では、第１のゲート駆動回路３２１の出力電圧が３．０Ｖであり、第２のゲート駆動回路３２２の出力電圧が２．０Ｖである。
制御ユニット２３の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御ユニット２３の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。
（２．３）スイッチシステムの動作
制御システム３０２は、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔ（図１０参照）が双方向スイッチ装置１０１への入力電流の大きさＩｉｎ（図１０参照）よりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１及び第２のゲート８２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。入力電流の大きさＩｉｎが１００Ａ、複数の双方向スイッチ１の各々の定格電流が１００Ａ未満（例えば、５０Ａ）の場合、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔは、例えば、３５Ａ〜４０Ａとする。ここにおいて、飽和電流Ｉｓａｔは、入力電流の大きさＩｉｎを双方向スイッチ装置１０１における双方向スイッチ１の数で除した値よりも大きく、かつ、定格電流未満となるように決めてある。スイッチシステムである電気装置３００ａでは、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときに、必ずしも、３つの双方向スイッチ１の各々の電流が飽和しなくてもよい。例えば、３つの双方向スイッチ１のうち２つの双方向スイッチ１の電流の大きさが飽和電流Ｉｓａｔとなり、残りの１つの双方向スイッチ１の電流の大きさが飽和電流Ｉｓａｔよりも小さくてもよい。つまり、残り１つの１つの双方向スイッチ１の電流が飽和しなくてもよい。
図１０は、双方向スイッチ装置１０１の３つの双方向スイッチ１の各々がダイオードモードで動作する場合の電流−電圧特性図である。各双方向スイッチ１のダイオードモードでの特性である順方向電圧（Ｖｆ）は、例えば、３．４Ｖ程度である。しかしながら、複数の双方向スイッチ１では、製造ばらつき等によって順方向電圧にばらつきが生じることがある。ここにおいて、図１０は、３つの双方向スイッチ１のダイオードモードでの順方向電圧にばらつきがある場合の電流−電圧特性を模式的に示した図である。図１０の横軸は、双方向スイッチ装置１０１の一対の主端子１１１、１１２間の電圧である。図１０の縦軸は、双方向スイッチ１に流れる電流である。以下では、説明の便宜上、３つの双方向スイッチ１を、順方向電圧が小さい順に、第１双方向スイッチ１、第２双方向スイッチ１、第３双方向スイッチ１と称する。
電気装置３００ａでは、第１〜第３の双方向スイッチ１がダイオードモードで動作する場合、まず第１双方向スイッチ１に電流が流れ、第１双方向スイッチ１の電流が飽和電流Ｉｓａｔになると、第１双方向スイッチ１の電圧が上昇し、第２双方向スイッチ１にも電流が流れ、第２双方向スイッチ１の電流が飽和電流Ｉｓａｔになると、第２双方向スイッチ１の電圧が上昇し、第３双方向スイッチ１にも電流が流れる。これにより、電気装置３００ａでは、複数の双方向スイッチ１の各々に定格電流以上の電流を流すことなく、双方向スイッチ装置１０１に入力電流の大きさＩｉｎと同じ大きさの電流を流すことができる。
（２．４）双方向スイッチ装置の制御方法
双方向スイッチ装置１０１の制御方法では、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流Ｉｉｎの大きさよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１及び第２のゲート８２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
（２．５）効果
実施形態２に係る電気装置３００ａでは、制御システム３０２が、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１及び第２のゲート８２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。これにより、実施形態２に係る電気装置３００ａでは、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
（２．６）電気装置の適用例
電気装置３００ａは、例えば、図１１に示すような降圧型ＤＣ−ＤＣコンバータ４００に適用することができる。
図１１に示した降圧型ＤＣ−ＤＣコンバータ４００は、直流電源Ｅ１の両端間に接続される、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２との直列回路と、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２との接続点とグランドとの間に接続されている、インダクタＬ１とコンデンサＣ３との直列回路と、を備える。図１１に示した降圧型ＤＣ−ＤＣコンバータ４００に電気装置３００ａを適用する場合には、ローサイドスイッチＱ１２として双方向スイッチ装置１０１を適用する。ハイサイドスイッチＱ１１は、ＦＥＴ（例えば、ＧａＮ系ＦＥＴ）である。この場合、電気装置３００ａは、ハイサイドスイッチＱ１１へゲート電圧Ｖｇｈ（図１２参照）を与えるハイサイドゲート駆動回路を更に備え、ローサイドスイッチＱ１２とハイサイドスイッチＱ１１とを制御する。
制御ユニット２３（図７参照）は、図１２に示すようなシーケンスでハイサイドスイッチＱ１１及びローサイドスイッチＱ１２を動作させる。図１２では、複数の期間Ｔ１〜Ｔ７の各々におけるハイサイドスイッチＱ１１及びローサイドスイッチＱ１２それぞれの動作状態をスイッチ又はダイオードの図記号で模式的に表してある。期間Ｔ１では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ２では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が双方向オフ状態である。期間Ｔ３では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ４では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ５では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が双方向オン状態である。期間Ｔ６では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ７では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。なお、期間Ｔ２では、ローサイドスイッチＱ１２の動作状態が双方向オフ状態であるが、これに限らず、第１のダイオード状態であってもよい。また、期間Ｔ５では、ローサイドスイッチＱ１２の動作状態が双方向オン状態であるが、これに限らず、第１のダイオード状態であってもよい。
電気装置３００ａは、降圧型ＤＣ−ＤＣコンバータ４００に適用する例に限らず、例えば、図１３に示すような昇圧型ＤＣ−ＤＣコンバータ５００に適用してもよい。図１３に示した昇圧型ＤＣ−ＤＣコンバータ５００は、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２との直列回路と、コンデンサＣ４と、インダクタＬ２と、を備える。コンデンサＣ４は、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２との直列回路の両端間に接続されている。インダクタＬ２は、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２との接続点に接続されている。昇圧型ＤＣ−ＤＣコンバータ５００では、インダクタＬ２とローサイドスイッチＱ１２との直列回路の両端間に直流電源Ｅ２が接続される。図１３に示した昇圧型ＤＣ−ＤＣコンバータ５００に電気装置３００ａを適用する場合には、ハイサイドスイッチＱ１１として双方向スイッチ装置１０１を適用する。ローサイドスイッチＱ１２は、ＦＥＴ（例えば、ＧａＮ系ＦＥＴ）である。この場合、電気装置３００ａは、ローサイドスイッチＱ１２へゲート電圧を与えるローサイドゲート駆動回路を更に備え、ハイサイドスイッチＱ１１とローサイドスイッチＱ１２とを制御する。
（実施形態３）
以下、実施形態３に係る電気装置３００ｂについて、図１４に基づいて説明する。電気装置３００ｂは、スイッチシステムである。
実施形態３に係る電気装置３００ｂは、実施形態２に係る電気装置３００ａと略同じであり、制御システム３０２の代わりに制御システム３０２ａを備える点で、実施形態２に係る電気装置３００ａと相違する。実施形態３に係る電気装置３００ｂに関し、実施形態２に係る電気装置３００ａと同様の構成要素については、同一の符号を付して説明を省略する。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図１４では、図６に示した端子８の図示を省略してある。
制御システム３０２ａは、制御システム３０２と同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態の飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１及び第２のゲート８２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
制御システム３０２ａは、第１のゲート駆動回路３２１ａと、第２のゲート駆動回路３２２ａと、第１のゲート抵抗２６と、第２のゲート抵抗２７と、を備える。また、制御システム３０２ａは、制御システム３０２の制御ユニット２３の代わりに、制御ユニット２３ａを備えている。
制御システム３０２ａでは、第１のゲート駆動回路３２１ａの回路構成と第２のゲート駆動回路３２２ａの回路構成とが同じである。第１のゲート駆動回路３２１ａの出力電圧と第２のゲート駆動回路３２２ａの出力電圧とは同じである。第１のゲート駆動回路３２１ａ及び第２のゲート駆動回路３２２ａの各々の出力電圧は、例えば、１２Ｖである。第１のゲート駆動回路３２１ａは、第１の電源２４から直流電圧を供給される。第１の電源２４は、例えば、パルス電源であるが、これに限らず、一定電圧を供給する直流電圧源であってもよい。第２のゲート駆動回路３２２ａは、第２の電源２５から直流電圧を供給される。第２の電源２５は、例えば、パルス電源であるが、これに限らず、一定電圧を供給する直流電圧源であってもよい。制御システム３０２ａでは、第１の電源２４と第２の電源２５とが共通の電源である。第１のゲート駆動回路３２１ａ、第２のゲート駆動回路３２２ａ、第１の電源２４及び第２の電源２５は、例えば、制御ユニット２３ａからの制御信号により制御される。制御システム３０２ａにおいて、制御ユニット２３ａは必須の構成要素ではない。
第１のゲート抵抗２６の一端は、第１のゲート駆動回路３２１ａの出力端に接続されている。第１のゲート抵抗２６の他端は、複数の双方向スイッチ１の第１のゲートにおける第１ゲート電極Ｇ１に接続されている。第２のゲート抵抗２７の一端は、第２のゲート駆動回路３２２ａの出力端に接続されている。第２のゲート抵抗２７の他端は、複数の双方向スイッチ１の第２のゲート８２におけるゲート電極Ｇ２に接続されている。第１のゲート抵抗２６の抵抗値と第２のゲート抵抗２７の抵抗値とが異なる。ここでは、第１のゲート抵抗２６の抵抗値が第２のゲート抵抗２７の抵抗値よりも小さい。
図１５は、双方向スイッチ１の第１のゲート８１の電圧−電流特性の一例である。横軸は第１のゲート８１のゲート電圧Ｖｇ１、縦軸は、第１のゲート８１から第１のソース電極Ｓ１に流れる電流である。つまり、縦軸は、第１のダイオード構造９１に流れる電流である。図１５から、双方向スイッチ１は、第１のゲート８１へ流れる電流を変えることによって第１のゲート８１へ与える第１のゲート電圧Ｖｇ１を変えることができることが分かる。制御システム３０２ａでは、第１のゲート駆動回路３２１ａに含まれる第１のゲートドライバの電源電圧と第１のゲート抵抗２６の抵抗値とで第１のゲート８１へ流れる電流を決めることができる。同様に、双方向スイッチ１は、第２のゲート８２へ流れる電流を変えることによって第２のゲート８２へ与える第２のゲート電圧Ｖｇ２を変えることができる。制御システム３０２ａでは、第２のゲート駆動回路３２２ａに含まれる第２のゲートドライバの電源電圧と第２のゲート抵抗２７の抵抗値とで第２のゲート８２へ流れる電流を決めることができる。
制御システム３０２ａは、上述のように、第１のゲート駆動回路３２１ａと複数の双方向スイッチ１の第１のゲート８１における第１のゲート電極Ｇ１との間に第１のゲート抵抗２６が設けられ、第２のゲート駆動回路３２２ａと複数の双方向スイッチ１の第２のゲート８２における第２のゲート電極Ｇ２との間に第２のゲート抵抗２７が設けられている。これにより、制御システム３０２ａは、第１のゲート駆動回路３２１ａの出力電圧と第２のゲート駆動回路３２２ａの出力電圧とを同じとしながらも、第１のゲート抵抗２６の抵抗値と第２のゲート抵抗２７の抵抗値とを異ならせることにより、第１のゲート８１へ流れる電流と第２のゲート８２へ流れる電流とが異なり、第１のゲート電圧Ｖｇ１と第２のゲート電圧Ｖｇ２とを異ならせることができる。したがって、制御システム３０２ａでは第２のゲート電圧Ｖｇ２を第１のゲート電圧Ｖｇ１よりも小さくでき、各双方向スイッチ１における第１のダイオード状態のときの飽和電流Ｉｓａｔを抑制できる。
実施形態３に係る電気装置３００ｂは、制御システム３０２ａを備えることにより、実施形態２に係る電気装置３００ａと同様、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
実施形態３に係る電気装置３００ｂは、実施形態２に係る電気装置３００ａと同様、例えば、図１１に示すような降圧型ＤＣ−ＤＣコンバータ４００、図１３に示すような昇圧型ＤＣ−ＤＣコンバータ５００等に適用することができる。
（実施形態４）
以下、実施形態４に係る電気装置３００ｃについて、図１６に基づいて説明する。電気装置３００ｃは、スイッチシステムである。
実施形態４に係る電気装置３００ｃは、実施形態３に係る電気装置３００ｂと略同じであり、制御システム３０２ａの代わりに制御システム３０２ｂを備える点で、実施形態３に係る電気装置３００ｂと相違する。実施形態４に係る電気装置３００ｃに関し、実施形態３に係る電気装置３００ｂと同様の構成要素については、同一の符号を付して説明を省略する。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図１６では、図６に示した端子８の図示を省略してある。
制御システム３０２ｂは、制御システム３０２ａと同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態の飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１及び第２のゲート８２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
制御システム３０２ｂは、スイッチＳＷ０と、第３のゲート抵抗２８と、を更に備える。制御システム３０２ｂでは、スイッチＳＷ０と第３のゲート抵抗２８との直列回路が、第２のゲート抵抗２７に並列接続されている。第３のゲート抵抗２８の抵抗値は、第２のゲート抵抗２７の抵抗値よりも小さい。第３のゲート抵抗２８の抵抗値は、第１のゲート抵抗２６の抵抗値と同じであるが、異なっていてもよい。
制御システム３０２ｂに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第１のゲート電圧Ｖｇ１が例えば３Ｖになるように第１のゲート抵抗２６の抵抗値を決めてある。また、制御システム３０２ｂに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第２のゲート電圧Ｖｇ２を例えば３Ｖにでき、第１のダイオード状態に制御するときにスイッチＳＷ０をオンして第２のゲート電圧Ｖｇ２が例えば２Ｖに制限されるように、第２のゲート抵抗２７及び第３のゲート抵抗２８それぞれの抵抗値を決めてある。
制御システム３０２ｂは、制御ユニット２３ａの代わりに、制御ユニット２３ｂを有している。制御ユニット２３ｂは、第１のゲート駆動回路３２１ａ、第２のゲート駆動回路３２２ａ、第１の電源２４及び第２の電源２５の他にスイッチＳＷ０も制御する。制御ユニット２３ｂは、少なくともスイッチＳＷ０を制御するように構成されていればよい。スイッチＳＷ０は、ＦＥＴ（例えば、ＧａＮ系ＦＥＴ、ＭＯＳＦＥＴ等）である。スイッチＳＷ０は、制御ユニット２３ｂにより制御される。
実施形態４に係る電気装置３００ｃでは、制御システム３０２ｂを備えることにより、実施形態３に係る電気装置３００ｂと同様、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
電気装置３００ｃは、実施形態２に係る電気装置３００ａと同様、例えば、図１１に示すような降圧型ＤＣ−ＤＣコンバータ４００、図１３に示すような昇圧型ＤＣ−ＤＣコンバータ５００等に適用することができる。
電気装置３００ｃを図１１に示す降圧型ＤＣ−ＤＣコンバータ４００に適用する場合、制御ユニット２３ｂは、図１７に示すようなシーケンスでハイサイドスイッチＱ１１、ローサイドスイッチＱ１２及びスイッチＳＷ０を動作させる。
図１７では、複数の期間Ｔ１１〜Ｔ１６の各々におけるハイサイドスイッチＱ１１及びローサイドスイッチＱ１２それぞれの動作状態をスイッチ又はダイオードの図記号で模式的に表してある。図１７中のＶ２４は、第１の電源２４の出力電圧を示す。また、Ｖ２５は、第２の電源２５の出力電圧を示す。また、図１７中のＣｈ０は、制御ユニット２３ｂからスイッチＳＷ０へ与えられるゲート電圧である。スイッチＳＷ０は、ゲート電圧がハイレベルの場合にオン状態となり、ローレベルの場合にオフ状態となる。
期間Ｔ１１では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ１２では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が双方向オフ状態である。期間Ｔ１３では、ハイサイドスイッチＱ１１の動作状態がオン状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ１４では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。期間Ｔ１５では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が双方向オン状態である。期間Ｔ１６では、ハイサイドスイッチＱ１１の動作状態がオフ状態であり、ローサイドスイッチＱ１２の動作状態が第１のダイオード状態である。なお、期間Ｔ１２では、ローサイドスイッチＱ１２の動作状態が双方向オフ状態であるが、これに限らず、第１のダイオード状態であってもよい。また、期間Ｔ１５では、ローサイドスイッチＱ１２の動作状態が双方向オン状態であるが、これに限らず、第１のダイオード状態であってもよい。スイッチＳＷ０をオン状態にする期間は、ローサイドスイッチＱ１２の動作状態が双方向オン状態である期間Ｔ１５の開始時点よりも遅く及び終了時点も早い期間である。電気装置３００ｃでは、スイッチＳＷ０をオン状態にすることにより、スイッチＳＷ０がオン状態にする前よりも第２のゲート電圧Ｖｇ２を大きくすることができる。これにより、双方向スイッチ装置１０１のオン抵抗を低減でき、導通損失を低減できる。
（実施形態５）
以下、実施形態５に係る電気装置３００ｄについて、図１８に基づいて説明する。電気装置３００ｄは、スイッチシステムである。
実施形態５に係る電気装置３００ｄは、実施形態２に係る電気装置３００ａと略同じであり、制御システム３０２の代わりに制御システム３０２ｃを備える点で、実施形態２に係る電気装置３００ａと相違する。実施形態５に係る電気装置３００ｄに関し、実施形態２に係る電気装置３００ａと同様の構成要素については、同一の符号を付して説明を省略する。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図１８では、図６に示した端子８の図示を省略してある。
制御システム３０２ｃは、制御システム３０２と同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときに流れる飽和電流の大きさＩｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲートＧ１及び第２のゲートＧ２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
制御システム３０２ｃは、２つの第１のゲート駆動回路２１１、２１２と、２つの第２のゲート駆動回路２２１、２２２と、２つの第１の電源２４１、２４２と、２つの第２の電源２５１、２５２と、を備える。また、制御システム３０２ｃは、制御ユニット２３ｃを更に備える。
制御システム３０２ｃでは、２つの第１のゲート駆動回路２１１、２１２と、２つの第１の電源２４１、２４２とが一対一に接続されている。また、制御システム３０２ｃでは、２つの第１のゲート駆動回路２１１、２１２の出力端が複数の双方向スイッチ１の第１のゲート８１における第１のゲート電極Ｇ１に接続されている。制御システム３０２ｃでは、第１のゲート駆動回路２１１の出力電圧の大きさと、第１のゲート駆動回路２１２の出力電圧の大きさとが、互いに異なる。第１のゲート駆動回路２１１の出力電圧の大きさは、例えば、３Ｖである。第１のゲート駆動回路２１２の出力電圧の大きさは、第２のダイオード状態のときに第２方向Ｆ２に流れる電流の飽和電流Ｉｓａｔを抑制するために決められる。第１のゲート駆動回路２１２の出力電圧の大きさは、第１のゲート駆動回路２１１の出力電圧の大きさよりも小さく、例えば、２Ｖである。
また、制御システム３０２ｃでは、２つの第２のゲート駆動回路２２１、２２２と、２つの第２の電源２５１、２５２とが一対一に接続されている。また、制御システム３０２ｃでは、２つの第２のゲート駆動回路２２１、２２２の出力端が複数の双方向スイッチ１の第２のゲート８２における第２のゲート電極Ｇ２に接続されている。制御システム３０２ｃでは、第２のゲート駆動回路２２１の出力電圧の大きさと、第２のゲート駆動回路２２２の出力電圧の大きさとが、互いに異なる。第２のゲート駆動回路２２１の出力電圧の大きさは、例えば、３Ｖである。第２のゲート駆動回路２２２の出力電圧の大きさは、第１のダイオード状態のときに第１方向Ｆ１に流れる電流の飽和電流Ｉｓａｔを抑制するために決められる。第２のゲート駆動回路２２２の出力電圧の大きさは、第２のゲート駆動回路２２１の出力電圧の大きさよりも小さく、例えば、２Ｖである。
制御システム３０２ｃでは、２つの第１のゲート駆動回路２１１、２１２のうち一方の第１のゲート駆動回路２１１の出力電圧の大きさと、２つの第２のゲート駆動回路２２１、２２２のうち一方の第２のゲート駆動回路２２１の出力電圧の大きさと、が同じであり、他方の第１のゲート駆動回路２１２の出力電圧の大きさと、他方の第２のゲート駆動回路２２２の出力電圧の大きさと、が同じである。これにより、制御システム３０２ｃでは、第１のゲート駆動回路２１１と第２のゲート駆動回路２２１との回路構成の共通化を図れる。また、制御システム３０２ｃでは、第１のゲート駆動回路２１２と第２のゲート駆動回路２２２との回路構成の共通化を図れる。
制御システム３０２ｃでは、２つの第１の電源２４１、２４２は、共通の電源である。また、２つの第２の電源２５１、２５２は、共通の電源である。
制御システム３０２ｃでは、制御ユニット２３ｃが、２つの第１のゲート駆動回路２１１、２１２と、２つの第２のゲート駆動回路２２１、２２２と、を制御する。これにより、制御システム３０２ｃでは、複数の双方向スイッチ１に関して、第１方向Ｆ１に電流を流す第１のダイオード状態と、第２方向Ｆ２に電流を流す第２のダイオード状態と、を切り替えることができる。
実施形態５に係る電気装置３００ｄでは、制御システム３０２ｃを備えることにより、実施形態２に係る電気装置３００ａと同様、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
電気装置３００ｄは、例えば、図１９に示すような３レベルインバータ６００に適用することができる。図１９に示した３レベルインバータ６００は、Ｔ型の３レベルインバータである。ここにおいて、３レベルインバータ６００は、ハイサイドスイッチＱ３１とローサイドスイッチＱ３２との直列回路と、ハイサイドスイッチＱ３１とローサイドスイッチＱ３２との接続点に接続された双方向スイッチ素子Ｑ３０と、を備える。３レベルインバータ６００では、ハイサイドスイッチＱ３１とローサイドスイッチＱ３２との直列回路の両端間に、２つの直流電源Ｅ３１及びＥ３２の直列回路が接続されている。また、３レベルインバータ６００では、ハイサイドスイッチＱ３１とローサイドスイッチＱ３２との接続点と、２つの直流電源Ｅ３１，Ｅ３２の接続点との間に双方向スイッチ素子Ｑ３０が接続されている。ハイサイドスイッチＱ３１及びローサイドスイッチＱ３２の各々は、例えば、ＧａＮ系ＦＥＴである。双方向スイッチ素子Ｑ３０は、双方向スイッチ装置１０１である。
制御システム３０２ｃにおける制御ユニット２３ｃ（図１８参照）は、双方向スイッチ素子Ｑ３０の他に、ハイサイドスイッチＱ３１及びローサイドスイッチＱ３２を制御する。なお、３レベルインバータの基本的動作については例えば国際公開第２０１３／０９９０５３号に記載されているので説明を省略する。
制御ユニット２３ｃは、双方向スイッチ素子Ｑ３０だけでなく、ハイサイドスイッチＱ３１及びローサイドスイッチＱ３２も制御するが、これに限らず、ハイサイドスイッチＱ３１及びローサイドスイッチＱ３２を制御しなくてもよい。この場合は、３レベルインバータ６００が、制御ユニット２３ｃとは別にハイサイドスイッチＱ３１及びローサイドスイッチＱ３２を制御する制御装置を備えていればよい。
（実施形態６）
以下、実施形態６に係る電気装置３００ｅについて、図２０に基づいて説明する。電気装置３００ｅは、スイッチシステムである。
実施形態６に係る電気装置３００ｅは、実施形態５に係る電気装置３００ｄと略同じであり、制御システム３０２ｃの代わりに制御システム３０２ｄを備える点で、実施形態５に係る電気装置３００ｅと相違する。実施形態６に係る電気装置３００ｅに関し、実施形態５に係る電気装置３００ｄと同様の構成要素については、同一の符号を付して説明を省略する。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図２０では、図６に示した端子８の図示を省略してある。
制御システム３０２ｄは、制御システム３０２ｃと同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲートＧ１及び第２のゲートＧ２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
制御システム３０２ｄは、２つの第１のゲート駆動回路２１１ｄ、２１２ｄと、２つの第２のゲート駆動回路２２１ｄ、２２２ｄと、２つの第１の電源２４１、２４２と、２つの第２の電源２５１、２５２と、を備える。制御システム３０２ｄは、２つの第１のゲート抵抗２６１、２６２と、２つの第２のゲート抵抗２７１、２７２と、を更に備える。また、制御システム３０２ｄは、制御ユニット２３ｃの代わりに、制御ユニット２３ｄを備える。
制御システム３０２ｄでは、２つの第１のゲート駆動回路２１１ｄ、２１２ｄと、２つの第１のゲート抵抗２６１、２６２とが一対一に接続されている。ここにおいて、第１のゲート抵抗２６１の一端が第１のゲート駆動回路２１１ｄの出力端に接続され、第１のゲート抵抗２６１の他端が複数の双方向スイッチ１の第１のゲート８１における第１のゲート電極Ｇ１に接続されている。また、第１のゲート抵抗２６２の一端が第１のゲート駆動回路２１２ｄの出力端に接続され、第１のゲート抵抗２６２の他端が複数の双方向スイッチ１の第１のゲート８１における第１のゲート電極Ｇ１に接続されている。
制御システム３０２ｄでは、２つの第１のゲート駆動回路２１１ｄ、２１２ｄは、同じ回路構成であり、出力電圧の大きさも同じである。また、制御システム３０２ｄでは、２つの第１のゲート抵抗２６１、２６２の抵抗値が互いに異なる。ここで、第１のゲート抵抗２６１の抵抗値は、第１のゲート抵抗２６２の抵抗値よりも小さい。
制御システム３０２ｄに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第１のゲート電圧Ｖｇ１が３Ｖとなり、第２のダイオード状態に制御するときに第１のゲート電圧Ｖｇ１が２Ｖに制限されるように、２つの第１のゲート抵抗２６１、２６２それぞれの抵抗値を決めてある。
制御システム３０２ｄでは、２つの第２のゲート駆動回路２２１ｄ、２２２ｄは、同じ回路構成であり、出力電圧の大きさも同じである。また、制御システム３０２ｄでは、２つの第２のゲート抵抗２７１、２７２の抵抗値が互いに異なる。ここで、第２のゲート抵抗２７１の抵抗値は、第２のゲート抵抗２７２の抵抗値よりも小さい。
制御システム３０２ｄに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第２のゲート電圧Ｖｇ２が３Ｖとなり、第１のダイオード状態に制御するときに第２のゲート電圧Ｖｇ２が２Ｖに制限されるように、２つの第２のゲート抵抗２７１、２７２それぞれの抵抗値を決めてある。
制御ユニット２３ｄは、２つの第１のゲート駆動回路２１１ｄ、２１２ｄと、２つの第２のゲート駆動回路２２１ｄ、２２２ｄと、２つの第１の電源２４１、２４２と、２つの第２の電源２５１、２５２と、を制御することで、第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれの大きさを変える。
実施形態６に係る電気装置３００ｅは、制御システム３０２ｄを備えることにより、実施形態５に係る電気装置３００ｄと同様、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
（実施形態７）
以下、実施形態７に係る電気装置３００ｆについて、図２１に基づいて説明する。電気装置３００ｆは、スイッチシステムである。
実施形態７に係る電気装置３００ｆは、実施形態６に係る電気装置３００ｅと略同じであり、制御システム３０２ｄの代わりに制御システム３０２ｅを備える点で、実施形態６に係る電気装置３００ｅと相違する。実施形態７に係る電気装置３００ｆに関し、実施形態６に係る電気装置３００ｅと同様の構成要素については、同一の符号を付して説明を省略する。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図２１では、図６に示した端子８の図示を省略してある。
制御システム３０２ｅは、制御システム３０２ｄと同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔが双方向スイッチ装置１０１への入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲートＧ１及び第２のゲートＧ２へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
制御システム３０２ｅは、第１の電源２４と、第１のゲート駆動回路３２１と、２つの第１のゲート抵抗２６１、２６２と、第１の電圧調整用スイッチＳＷ１と、第２の電源２５と、第２のゲート駆動回路３２２と、２つの第２のゲート抵抗２７１、２７２と、第２の電圧調整用スイッチＳＷ２と、を備える。
制御システム３０２ｅでは、第１のゲート抵抗２６２の一端が第１のゲート駆動回路３２１の出力端と接続され、第１のゲート抵抗２６２の他端が複数の双方向スイッチ１の第１のゲート８１における第１のゲート電極Ｇ１と接続されている。また、制御システム３０２ｅでは、第１の電圧調整用スイッチＳＷ１と第１のゲート抵抗２６１との直列回路が、第１のゲート抵抗２６２に並列接続されている。２つの第１のゲート抵抗２６１、２６２の抵抗値は互いに異なる。ここでは、第１のゲート抵抗２６１の抵抗値が、第１のゲート抵抗２６２の抵抗値よりも小さい。
制御システム３０２ｅでは、第２のゲート抵抗２７２の一端が第２のゲート駆動回路３２２の出力端と接続され、第２のゲート抵抗２７２の他端が複数の双方向スイッチ１の第２のゲート８２における第２のゲート電極Ｇ２と接続されている。また、制御システム３０２ｅでは、第２の電圧調整用スイッチＳＷ２と第２のゲート抵抗２７１との直列回路が、第２のゲート抵抗２７２に並列接続されている。２つの第２のゲート抵抗２７１、２７２の抵抗値は互いに異なる。ここでは、第２のゲート抵抗２７１の抵抗値が、第２のゲート抵抗２７２の抵抗値よりも小さい。
制御システム３０２ｅに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第１のゲート電圧Ｖｇ１が例えば３Ｖになり、第２のダイオード状態に制御するときに第１のゲート電圧Ｖｇ１が例えば２Ｖになるように２つの第１のゲート抵抗２６１、２６２それぞれの抵抗値を決めてある。また、制御システム３０２ｅに関しては、複数の双方向スイッチ１を双方向オン状態に制御するときに第２のゲート電圧Ｖｇ２が例えば３Ｖとなり、第１のダイオード状態に制御するときに第２のゲート電圧Ｖｇ２が例えば２Ｖに制限されるように、２つの第２のゲート抵抗２７１、２７２それぞれの抵抗値を決めてある。
制御システム３０２ｅは、制御ユニット２３ｄの代わりに、制御ユニット２３ｅを有している。制御ユニット２３ｅは、第１のゲート駆動回路３２１、第２のゲート駆動回路３２２、第１の電源２４及び第２の電源２５の他に第１の電圧調整用スイッチＳＷ１、第２の電圧調整用スイッチＳＷ２も制御する。制御ユニット２３ｅは、少なくとも、第１の電圧調整用スイッチＳＷ１及び第２の電圧調整用スイッチＳＷ２を制御するように構成されていればよい。第１の電圧調整用スイッチＳＷ１及び第２の電圧調整用スイッチＳＷ２の各々は、ＦＥＴ（例えば、ＧａＮ系ＦＥＴ、ＭＯＳＦＥＴ等）である。
実施形態７に係る電気装置３００ｆは、制御システム３０２ｅを備えることにより、実施形態６に係る電気装置３００ｅと同様、双方向スイッチ装置１０１において熱によるダメージを受けにくくなる。
実施形態７に係る電気装置３００ｆは、実施形態６に係る電気装置３００ｅと同様、例えば、図１９に示すような３レベルインバータ６００に適用することができる。３レベルインバータ６００では、出力電流の極性によって制御ユニット２３ｅの制御内容が相違する。３レベルインバータ６００の出力電流の極性に関しては、インダクタＬ３からキャパシタＣ３に流れる場合を正の極性とし、キャパシタＣ３からインダクタＬ３に流れる向きを負の極性とする。
３レベルインバータ６００の出力電流が正の極性の場合、制御ユニット２３ｅは、例えば、図２２に示すようなシーケンスでハイサイドスイッチＱ３１及び双方向スイッチ素子Ｑ３０（双方向スイッチ装置１０１）を動作させる。図２２では、複数の期間Ｔ２１〜Ｔ２５の各々におけるハイサイドスイッチＱ３１及び双方向スイッチ素子Ｑ３０それぞれの動作状態をスイッチ又はダイオードの図記号で模式的に表してある。図２２中のＶ２４は、第１の電源２４の出力電圧を示す。また、Ｖ２５は、第２の電源２５の出力電圧を示す。また、図２２中のＣｈ１は、制御ユニット２３ｅから第１の電圧調整用スイッチＳＷ１へ与えられるゲート電圧である。Ｃｈ２は、制御ユニット２３ｅから第２の電圧調整用スイッチＳＷ２へ与えられるゲート電圧である。第１の電圧調整用スイッチＳＷ１及び第２の電圧調整用スイッチＳＷ２の各々は、ゲート電圧がハイレベルの場合にオン状態となり、ローレベルの場合にオフ状態となる。
期間Ｔ２１では、ハイサイドスイッチＱ３１の動作状態がオン状態であり、双方向スイッチ素子Ｑ３０の動作状態が双方向オフ状態である。期間Ｔ２２では、ハイサイドスイッチＱ３１の動作状態がオン状態であり、双方向スイッチ素子Ｑ３０の動作状態が第１のダイオード状態である。期間Ｔ２３では、ハイサイドスイッチＱ３１の動作状態がオフ状態であり、双方向スイッチ素子Ｑ３０の動作状態が第１のダイオード状態である。期間Ｔ２４では、ハイサイドスイッチＱ３１の動作状態がオフ状態であり、双方向スイッチ素子Ｑ３０の動作状態が双方向オン状態である。期間Ｔ２５では、ハイサイドスイッチＱ３１の動作状態がオフ状態であり、双方向スイッチ素子Ｑ３０の動作状態が第１のダイオード状態である。
第２の電圧調整用スイッチＳＷ２をオン状態にする期間は、ハイサイドスイッチＱ３１の動作状態が双方向オン状態である期間Ｔ２２、Ｔ２３、Ｔ２４及びＴ２５のうち期間Ｔ２４の開始時点よりも遅く及び終了時点も早い期間である。電気装置３００ｆでは、第２の電圧調整用スイッチＳＷ２をオン状態にすることにより、第２の電圧調整用スイッチＳＷ２がオン状態にする前よりも第２のゲート電圧Ｖｇ２を大きくすることができる。これにより、双方向スイッチ装置１０１のオン抵抗を低減でき、導通損失を低減できる。
また、第１の電源２４の出力電圧Ｖ２４の立ち上がるタイミングと、ゲート電圧Ｃｈ１の立ち上がるタイミングとは、同じでもよいが、ゲート電圧Ｃｈ１の立ち上がるタイミングを先にしたほうが双方向スイッチ装置１０１をより高速にスイッチングできる。また、第１の電源２４の出力電圧Ｖ２４の立ち下がるタイミングと、ゲート電圧Ｃｈ１の立ち下がるタイミングとは、同じでもよいが、ゲート電圧Ｃｈ１の立ち下がるタイミングを先にしたほうが双方向スイッチ装置１０１をより高速にスイッチングできる。
（実施形態８）
以下、実施形態８に係る電気装置３００ｇについて、図２３に基づいて説明する。図２３は、電気装置３００ｇを適用した降圧型ＤＣ−ＤＣコンバータ４００ｆの回路図である。電気装置３００ｇは、スイッチシステムである。
実施形態８に係る電気装置３００ｇは、実施形態２に係る電気装置３００ａと略同じであり、双方向スイッチ装置１０１の代わりに双方向スイッチ装置１０１ｆを備え、制御システム３０２の代わりに制御システム３０２ｆを備える点で、実施形態２に係る電気装置３００ａと相違する。実施形態８に係る電気装置３００ｇに関し、実施形態２に係る電気装置３００ａと同様の構成要素については、同一の符号を付して説明を省略する。
降圧型ＤＣ−ＤＣコンバータ４００ｆは、降圧型ＤＣ−ＤＣコンバータ４００（図１１参照）のハイサイドスイッチＱ１１及びローサイドスイッチＱ１２の代わりに、ハイサイドスイッチＱ１ｆ及びローサイドスイッチＱ２ｆを備える。
ハイサイドスイッチＱ１ｆは、２つの電界効果トランジスタＱ１０を直列接続して構成された３つの第１基本回路が並列接続されて構成されている。ハイサイドスイッチＱ１ｆにおける各電界効果トランジスタＱ１０は、例えば、ＧａＮ系ＦＥＴである。
ローサイドスイッチＱ２ｆは、双方向スイッチ装置１０１ｆである。
双方向スイッチ装置１０１ｆは、双方向スイッチ装置１０１と略同じであり、複数（例えば、３つ）の双方向スイッチ１に一対一に直列接続された複数（例えば、３つ）の電界効果トランジスタＱ２０を備える点で相違する。ここにおいて、双方向スイッチ装置１０１ｆは、複数（２つ）の電界効果トランジスタＱ２０を直列接続して構成された所定数（３つ）の第２基本回路が並列接続されている。所定数の第２基本回路の各々において、複数の電界効果トランジスタＱ２０のうち少なくとも１つの電界効果トランジスタＱ２０が双方向スイッチ１である。各第２基本回路では、１つの電界効果トランジスタＱ２０が双方向スイッチ１であり、残りの１つの電界効果トランジスタＱ２０がＧａＮ系ＦＥＴである。双方向スイッチ１の構成については、実施形態１に係る双方向スイッチ１と同じなので、説明を適宜省略する。図２３では、図６に示した端子８の図示を省略してある。
制御システム３０２ｆは、制御システム３０２と同様、複数の双方向スイッチ１の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流Ｉｓａｔが双方向スイッチ装置１０１ｆへの入力電流の大きさＩｉｎよりも小さな値に抑制されるように、複数の双方向スイッチ１の各々の第１のゲート８１（の第１のゲート電極Ｇ１）及び第２のゲート８２（の第２のゲート電極Ｇ２）へ第１のゲート電圧Ｖｇ１及び第２のゲート電圧Ｖｇ２それぞれを与える。
実施形態８に係る電気装置３００ｇは、制御システム３０２ｆを備えることにより、実施形態２に係る電気装置３００ａと同様、双方向スイッチ装置１０１ｆにおいて熱によるダメージを受けにくくなる。
上記の実施形態２〜８は、本開示の様々な実施形態の一つに過ぎない。上記の実施形態２〜８は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
例えば、第１のｐ型層及び第２のｐ型層の各々は、ｐ型ＡｌＧａＮ層に限らず、例えば、ｐ型ＧａＮ層であってもよい。また、第１のｐ型層及び第２のｐ型層の各々は、例えば、ｐ型金属酸化物半導体層であってもよい。ｐ型金属酸化物半導体層は、例えば、ＮｉＯ層である。ＮｉＯ層は、例えば、リチウム、ナトリウム、カリウム、ルビジウム及びセシウムの群から選ばれる少なくとも１種のアルカリ金属を不純物として含んでいてもよい。また、ＮｉＯ層は、例えば、不純物として添加されたときに一価となる銀、銅等の遷移金属を含んでいてもよい。
双方向スイッチ１は、バッファ層３と第１の窒化物半導体層（ＧａＮ層４）との間に、１層以上の窒化物半導体層を含んでいてもよい。また、バッファ層３は、単層構造に限らず、例えば、超格子構造を有していてもよい。
また、基板２は、シリコン基板に限らず、例えば、ＧａＮ基板、ＳｉＣ基板、サファイア基板等であってもよい。
また、双方向スイッチ１に代えて用いる双方向スイッチは、デュアルゲート型のＧａＮ系ＧＩＴに限らず、例えば、２つのＭＯＳＦＥＴのドレイン電極同士を接続して構成された双方向スイッチでもよいし、２つのＭＯＳＦＥＴのソース電極同士を接続して構成された双方向スイッチでもよいし、第１のＩＧＢＴと第１のダイオードとの直列回路と、第２のＩＧＢＴと第２のダイオードとの直列回路と、を逆並列接続して構成された双方向スイッチでもよい。ここにおいて、ＭＯＳＦＥＴは、Ｓｉ系ＭＯＳＦＥＴでもよいし、ＳｉＣ系ＭＯＳＦＥＴでもよい。また、双方向スイッチ１に代えて用いる双方向スイッチは、例えば、２つのＭＥＳＦＥＴのドレイン電極同士を接続して構成された双方向スイッチでもよいし、２つのＭＥＳＦＥＴのソース電極同士を接続して構成された双方向スイッチでもよい。
（まとめ）
以上説明した実施形態１〜８等から本明細書には以下の態様が開示されている。
第１の態様に係る双方向スイッチ（１）は、基板（２）と、ＧａＮ層（４）と、ＡｌＧａＮ層（５）と、第１のソース電極（Ｓ１）と、第１のゲート電極（Ｇ１）と、第２のゲート電極（Ｇ２）と、第２のソース電極（Ｓ２）と、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（６１）と、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（６２）と、を備える。ここで、０≦ｘ１＜１である。また、０≦ｘ２＜１である。基板（２）は、導電性を有する。ＧａＮ層（４）は、基板（２）上に形成されている。ＡｌＧａＮ層（５）は、ＧａＮ層（４）上に形成されている。第１のソース電極（Ｓ１）、第１のゲート電極（Ｇ１）、第２のゲート電極（Ｇ２）、及び第２のソース電極（Ｓ２）は、ＡｌＧａＮ層（５）上に形成されている。第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（６１）は、第１のゲート電極（Ｇ１）とＡｌＧａＮ層（５）との間に介在している。第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（６２）は、第２のゲート電極（Ｇ２）とＡｌＧａＮ層（５）との間に介在している。基板（２）は、第１のソース電極（Ｓ１）、第２のソース電極（Ｓ２）、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）の全てに対して電気的に絶縁されている。双方向スイッチ（１）は、基板（２）を定電位点に接続するための端子（８）を更に備える。端子（８）は、基板（２）に接続されている。
第１の態様に係る双方向スイッチ（１）では、電流コラプスを抑制することが可能となる。
第２の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）は、第１の態様の双方向スイッチ（１）を備える。双方向スイッチ（１）の端子（８）が定電位点に接続されている。
第２の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、電流コラプスを抑制することが可能となる。
第３の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第２の態様において、定電位点は、直流電源の一端、又はダイオードブリッジを含む整流平滑回路の一出力端、又はツェナダイオードのカソードである。
第４の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第２の態様において、定電位点は、ダイオードブリッジ（ＤＢ）を含む整流平滑回路におけるダイオードブリッジ（ＤＢ）の一対の出力端（ＴＡ１、ＴＡ２）のうち低電位側の出力端（ＴＡ２）である。
第４の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第３の態様と比べて、電流コラプスを、より抑制することが可能となる。
第５の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第２の態様において、定電位点の電位がグランドを基準として負の電位の場合、負の電位の絶対値が所定値以下である。
第５の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、定電位点の電位がグランドを基準として負の電位の場合に電流コラプスを抑制することが可能となる。
第６の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）は、第２〜５の態様のいずれか一つにおいて、双方向スイッチ装置（１０１；１０１ｆ）と、制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）と、を備える。双方向スイッチ装置（１０１；１０１ｆ）は、双方向スイッチ（１）を複数有し、複数の双方向スイッチ（１）を並列接続して構成されている。制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）は、双方向スイッチ装置（１０１；１０１ｆ）を制御する。複数の双方向スイッチ（１）の各々は、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）を有する。複数の双方向スイッチ（１）の各々は、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）それぞれに与えられる第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）の組み合わせに応じて、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。双方向オン状態は、双方向の電流を通過させる状態である。双方向オフ状態は、双方向の電流を阻止する状態である。第１のダイオード状態は、第１方向（Ｆ１）の電流を通過させる状態である。第２のダイオード状態は、第１方向（Ｆ１）とは逆向きである第２方向（Ｆ２）の電流を通過させる状態である。制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）は、複数の双方向スイッチ（１）の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流（Ｉｓａｔ）が双方向スイッチ装置（１０１；１０１ｆ）への入力電流の大きさ（Ｉｉｎ）よりも小さな値に抑制されるように、複数の双方向スイッチ（１）の各々の第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
第６の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）は、双方向スイッチ装置（１０１；１０１ｆ）において熱によるダメージを受けにくくなる。
第７の態様に係る電気装置（３００；３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第６の態様において、制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）は、複数の双方向スイッチ（１）の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流（Ｉｓａｔ）が双方向スイッチ（１）の定格電流よりも小さな値に抑制されるように、複数の双方向スイッチ（１）の各々の第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
第７の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、双方向スイッチ装置（１０１；１０１ｆ）に対してより大きな電流を流すことを可能としながらも双方向スイッチ装置（１０１；１０１ｆ）において熱によるダメージを受けにくくなる。
第８の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第６又は７の態様において、制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）は、複数の双方向スイッチ（１）の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流（Ｉｓａｔ）が双方向オン状態のときに流れる電流の大きさよりも小さな値に抑制されるように、複数の双方向スイッチ（１）の各々の第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
第８の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、複数の双方向スイッチ（１）のうちのいずれかに電流が集中して流れるのを抑制でき、双方向スイッチ装置（１０１；１０１ｆ）において熱によるダメージを受けにくくなる。
第９の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第６〜８の態様のいずれか一つにおいて、複数の双方向スイッチ（１）は、３つ以上の双方向スイッチ（１）である。制御システム（３０２；３０２ａ；３０２ｂ；３０２ｃ；３０２ｄ；３０２ｅ；３０２ｆ）は、３つ以上の双方向スイッチ（１）のうち２つの双方向スイッチ（１）の各々において第１のダイオード状態又は第２のダイオード状態のときに流れる電流の大きさの合計が双方向スイッチ装置（１０１；１０１ｆ）への入力電流の大きさ（Ｉｉｎ）よりも小さな値に抑制されるように、複数の双方向スイッチ（１）の各々の第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
第１０の態様に係るマルチレベルインバータは、第１の態様の双方向スイッチ（１）を備える。
第１０の態様に係るマルチレベルインバータでは、電流コラプスを抑制することが可能となる。
第１１の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第６〜９の態様のいずれか一つにおいて、複数の双方向スイッチ（１）の各々は、第１のゲート（８１）を含む第１のダイオード構造（９１）と、第２のゲート（８２）を含む第２のダイオード構造（９２）と、を有する。
第１１の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第１のゲート（８１）に流れる電流の大きさを変えることにより第１のゲート電圧（Ｖｇ１）の大きさを変えることができ、かつ、第２のゲート（８２）に流れる電流の大きさを変えることにより第２のゲート電圧（Ｖｇ２）の大きさを変えることができる。
第１２の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、第１１の態様において、第１のゲート（８１）は、第１のゲート電極（Ｇ１）と、ＡｌＧａＮ層（５）とともに第１のダイオード構造（９１）を構成する第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（６１）と、を含む。第２のゲート（８２）は、第２のゲート電極（Ｇ２）と、ＡｌＧａＮ層（５）とともに第２のダイオード構造（９２）を構成する第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（６２）と、を含む。
第１２の態様に係る電気装置（３００ａ；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、複数の双方向スイッチ（１）の各々の小型化及び低抵抗化を図れる。
第１３の態様に係る電気装置（３００ａ）では、第６〜９、１１〜１２の態様のいずれか一つにおいて、制御システム（３０２）は、第１のゲート駆動回路（３２１）と、第２のゲート駆動回路（３２２）と、を備える。第１のゲート駆動回路（３２１）は、複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）に接続されている。第２のゲート駆動回路（３２２）は、複数の双方向スイッチ（１）の第２のゲート電極（Ｇ２）に接続されている。第２のゲート駆動回路（３２２）の出力電圧の大きさが第１のゲート駆動回路（３２１）の出力電圧の大きさよりも小さい。
第１４の態様に係る電気装置（３００ｂ；３００ｃ）では、第１１又は１２の態様において、制御システム（３０２ａ；３０２ｂ）は、第１のゲート抵抗（２６）と、第１のゲート駆動回路（３２１ａ）と、第２のゲート抵抗（２７）と、第２のゲート駆動回路（３２２ａ）と、を備える。第１のゲート抵抗（２６）は、複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）に接続されている。第１のゲート駆動回路（３２１ａ）は、第１のゲート抵抗（２６）を介して複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）に接続されている。第２のゲート抵抗（２７）は、複数の双方向スイッチ（１）の第２のゲート電極（Ｇ２）に接続されている。第２のゲート駆動回路（３２２ａ）は、第２のゲート抵抗（２７）を介して複数の双方向スイッチ（１）の第２のゲート抵抗（２７）に接続されている。第１のゲート抵抗（２６）の抵抗値が第２のゲート抵抗（２７）の抵抗値よりも小さい。
第１４の態様に係る電気装置（３００ｂ；３００ｃ）では、第１のゲート駆動回路（３２１ａ）の回路構成と第２のゲート駆動回路（３２２ａ）の回路構成とを同じとすることが可能となる。
第１５の態様に係る電気装置（３００ｃ）では、第１４の態様において、制御システム（３０２ｂ）は、第２のゲート抵抗（２７）に並列接続されている、スイッチ（ＳＷ０）と第３のゲート抵抗（２８）との直列回路を更に備える。
第１５の態様に係る電気装置（３００ｃ）では、複数の双方向スイッチ（１）の各々のオン抵抗を低減することが可能となる。
第１６の態様に係る電気装置（３００ｄ）では、第６〜９、１１〜１２の態様のいずれか一つにおいて、制御システム（３０２ｃ）は、２つの第１のゲート駆動回路（２１１，２１２）と、２つの第２のゲート駆動回路（２２１，２２２）と、を備える。２つの第１のゲート駆動回路（２１１，２１２）は、複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）に接続されており、互いに出力電圧の大きさが異なる。２つの第２のゲート駆動回路（２２１，２２２）は、複数の双方向スイッチ（１）の第２のゲート電極（Ｇ２）に接続されており、互いに出力電圧の大きさが異なる。
第１６の態様に係る電気装置（３００ｄ）では、双方向スイッチ装置（１０１）を双方向オン状態、双方向オフ状態、第１のダイオード状態、第２のダイオード状態のいずれの状態にも制御することが可能となる。
第１７の態様に係る電気装置（３００ｅ）では、第１１又は１２の態様において、制御システム（３０２ｄ）は、２つの第１のゲート駆動回路（２１１ｄ，２１２ｄ）と、２つの第１のゲート抵抗（２６１，２６２）と、２つの第２のゲート駆動回路（２２１ｄ，２２２ｄ）と、２つの第２のゲート抵抗（２７１，２７２）と、を備える。２つの第１のゲート駆動回路（２１１ｄ，２１２ｄ）は、複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）に接続されている。２つの第１のゲート抵抗（２６１，２６２）は、２つの第１のゲート駆動回路（２１１ｄ，２１２ｄ）に一対一に対応し対応する第１のゲート駆動回路と第１のゲート電極（Ｇ１）とに接続されており、互いの抵抗値が異なる。２つの第２のゲート駆動回路（２２１ｄ，２２２ｄ）は、複数の双方向スイッチ（１）の第２のゲート電極（Ｇ２）に接続されている。２つの第２のゲート抵抗（２７１，２７２）は、２つの第２のゲート駆動回路（２２１ｄ，２２２ｄ）に一対一に対応し対応する第２のゲート駆動回路と第２のゲート電極（Ｇ２）とに接続されており、互いの抵抗値が異なる。
第１８の態様に係る電気装置（３００ｆ）では、第１１又は１２の態様において、制御システム（３０２ｅ）は、第１のゲート駆動回路（３２１）と、第２のゲート駆動回路（３２２）と、２つの第１のゲート抵抗（２６１，２６２）と、２つの第２のゲート抵抗（２７１，２７２）と、第１の電圧調整用スイッチ（ＳＷ１）と、第２の電圧調整用スイッチ（ＳＷ２）と、を有する。２つの第１のゲート抵抗（２６１，２６２）は、第１のゲート駆動回路（３２１）と複数の双方向スイッチ（１）の第１のゲート電極（Ｇ１）とに接続されており、それぞれの抵抗値が異なり互いに並列接続されている。２つの第２のゲート抵抗（２７１，２７２）は、第２のゲート駆動回路（３２２）と複数の双方向スイッチ（１）の第２のゲート電極（Ｇ２）とに接続されており、それぞれの抵抗値が異なり互いに並列接続されている。第１の電圧調整用スイッチ（ＳＷ１）は、２つの第１のゲート抵抗（２６１，２６２）のうち抵抗値の小さな第１のゲート抵抗（２６１）に直列に接続されている。第２の電圧調整用スイッチ（ＳＷ２）は、２つの第２のゲート抵抗（２７１，２７２）のうち抵抗値の小さな第２のゲート抵抗（２７１）に直列に接続されている。
第１８の態様に係る電気装置（３００ｆ）では、双方向スイッチ装置（１０１）を双方向オン状態、双方向オフ状態、第１のダイオード状態、第２のダイオード状態のいずれの状態にも制御することが可能となる。
第１９の態様に係る電気装置（３００ｇ）では、第６〜９、１１〜１８の態様のいずれか一つにおいて、双方向スイッチ装置（１０１ｆ）では、複数の電界効果トランジスタ（Ｑ２０）を直列接続して構成された所定数の基本回路が並列接続されている。所定数の基本回路の各々において、複数の電界効果トランジスタ（Ｑ２０）のうち少なくとも１つの電界効果トランジスタ（Ｑ２０）が双方向スイッチ（１）である。
第１９の態様に係る電気装置（３００ｇ）では、双方向スイッチ装置（１０１ｆ）の耐圧の高耐圧化を図ることが可能となる。
第２０の態様に係る双方向スイッチ装置（１０１；１０１ｆ）の制御方法は、複数の双方向スイッチ（１）を並列接続して構成された双方向スイッチ装置（１０１；１０１ｆ）の制御方法である。複数の双方向スイッチ（１）の各々は、第１のゲート（８１）及び第２のゲート（８２）を有する。複数の双方向スイッチ（１）の各々は、第１のゲート（８１）及び第２のゲート（８２）それぞれに与えられる第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）の組み合わせに応じて、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。双方向オン状態は、双方向の電流を通過させる状態である。双方向オフ状態は、双方向の電流を阻止する状態である。第１のダイオード状態は、第１方向（Ｆ１）の電流を通過させる状態である。第２のダイオード状態は、第１方向（Ｆ１）とは逆向きである第２方向（Ｆ２）の電流を通過させる状態である。双方向スイッチ装置（１０１；１０１ｆ）の制御方法では、複数の双方向スイッチ（１）の各々において第１のダイオード状態又は第２のダイオード状態のときの飽和電流（Ｉｓａｔ）が双方向スイッチ装置（１０１；１０１ｆ）への入力電流の大きさ（Ｉｉｎ）よりも小さな値に抑制されるように、複数の双方向スイッチ（１）の各々の第１のゲート（８１）及び第２のゲート（８２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
第２０の態様に係る双方向スイッチ装置（１０１；１０１ｆ）の制御方法は、双方向スイッチ装置（１０１；１０１ｆ）において熱によるダメージを受けにくくなる。
双方向スイッチ（１）では、１つの双方向スイッチ（１）単体で使用される場合、第１のダイオード状態又は第２のダイオード状態で動作するときに双方向スイッチ（１）の温度上昇により双方向スイッチ（１）が熱によるダメージを受ける可能性がある。
上述の第６の態様の電気装置（３００；３００ｂ；３００ｃ；３００ｄ；３００ｅ；３００ｆ；３００ｇ）では、双方向スイッチ装置（１０１；１０１ｆ）が、複数の双方向スイッチ（１）を並列接続して構成されているが、これに限らず、別の態様に係る電気装置では、双方向スイッチ装置が１つの双方向スイッチ（１）で構成されていてもよい。
上記別の態様に係る電気装置は、双方向スイッチ装置と、制御システムと、を備える。双方向スイッチ装置は、１つの双方向スイッチ（１）で構成されている。制御システムは、双方向スイッチ装置を制御する。双方向スイッチ（１）は、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）を有する。双方向スイッチ（１）の各々は、第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）それぞれに与えられる第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）の組み合わせに応じて、双方向オン状態と、双方向オフ状態と、第１のダイオード状態と、第２のダイオード状態と、を切替可能である。双方向オン状態は、双方向の電流を通過させる状態である。双方向オフ状態は、双方向の電流を阻止する状態である。第１のダイオード状態は、第１方向（Ｆ１）の電流を通過させる状態である。第２のダイオード状態は、第１方向（Ｆ１）とは逆向きである第２方向（Ｆ２）の電流を通過させる状態である。制御システムは、双方向スイッチ（１）において第１のダイオード状態又は第２のダイオード状態のときの飽和電流（Ｉｓａｔ）が双方向スイッチ装置への入力電流の大きさ（Ｉｉｎ）よりも小さな値に抑制されるように、双方向スイッチ（１）の第１のゲート電極（Ｇ１）及び第２のゲート電極（Ｇ２）へ第１のゲート電圧（Ｖｇ１）及び第２のゲート電圧（Ｖｇ２）それぞれを与える。
上記別の態様に係る電気装置は、双方向スイッチ装置において熱によるダメージを受けにくくなる。
上述の第７〜９、１１〜１９の態様は、複数の双方向スイッチ（１）に関する規定を１つの双方向スイッチ（１）に関する規定に変更して上記別の態様に係る電気装置に適宜適用することができる。
１ 双方向スイッチ
２ 基板
４ ＧａＮ層
５ ＡｌＧａＮ層
６１ 第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（ここで、０≦ｘ１＜１）
６２ 第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（ここで、０≦ｘ２＜１）
８ 端子
Ｆ１ 第１方向
Ｆ２ 第２方向
Ｇ１ 第１のゲート電極
Ｇ２ 第２のゲート電極
Ｉｉｎ 入力電流の大きさ
Ｉｓａｔ 飽和電流
Ｓ１ 第１のソース電極
Ｓ２ 第２のソース電極
ＴＡ１、ＴＡ２ 出力端
Ｖｇ１ 第１のゲート電圧
Ｖｇ２ 第２のゲート電圧
１０１、１０１ｆ 双方向スイッチ装置
３００ 電気装置（マルチレベルインバータ）
３００ａ、３００ｂ、３００ｃ、３００ｄ、３００ｅ、３００ｆ、３００ｇ 電気装置（スイッチシステム）
３０２、３０２ａ、３０２ｂ、３０２ｃ、３０２ｄ、３０２ｅ、３０２ｆ 制御システム
本開示に係る一態様の双方向スイッチは、基板と、ＧａＮ層と、ＡｌＧａＮ層と、第１のソース電極と、第１のゲート電極と、第２のゲート電極と、第２のソース電極と、第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（ここで、０≦ｘ１＜１）と、第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（ここで、０≦ｘ２＜１）と、を備える。前記基板は、導電性を有する。前記ＧａＮ層は、前記基板上に形成されている。前記ＡｌＧａＮ層は、前記ＧａＮ層上に形成されている。前記第１のソース電極、前記第１のゲート電極、前記第２のゲート電極、及び前記第２のソース電極は、前記ＡｌＧａＮ層上に形成されている。前記第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層は、前記第１のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層は、前記第２のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記基板は、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極の全てに対して電気的に絶縁されている。前記双方向スイッチは、前記基板に導電性材料によって接合されている導電性ダイパッドと、前記導電性ダイパッドと一体に形成されており、前記基板を定電位点に接続するための端子と、を更に備える。
本開示に係る一態様の電気装置は、双方向スイッチ装置と、制御システムと、を備える。前記双方向スイッチ装置は、複数の双方向スイッチを有し、前記複数の双方向スイッチを並列接続して構成されている。前記制御システムは、前記双方向スイッチ装置を制御する。前記複数の双方向スイッチの各々は、基板と、ＧａＮ層と、ＡｌＧａＮ層と、第１のソース電極と、第１のゲート電極と、第２のゲート電極と、第２のソース電極と、第１のｐ型Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ層（ここで、０≦ｘ１＜１）と、第２のｐ型Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ層（ここで、０≦ｘ２＜１）と、を備える。前記基板は、導電性を有する。前記ＧａＮ層は、前記基板上に形成されている。前記ＡｌＧａＮ層は、前記ＧａＮ層上に形成されている。前記第１のソース電極、前記第１のゲート電極、前記第２のゲート電極、及び前記第２のソース電極は、前記ＡｌＧａＮ層上に形成されている。前記第１のｐ型Ａｌ ｘ１ Ｇａ １−ｘ１ Ｎ層は、前記第１のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記第２のｐ型Ａｌ ｘ２ Ｇａ １−ｘ２ Ｎ層は、前記第２のゲート電極と前記ＡｌＧａＮ層との間に介在している。前記複数の双方向スイッチの各々では、前記基板は、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極の全てに対して電気的に絶縁されている。前記双方向スイッチ装置は、前記複数の双方向スイッチの基板に導電性材料によって接合されている導電性ダイパッドと、前記導電性ダイパッドと一体に形成されており、前記複数の双方向スイッチの基板を定電位点に接続するための端子と、を備える。前記複数の双方向スイッチの各々は、前記第１のゲート電極及び前記第２のゲート電極それぞれに与えられる第１のゲート電圧及び第２のゲート電圧の組み合わせに応じて、双方向の電流を通過させる双方向オン状態と、双方向の電流を阻止する双方向オフ状態と、第１方向の電流を通過させる第１のダイオード状態と、前記第１方向とは逆向きである第２方向の電流を通過させる第２のダイオード状態と、を切替可能である。前記制御システムは、前記複数の双方向スイッチの各々において前記第１のダイオード状態又は前記第２のダイオード状態のときの飽和電流が前記双方向スイッチ装置への入力電流の大きさよりも小さな値に抑制されるように、前記複数の双方向スイッチの各々の前記第１のゲート電極及び前記第２のゲート電極へ第１のゲート電圧及び第２のゲート電圧それぞれを与える。
本開示に係る一態様のマルチレベルインバータは、前記電気装置を備える。

Claims (10)

  1. 双方向スイッチであって、
    導電性を有する基板と、
    前記基板上に形成されているＧａＮ層と、
    前記ＧａＮ層上に形成されているＡｌＧａＮ層と、
    前記ＡｌＧａＮ層上に形成されている第１のソース電極、第１のゲート電極、第２のゲート電極、及び第２のソース電極と、
    前記第１のゲート電極と前記ＡｌＧａＮ層との間に介在している第１のｐ型Ａｌｘ１Ｇａ１−ｘ１Ｎ層（ここで、０≦ｘ１＜１）と、
    前記第２のゲート電極と前記ＡｌＧａＮ層との間に介在している第２のｐ型Ａｌｘ２Ｇａ１−ｘ２Ｎ層（ここで、０≦ｘ２＜１）と、を備え、
    前記基板は、前記第１のソース電極、前記第２のソース電極、前記第１のゲート電極及び前記第２のゲート電極の全てに対して電気的に絶縁されており、
    前記基板に接続されており、前記基板を定電位点に接続するための端子を更に備える、
    双方向スイッチ。
  2. 請求項１に記載の双方向スイッチを備え、
    前記双方向スイッチの前記端子が前記定電位点に接続されている、
    電気装置。
  3. 前記定電位点は、直流電源の一端、又はダイオードブリッジを含む整流平滑回路の一出力端、又はツェナダイオードのカソードである、
    請求項２に記載の電気装置。
  4. 前記定電位点は、ダイオードブリッジを含む整流平滑回路における前記ダイオードブリッジの一対の出力端のうち低電位側の出力端である、
    請求項２に記載の電気装置。
  5. 前記定電位点の電位がグランドを基準として負の電位の場合、前記負の電位の絶対値が所定値以下である、
    請求項２に記載の電気装置。
  6. 前記双方向スイッチを複数有し、前記複数の双方向スイッチを並列接続して構成された双方向スイッチ装置と、
    前記双方向スイッチ装置を制御する制御システムと、を備え、
    前記複数の双方向スイッチの各々は、
    前記第１のゲート電極及び前記第２のゲート電極それぞれに与えられる第１のゲート電圧及び第２のゲート電圧の組み合わせに応じて、双方向の電流を通過させる双方向オン状態と、双方向の電流を阻止する双方向オフ状態と、第１方向の電流を通過させる第１のダイオード状態と、前記第１方向とは逆向きである第２方向の電流を通過させる第２のダイオード状態と、を切替可能であり、
    前記制御システムは、
    前記複数の双方向スイッチの各々において前記第１のダイオード状態又は前記第２のダイオード状態のときの飽和電流が前記双方向スイッチ装置への入力電流の大きさよりも小さな値に抑制されるように、前記複数の双方向スイッチの各々の前記第１のゲート電極及び前記第２のゲート電極へ第１のゲート電圧及び第２のゲート電圧それぞれを与える、
    請求項２〜５のいずれか一項に記載の電気装置。
  7. 前記制御システムは、
    前記複数の双方向スイッチの各々において前記第１のダイオード状態又は前記第２のダイオード状態のときの飽和電流が双方向スイッチの定格電流よりも小さな値に抑制されるように、前記複数の双方向スイッチの各々の前記第１のゲート電極及び前記第２のゲート電極へ前記第１のゲート電圧及び前記第２のゲート電圧それぞれを与える、
    請求項６に記載の電気装置。
  8. 前記制御システムは、
    前記複数の双方向スイッチの各々において前記第１のダイオード状態又は前記第２のダイオード状態のときの飽和電流が前記双方向オン状態のときに流れる電流の大きさよりも小さな値に抑制されるように、前記複数の双方向スイッチの各々の前記第１のゲート電極及び前記第２のゲート電極へ前記第１のゲート電圧及び前記第２のゲート電圧それぞれを与える、
    請求項６又は７に記載の電気装置。
  9. 前記複数の双方向スイッチは、３つ以上の双方向スイッチであり、
    前記制御システムは、
    前記３つ以上の双方向スイッチのうち２つの双方向スイッチの各々において前記第１のダイオード状態又は前記第２のダイオード状態のときに流れる電流の大きさの合計が前記双方向スイッチ装置への入力電流の大きさよりも小さな値に抑制されるように、前記複数の双方向スイッチの各々の前記第１のゲート電極及び前記第２のゲート電極へ前記第１のゲート電圧及び前記第２のゲート電圧それぞれを与える、
    請求項６〜８のいずれか一項に記載の電気装置。
  10. 請求項１に記載の双方向スイッチを備える、
    マルチレベルインバータ。
JP2020556613A 2018-11-08 2019-08-23 電気装置及びマルチレベルインバータ Active JP7357206B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2018210724 2018-11-08
JP2018210724 2018-11-08
JP2019016440 2019-01-31
JP2019016440 2019-01-31
JP2019079572 2019-04-18
JP2019079572 2019-04-18
PCT/JP2019/032985 WO2020095510A1 (ja) 2018-11-08 2019-08-23 双方向スイッチ、電気装置及びマルチレベルインバータ

Publications (2)

Publication Number Publication Date
JPWO2020095510A1 true JPWO2020095510A1 (ja) 2021-09-30
JP7357206B2 JP7357206B2 (ja) 2023-10-06

Family

ID=70611138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020556613A Active JP7357206B2 (ja) 2018-11-08 2019-08-23 電気装置及びマルチレベルインバータ

Country Status (3)

Country Link
US (1) US20210408934A1 (ja)
JP (1) JP7357206B2 (ja)
WO (1) WO2020095510A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064955A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
WO2013099053A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 マルチレベルインバータ装置
JP2015207610A (ja) * 2014-04-18 2015-11-19 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2017159559A1 (ja) * 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011172298A (ja) * 2008-06-18 2011-09-01 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011064955A1 (ja) * 2009-11-30 2011-06-03 パナソニック株式会社 双方向スイッチ
JP2012004253A (ja) * 2010-06-15 2012-01-05 Panasonic Corp 双方向スイッチ、２線式交流スイッチ、スイッチング電源回路および双方向スイッチの駆動方法
WO2013099053A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 マルチレベルインバータ装置
JP2015207610A (ja) * 2014-04-18 2015-11-19 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
WO2017159559A1 (ja) * 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ

Also Published As

Publication number Publication date
WO2020095510A1 (ja) 2020-05-14
US20210408934A1 (en) 2021-12-30
JP7357206B2 (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
US10116213B2 (en) Semiconductor module and electric power conversion apparatus
US11502063B2 (en) Semiconductor device comprising PN junction diode and Schottky barrier diode
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
US9041456B2 (en) Power semiconductor device
US8710543B2 (en) Cascode circuit device with improved reverse recovery characteristic
CN111095531A (zh) 具有辅助栅极结构的功率半导体器件
US20110049580A1 (en) Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
CN112019200A (zh) 包括故障安全下拉电路的功率器件和电子开关器件
US10200030B2 (en) Paralleling of switching devices for high power circuits
JP7357206B2 (ja) 電気装置及びマルチレベルインバータ
JP7320789B2 (ja) 制御システム、スイッチシステム、電力変換装置、双方向スイッチ素子の制御方法及びプログラム
US20220140731A1 (en) Semiconductor device
US10771057B1 (en) Semiconductor device
CN110491933B (zh) 低寄生电感高可靠级联增强型GaN HEMT器件
Cheng et al. Power conditioning applications of 700V GaN-HEMTs cascode switch
CN110518006B (zh) 低寄生电感高可靠级联增强型GaN全桥功率模块
US20240039523A1 (en) Nitride semiconductor module
US11398418B2 (en) Semiconductor module
US20220359714A1 (en) Electronic device provided with a stack of two high electron mobility transistors arranged in a bridge half-arm
Cheng et al. GaN-HEMTs Cascode Switch: Fabrication and Demonstration on Power Conditioning Applications
US20230231018A1 (en) Control system and control method for dual-gate bidirectional switch
TWI839514B (zh) 具有輔助閘極結構之功率半導體裝置
JP2020120435A (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230901

R151 Written notification of patent or utility model registration

Ref document number: 7357206

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151