CN110491933B - 低寄生电感高可靠级联增强型GaN HEMT器件 - Google Patents

低寄生电感高可靠级联增强型GaN HEMT器件 Download PDF

Info

Publication number
CN110491933B
CN110491933B CN201910790251.7A CN201910790251A CN110491933B CN 110491933 B CN110491933 B CN 110491933B CN 201910790251 A CN201910790251 A CN 201910790251A CN 110491933 B CN110491933 B CN 110491933B
Authority
CN
China
Prior art keywords
voltage
conductive substrate
front surface
low
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910790251.7A
Other languages
English (en)
Other versions
CN110491933A (zh
Inventor
陈珍海
许媛
闫大为
占林松
鲍婕
宁仁霞
黄伟
吕海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN201910790251.7A priority Critical patent/CN110491933B/zh
Publication of CN110491933A publication Critical patent/CN110491933A/zh
Application granted granted Critical
Publication of CN110491933B publication Critical patent/CN110491933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于电力电子技术领域，具体为低寄生电感高可靠级联增强型GaN HEMT器件，包括：封装外壳、绝缘胶、导电焊料、高压耗尽型晶体管、低压增强型晶体管、电压调整电路、第一导电基板、第二导电基板、第三导电基板、第四导电基板、第一绑定线、第二绑定线和第三绑定线。本发明所提供的级联增强型GaN HEMT器件通过将绑定线长度最小化实现寄身电感的优化；另外，增加了电压调整电路，保证高压耗尽型GaN器件工作在安全区域状态。

Description

低寄生电感高可靠级联增强型GaN HEMT器件
技术领域
本发明涉及一种低寄生电感高可靠级联增强型GaN HEMT器件，属于电力电子技术领域。
技术背景
进入21世纪，在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求电路应用在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。上述应用要求电力电子系统在设计效率>95％的同时，还具有高的功率密度(>500W/in3，即30.5W/cm3)、高比功率(10kW/磅,22kW/kg)和高总负载点(>1000W)。随着超结MOSFET和绝缘栅双极晶体管(IGBT)的出现和应用普及，器件性能逐渐接近硅材料的极限，每四年功率密度提升1倍的规律趋于饱和(功率电子领域的摩尔定律)，功率密度仅为个位数的硅基功率半导体器件的开发由于上述原因而困难重重。
近年来以氮化镓(GaN)为代表的第三代半导体功率器件，因禁带宽、击穿电场强度高、高电子饱和速度快，在大功率、高温、高频、抗辐射的微电子领域，以及短波长光电子领域，有明显优于Si、Ge、GaAs等第一代和第二代半导体材料的性能。GaN功率器件与Si器件相比具有优越的通态特性和非常好的开关特性，因此在较短的时间内就吸引了工业界的关注。研究表明，用GaN器件替换Si器件可以大幅度提高开关频率，同时保持良好的效率指标。
GaN器件的特性，使得GaN器件的栅极驱动电荷(Qg)很小，结电容也非常小，因此开关速度比Si器件快得多。好的一面是可以提高开关频率，但坏的一面就是开关过程中开关支路的电流变化非常迅速、di/dt很高。由于功率回路中不可避免的存在寄生电感，当电流迅速变化时，在开关器件两端会产生很高的尖峰过电压。轻则造成电路误动作、EMI超标，重则导致器件击穿损坏。GaN器件很高的开关速度导致其开关过程中寄生电感引起的振荡和过电压现象远比Si器件明显。为实现开关频率最大化，GaN器件的寄生电感必须最小化。
GaN HEMT可以分为增强型和耗尽型两种，目前技术条件下高压增强型型GaN HEMT晶体管很难制造。目前单体增强型GaN HEMT器件的额定电压最大能达到300V。对于单体增强型GaN HEMT，当其驱动电压达到阀值电压Vth＝1.5V时，器件就会导通，器件完全导通的栅极电压为4.5V～5.5V，由于其最大栅源电压Vgs为6V，因此增强型GaN器件对驱动设计要求较高。而单体耗尽型GaN HEMT器件很容易实现650V以上高压，并且其驱动电压范围为-30～2V，器件完全导通栅极电压为-5V，驱动电压范围较宽。然而，当前整机系统更偏向于使用增强型开关器件。因此将高压耗尽型晶体管与低压增强型晶体管结合来形成混合增强型GaN HEMT器件具有很大的现实需求。混合增强型GaN HEMT器件能以与单个高压增强型晶体管相同的方式操作，实现与单个高压增强型HEMT晶体管相同或类似的输出特性，便于整机系统使用。
图1a所示为现有的一种级联增强型GaN HEMT器件的原理图，是一种典型的混合增强型GaN HEMT器件。图1a的混合增强型器件包括被同时装入在封装00中的高压耗尽型晶体管10和低压增强型晶体管11。低压增强型晶体管11的源电极S和高压耗尽型晶体管10的栅电极被连接在一起并且被电连接到源极引线输出S。低压增强型晶体管11的栅电极连接到栅极引线G。高压耗尽型晶体管10的漏电极电连接到漏极引线D，高压耗尽型晶体管10的源极电连接到低压增强型晶体管11的漏极。
图1a所示级联增强型GaN HEMT器件的工作原理为：当G电压为>Vth10的高电压时，低压增强型晶体管11处于饱和导通状态，低压增强型晶体管11的源漏电压Vds11≈0，高压耗尽型晶体管10的栅源电压Vgs10＝Vds11≈0，高压耗尽型晶体管10开启导通，此时级联增强型GaN HEMT器件处于导通状态，并且反向高压Vds＝(Vds11+Vds10)≈0；当G电压为<Vth10的低电压时，低压增强型晶体管11处于截止状态，低压增强型晶体管11的源漏电压Vds11》0(取决于截止条件下晶体管11和晶体管10的分压压降)，高压耗尽型晶体管10的栅源电压Vgs10＝－Vds11，若Vgs10低于Vth10，则高压耗尽型晶体管10同样处于截止状态，此时级联增强型GaN HEMT器件处于截止状态，并且反向高压Vds的大部分由高压耗尽型晶体管10承担。可以看出混合增强型HEMT器件的控制方式及功能与普通高压增强型开关器件类似。
级联增强型GaN HEMT器件处于截止状态时，由于Vds＝Vds11+Vds10，通常设置Vds11/Vds10的比值低于5倍以上(也可以是10倍，20倍)，从而保证级联增强型GaN HEMT器件截止时反向耐压大部分由高压耗尽型晶体管10承担。当级联增强型GaN HEMT器件被封装固定以后，Vds11/Vds10的比值不管多少，为固定值。对于不同的实际应用背景，级联增强型GaN HEMT器件的反向耐压不尽相同，而高压耗尽型晶体管10的栅源电压Vgs10＝－Vds11，而Vds11/Vds10的比值为固定值，这会导致同一个器件在不同的应用系统中的栅源电压的绝对值︱Vgs10＝－Vds11︱的最大值不同。对于常规高压增强型功率开关来说，栅源电压Vgs无法承受高压，为提高功率开关可靠性，截止情况下栅源电压Vgs一般为固定值，并接近0电压。而对于图1a中所述高压耗尽型晶体管10来说，其截止条件下栅源电压Vgs10的绝对值︱－Vds11︱远大于0，并且对于不同的应用系统该绝对值︱－Vds11︱还不是固定电压，必然严重限制图1a所示级联增强型GaN HEMT器件的总体可靠性。因此，为提高图1a所示级联增强型GaN HEMT器件的总体可靠性，必须将高压耗尽型晶体管10截止条件下的栅源电压Vgs10的绝对值︱－Vds11︱设定为不随整体反向耐压Vds波动的固定值，并且该固定值应该尽量小，仅需低于Vth10电压2V保证可以顺利关断高压耗尽型晶体管10即可。
图1b所示为图1a给出的级联增强型GaN HEMT器件的一种典型封装实现形式。高压耗尽型晶体管10和低压增强型晶体管11被放置在第一导电基板J0上，并被封装在同一个封装体00中。由于低压增强型晶体管11通常采用VDMOS器件，通常将其源极S11朝下直接焊接在导电基板J0上。而现有GaN HEMT高压耗尽型晶体管10通常为平面器件，通常将其背面采用绝缘胶粘接在导电基板J0上。低压增强型晶体管11的栅极通过绑定线B02连接到级联增强型GaN HEMT器件的栅极G00,低压增强型晶体管11的漏极D11通过绑定线B04连接到高压耗尽型晶体管10的源极S10，高压耗尽型晶体管10的栅极G10通过绑定线B03连接到在导电基板J0和级联增强型GaN HEMT器件的源极S00，高压耗尽型晶体管10的漏极D10通过绑定线B01连接到级联增强型GaN HEMT器件的漏极D00。绑定线B01、绑定线B02、绑定线B03和绑定线B04的长度受封装体物理尺寸、位置和芯片尺寸的大小影响，特别是绑定线B01、绑定线B02和绑定线B04的长度很难减小。当所述级联增强型GaN HEMT器件的开关工作频率降低时，绑定线B01、绑定线B02和绑定线B04的影响可以忽略不计，当所述级联增强型GaN HEMT器件的开关工作频率很大时(例如大于500KHz),绑定线B01、绑定线B02和绑定线B04就相当于3个寄生电感。如图2所示，绑定线B01、绑定线B02和绑定线B04对应的寄生电感分别为L13、L12和L11。特别是L11位于述级联增强型GaN HEMT器件的栅极G00前端，L11引起的电压过冲将会严重影响级联增强型GaN HEMT器件的栅极G00的可靠性，并且随着开关工作频率越高，影响越明显。因此，为提高级联增强型GaN HEMT器件的开关频率，绑定线B01、绑定线B02和绑定线B04引起的寄生电感效应必须最小化。
基于此，本发明针对级联增强型GaN HEMT器件中高压耗尽型晶体管10截止条件下的栅源电压Vgs10不固定而引起的可靠性问题，以及绑定线B01、绑定线B02和绑定线B04引起的寄生电感效应问题，提出了一种低寄生电感高可靠级联增强型GaN HEMT器件，在提高可靠性的同时最大程度上降低寄生电感。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种低寄生电感高可靠级联增强型GaN HEMT器件。
本发明解决其技术问题所采用的技术方案是：一种低寄生电感高可靠级联增强型GaN HEMT器件，包括封装外壳、绝缘胶、导电焊料、高压耗尽型晶体管、低压增强型晶体管、电压调整电路、第一导电基板、第二导电基板、第三导电基板、第四导电基板、第一绑定线、第二绑定线和第三绑定线；
上述部件的连接关系为：第二导电基板、第三导电基板和第四导电基板的背面分别采用绝缘胶粘接在第一导电基板的正面；低压增强型晶体管的栅极连接到第三导电基板的正面，第三导电基板的正面还通过第二绑定线连接到所述低寄生电感高可靠级联增强型GaN HEMT器件的栅极；低压增强型晶体管的漏极连接到第四导电基板的正面，第四导电基板的正面还连接到电压调整电路的上端和高压耗尽型晶体管的源极；高压耗尽型晶体管的栅极连接到在导电基板的正面、电压调整电路的下端和低寄生电感高可靠级联增强型GaNHEMT器件的源极；高压耗尽型晶体管的漏极连接到第二导电基板的正面、第二导电基板的正面还通过第一绑定线连接到所述低寄生电感高可靠级联增强型GaN HEMT器件的漏极；低压增强型晶体管的源极通过第一绑定线连接到第一导电基板的正面。
具体的，所述的低寄生电感高可靠级联增强型GaN HEMT器件自下而上依次为封装外壳、第一导电基板、绝缘胶、第四导电基板、导电焊料和高压耗尽型晶体管。
进一步，所述低压增强型晶体管11采用VDMOS器件，采用倒装焊之后，其栅极和漏极分别直接通过导电焊料焊接在第三导电基板正面和第四导电基板正面。
所述高压耗尽型晶体管为平面器件，其栅极直接通过导电焊料焊接在第一导电基板正面，其源极通过导电焊料焊接在第四导电基板正面，其漏极通过导电焊料焊接在第二导电基板正面。
所述电压调整电路可以采用稳压二极管实现。
所述电压调整电路可以采用并联电阻实现，并联电阻的大小虚设置为所述低压增强型晶体管截止状态阻抗的1/5以下。
所述电压调整电路可以采用并联电阻和稳压二极管串联实现。
本发明的优点是：本发明所提供的级联增强型GaN HEMT器件通过将绑定线长度最小化实现寄身电感的优化；另外，增加了电压调整电路，保证高压耗尽型GaN器件工作在安全区域状态。在提高可靠性的同时最大程度上降低寄生电感，保证级联增强型GaN HEMT器件的高频开关特性。
附图说明
图1a为现有级联增强型GaN HEMT器件的原理图。
图1b为现有级联增强型GaN HEMT器件的典型封装实现形式。
图2为现有级联增强型GaN HEMT器件的寄生电感原理图。
图3为本发明提出级联增强型GaN HEMT器件的原理图。
图4a为本发明级联增强型GaN HEMT器件的一种完整实现形式。
图4b为本发明级联增强型GaN HEMT器件的纵向剖面结构。
图4c为本发明级联增强型GaN HEMT器件的另一种完整实现形式。
图5a-5d为本发明Vds11电压调整电路实现方式。
图6为本发明高压耗尽型GaN HEMT晶体管的一种实现结构。
具体实施方式
下面结合附图和实例对本发明进行进一步详细的说明。
图3所示为本发明提出级联增强型GaN HEMT器件的原理图，其在图1a给出的混合增强型GaN HEMT器件的基础上增加了一个电压调整电路30。新增电压调整电路30的作用在于调整控制高压耗尽型晶体管10截止条件下的栅源电压Vgs10的绝对值︱－Vds11︱，将Vgs10的绝对值︱－Vds11︱设定为不随整体反向耐压Vds波动的固定值。
图3所述本发明所述级联增强型GaN HEMT器件包括被同时装入在封装00中的高压耗尽型晶体管10、低压增强型晶体管11和电压调整电路30。低压增强型晶体管11的源电极S、高压耗尽型晶体管10的栅电极和电压调整电路30的下端被连接在一起并且被电连接到源极引线输出S。低压增强型晶体管11的栅电极连接到栅极引线G。高压耗尽型晶体管10的漏电极电连接到漏极引线D，高压耗尽型晶体管10的源极电连接到低压增强型晶体管11的漏极和电压调整电路30的上端。
图4a为本发明级联增强型GaN HEMT器件的一种完整实现形式。所述低寄生电感高可靠级联增强型GaN HEMT器件包括：封装外壳、绝缘胶、导电焊料、高压耗尽型晶体管10、低压增强型晶体管11、电压调整电路30、第一导电基板J0、第二导电基板J31、第三导电基板J32、第四导电基板J33、第一绑定线B31、第二绑定线B32和第三绑定线B33。
图4a所述级联增强型GaN HEMT器件内部部件的连接关系为：第二导电基板J31、第三导电基板J32和第四导电基板J33的背面分别采用绝缘胶粘接在第一导电基板J0的正面；低压增强型晶体管11的栅极G11连接到第三导电基板J32的正面，第三导电基板J32的正面还通过第二绑定线B32连接到所述低寄生电感高可靠级联增强型GaN HEMT器件的栅极G00；低压增强型晶体管11的漏极D11连接到第四导电基板J33的正面，第四导电基板J33的正面还连接到电压调整电路30的上端和高压耗尽型晶体管10的源极S10；高压耗尽型晶体管10的栅极G10连接到在导电基板J0的正面、电压调整电路30的下端和低寄生电感高可靠级联增强型GaN HEMT器件的源极S00；高压耗尽型晶体管10的漏极D10连接到第二导电基板J31的正面、第二导电基板J31的正面还通过第一绑定线B33连接到所述低寄生电感高可靠级联增强型GaN HEMT器件的漏极D00；低压增强型晶体管11的源极S11通过第一绑定线B31连接到第一导电基板J0的正面。
图4a中本发明实现方式，与图2中现有技术相比，改进之处有2点。一是增加了电压调整电路30，用于提高高压耗尽型晶体管10的可靠性；二是将高压耗尽型晶体管10、低压增强型晶体管11和电压调整电路30采用倒装焊形式进行电连接，借助高导电性基板传输电信号，从而减小了绑定线的数量和长度，减小了寄生电感，从而提高开关频率。采用高导电性基板进行信号传输之后，与图2中现有技术相比，图4a中使用的绑定线B31较图2中的绑定线B01明显缩短，绑定线B32较图2中的绑定线B02同样也明显缩短，绑定线B33较图2中的绑定线B03长度相当，绑定线B04直接被移除，因此寄身电感效应大为降低。
图4a中所述本发明实现方式，在300位置纵向剖面结构如图4b所示。该结构自下而上依次为封装外壳400、第一导电基板J0、绝缘胶402、第四导电基板J33、导电焊料404和高压耗尽型晶体管10。
图4a所述的本发明实现方式中，低压增强型晶体管11采用VDMOS器件，采用倒装焊之后，其栅极G11和漏极D11分别直接通过导电焊料焊接在第三导电基板J32正面和第四导电基板J33正面。GaN HEMT高压耗尽型晶体管10为平面器件，其栅极G10直接通过导电焊料焊接在第一导电基板J0正面，其源极S10通过导电焊料焊接在第四导电基板J33正面，其漏极D10通过导电焊料焊接在第二导电基板J31正面。
当低压增强型晶体管11采用平面MOS器件时，可以得到本发明级联增强型GaNHEMT器件的另外一种完整实现形式，如图4c所示。低压增强型晶体管11采用倒装焊之后，其源极S11、栅极G11和漏极D11分别直接通过导电焊料焊接在导电基板J0正面、第三导电基板J32正面和第四导电基板J33正面。此方案中，绑定线B33被免除，因此可以对寄生电感进行进一步优化。
图5a-5d为本发明Vds11电压调整电路实现方式。图5a给出了一种采用稳压二极管实现Vds11电压调整的方法，通过将二极管的反向电压偏置在固定值(例如：10V左右)，即可实现Vds11电压调整，并且调整之后，所述低寄生电感高可靠级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和二极管的稳压值相关，和工作电源电压高低无关。图5b给出了一种采用并联电阻实现Vds11电压调整的方法，则并联电阻上的压降为的高压耗尽型晶体管10截止状态的漏电流乘以电阻阻值。通过将并联电阻的大小设置在低压增强型晶体管11截止状态阻抗的1/5以下(如1/10)，所述低寄生电感高可靠级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和电阻阻值相关，而和工作电源电压高低无关。图5c给出了一种采用并联电阻和稳压二极管串联实现Vds11电压调整的方法，其原理类似，所述低寄生电感高可靠级联增强型GaN HEMT器件处于截止状态下Vds11电压将仅和电阻阻值和二极管压降相关，而和工作电源电压高低无关。图5d给出了一种采用电阻和MOSFET组合实现Vds11电压调整的方法，MOSFET的漏极和栅极之间通过一个电阻进行连接，其原理类似一个反向饱和二极管，原理和图5a的方法类似。
图6为本发明高压耗尽型GaN HEMT晶体管的一种实现结构。通过在衬底上外延生长2um左右的GaN缓冲层，然后在GaN缓冲层上生长几十纳米左右的AlGaN势垒层(AlGaNBarrier)跟文中一致，该势垒层可根据具体情况选择惨杂与否，而在AlGaN势垒层上分布着源极、栅极和漏极。源极和漏极一般通过在其下方进行N型重惨杂实现欧姆接触，而栅极与AlGaN势垒层形成肖特基接触。由于AlGaN/GaN异质结的极化效应，会在异质结界面靠近GaN缓冲层一侧形成均匀分布的高浓度2DEG,导致器件在栅压为零时就有导电沟道的存在。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种低寄生电感高可靠级联增强型GaN HEMT器件，其特征是包括：封装外壳、绝缘胶、导电焊料、高压耗尽型晶体管、低压增强型晶体管、电压调整电路、第一导电基板、第二导电基板、第三导电基板、第四导电基板、第一绑定线、第二绑定线和第三绑定线；
上述部件的连接关系为：第二导电基板、第三导电基板和第四导电基板的背面分别采用绝缘胶粘接在第一导电基板的正面；低压增强型晶体管的栅极连接到第三导电基板的正面，第三导电基板的正面还通过第二绑定线连接到所述低寄生电感高可靠级联增强型GaNHEMT器件的栅极；低压增强型晶体管的漏极连接到第四导电基板的正面，第四导电基板的正面还连接到电压调整电路的上端和高压耗尽型晶体管的源极；高压耗尽型晶体管的栅极连接到在第一导电基板的正面、电压调整电路的下端和低寄生电感高可靠级联增强型GaNHEMT器件的源极；高压耗尽型晶体管的漏极连接到第二导电基板的正面、第二导电基板的正面还通过第一绑定线连接到所述低寄生电感高可靠级联增强型GaN HEMT器件的漏极；低压增强型晶体管的源极通过第一绑定线连接到第一导电基板的正面；
所述的低寄生电感高可靠级联增强型GaN HEMT器件对应于第四导电基板和高压耗尽型晶体管区域的一横截面自下而上依次为封装外壳、第一导电基板、绝缘胶、第四导电基板、导电焊料和高压耗尽型晶体管；所述低压增强型晶体管采用VDMOS器件，采用倒装焊之后，所述低压增强型晶体管的栅极和漏极分别直接通过导电焊料焊接在第三导电基板正面和第四导电基板正面；
所述高压耗尽型晶体管为平面器件，所述高压耗尽型晶体管的栅极直接通过导电焊料焊接在第一导电基板正面，所述高压耗尽型晶体管的源极通过导电焊料焊接在第四导电基板正面，所述高压耗尽型晶体管的漏极通过导电焊料焊接在第二导电基板正面；
所述电压调整电路可以采用稳压二极管实现或者采用并联电阻实现，并联电阻的大小需设置为所述低压增强型晶体管截止状态阻抗的1/5以下；或者所述电压调整电路可以采用并联电阻和稳压二极管串联实现。
CN201910790251.7A 2019-08-26 2019-08-26 低寄生电感高可靠级联增强型GaN HEMT器件 Active CN110491933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910790251.7A CN110491933B (zh) 2019-08-26 2019-08-26 低寄生电感高可靠级联增强型GaN HEMT器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910790251.7A CN110491933B (zh) 2019-08-26 2019-08-26 低寄生电感高可靠级联增强型GaN HEMT器件

Publications (2)

Publication Number Publication Date
CN110491933A CN110491933A (zh) 2019-11-22
CN110491933B true CN110491933B (zh) 2023-04-11

Family

ID=68554076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910790251.7A Active CN110491933B (zh) 2019-08-26 2019-08-26 低寄生电感高可靠级联增强型GaN HEMT器件

Country Status (1)

Country Link
CN (1) CN110491933B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382631B (zh) * 2020-11-12 2022-04-01 苏州英嘉通半导体有限公司 基于栅极保护的级联电路及级联器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872006A (zh) * 2012-12-17 2014-06-18 Nxp股份有限公司 级联电路
CN106898604A (zh) * 2017-01-24 2017-06-27 上海电力学院 共源共栅级联的氮化镓器件封装结构
FR3059155A1 (fr) * 2016-11-23 2018-05-25 Exagan Circuit integre forme d'un empilement de deux puces connectees en serie
CN208739041U (zh) * 2018-07-04 2019-04-12 镓能半导体（佛山）有限公司 一种氮化镓芯片的三相全桥电路及智能功率模块
CN209087835U (zh) * 2018-12-28 2019-07-09 苏州捷芯威半导体有限公司 一种级联芯片封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425176B2 (en) * 2014-12-31 2016-08-23 National Taiwan University Cascode transistor device and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872006A (zh) * 2012-12-17 2014-06-18 Nxp股份有限公司 级联电路
FR3059155A1 (fr) * 2016-11-23 2018-05-25 Exagan Circuit integre forme d'un empilement de deux puces connectees en serie
CN110226226A (zh) * 2016-11-23 2019-09-10 埃克斯甘公司 由层叠的两个串联连接的芯片形成的集成电路
CN106898604A (zh) * 2017-01-24 2017-06-27 上海电力学院 共源共栅级联的氮化镓器件封装结构
CN208739041U (zh) * 2018-07-04 2019-04-12 镓能半导体（佛山）有限公司 一种氮化镓芯片的三相全桥电路及智能功率模块
CN209087835U (zh) * 2018-12-28 2019-07-09 苏州捷芯威半导体有限公司 一种级联芯片封装结构

Also Published As

Publication number Publication date
CN110491933A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
CN111095531B (zh) 具有辅助栅极结构的功率半导体器件
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
TWI453895B (zh) 用於改良器件開關性能的共源共閘電路
US8710543B2 (en) Cascode circuit device with improved reverse recovery characteristic
US9349715B2 (en) Depletion mode group III-V transistor with high voltage group IV enable switch
US9679880B2 (en) Cascode power transistors
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
US20200220534A1 (en) Semiconductor device and semiconductor package
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
US11309884B1 (en) Switching circuits having drain connected ferrite beads
CN110504250B (zh) 级联增强型GaNHEMT功率模块封装结构及封装方法
CN118100098A (zh) 半导体装置
EP3799307B1 (en) System for providing bi-directional power flow and power conditioning for low to high-voltage applications
CN110504242B (zh) 大电流级联增强型GaN全桥功率模块封装结构及封装方法
CN110491933B (zh) 低寄生电感高可靠级联增强型GaN HEMT器件
US20140021487A1 (en) Modular Power Converter Having Reduced Switching Loss
US20230131602A1 (en) Power semiconductor device with an auxiliary gate structure
CN110444524B (zh) 用于级联增强型GaN HEMT器件的低寄生参数封装结构及其封装方法
CN110518006B (zh) 低寄生电感高可靠级联增强型GaN全桥功率模块
CN116614121B (zh) 一种改善电磁兼容的功率器件
TWI839514B (zh) 具有輔助閘極結構之功率半導體裝置
US10027218B2 (en) Power semiconductor element driving circuit
CN209964028U (zh) 一种带有电压控制辅助电路的晶体管
CN114825879A (zh) 一种半导体开关组件及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant