JPH08331839A

JPH08331839A - 電源回路

Info

Publication number: JPH08331839A
Application number: JP13160495A
Authority: JP
Inventors: Yoshinobu Nakamura; 嘉伸中村; Hiroshi Mochikawa; 宏餅川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-05-30
Filing date: 1995-05-30
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】無駄な電力消費を低減して発熱を抑え、小形
で高効率の電源回路を提供する。【構成】主回路１００に入力電源電圧Ｖinが投入され
ると、初期電源供給回路３０は、ＦＥＴ３３をオン状態
にすることにより、制御回路４に対して入力電源電圧Ｖ
inから動作用電源を供給し、出力電源電圧Ｖo が得られ
ると、ＦＥＴ３３をオフ状態にして動作用電源の供給を
停止するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力電源電圧をスイッ
チングすることにより出力電源電圧を得て出力する電源
回路に関する。

【０００２】

【従来の技術】この様な電源回路としては、例えば図９
に示すようなものがある。図９において、入力電源１の
正側端子１ａは、スイッチング素子たるｎチャネルのＭ
ＯＳ形ＦＥＴ２のドレイン及びソース端子を介してチョ
ークコイル３の一方の端子に接続されている。また、Ｆ
ＥＴ２のゲート端子と入力電源１の負側端子１ｂとの間
には、制御手段たる制御回路４が接続され、制御回路４
は、ＦＥＴ２のゲート端子にゲート信号を与えるように
なっている。ＦＥＴ２のソース端子と負側端子１ｂとの
間には、ダイオード５が接続されている。そして、出力
端子であるチョークコイル３の他方の端子及び負側端子
１ｂ間には、平滑用のコンデンサ６が接続されている。
そして、以上により昇圧形チョッパ回路からなる主回路
１００が構成されている。

【０００３】制御回路４は、ＦＥＴ２のゲート端子にゲ
ート信号（制御信号）を断続的に与える。そのゲート信
号がオンの時は、入力電源１の電圧Ｖinは、ＦＥＴ２を
介してチョークコイル３及びコンデンサ６に供給され
る。この時、チョークコイル３には過渡的に増加する電
流が流れて、磁気エネルギが蓄えられる。次に、制御信
号がオフになると、チョークコイル３に蓄えられた磁気
エネルギは電流として、チョークコイル３，コンデンサ
６及びダイオード５の経路で環流する。

【０００４】ここで、ＦＥＴ２のオン時間をｔo ，オフ
時間をｔofとすると、この電源回路の出力端子７ａ及び
７ｂ間に現れる出力電圧Ｖo は、入力電源電圧Ｖinとオ
ン時間ｔo のデューティ比とによって決定される。即
ち、図１０に示すように、Ｖo ＝Ｖin・ｔo ／（ｔo ＋ｔof） …（１）となって、出力電圧Ｖo は、入力電源電圧Ｖinが降圧さ
れて与えられるものである。

【０００５】このデューティ比は、制御回路４により制
御されるものであるが、この制御回路４に対しても、動
作用電源が必要となる。そこで、従来では、別個に用意
された安定化電源を使用したり、また、図９に示すよう
な入力電源電圧Ｖinから制御回路４に動作用電源を供給
する初期電源供給回路８を設けるようにしている。

【０００６】図９において、入力電源１の正端子１ａ及
び負端子１ｂ間には、抵抗９及び１０並びにツェナーダ
イオード１１の直列回路が接続されている。その抵抗１
０の両端子間には、ＮＰＮ形のトランジスタ１２のコレ
クタ端子とベース端子とが、ベース端子をツェナーダイ
オード１１側にして接続されている。また、トランジス
タ１２のエミッタ端子は、ダイオード１３及びコンデン
サ１４を介して負側端子１ｂに接続されている。以上が
初期電源供給回路８を構成している。

【０００７】コンデンサ１４の両端子は、初期電源供給
回路８の電源出力端子として、制御回路４内部のパルス
発生回路１５及びゲートドライブ回路１６の電源入力端
子に接続されている。一方、出力端子７ａ，７ｂ間に
は、抵抗１７及び１８の直列回路が接続され、両者の共
通接続点は、パルス発生回路１５の入力端子に接続され
ている。また、出力端子７ａとゲートドライブ回路１６
の正側の電源入力端子との間には、ダイオード１９が挿
入され、出力端子７ｂはゲートドライブ回路１６の負側
の電源入力端子に接続されている。また、パルス発生回
路１５の出力端子は、ゲートドライブ回路１６の入力端
子に接続され、そのゲートドライブ回路１６の出力端子
は、ＦＥＴ２のゲート端子に接続されて、ゲート信号を
与えるようになっている。以上が制御回路４を構成して
いる。

【０００８】次に、初期電源供給回路８の作用を説明す
る。入力電源１によって入力電圧Ｖinが与えられると、
ツェナーダイオード１１のツェナー電圧によってトラン
ジスタ１２のベース端子はハイレベルとなる。そして、
トランジスタ１２はオン状態となって、ダイオード１３
及びコンデンサ１４を介して制御回路４に安定化された
動作用電源が供給される。

【０００９】而して、動作用電源が供給されると、制御
回路４は、ＦＥＴ２のゲート端子に与えるゲート信号
を、前述のようにオン・オフして、スイッチング制御を
開始する。そして、主回路１００から出力電圧Ｖo が出
力されると、その出力電圧Ｖoは、抵抗１７及び１８に
よって分圧されてパルス発生回路１５の入力端子に与え
られる。パルス発生回路１５は、その分圧された出力電
圧Ｖo に応じてゲート信号をスイッチングするデューテ
ィ比を変化させ、出力電圧Ｖo が一定になるようにＰＷ
Ｍ制御する。

【００１０】その出力電圧Ｖo は、ダイオード１９を介
してパルス発生回路１５及びゲートドライブ回路１６の
電源入力端子に与えられ、以降は出力電圧Ｖo が動作用
電源として与えられる。従って、初期電源供給回路８か
ら制御回路４に電源が供給されるのは、入力電源１が投
入されてから短時間の間だけである。

【００１１】

【発明が解決しようとする課題】しかしながら、この様
な従来の構成では、初期電源供給回路８から制御回路４
への電源供給が停止されても、抵抗９及び１０による電
力の消費は継続される。この場合、抵抗９は、トランジ
スタ１２及びダイオード１３を介してコンデンサ１４に
充電電流を供給すると共に、抵抗９及び１０は、トラン
ジスタ１２にベース電流を供給するものでもあるので、
これらの抵抗９及び１０の抵抗値をそれ程大とすること
はできず、従って、抵抗９及び１０による消費電力は比
較的大になる。

【００１２】例えば、入力電圧Ｖinが３相交流２００Ｖ
を整流した直流電圧２８２Ｖであり、出力電圧Ｖo に１
５Ｖを得る場合を考える。この時、ツェナーダイオード
１１に０５Ｚ１３Ｙ，トランジスタ１２に２ＳＣ１８１
５を選ぶと、抵抗９及び１０の抵抗値は夫々２９ＫΩ及
び１ＫΩに設定される。そして、抵抗９及び１０には２
８２Ｖからツェナー電圧１２Ｖを差し引いた２７０Ｖが
印加され、両者による消費電力は、次式のようになる。 (29000＋1000) ×｛270/( 1000＋29000)｝^２＝2.43(W) …（２）

【００１３】この様に、主回路１００に入力電圧Ｖinが
印加されてから出力電圧Ｖo を得るまでの短時間だけに
必要とされる初期電源供給回路８において、出力電圧Ｖ
o が得られた後も尚抵抗９及び１０によって継続される
電力消費は無駄であり、電源回路の効率を低下させてい
た。また、この電力消費は発熱となるため、抵抗９及び
１０の容量を大きくしたり、放熱対策を施す必要から電
源回路の小形化を妨げるなどの問題があった。

【００１４】本発明は上記課題を解決するもので、その
目的は、無駄な電力消費を低減して発熱を抑え、小形で
高効率の電源回路を提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の電源回路は、スイッチング素子を有
する主回路と、この主回路のスイッチング素子に制御信
号を与えて入力電源電圧をスイッチングすることにより
出力電源電圧を得るように制御する制御手段と、主回路
に入力電源が投入されてから出力電源電圧が得られるま
での初期状態においてオンにされることにより入力電源
を制御手段に対する動作用電源として供給する初期電源
供給用スイッチング素子を備えた初期電源供給手段とを
具備してなるものである。

【００１６】この場合、主回路に入力電源が投入された
ときから計時を開始する計時手段を備え、初期電源供給
手段を、計時手段によって計時された時間が一定値に達
すると、初期電源供給用スイッチング素子をオフ状態に
するように構成しても良い（請求項２）。

【００１７】また、出力電源電圧を検出する電圧検出手
段を備え、初期電源供給手段を、電圧検出手段によって
検出された出力電源電圧が一定値に達すると、初期電源
供給用スイッチング素子をオフ状態にするように構成し
ても良い（請求項３）。

【００１８】更に、主回路を降圧形チョッパ回路や昇圧
形チョッパ回路若しくはスイッチングレギュレータに適
用しても良い（請求項４乃至６）。

【００１９】

【作用】請求項１記載の電源回路によれば、初期電源供
給手段は、初期状態においてオンにされることにより制
御手段に対する動作用電源を供給する初期電源供給用ス
イッチング素子を備えたので、初期状態以降は、その初
期電源供給用スイッチング素子がオフされることにより
回路の消費電力を低減させることができる。

【００２０】この場合、主回路に入力電源が投入された
ときから計時を開始する計時手段または出力電源電圧を
検出する電圧検出手段を備え、初期電源供給手段を、計
時手段によって計時された時間または電圧検出手段によ
って検出された出力電源電圧が一定値に達すると、初期
電源供給用スイッチング素子をオフ状態にするように構
成すれば、請求項１と同様の効果が得られる（請求項２
または３）。

【００２１】また、主回路を降圧形チョッパ回路や昇圧
形チョッパ回路若しくはスイッチングレギュレータに適
用すれば、請求項１と同様の効果が得られる（請求項４
乃至６）。

【００２２】

【実施例】以下、本発明の第１実施例について図１を参
照して説明する。尚、図９と同一部分には同一符号を付
して説明を省略し、以下異なる部分のみ説明する。図１
においては、図９に示した電源回路の初期電源供給回路
８が初期電源供給回路（初期電源供給手段）３０に置き
換っており、その他は同一の構成である。

【００２３】その初期電源供給回路３０の内部におい
て、正及び負側端子１ａ及び１ｂ間には、抵抗３１及び
ツェナーダイオード３２の直列回路が接続されており、
その共通接続点は、電圧駆動形の初期電源供給用スイッ
チング素子たるｎチャネルのＭＯＳ形ＦＥＴ３３のゲー
ト端子に接続されている。ＦＥＴ３３のドレイン端子
は、正側端子１ａに抵抗３４を介して接続され、ソース
端子は、ダイオード３５及びコンデンサ３６を介して負
側端子１ｂに接続されている。そして、コンデンサ３６
の両端子は、パルス発生回路１５及びゲートドライブ回
路１６の電源入力端子に接続されている。尚、抵抗３１
の抵抗値は４７０ＫΩ，抵抗３４の抵抗値は２９ＫΩに
設定され、ツェナーダイオード３２に０５Ｚ１８Ｘが選
ばれている。また、以上が電源回路３７を構成してい
る。

【００２４】次に、本実施例の作用を説明する。入力電
源１から入力電源電圧Ｖinが投入されると、ＦＥＴ３３
のゲート端子にはツェナーダイオード３２のツェナー電
圧が印加され、ＦＥＴ３３はオン状態となる。すると、
コンデンサ３６には、抵抗３４，ＦＥＴ３３のドレイン
及びソース端子並びにダイオード３５を介して入力電源
電圧Ｖinが供給され、充電が開始される。そして、コン
デンサ３６の電位は上昇し、その端子電圧Ｖａは、制御
回路４に印加される。

【００２５】而して、コンデンサ３６の端子電圧Ｖａが
ツェナーダイオード３２のツェナー電圧で略定まる所定
レベルに達すると、制御回路４は、前述と同様にＦＥＴ
２をスイッチングさせて出力電源電圧Ｖo を得て出力
し、得られた出力電源電圧Ｖoは、ダイオード１９を介
して制御回路４の動作用電源として供給される。

【００２６】また、この出力電圧Ｖo は、初期電源供給
回路３０にフィードバックされるので、コンデンサ３６
の端子電圧Ｖａも電圧Ｖo となり、ＦＥＴ３３のゲート
及びソース端子間の電位差が略零に達して、ＦＥＴ３３
はオフ状態となる。従って、初期電源供給回路３０から
制御回路４への動作用電源の供給は停止される。

【００２７】この時、従来と同様に、入力電源電圧Ｖin
が直流２８２（Ｖ）であり、出力電圧Ｖo として１５
（Ｖ）を得るとすると、ＦＥＴ３３がオフ状態なので抵
抗３４による電力消費はなく、抵抗３１による消費電力
は、次式のようになる。 470000×(270/470000) ^２＝0.16(W) …（３）

【００２８】以上のように本実施例によれば、初期電源
供給回路３０を、ＦＥＴ３３をオン状態にすることによ
り、制御回路４に対して入力電源電圧Ｖinから動作用電
源を供給し、出力電源電圧Ｖo が得られると、ＦＥＴ３
３をオフ状態にして、動作用電源の供給を停止するよう
に構成した。従って、ＭＯＳ形ＦＥＴ３３は電圧駆動形
であってゲート電流を供給する必要がないことから、バ
イアス用の抵抗３１として抵抗値の大（４７０ＫΩ）の
ものを用いることができると共に、コンデンサ３６に充
電電流を供給する抵抗３４にはＦＥＴ３３のオフ時は電
流が流れないので、初期電源供給回路３０の消費電力
を、従来の２．４３（Ｗ）から０．１６（Ｗ）に低減す
ることができ、無駄な消費電力及び発熱を低減すること
ができるので、電源回路３７を高効率且つ小形に構成す
ることができる。

【００２９】図２は本発明の第２実施例を示すものであ
り、第１実施例と同一部分には同一符号を付して説明を
省略し、以下異なる部分のみ説明する。第２実施例で
は、第１実施例における抵抗３１及びツェナーダイオー
ド３２の直列回路に代えて、抵抗３８及び３９の直列回
路が接続されてその抵抗３８及び３９の共通接続点がＦ
ＥＴ３３のゲート端子に接続されており、以て、初期電
源供給回路（初期電源供給手段）４０を構成している。
尚、抵抗３８及び３９の抵抗値は、４００ＫΩ及び２０
ＫΩである。また、以上が電源回路４１を構成してい
る。

【００３０】第２実施例の作用は、第１実施例と同一で
あるが、ＦＥＴ３３がオフ状態となったときの抵抗３８
及び３９による消費電力は、次式のようになる。 (400000 ＋20000)×｛282/(400000 ＋20000)｝^２＝0.189(W) …（４）

【００３１】従って、第２実施例のように、初期電源供
給回路４０を構成することによっても、その消費電力
を、従来の２．４３（Ｗ）から０．１８９（Ｗ）に低減
することができるので、第１実施例と略同様の効果が得
られる。

【００３２】尚、第２実施例においては、図９における
直列抵抗９及び１０と同様に、直列抵抗３８及び３９に
よって電力が消費されるが、ＦＥＴ３３が電圧駆動形の
スイッチング素子であることから、これらの抵抗値は、
ゲート電位を適当に与えるように分圧比を決定すれば良
いので図９における直列抵抗９及び１０よりも高めに設
定することが可能であり、従って、直列抵抗３８及び３
９に流れる電流値を押さえることができ、上記の効果を
奏するものである。

【００３３】図３は本発明の第３実施例を示すものであ
り、第１実施例と同一部分には同一符号を付して説明を
省略し、以下異なる部分のみ説明する。第３実施例で
は、コンデンサ３６の両端子間に、時間制御回路４２が
接続されており、動作用電源が供給されるようになって
いる。その時間制御回路４２の内部は、計時手段たるタ
イマ４３及びドライブ回路４４によって構成されてい
る。タイマ４３の出力端子は、ドライブ回路４４の入力
端子に接続されており、ドライブ回路４４の出力端子
は、抵抗３１及びツェナーダイオード３２の共通接続点
に接続されている。尚、第１実施例における初期電源供
給回路３０に、時間制御回路４２を加えて、初期電源供
給回路（初期電源供給手段）４５を構成している。ま
た、以上が電源回路４６を構成している。

【００３４】次に、第３実施例の作用を説明する。入力
電源１から入力電源電圧Ｖinが投入されると、初期電源
供給回路４５は、第１実施例と同様に制御回路４に対し
て動作用電源を供給する。この動作用電源は、時間制御
回路４２に対しても供給されて、タイマ４３はカウント
動作を開始する。そして、そのタイマ４３のカウント値
が一定値に達すると、タイマ４３は、ドライブ回路４４
に対して出力信号を与える。すると、ドライブ回路４４
は、ＦＥＴ３３のゲート端子をローレベルにしてＦＥＴ
３３をオフ状態にする。従って、第３実施例において
も、初期電源供給回路４５の消費電力は、抵抗３４によ
るもののみであり、次式のようになる。 470000×(282/470000)^２＝0.169(W) …（５）

【００３５】従って、第１実施例と略同様の効果が得ら
れる。特に、この第３実施例によれば、初期電源供給回
路４５から制御回路４に動作用電源が供給されたときか
ら一定時間後にＦＥＴ３３が強制的にオフされるので、
例えば、出力端子７ａ，７ｂ間に接続された負荷に変動
があって出力電圧Ｖo が変動するような場合でも、ＦＥ
Ｔ３３を確実にオフさせることができ、しかも、ＦＥＴ
３３をそのゲート端子をローレベルにすることにより完
全なオフ状態にすることができるので、ノイズの影響を
受けることもない。

【００３６】図４は本発明の第４実施例を示すものであ
り、第３実施例と同一部分には同一符号を付して説明を
省略し、以下異なる部分のみ説明する。第４実施例で
は、ドライブ回路４４の入力端子は、電圧検出手段たる
電圧検出回路４７の出力端子に接続されており、その電
圧検出回路４７の入力端子は、抵抗１７及び１８の共通
接続点に接続されている。また、ドライブ回路４４及び
電圧検出回路４７は、電圧制御回路４８を構成してお
り、動作用電源が供給されるようになっている。尚、第
１実施例における初期電源供給回路３０に、電圧制御回
路４８を加えて、初期電源供給回路（初期電源供給手
段）４９を構成している。また、以上が電源回路５０を
構成している。

【００３７】次に、第４実施例の作用を説明する。入力
電源１から入力電源電圧Ｖinが投入されると、初期電源
供給回路４９は、第３実施例と同様に制御回路４に対し
て動作用電源を供給する。この動作用電源は、電圧制御
回路４８に対しても供給される。そして、電圧検出回路
４７は、出力電圧Ｖo が抵抗１７及び１８によって分圧
された電圧値が一定値に達すると（出力電圧Ｖo が確立
すると）、ドライブ回路４４に対して出力信号を与え
る。すると、ドライブ回路４４は、ＦＥＴ３３のゲート
端子をローレベルにしてＦＥＴ３３をオフ状態にする。

【００３８】従って、第４実施例においても、初期電源
供給回路４９の消費電力は、抵抗３４による０．１６Ｗ
のみなので、第３実施例と略同様の効果が得られる。特
に、この第４実施例によれば、出力端子７ａ，７ｂ間に
接続される負荷が安定したもので出力電圧Ｖo に変動が
ない場合に、出力電圧Ｖo が確立すれば、遅速なくＦＥ
Ｔ３３をオフさせることができる。

【００３９】この場合、図５に示す本発明の第５実施例
のように、初期電源供給回路５１を、ツェナーダイオー
ド３２の両端子間にトランジスタ５２のコレクタ及びエ
ミッタ端子を接続し、ドライブ回路４４の出力端子をト
ランジスタ５２のベース端子に接続して構成し、以て電
源回路５３を構成し、ドライブ回路４４は、電圧検出回
路４７が出力信号を出力すると、トランジスタ５２のベ
ース端子をハイレベルにしてトランジスタ５２をオン状
態にする構成とすることにより、ツェナーダイオード３
２を短絡して、ＦＥＴ３３をオフ状態にするようにして
も良い。

【００４０】更に、図６に示す本発明の第６実施例のよ
うに、初期電源供給回路５４を、ツェナーダイオード３
２の両端子間にリレースイッチ５５の常開接点の両端子
を接続し、ドライブ回路４４の出力端子をリレースイッ
チ５５の励磁コイルに接続して構成し、以て電源回路５
６を構成し、ドライブ回路４４は、電圧検出回路４７が
出力信号を出力すると、リレースイッチ５６の励磁コイ
ルに通電して常開接点を閉状態にする構成とすることに
より、ツェナーダイオード３２を短絡してＦＥＴ３３を
オフ状態にすることも可能である。

【００４１】更にまた、以上の実施例は主回路１００を
降圧形チョッパ回路として構成したが、図７に示す本発
明の第７実施例のように、ダイオード５及びＦＥＴ２の
接続を変更することにより、昇圧形チョッパ回路からな
る主回路１０１を有する電源回路５７を構成しても良
い。この場合、コンデンサ５８及び５９により出力電圧
Ｖo を適当な電位に分圧するように構成して、制御回路
４の動作用電源電圧が適正な値となるように調整する。
加えて、図８に示す本発明の第８実施例のように、スイ
ッチングレギュレータからなる主回路１０２を有する電
源回路６０を構成しても良い。

【００４２】本発明は上記しかつ図面に記載した実施例
にのみ限定されるものではなく、次のような変形が可能
である。第５及び第６実施例における電圧制御回路４８
を時間制御回路４２に置き換えても良い。第７及び第８
実施例における初期電源供給手段は初期電源供給回路３
０に限らず、第２乃至第６実施例の初期電源供給回路４
０，４５，４９，５１及び５４に置き換えても良い。主
回路のスイッチング素子は、バイポーラトランジスタで
も良い。また、初期電源供給用スイッチング素子は、電
圧駆動形のものであれば良い。

【００４３】

【発明の効果】本発明は以上説明した通りであるので、
以下の効果を奏する。請求項１記載の電源回路によれ
ば、初期電源供給手段は、初期状態においてオンされる
ことにより制御手段に対する動作用電源を供給する電圧
駆動形の初期電源供給用スイッチング素子を備えて構成
したので、初期状態以降は、その初期電源供給用スイッ
チング素子をオフさせることにより、消費電力及び発熱
を低減させることができて、高効率且つ小形に構成する
ことができる。

【００４４】請求項２記載の電源回路によれば、電源回
路に入力電源が投入されたときから計時を開始する計時
手段を備え、初期電源供給手段を、計時手段によって計
時された時間が一定値に達すると、初期電源供給用スイ
ッチング素子をオフ状態にするように構成したので、出
力電圧が変動しても初期電源供給用スイッチング素子を
確実にオフさせる事ができる。

【００４５】請求項３記載の電源回路によれば、出力電
源電圧を検出する電圧検出手段を備え、初期電源供給手
段を、電圧検出手段によって検出された出力電源電圧が
一定値に達すると、初期電源供給用スイッチング素子を
オフ状態にするように構成したので、出力電圧が確立す
れば、遅速なく初期電源供給用スイッチング素子をオフ
させることができる。

【００４６】請求項４乃至６記載の電源回路によれば、
主回路を降圧形チョッパ回路や昇圧形チョッパ回路若し
くはスイッチングレギュレータに適用したので、請求項
１と同様の効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す電気的構成図

【図２】本発明の第２実施例を示す図１相当図

【図３】本発明の第３実施例を示す図１相当図

【図４】本発明の第４実施例を示す図１相当図

【図５】本発明の第５実施例を示す図１相当図

【図６】本発明の第６実施例を示す図１相当図

【図７】本発明の第７実施例を示す図１相当図

【図８】本発明の第８実施例を示す図１相当図

【図９】従来技術を示す図１相当図

【図１０】ソース端子における電圧波形図

【符号の説明】

２はＦＥＴ（スイッチング素子）、４は制御回路（制御
手段）、３０は初期電源供給回路（初期電源供給手
段）、３３はＦＥＴ（初期電源供給用スイッチング素
子）、３７は電源回路、４０は初期電源供給回路（初期
電源供給手段）、４１は電源回路、４３はタイマ（計時
手段）、４５は初期電源供給回路（初期電源供給手
段）、４６は電源回路、４７は電圧検出回路（電圧検出
手段）、４９は初期電源供給回路（初期電源供給手
段）、５０は電源回路、５１は初期電源供給回路（初期
電源供給手段）、５３は電源回路、５４は初期電源供給
回路（初期電源供給手段）、５６は電源回路、５７は電
源回路、６０は電源回路（スイッチングレギュレー
タ）、１０１乃至１０３は主回路を示す。

Claims

【特許請求の範囲】

【請求項１】スイッチング素子を有する主回路と、この主回路のスイッチング素子に制御信号を与えて入力
電源電圧をスイッチングすることにより出力電源電圧を
得るように制御する制御手段と、前記主回路への入力電源の投入から前記出力電源電圧が
得られるまでの初期状態においてオンにされることによ
り前記入力電源を前記制御手段に対する動作用電源とし
て供給する電圧駆動形の初期電源供給用スイッチング素
子を備えた初期電源供給手段とを具備してなることを特
徴とする電源回路。
【請求項２】主回路に入力電源が投入されたときから
計時を開始する計時手段を備え、初期電源供給手段は、前記計時手段によって計時された
時間が一定値に達すると、初期電源供給用スイッチング
素子をオフ状態にすることを特徴とする請求項１記載の
電源回路。
【請求項３】出力電源電圧を検出する電圧検出手段を
備え、初期電源供給手段は、前記電圧検出手段によって検出さ
れた出力電源電圧が一定値に達すると、初期電源供給用
スイッチング素子をオフ状態にすることを特徴とする請
求項１記載の電源回路。
【請求項４】主回路が降圧形チョッパ回路であること
を特徴とする請求項１乃至３の何れかに記載の電源回
路。
【請求項５】主回路が昇圧形チョッパ回路であること
を特徴とする請求項１乃至３の何れかに記載の電源回
路。
【請求項６】主回路がスイッチングレギュレータであ
ることを特徴とする請求項１乃至３の何れかに記載の電
源回路。