JP2001327169A

JP2001327169A - 電源装置とそれを用いた電子機器

Info

Publication number: JP2001327169A
Application number: JP2000139973A
Authority: JP
Inventors: Takuya Nishide; 卓也西出
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2001-11-22
Anticipated expiration: 2020-05-12
Also published as: JP3646623B2

Abstract

(57)【要約】【課題】電源装置の小型、省エネルギー化を目的とす
る。【解決手段】直流電源に１次側巻線が接続されたトラ
ンスと第1のスイッチング素子とスイッチング制御回路
と、前記トランスの２次側巻線に順次接続された第１の
整流素子、第１の平滑回路、第１の出力端子と、その第
１の出力端子の電圧を検出し１次側にフィードバックし
上記第１のスイッチング素子を制御すると共にさらに、
前記２次側巻線または他の巻線に第２の整流素子と、第
２のスイッチング素子、第２の平滑回路、第２の出力端
子を備え、前記第２のスイッチング素子出力以後の電圧
を誤差検出回路を介してタイミング回路に入力すると共
にトランスの巻線電圧等からエッジ検出回路により得た
第１のスイッチング素子が導通を開始する時間後にパル
スを発生させ、上記タイミング回路をリセットする。前
記タイミング回路出力を波形整形しドライブ回路により
上記第２のスイッチング素子を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は各種ＯＡ機器などの
電子機器に用いられる電源装置とそれを用いた電子機器
に関するものである。

【０００２】

【従来の技術】従来、この種電源装置の構成は、図９に
示す構成となっていた。すなわち、図９に示す如く直流
電源１にはトランス２の１次側巻線２Ｐが接続されてい
る。この１次側巻線２Ｐにはスイッチング素子３とその
制御用にスイッチング制御部７が接続されている。前記
トランス２の２次側巻線２Ｓ１には整流素子４、平滑回
路５を介して、出力端子６が接続され、平滑回路５の出
力電圧をスイッチング制御部７に入力し基準電圧７ａと
誤差増幅器７ｂで電圧比較しその出力に応じてＰＷＭ制
御回路７ｃでＰＷＭ（パルス巾変調）信号を作りスイッ
チング素子３を駆動するスイッチング電源装置を構成す
る。例えば、この出力端子６からは２４Ｖが得られるよ
うになっている。また、出力端子６に接続する負荷が無
い時、出力電圧が規定より跳ね上がったり不安定になら
ないようにブリーダ抵抗１６が接続されている。

【０００３】次に、上記スイッチング電源装置から第２
の出力を得るには、上記トランス２の別の２次側巻線２
Ｓ２から整流素子８と平滑用コンデンサ９を経て、トラ
ンジスタ１０と平滑コンデンサ１４を介して出力端子１
５から例えば１２Ｖの出力を得る。そして、この出力端
子１５に接続される負荷の変動に対し電圧を安定させる
ためにその出力電圧と基準電圧１３とを誤差増幅器１２
で電圧比較しその出力を上記トランジスタ１０のベース
端子に印加し、トランジスタ１０に流れる電流を制御し
出力端子１５の電圧を安定化する。

【０００４】しかし、トランジスタ１０の発熱により素
子を破壊から守るために放熱の良い大きなトランジスタ
１０と大きな放熱板１１が必要になっていた。

【０００５】

【発明が解決しようとする課題】以上のような従来の回
路では、第２の出力端子からの電流を安定して多く取る
ためにトランスの第２の２次側巻線電圧を高めに設定
し、トランジスタで降圧する。その結果、トランジスタ
で不要な電力を消費させるので大きなトランジスタと大
きな放熱板が必要となる欠点があった。

【０００６】本発明はかかる点に鑑みてなされたもの
で、小型化を可能とする電源装置を提供することを目的
としている。

【０００７】

【課題を解決するための手段】そしてこの目的を達成す
るために本発明は、直流電源と、この直流電源の出力に
１次側巻線が接続されたトランスと第１のスイッチング
素子とこの第１のスイッチング素子を制御するスイッチ
ング制御回路と、前記トランスの２次側巻線に順次接続
された第１の整流素子、第１の平滑回路、第１の出力端
子と、その第１の出力端子の電圧を検出し１次側のスイ
ッチング制御回路にフィードバックし上記第１のスイッ
チング素子を制御すると共にさらに、前記２次側巻線ま
たは他の巻線に第２の整流素子と、第２のスイッチング
素子、第２の平滑回路、第２の出力端子を備え、前記第
２のスイッチング素子出力以後の電圧を誤差検出回路を
介してタイミング回路に入力すると共にトランスの巻線
電圧等からエッジ検出回路により得た第１のスイッチン
グ素子が導通を開始するパルスを発生させ、上記タイミ
ング回路をリセットし、上記タイミング回路出力を波形
整形しドライブ回路により上記第２のスイッチング素子
を制御するように構成したものである。

【０００８】その結果、トランスの巻線電圧等からエッ
ジ検出回路により第１のスイッチング素子と同期して第
２のスイッチング素子をオン・オフさせトランスに蓄え
られたエネルギーを第１の出力端子と第２の出力端子に
時間分割して振り分けることにより、損失が少なく、小
さいスイッチング素子と放熱板が不要か又は数分の１と
する事が可能である。

【０００９】これにより、本発明の電源装置は小型がで
き、ひいては、それを用いる電子機器は小型化され、か
つ軽量化にも貢献できるものである。

【００１０】

【発明の実施の形態】本発明の請求項１に記載の発明
は、直流電源と、この直流電源の出力に１次側巻線が接
続されたトランスと、第１のスイッチング素子と、この
第１のスイッチング素子を制御するスイッチング制御回
路と、前記トランスの２次側巻線に順次接続された第１
の整流素子、第１の平滑回路、第１の出力端子と、その
第１の出力端子の電圧を検出し１次側にフィードバック
し上記第１のスイッチング素子を制御すると共にさら
に、前記２次側巻線または他の巻線に第２の整流素子
と、第２のスイッチング素子、第２の平滑回路、第２の
出力端子を備え、前記第２のスイッチング素子出力以後
の電圧を誤差検出回路を介してタイミング回路に入力す
ると共にトランスの巻線電圧等からエッジ検出回路によ
り得た第１のスイッチング素子が導通を開始するパルス
を発生させ、上記タイミング回路をリセットし、前記タ
イミング回路出力を波形整形しドライブ回路により上記
第２のスイッチング素子を制御する構成とした電源装置
であって、特に、トランスの巻線電圧等からエッジ検出
回路により第１のスイッチング素子と同期して第２のス
イッチング素子をオン・オフさせトランスに蓄えられた
エネルギーを第１の出力端子と第２の出力端子に時間分
割して振り分けることにより、損失を少なくすることが
可能となり、その結果、従来の大きなトランジスタと放
熱板が不要か又は数分の１となる。

【００１１】これにより、本発明の電源装置は小型がで
き、ひいては、それを用いる電子機器は小型化され、か
つ軽量化にも貢献できるものである。

【００１２】次に、本発明の請求項２に記載の発明は、
エッジ検出回路としてトランスの２次側巻線に接続した
第１の抵抗、第２の抵抗とコンデンサを並列に接続し第
１のトランジスタのエミッタに接続するとともに第１の
抵抗と第２の抵抗の交点と第１のトランジスタのベース
間にツェナーダイオードを接続し、第１のトランジスタ
のベースをグランドまたは電源に接続することにより第
１のスイッチング素子をオンを開始したエッジを短い時
間幅のパルス電流として第１のトランジスタのコレクタ
から簡単な回路で取り出すことができ次のタイミング回
路をリセットする事が可能となる。

【００１３】次に、本発明の請求項３に記載の発明は、
タイミング回路として、電源に接続した第２のコンデン
サを放電するスイッチと第２の平滑回路の電圧と基準電
源との誤差を検出する誤差検出回路の出力で第２のコン
デンサを充電し、前記エッジ検出回路の出力で前記スイ
ッチをオンさせ第２のコンデンサを放電するものであり
簡単な回路でタイミングパルスを発生する事が可能であ
る。

【００１４】次に、本発明の請求項４に記載の発明は、
第２のスイッチング素子以降で負荷電流を検出する過電
流検出回路とこの検出出力により上記タイミング回路を
リセットする過電流保護回路であり、簡単な回路構成で
電源装置の破壊を防止する事が可能である。

【００１５】次に、本発明の請求項５に記載の発明は、
外部の信号により上記タイミング回路をリセットし、第
２の出力をオン・オフするリモート回路であり、簡単な
回路で第２の出力をオフする事が可能となり、容易に負
荷のエネルギー浪費を防ぐとともに、本電源装置の省エ
ネルギー化も可能となる。

【００１６】次に、本発明の請求項６に記載の発明は、
エッジ検出回路としてトランスの２次側巻線または他の
巻線電圧を分圧しコンデンサの一端を接続し他端にバイ
アス電圧を供給する抵抗と第１のインバータ回路の入力
を接続し、この出力は抵抗とダイオードを介して入力に
フィードバックすると共に遅延回路と第２のインバータ
回路を接続し、遅延回路出力と第２のインバータ回路出
力の論理出力により上記タイミング回路をリセットする
回路であり入力電圧の変動や、負荷電流の変動に対して
安定したタイミングパルスを発生する事が可能である。

【００１７】次に、本発明の請求項７に記載の発明は、
上記第１の整流素子と第１の出力端子間と第２の整流素
子と第２のスイッチング素子間に抵抗を接続することに
より、第１の出力端子に接続した負荷が無負荷のときに
も電力のロスを減らしながら安定に動作させる事が可能
である。

【００１８】次に、本発明の請求項８に記載の発明は、
直流電源と、この直流電源の出力に１次側巻線が接続さ
れたトランスと第１のスイッチング素子とこの第１のス
イッチング素子を制御するスイッチング制御回路と、前
記トランスの２次側巻線に順次接続された第１の整流素
子、第１の平滑回路、第１の出力端子と、その第１の出
力端子の電圧を検出し１次側にフィードバックし上記第
１のスイッチング素子を制御すると共にさらに、前記２
次側巻線または他の巻線に第２の整流素子と、第２のス
イッチング素子、第２の平滑回路、第２の出力端子を備
え、前記第２のスイッチング素子出力以後の電圧を誤差
検出回路を介してタイミング回路に入力すると共にトラ
ンスの巻線電圧等からエッジ検出回路により得た第１の
スイッチング素子が導通を開始する時間後にパルスを発
生させ、上記タイミング回路をリセットし、前記タイミ
ング回路出力を波形整形しドライブ回路により上記第２
のスイッチング素子を制御すると共にさらに、前記２次
側巻線または他の巻線に第３の整流素子と、第３のスイ
ッチング素子、第３の平滑回路、第３の出力端子を備
え、前記第３のスイッチング素子出力以後の電圧を誤差
検出回路を介してタイミング回路に入力すると共にトラ
ンスの巻線電圧等からエッジ検出回路により得た第１の
スイッチング素子が導通を開始する時間後にパルスを発
生させ、上記タイミング回路をリセットする。前記タイ
ミング回路出力を波形整形しドライブ回路により上記第
２のスイッチング素子を制御する多出力電源装置はより
小型、軽量化が可能となり、省電力化ができるものであ
る。

【００１９】次に、本発明の請求項９に記載の発明は、
請求項１から請求項８のいずれか一つの電源装置を使用
した電子機器であり、この多出力電源装置は小型、軽量
化が可能となり、省電力化ができ、それを用いる電子機
器もより小型化、軽量化され、かつ省電力化にも貢献で
きるものである。

【００２０】以下本発明の実施の形態を添付図面を用い
て説明する。なお、説明にあたっては従来技術と同一部
分は同一番号を付して説明する。

【００２１】（実施の形態１）図１は本発明の実施の形
態１の電源装置の構成図を示すものであり、図２はその
動作波形を示すものである。

【００２２】まず、図１において、トランス２０の１次
側巻線２０Ｐにはスイッチング素子３とその制御用スイ
ッチング制御部７が接続されている。前記トランス２０
の２次側巻線２０Ｓには整流素子４、平滑回路５を介し
て、出力端子６が接続され、平滑回路５の出力電圧をス
イッチング制御部７に入力し基準電圧７ａと誤差増幅器
７ｂで電圧比較しその出力に応じてＰＷＭ制御回路７ｃ
でＰＷＭ信号を作りスイッチング素子３を駆動するスイ
ッチング電源装置を構成するのは従来例と同様である。

【００２３】ここで、本実施の形態ではトランス２０の
２次側巻線２０Ｓに第２の整流素子８と、第２のスイッ
チング素子２１、第２の平滑回路２２、第２の出力端子
１７を備え、第２のスイッチング素子２１以後の電圧を
誤差検出回路２５を介してタイミング回路２４に入力す
ると共にトランス２０の２次側巻線２０Ｓからエッジ検
出回路２３により得たスイッチング素子３が導通を開始
するパルスを発生させ、タイミング回路２４をリセット
する。タイミング回路２４の出力を波形整形ドライブ回
路２６によりスイッチング素子２１を制御する構成を有
する。

【００２４】具体的な動作を図１および図２を用いて説
明する。スイッチング素子３がオンの時、直流電源１か
らトランス２０の１次側巻線２０Ｐを介して電流が流
れ、トランス２０にエネルギーが蓄積される（図２−
Ａ）のトランス２０の２次側巻線２０Ｓ電圧のｔ１期
間、その後、スイッチング素子３がオフになるとトラン
ス２０の２次側巻線２０Ｓに巻線数に比例した電圧が発
生する（図２−Ａ）の如くｔ５期間に電圧が発生する、
整流素子５を介して平滑回路６に電流が流れ、出力端子
６から負荷に電力が供給される。

【００２５】ここで、ＭＯＳＦＥＴ２１のゲートに波形
整形ドライブ回路２６で発生させたゲート駆動電圧（図
２−Ｄ）を印加すると、（図２−Ｄ）のｔ４期間の電圧
でＭＯＳＦＥＴ２１が導通する。その電流波形は（図２
−Ｇ）となり、平滑回路２２で直流電圧となり、出力端
子１７から負荷に接続される。

【００２６】ここで、出力端子１７から負荷電流を取り
出すと、平滑回路２２の電圧が低下するが誤差検出回路
２５でこの電圧低下を検出する。さらに検出電圧に応じ
てタイミング検出回路をセットしＭＯＳＦＥＴ２１を駆
動するゲート駆動電圧（図２−Ｄ）のｔ４期間を左矢印
の方向に長くする。また、トランス２０の２次側巻線２
０Ｓの電圧（図２−Ａ）からスイッチング素子３がオン
する時間を検出するのがエッジ検出回路２３でその出力
は（図２−Ｂ）のｔ２期間の信号で、タイミング回路２
４をリセットする。

【００２７】その結果、ＭＯＳＦＥＴ２１の電流導通時
間が長くなり、平滑回路２２への充電が増加し、電圧が
アップし、規定の電圧に制御できる。

【００２８】ここで、トランス２０の２次側巻線２０Ｓ
に流れる電流は（図２−Ｅ）であり、この電流から整流
素子８とＭＯＳＦＥＴ２１に分流した残りが、整流素子
４に流れる電流（図２−Ｆ）となりｔ４期間が長くなっ
た分は減少する。その結果、平滑回路５の電圧が低下す
るが、スイッチング制御部７の電圧比較器７ｂにて検出
しスイッチング制御部７からスイッチング素子３のオン
時間を長くし、トランス２０から２次側巻線２０Ｓへの
電流を増加させ、安定した出力制御を行うことが可能と
なる。

【００２９】（実施の形態２）図３は本発明の実施の形
態２の電源装置の電気回路図を表す。

【００３０】実施の形態２では図１のエッジ検出回路２
３の具体例について説明する。

【００３１】すなわち、エッジ検出回路２３は、トラン
ス２０の２次側巻線２０Ｓに接続した抵抗３０、抵抗３
１とコンデンサ３２を並列に接続しトランジスタ３４の
エミッタに接続するとともに抵抗３０と抵抗３１の交点
とトランジスタ３４のベース間にツェナーダイオード３
３を接続し、トランジスタ３４のベースをグランドに接
続することでトランジスタ３４のコレクタからエッジ検
出信号を取り出すものである。

【００３２】具体的には、図３の回路図と図４の動作説
明図を用いて、機能と動作を説明する。トランス２０の
２次側巻線２０Ｓの電圧は（図４−Ａ）であり、そのｔ
１期間はスイッチング素子３がオンの期間で約−５０Ｖ
になる。この電圧は抵抗３０を介して、抵抗３１とコン
デンサ３２の並列回路を通してトランジスタ３４のエミ
ッタに接続するとともに、ツェナーダイオード３３を通
してグランドに接続する。ここで、ｔ１期間の最初の立
ち下がりは約＋５Ｖから−５０Ｖまで変化するため、抵
抗３０に流れる電流はトランジスタ３４のエミッタから
コンデンサ３２を介して流れる（図４−Ｉ）。この状態
はコンデンサ３２の両端電圧とトランジスタ３４のＶbe
の合計電圧がツェナーダイオード３３のツェナー電圧に
達するまで流れ、その後は、ツェナーダイオード３３を
介して抵抗３０に電流が流れる。その結果、コンデンサ
３２の容量を小さくすることによりスイッチング素子３
がオンを開始したエッジを短い時間幅のパルス電流とし
てトランジスタ３４のコレクタから取り出すことができ
る（図４−Ｂ）。ツェナーダイオード３３と抵抗３０の
交点電圧は（図４−Ｈ）に示すようにｔ２時間遅れた波
形となる。以上のように簡単な回路でエッジ検出信号を
発生させ次のタイミング回路をリセットすることが可能
となる。

【００３３】（実施の形態３）図３は本発明の実施の形
態３の電源装置の電気回路図を表す。

【００３４】実施の形態３では図１のタイミング回路２
４と誤差検出回路２５の具体例について説明する。

【００３５】すなわち、タイミング回路２４は、電源
（Ｖｃｃ）に接続したコンデンサ３７を放電するスイッ
チとしてトランジスタ３６のエミッタとコレクタに接続
する。これを平滑回路２２の電圧を抵抗４５と抵抗４４
で分圧した電圧と、ツェナーダイオード４２の基準電源
とを誤差検出回路のトランジスタ３８，３９と抵抗４０
で行い、誤差検出出力で上記コンデンサ３７を充電す
る。

【００３６】そして前記エッジ検出回路２３の出力でト
ランジスタ３６をオンさせコンデンサ３７を放電（リセ
ット）するものである。

【００３７】具体的には、図３の回路図と図４の動作説
明図の波形で左から右への時間軸で動作を説明する。エ
ッジ検出回路２３内のトランジスタ３４の出力電流を抵
抗３５とトランジスタ３６のベースに接続するとその電
圧波形は（図４−Ｂ）となり、ｔ２期間にトランジスタ
３６がオンし、コンデンサ３７が放電される。コンデン
サ３７端子電圧波形（図４−Ｃ）のｔ２期間である。

【００３８】次に、平滑回路２２の電圧を抵抗４５と抵
抗４４で分圧した電圧と、ツェナーダイオード４２の基
準電源とが等しい場合、誤差検出回路のトランジスタ３
８とトランジスタ３９には抵抗４０に流れる電流の半分
がそれぞれ流れる（電流Ｉｃとする）のでトランジスタ
３８のコレクタからコンデンサ３７を電流Ｉｃで充電す
る。その結果、コンデンサ３７の電圧は（図４−Ｃ）の
ｔ３期間となる。

【００３９】更に、コンデンサ３７の両端電圧は波形整
形ドライブ回路２６でパルスに波形整形する。波形整形
ドライブ回路２６は、抵抗４６、抵抗４９、抵抗５１、
トランジスタ４８、トランジスタ５０、ダイオード４７
からなるパルスアンプで構成している。トランジスタ５
０のコレクタが飽和しないようにダイオード４７でベー
スに帰還をかけコレクタ出力波形（図４−Ｄ）ｔ４期間
の立ち下がりを鋭くしている。この出力をドライブ回路
を構成するトランジスタ５２とトランジスタ５３で電流
増幅し抵抗５４を介してＭＯＳＦＥＴ２１を駆動し出力
電圧を一定に制御する。

【００４０】以上のように簡単な回路でタイミングパル
スを発生し、ＭＯＳＦＥＴ２１を駆動、制御することが
可能である。

【００４１】（実施の形態４）図５は本発明の実施の形
態４の電源装置の電気回路図を表す。

【００４２】実施の形態４では図５の過電流検出回路２
７の出力でタイミング回路２４をリセットすることによ
り過電流保護機能を構成する具体例について説明する。

【００４３】すなわち、スイッチング素子２１がオンし
て平滑回路２２に流れる電流（Ｉoとする）を抵抗６３
（抵抗値Ｒoとする）の電圧降下Ｉo×Ｒoとして過電流
検出回路２７で検出する。

【００４４】動作は、トランジスタ５９、トランジスタ
６２のベース・エミッタ間電圧をそれぞれＶbe1、Ｖbe2
とし、抵抗６０（抵抗値Ｒs）とし、トランジスタ６２
のベース電流はコレクタ電流（Ｉsとする）に比べ小さ
いので無視すると、Ｖbe1＝Ｉo×Ｒo＋（Ｖbe2−Ｉs×Ｒs）ここで、Ｖbe1とＶbe2がほぼ等しい条件（周囲温度）で
はＩo×Ｒo＝Ｉs×Ｒs よって、Ｉo＝Ｉs×Ｒs／Ｒo として検出できる。

【００４５】この検出出力は抵抗５８に電圧として検出
し、抵抗５７とコンデンサ５６でフィルターをかけトラ
ンジスタ５５をオンさせる。そのトランジスタ５５のコ
レクタをエッジ検出回路２３の出力に接続することによ
り、抵抗３５に電流が流れ、トランジスタ３６をオンさ
せる。これはコンデンサ３７を放電（リセット）するも
のであり、スイッチング素子２１をオフさせ、負荷に過
電流を流すことを防止することが可能となる。

【００４６】以上のように、簡単な回路構成で電流装置
の破壊を防止することが可能である。

【００４７】（実施の形態５）図５は本発明の実施の形
態５の電源装置の電気回路図を表す。

【００４８】実施の形態５ではリモート回路６８の機能
を具体例を用いて説明する。

【００４９】すなわち、リモート用外部信号端子６７が
グランド・レベルでは抵抗６６と抵抗６５で分圧された
電圧はトランジスタ６４をオフの状態のままであり、本
電源装置の出力端子１７には規定の電力が供給される。
ここで、リモート用外部信号端子６７がハイ・レベルで
は抵抗６６と抵抗６５で分圧された電圧はトランジスタ
６４をオン状態にする。そのトランジスタ６４のコレク
タをエッジ検出回路２３の出力に接続することにより、
抵抗３５に電流が流れ、トランジスタ３６をオンさせ
る。これはコンデンサ３７を放電（リセット）するもの
であり、スイッチング素子２１をオフさせる。その結
果、出力端子１７に電力が供給されず、出力端子２３を
オフすることが可能となり、外部からのリモートコント
ロールが可能となる。

【００５０】上記のように、エッジ検出回路２３と過電
流検出回路２７およびリモート回路６８はワイヤード・
オアの倫理回路としてコンデンサ３７を放電（リセッ
ト）するもので簡単な回路で第２の出力をオフすること
が可能となり、容易に負荷のエネルギー浪費を防ぐとと
もに、本電源装置の省エネルギー化も可能となる。

【００５１】（実施の形態６）図６は本発明の実施の形
態６の電源装置の電気回路図を表す。

【００５２】実施の形態６ではエッジ検出回路２３ａの
機能を第２の具体例として説明する。

【００５３】すなわち、エッジ検出回路２３ａはトラン
ス２０の２次側巻線２０Ｓを抵抗７０と７１で分圧しコ
ンデンサ７２で直流成分をカットする。そして、コンデ
ンサ７２の右端にバイアス電圧を供給する抵抗７３と抵
抗７４とを接続すると共にインバータ７７に入力する。
このインバータ７７の出力は抵抗７６とダイオード７５
を介して入力にフィードバックする。次に、インバータ
７７の出力は抵抗７８とコンデンサ７９で構成する遅延
回路とインバータ７７を接続し、上記遅延回路出力とイ
ンバータ７７出力をオアゲート８０で論理和を取り、そ
の出力によりタイミング回路２４をリセットするもので
あり入力電圧の変動や、負荷電流の変動に対して安定し
たタイミングパルスを発生することが可能である。

【００５４】具体的には、図６の回路図と図７の動作説
明図を用いて、機能と動作を説明する。トランス２０の
２次側巻線２０Ｓの電圧は（図７−Ａ）であり、そのｔ
１期間はスイッチング素子３がオンの期間で約−５０Ｖ
になる。この電圧は抵抗７０と抵抗７１とで分圧し、コ
ンデンサ７２を介して抵抗７３と抵抗７４でバイアス電
圧を加えたインバータ７７入力電圧（図７−Ｋ）とな
る。ここで、インバータ７７がＣＭＯＳの時、電源電圧
（Ｖｃｃ）の約１／２で出力が反転するので、その出力
は（図７−Ｌ）となるが、抵抗７６とダイオード７５を
介して入力にフィードバックするため、インバータ７７
入力信号（図７−Ｋ）は→の方向に押し上げられる。そ
の結果、出力端子６の負荷が軽くなり、（図７−Ａ）の
ｔ１期間が狭くなっても安定したインバータ７７出力信
号（図７−Ｋ）が得られる。

【００５５】次に、インバータ７７の出力は抵抗７８と
コンデンサ７９で構成する遅延回路とインバータ７７を
接続し、上記遅延回路出力（図７−Ｍ）とインバータ８
０出力（図７−Ｎ）とをオアゲート８１で論理和を取
り、その出力（図７−Ｂ）によりタイミング回路２４を
リセットするものである。上記エッジ検出回路２３ａに
より入力電力の変動や、負荷電流の変動に対して安定し
たタイミングパルスを発生することが可能である。

【００５６】（実施の形態７）図６は、本発明の実施の
形態７の電源装置の電気回路図を示し、平滑回路５と出
力端子６間から抵抗１８を整流素子８とスイッチング素
子２１間に接続したものである。

【００５７】出力端子６に接続する負荷がモーターの
時、起動時には大電流を必要とし、逆にモーターが停止
すると無負荷になる。この無負荷に安定に動作させるた
めに抵抗１８からスイッチング素子２１にブリーダ電流
を流すことで、従来グランドに垂れ流していたブリーダ
電流を有効に使うことができる。ここで、出力端子１７
の負荷は機器の制御用で５Ｖ等であり最小でも電力は必
要であり、スイッチング素子２１で安定に制御でき、電
力のロスを減らしながら安定に動作させることが可能と
なる。

【００５８】（実施の形態８）図８は、本発明の実施の
形態８の電源装置の電気回路図を示し、トランス２０の
２次側巻線２０Ｓとは別の２次側巻線２０Ｓ２を設け、
その巻線に整流素子８、スイッチング素子２１、平滑回
路２２、出力端子１７とそれを制御するエッジ検出回路
２３、タイミング回路２４、誤差検出回路２５、波形整
形ドライブ回路２６を接続すると共に、整流素子８８、
スイッチング素子９１、平滑回路９２、出力端子９７と
それを制御するエッジ検出回路９３、タイミング回路９
４、誤差検出回路９５、波形整形ドライブ回路９６を接
続し、３種類の電源出力を得ることを可能としたもので
ある。

【００５９】ここで、トランス２０の２次側巻線２０Ｓ
２から出力を取ることにより出力端子６の電圧より高い
電圧を出力端子１７から取ることが可能となる。

【００６０】次に、上記の動作であるが、スイッチング
素子３がオフすると２次側巻線２０Ｓから整流素子４、
平滑回路５を介して出力端子６に電流が供給され、次
に、２次側巻線２０Ｓ２に接続された出力端子１７（た
とえば出力電圧３８Ｖ）に電流が供給され、最後に出力
端子９７（たとえば出力電圧１２Ｖ）に電流が分割され
る。これは、本発明のタイミング回路２４とタイミング
回路９４とで出力電圧の低い方が先に制御が始まるので
自動的に行われる。

【００６１】また、波形整形ドライブ回路２６と誤差検
出回路２５および波形整形ドライブ回路９６と誤差検出
回路９５の信号波形を反転させると、上記電流の分割が
出力電圧の低い方から始まる。

【００６２】上記と同様に整流素子８、スイッチング素
子２１、平滑回路２２およびその制御回路、出力端子を
多数並列接続すれば、複数の電圧出力を出力する多出力
電源装置が可能となる。

【００６３】

【発明の効果】以上のように本発明は、直流電流に１次
側巻線が接続されたトランスと第１のスイッチング素子
とスイッチング制御回路と、前記トランスの２次側巻線
に順次接続された第１の整流素子、第１の平滑回路、第
１の出力端子と、その第１の出力端子の電圧を検出し１
次側にフィードバックし上記第１のスイッチング素子を
制御すると共にさらに、前記２次側巻線また他の巻線に
第２の整流素子と、第２のスイッチング素子、第２の平
滑回路、第２の出力端子を備え、前記第２のスイッチン
グ素子出力以後の電圧を誤差検出回路を介してタイミン
グ回路に入力すると共にトランスの巻線電圧等からエッ
ジ検出回路により得た第１のスイッチング素子が導通を
開始する時間後にパルスを発生させ、上記タイミング回
路をリセットする。前記タイミング回路出力を波形整形
しドライブ回路により上記第２のスイッチング素子を制
御する構成としたものであるので、小さいスイッチング
素子と放熱板が不要か又は数分の１となる。

【００６４】これにより、本発明の電源装置は小型化で
き、ひいては、それを用いる電子機器は小型化され、か
つ軽量化にも貢献でき産業的価値の大なるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１の電源装置の電気回路図

【図２】同動作説明図

【図３】本発明の実施の形態２の電源装置の電気回路図

【図４】同動作説明図

【図５】本発明の実施の形態４および５の電源装置の電
気回路図

【図６】本発明の実施の形態６および７の電源装置の電
気回路図

【図７】同動作説明図

【図８】本発明の実施の形態８の電源装置の電気回路図

【図９】従来の電源装置の電気回路図

【符号の説明】

１直流電源２、２０トランス３、２１、９１スイッチング素子４、８、８８整流素子５、２２、９２平滑回路６、１５、１７、９７出力端子７スイッチング制御回路９、１４、３７、４３、７９コンデンサ１０トランジスタ１１放熱板１２誤差増幅器１３基準電圧１６ブリーダ抵抗２３、２３ａエッジ検出回路２４タイミング回路２５誤差検出回路２６波形整形ドライブ回路３０、３１、３５、４０、４１、４４、４５、４６抵
抗３３、４２ツェナーダイオード３４、３６、３８、３９、４８、５０トランジスタ４７ダイオード４９、５１、５４、５７、５８、６０、６１、６５抵
抗５２、５３、５５、５９、６２、６４トランジスタ６６、７０、７１、７３、７４、７６、７８抵抗６７リモート用外部信号端子６８リモート回路

Claims

【特許請求の範囲】

【請求項１】直流電源と、この直流電源の出力に１次
側巻線が接続されたトランスと、第１のスイッチング素
子と、この第１のスイッチング素子を制御するスイッチ
ング制御回路と、前記トランスの２次側巻線に順次接続
された第１の整流素子、第１の平滑回路、第１の出力端
子と、その第１の出力端子の電圧を検出し１次側のスイ
ッチング制御回路にフィードバックし上記第１のスイッ
チング素子を制御すると共にさらに、前記２次側巻線ま
たは他の巻線に第２の整流素子と、第２のスイッチング
素子、第２の平滑回路、第２の出力端子を備え、前記第
２のスイッチング素子出力以後の電圧を誤差検出回路を
介してタイミング回路に入力すると共にトランスの巻線
電圧等からエッジ検出回路により得た第１のスイッチン
グ素子が導通を開始する時間後にパルスを発生させ、上
記タイミング回路をリセットし、前記タイミング回路出
力を波形整形しドライブ回路により上記第２のスイッチ
ング素子を制御する電源装置。
【請求項２】エッジ検出回路は、トランスの２次側巻
線または他の巻線に接続した第１の抵抗を介し、第２の
抵抗とコンデンサを並列に接続し第１のトランジスタの
エミッタに接続するとともに第１の抵抗と第２の抵抗の
交点と第１のトランジスタのベース間にツェナーダイオ
ードを接続し、第１のトランジスタのベースをグランド
または電源に接続する構成としたことを特徴とする請求
項１記載の電源装置。
【請求項３】タイミング回路は、電源またはグランド
に接続した第２のコンデンサを放電するスイッチと第２
の平滑回路の電圧と基準電源との誤差を検出する誤差検
出回路の出力で第２のコンデンサを充電する構成とした
ことを特徴とする請求項１記載の電源装置。
【請求項４】第２のスイッチング素子以降で負荷電流
を検出する電流検出回路とこの検出出力により上記タイ
ミング回路をリセットする回路を含む請求項１記載の電
源装置。
【請求項５】外部の信号により上記タイミング回路を
リセットし、第２の出力をオン・オフするリモート回路
を含む請求項１記載の電源装置。
【請求項６】エッジ検出回路は、トランスの２次側巻
線または他の巻線電圧を分圧しコンデンサの一端を接続
し他端にバイアス電圧を供給する抵抗と第１のインバー
タ回路の入力を接続し、この出力は抵抗とダイオードを
介して入力にフィードバックすると共に遅延回路と第２
のインバータ回路を接続し、この遅延回路出力と第２の
インバータ回路出力の論理出力により上記タイミング回
路をリセットする回路を含む請求項１記載の電源装置。
【請求項７】上記第１の整流素子と第１の出力端子間
と第２の整流素子と第２のスイッチング素子間に抵抗を
接続した請求項１記載の電源装置。
【請求項８】直流電源と、この直流電源の出力に１次
側巻線が接続されたトランスと第１のスイッチング素子
とこの第１のスイッチング素子を制御するスイッチング
制御回路と、前記トランスの２次側巻線に順次接続され
た第１の整流素子、第１の平滑回路、第１の出力端子
と、その第１の出力端子の電圧を検出し１次側にフィー
ドバックし上記第１のスイッチング素子を制御すると共
にさらに、前記２次側巻線または他の巻線に第２の整流
素子と、第２のスイッチング素子、第２の平滑回路、第
２の出力端子を備え、前記第２のスイッチング素子出力
以後の電圧を誤差検出回路を介してタイミング回路に入
力すると共にトランスの巻線電圧等からエッジ検出回路
により得た第１のスイッチング素子が導通を開始する時
間後にパルスを発生させ、上記タイミング回路をリセッ
トする。前記タイミング回路出力を波形整形しドライブ
回路により上記第２のスイッチング素子を制御すると共
にさらに、前記２次側巻線または他の巻線に第３の整流
素子と、第３のスイッチング素子、第３の平滑回路、第
３の出力端子を備え、前記第３のスイッチング素子出力
以後の電圧を誤差検出回路を介してタイミング回路に入
力すると共にトランスの巻線電圧等からエッジ検出回路
により得た第１のスイッチング素子が導通を開始する時
間後にパルスを発生させ、上記タイミング回路をリセッ
トし、前記タイミング回路出力を波形整形しドライブ回
路により上記第２のスイッチング素子を制御する電源装
置。
【請求項９】請求項１から請求項７のいずれか一つの
電源装置を使用した電子機器。