JPH0686555A - 電源制御集積回路のための始動および始動方法 - Google Patents
電源制御集積回路のための始動および始動方法Info
- Publication number
- JPH0686555A JPH0686555A JP4165565A JP16556592A JPH0686555A JP H0686555 A JPH0686555 A JP H0686555A JP 4165565 A JP4165565 A JP 4165565A JP 16556592 A JP16556592 A JP 16556592A JP H0686555 A JPH0686555 A JP H0686555A
- Authority
- JP
- Japan
- Prior art keywords
- output
- coupled
- transistor
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 自励振動電源制御回路のための始動回路を提
供する。 【構成】 電源制御集積回路（１２）には、内部開始回
路が含まれる。この開始回路はラッチ（３０）の出力が
第１論理状態にある時間を監視して、所定の長さの時間
が経過した後、開始回路が、ラッチの出力において第２
論理状態を起こす。
供する。 【構成】 電源制御集積回路（１２）には、内部開始回
路が含まれる。この開始回路はラッチ（３０）の出力が
第１論理状態にある時間を監視して、所定の長さの時間
が経過した後、開始回路が、ラッチの出力において第２
論理状態を起こす。
Description
【０００１】
【産業上の利用分野】本発明は、回路、たとえば、自励
振動電源制御集積回路のための始動回路に関する。
振動電源制御集積回路のための始動回路に関する。
【０００２】
【従来の技術】自励振動電源制御回路の実用例には、入
力ＡＣ信号が出力ＤＣ信号に変換される昇圧変換器にお
けるものがある。さらに、電源制御集積回路（ＩＣ）の
動作を開始するためには、始動回路が必要であることは
よく知られている。
力ＡＣ信号が出力ＤＣ信号に変換される昇圧変換器にお
けるものがある。さらに、電源制御集積回路（ＩＣ）の
動作を開始するためには、始動回路が必要であることは
よく知られている。
【０００３】電源制御集積回路のための自励振動始動回
路は、全部とは言わなくとも、ほとんどが外付けで、外
部の自励発振器信号を利用しており、それに電源制御集
積回路の１カ所の入力における電流検出信号を加えて電
源動作を開始する。しかし、この方法では、電源制御集
積回路の電流検出コンパレータへの入力に、正しく重み
をつけて、外部発振器からの始動信号が正常な動作に干
渉しないようにすることが必要である。これらの始動回
路は電源動作を開始するためだけに利用され、開始後
は、電源の出力のオフ時間の監視はしない。さらに、外
部発振器は、追加の部品を必要とするので、電源のコス
トを上げることになる。
路は、全部とは言わなくとも、ほとんどが外付けで、外
部の自励発振器信号を利用しており、それに電源制御集
積回路の１カ所の入力における電流検出信号を加えて電
源動作を開始する。しかし、この方法では、電源制御集
積回路の電流検出コンパレータへの入力に、正しく重み
をつけて、外部発振器からの始動信号が正常な動作に干
渉しないようにすることが必要である。これらの始動回
路は電源動作を開始するためだけに利用され、開始後
は、電源の出力のオフ時間の監視はしない。さらに、外
部発振器は、追加の部品を必要とするので、電源のコス
トを上げることになる。
【０００４】
【発明が解決しようとする課題】ゆえに、電源の出力オ
フ時間を監視し、追加の外部部品を必要としない、電源
制御集積回路のための改良され始動始回路を提供する必
要がある。
フ時間を監視し、追加の外部部品を必要としない、電源
制御集積回路のための改良され始動始回路を提供する必
要がある。
【０００５】
【課題を解決するための手段】簡単にいうと、第１およ
び第２入力と出力とを有し、第１入力が第１電圧信号を
受け取るために結合され、第２入力が第１基準電圧を受
け取るために結合されている第１コンパレータ；第１お
よび第２入力と出力とを有する第２コンパレータであっ
て、第２コンパレータの第１入力は第２電圧信号を受け
取るために結合され、第２コンパレータの第２入力は第
２基準電圧を受け取るために結合されている第２コンパ
レータ；複数の入力と、１つの出力とを有するフリップ
・フロップ回路であって、このフリップ・フロップ回路
の複数の入力の一部は、第１および第２コンパレータの
出力に応答し、フリップ・フロップ回路の出力が電源制
御集積回路の出力信号となるフリップ・フロップ回路；
および、入力と出力とを有するタイマ回路であって、タ
イマ回路の入力はフリップ・フロップ回路の出力に結合
され、タイマ回路の出力はフリップ・フロップ回路の複
数の入力の１つに結合され、フリップ・フロップ回路の
出力が、所定の時間の間第２論理状態にあったときに、
タイマ回路がフリップ・フロップ回路の複数の入力の１
つに第１論理状態を与えるタイマ回路；によって構成さ
れる電源制御集積回路が提供される。本発明は、以下の
詳細な説明と、添付の図面とによってさらによく理解さ
れるであろう。
び第２入力と出力とを有し、第１入力が第１電圧信号を
受け取るために結合され、第２入力が第１基準電圧を受
け取るために結合されている第１コンパレータ；第１お
よび第２入力と出力とを有する第２コンパレータであっ
て、第２コンパレータの第１入力は第２電圧信号を受け
取るために結合され、第２コンパレータの第２入力は第
２基準電圧を受け取るために結合されている第２コンパ
レータ；複数の入力と、１つの出力とを有するフリップ
・フロップ回路であって、このフリップ・フロップ回路
の複数の入力の一部は、第１および第２コンパレータの
出力に応答し、フリップ・フロップ回路の出力が電源制
御集積回路の出力信号となるフリップ・フロップ回路；
および、入力と出力とを有するタイマ回路であって、タ
イマ回路の入力はフリップ・フロップ回路の出力に結合
され、タイマ回路の出力はフリップ・フロップ回路の複
数の入力の１つに結合され、フリップ・フロップ回路の
出力が、所定の時間の間第２論理状態にあったときに、
タイマ回路がフリップ・フロップ回路の複数の入力の１
つに第１論理状態を与えるタイマ回路；によって構成さ
れる電源制御集積回路が提供される。本発明は、以下の
詳細な説明と、添付の図面とによってさらによく理解さ
れるであろう。
【０００６】
【実施例】図１には、外部回路構成と共に昇圧変換器回
路を形成する電源制御集積回路１２の部分的な系統／ブ
ロック図が示される。電源制御集積回路１２は、外部制
御電圧ＶCTRLに応答し、外部ピン１４，１６，１８を介
して外部回路に結合されている。
路を形成する電源制御集積回路１２の部分的な系統／ブ
ロック図が示される。電源制御集積回路１２は、外部制
御電圧ＶCTRLに応答し、外部ピン１４，１６，１８を介
して外部回路に結合されている。
【０００７】電源制御集積回路１２には、制御電圧Ｖ
CTRLを受け取るために結合された反転入力と、外部ピン
１８に結合された非反転入力とを有する、パルス幅変調
コンパレータ２０が含まれる。コンパレータ２０の出力
は、ＮＯＲゲート２２の第１入力に結合される。
CTRLを受け取るために結合された反転入力と、外部ピン
１８に結合された非反転入力とを有する、パルス幅変調
コンパレータ２０が含まれる。コンパレータ２０の出力
は、ＮＯＲゲート２２の第１入力に結合される。
【０００８】電流検出コンパレータ２４は、基準電圧Ｖ
REF を受け取るために結合された反転入力と、外部ピン
１４に結合された非反転入力とを有する。コンパレータ
２４の出力は、遅延回路２６の入力と、ＮＯＲゲート２
２の第２入力とに結合されている。
REF を受け取るために結合された反転入力と、外部ピン
１４に結合された非反転入力とを有する。コンパレータ
２４の出力は、遅延回路２６の入力と、ＮＯＲゲート２
２の第２入力とに結合されている。
【０００９】遅延回路２６の出力は、ＮＯＲゲート２８
の第１入力に結合されており、ゲート２８はＮＯＲゲー
ト２２の第３入力に結合された出力を有する。同様に、
ＮＯＲゲート２２の出力は、ＮＯＲゲート２８の第２入
力に結合されている。さらにＮＯＲゲート２２の出力
は、ＮＯＲゲート２２，２８によって構成されるＲＳフ
リップ・フロップ３０の出力となっている。
の第１入力に結合されており、ゲート２８はＮＯＲゲー
ト２２の第３入力に結合された出力を有する。同様に、
ＮＯＲゲート２２の出力は、ＮＯＲゲート２８の第２入
力に結合されている。さらにＮＯＲゲート２２の出力
は、ＮＯＲゲート２２，２８によって構成されるＲＳフ
リップ・フロップ３０の出力となっている。
【００１０】ＲＳフリップ・フロップ３０の出力は、タ
イマ回路３２の入力に結合されており、タイマ回路３２
は、ＮＯＲゲート２８の第３入力に結合された出力を有
する。
イマ回路３２の入力に結合されており、タイマ回路３２
は、ＮＯＲゲート２８の第３入力に結合された出力を有
する。
【００１１】さらに、ＲＳフリップ・フロップ３０の出
力は、ドライバ３４を介して外部ピン１６に結合されて
いる。
力は、ドライバ３４を介して外部ピン１６に結合されて
いる。
【００１２】追加されている外部の回路構成には、端子
４０，４２の両端に印加されるＡＣ電圧に応答して、コ
ンデンサ４８の第１端子に結合された出力において、整
流されたＡＣ信号を発生する、整流器回路４６が含まれ
る。コンデンサ４８の第２端子は、接地されている。
４０，４２の両端に印加されるＡＣ電圧に応答して、コ
ンデンサ４８の第１端子に結合された出力において、整
流されたＡＣ信号を発生する、整流器回路４６が含まれ
る。コンデンサ４８の第２端子は、接地されている。
【００１３】整流器回路４６の出力は、変圧器５２の一
次コイルを介して電界効果トランジスタ（ＦＥＴ）５０
のドレーン電極にも結合されている。
次コイルを介して電界効果トランジスタ（ＦＥＴ）５０
のドレーン電極にも結合されている。
【００１４】ＦＥＴ５０のドレーン電極は、ダイオード
５６を介して、コンデンサ５４の第１端子にも結合され
ている。コンデンサ５４の第１端子は、端子４４にも結
合されており、ここで出力電圧ＶDCが供給される。さら
に、コンデンサ５４の第２端子は接地されている。
５６を介して、コンデンサ５４の第１端子にも結合され
ている。コンデンサ５４の第１端子は、端子４４にも結
合されており、ここで出力電圧ＶDCが供給される。さら
に、コンデンサ５４の第２端子は接地されている。
【００１５】ＦＥＴ５０のソース電極は、外部ピン１８
と、抵抗器５８の第１端子とに結合されている。抵抗器
５８の第２端子は接地されている。ＦＥＴ５０のゲート
電極は外部ピン１６に結合されている。
と、抵抗器５８の第１端子とに結合されている。抵抗器
５８の第２端子は接地されている。ＦＥＴ５０のゲート
電極は外部ピン１６に結合されている。
【００１６】変圧器５２の二次コイルは、外部ピン１４
に結合された第１端子と、接地されている第２端子とを
有する。
に結合された第１端子と、接地されている第２端子とを
有する。
【００１７】簡単にいうと、図１の昇圧変換器回路は、
端子４０，４２の両端に印加された入力ＡＣ電圧信号
を、端子４４に供給される出力ＤＣ電圧信号に変換す
る。 特に、ＲＳフリップ・フロップ３０の出力が、高
論理電圧レベルであり、それによってドライバ３４が外
部ＦＥＴ５０をオンにすることができるということをま
ず前提とする。ＦＥＴ５０がオンになると、電流は変圧
器５２の一次コイルを通り、整流器回路４６の出力に現
れる整流されたＡＣ線間電圧から流れ始め、その後、抵
抗器５８を流れる。
端子４０，４２の両端に印加された入力ＡＣ電圧信号
を、端子４４に供給される出力ＤＣ電圧信号に変換す
る。 特に、ＲＳフリップ・フロップ３０の出力が、高
論理電圧レベルであり、それによってドライバ３４が外
部ＦＥＴ５０をオンにすることができるということをま
ず前提とする。ＦＥＴ５０がオンになると、電流は変圧
器５２の一次コイルを通り、整流器回路４６の出力に現
れる整流されたＡＣ線間電圧から流れ始め、その後、抵
抗器５８を流れる。
【００１８】変圧器５２の一次コイルを流れる電流は、
抵抗器５８の両端の電圧が制御電圧ＶCTRLよりも上がる
まで、その大きさが増え続け、それによってＰＷＭコン
パレータ２０は、ＮＯＲゲート２２の第１入力に高論理
の電圧レベルを供給する。ＮＯＲゲート２２の第１入力
に起こった高論理の電圧レベルにより、ＲＳフリップ・
フロップ３０がリセットされ、それによってＦＥＴ５０
に対する駆動がオフとなり、ＦＥＴ５０は非動作状態と
なる。
抵抗器５８の両端の電圧が制御電圧ＶCTRLよりも上がる
まで、その大きさが増え続け、それによってＰＷＭコン
パレータ２０は、ＮＯＲゲート２２の第１入力に高論理
の電圧レベルを供給する。ＮＯＲゲート２２の第１入力
に起こった高論理の電圧レベルにより、ＲＳフリップ・
フロップ３０がリセットされ、それによってＦＥＴ５０
に対する駆動がオフとなり、ＦＥＴ５０は非動作状態と
なる。
【００１９】制御電圧ＶCTRLは、整流されたＡＣ線間電
圧と、端子４４に現れる出力ＤＣ電圧との積に設定され
ることに留意されたい。
圧と、端子４４に現れる出力ＤＣ電圧との積に設定され
ることに留意されたい。
【００２０】ＦＥＴ５０がオフになっても、変圧器５２
の一次コイルを流れる電流は瞬間的に変化するわけでは
ない。このため、ＦＥＴ５０のドレーンの電圧は、電圧
ＶDCよりも大きい１つのダイオードの電圧降下に実質的
に等しい電圧まですばやく上がり、このとき、ダイオー
ド５６は順方向にバイアスされて、電流はフィルタ・コ
ンデンサ５４を充電することができる。
の一次コイルを流れる電流は瞬間的に変化するわけでは
ない。このため、ＦＥＴ５０のドレーンの電圧は、電圧
ＶDCよりも大きい１つのダイオードの電圧降下に実質的
に等しい電圧まですばやく上がり、このとき、ダイオー
ド５６は順方向にバイアスされて、電流はフィルタ・コ
ンデンサ５４を充電することができる。
【００２１】その結果、変圧器５２に蓄積されたエネル
ギは散逸して、電流は一次コイルを流れることをやめ、
ＦＥＴ５０のドレーンの電圧は、整流器回路４６の出力
における、ＡＣ整流線間電圧に実質的に等しい点まで下
がる。
ギは散逸して、電流は一次コイルを流れることをやめ、
ＦＥＴ５０のドレーンの電圧は、整流器回路４６の出力
における、ＡＣ整流線間電圧に実質的に等しい点まで下
がる。
【００２２】変圧器５２の一次コイルを流れる電流が実
質的にゼロになると、変圧器５２の一次コイルの両端の
電圧も実質的にゼロとなる。同様に、変圧器５２の二次
コイルの両端の電圧も、実質的にゼロとなる。さらに、
変圧器５２の二次コイルの両端の電圧が所定の電圧、た
とえばゼロボルトに等しくなると、電流検出コンパレー
タ２４の出力は、低論理電圧レベルに切り替わり、それ
によって変圧器５２を流れる電圧がゼロであることを示
す。
質的にゼロになると、変圧器５２の一次コイルの両端の
電圧も実質的にゼロとなる。同様に、変圧器５２の二次
コイルの両端の電圧も、実質的にゼロとなる。さらに、
変圧器５２の二次コイルの両端の電圧が所定の電圧、た
とえばゼロボルトに等しくなると、電流検出コンパレー
タ２４の出力は、低論理電圧レベルに切り替わり、それ
によって変圧器５２を流れる電圧がゼロであることを示
す。
【００２３】コンパレータ２４の出力に起こる低論理の
電圧レベルが、ＮＯＲゲート２２の第２入力と、遅延回
路２６を介してＮＯＲゲート２８の第１入力とに印加さ
れる。また、ＲＳフリップ・フロップ３０は、その出力
において高論理の電圧レベルを発生させ、それによって
ドライバ３４に外部ＦＥＴ５０をオンにさせ、電流は、
変圧器５２の一次コイルを流れ始めることができる。こ
れは上述のとおりである。
電圧レベルが、ＮＯＲゲート２２の第２入力と、遅延回
路２６を介してＮＯＲゲート２８の第１入力とに印加さ
れる。また、ＲＳフリップ・フロップ３０は、その出力
において高論理の電圧レベルを発生させ、それによって
ドライバ３４に外部ＦＥＴ５０をオンにさせ、電流は、
変圧器５２の一次コイルを流れ始めることができる。こ
れは上述のとおりである。
【００２４】遅延回路２６はＲＳフリップ・フロップ３
０を制御して、コンパレータ２４の出力が、高論理電圧
レベルから低論理電圧レベルに切り替わるときに、ＲＳ
フリップ・フロップ３０の出力を高論理電圧レベルに設
定するために利用される。
０を制御して、コンパレータ２４の出力が、高論理電圧
レベルから低論理電圧レベルに切り替わるときに、ＲＳ
フリップ・フロップ３０の出力を高論理電圧レベルに設
定するために利用される。
【００２５】特に、コンパレータ２４の出力が低論理電
圧レベルに切り替わると、低論理電圧レベルがＮＯＲゲ
ート２２の第２入力に印加される。続いて、遅延された
低論理電圧レベルがＮＯＲゲート２８の第１入力に印加
される。しかし、低論理電圧レベルがＮＯＲゲート２８
の第１入力に到達しないうちに、ＮＯＲゲート２２の出
力に現れる高論理電圧レベルが、ＮＯＲゲート２８の第
２入力に印加される。ＮＯＲゲート２８の第２入力の高
論理電圧レベルにより、ＮＯＲゲート２８の出力に低論
理電圧レベルが発生され、これがＮＯＲゲート２２の第
３入力に印加される。そのため、コンパレータ２０の出
力も低論理電圧レベルであるとすると、ＮＯＲゲート２
２の出力は望み通り、高論理電圧レベルとなる。
圧レベルに切り替わると、低論理電圧レベルがＮＯＲゲ
ート２２の第２入力に印加される。続いて、遅延された
低論理電圧レベルがＮＯＲゲート２８の第１入力に印加
される。しかし、低論理電圧レベルがＮＯＲゲート２８
の第１入力に到達しないうちに、ＮＯＲゲート２２の出
力に現れる高論理電圧レベルが、ＮＯＲゲート２８の第
２入力に印加される。ＮＯＲゲート２８の第２入力の高
論理電圧レベルにより、ＮＯＲゲート２８の出力に低論
理電圧レベルが発生され、これがＮＯＲゲート２２の第
３入力に印加される。そのため、コンパレータ２０の出
力も低論理電圧レベルであるとすると、ＮＯＲゲート２
２の出力は望み通り、高論理電圧レベルとなる。
【００２６】つまり、遅延回路２６がないと、コンパレ
ータ２４の出力が高論理電圧レベルから低論理電圧レベ
ルに切り替わると、ＮＯＲゲート２２と２８との入力に
起こる信号の間に競合条件が存在し、そのためにＲＳフ
リップ・フロップ３０の出力は確定できないことにな
る。しかし、遅延回路２６によりＲＳフリップ・フロッ
プ３０は、エッジに感受性を持つことになる。言い換え
ると、ＲＳフリップ・フロップ３０は遅延回路２６と組
み合わされることにより、ＲＳフリップ・フロップ３０
の出力がコンパレータ２４の負のエッジ移行において適
切な論理状態に切り替わるように設計されている。
ータ２４の出力が高論理電圧レベルから低論理電圧レベ
ルに切り替わると、ＮＯＲゲート２２と２８との入力に
起こる信号の間に競合条件が存在し、そのためにＲＳフ
リップ・フロップ３０の出力は確定できないことにな
る。しかし、遅延回路２６によりＲＳフリップ・フロッ
プ３０は、エッジに感受性を持つことになる。言い換え
ると、ＲＳフリップ・フロップ３０は遅延回路２６と組
み合わされることにより、ＲＳフリップ・フロップ３０
の出力がコンパレータ２４の負のエッジ移行において適
切な論理状態に切り替わるように設計されている。
【００２７】図２には、図１のタイマ回路３２の１つの
実施例である詳細な系統図が示されている。タイマ回路
３２には、ベースをタイマ回路３２の入力に結合された
トランジスタ７０が含まれる。トランジスタ７０のコレ
クタは、動作電位ＶCCに結合されている。トランジスタ
７０のエミッタは、抵抗器７４を介してトランジスタ７
２のコレクタに結合されている。
実施例である詳細な系統図が示されている。タイマ回路
３２には、ベースをタイマ回路３２の入力に結合された
トランジスタ７０が含まれる。トランジスタ７０のコレ
クタは、動作電位ＶCCに結合されている。トランジスタ
７０のエミッタは、抵抗器７４を介してトランジスタ７
２のコレクタに結合されている。
【００２８】トランジスタ７２のベースは、トランジス
タ７２のコレクタと、トランジスタ７６のベースとに結
合されている。トランジスタ７２，７６のエミッタ群
は、接地されている。トランジスタ７６のコレクタは、
電流源７８を通り、動作電位ＶCCに結合されている。
タ７２のコレクタと、トランジスタ７６のベースとに結
合されている。トランジスタ７２，７６のエミッタ群
は、接地されている。トランジスタ７６のコレクタは、
電流源７８を通り、動作電位ＶCCに結合されている。
【００２９】タイミング・コンデンサ８０は、トランジ
スタ７２，７６のコレクタ群の両端に結合されている。
トランジスタ７６のコレクタは、トランジスタ８２のベ
ースにも結合されており、トランジスタ８２のコレクタ
は、動作電位ＶCCに結合されている。
スタ７２，７６のコレクタ群の両端に結合されている。
トランジスタ７６のコレクタは、トランジスタ８２のベ
ースにも結合されており、トランジスタ８２のコレクタ
は、動作電位ＶCCに結合されている。
【００３０】トランジスタ８２のエミッタは、抵抗器８
４の第１端子に結合されており、それによって抵抗器８
４の第２端子がタイマ回路３２の出力になるように結合
されている。
４の第１端子に結合されており、それによって抵抗器８
４の第２端子がタイマ回路３２の出力になるように結合
されている。
【００３１】再度図１を参照すると、トランジスタ７０
のベースがＲＳフリップ・フロップ３０の出力に結合さ
れており、抵抗器８４の第２端子はＮＯＲゲート２８の
第３入力に結合されていることがわかる。
のベースがＲＳフリップ・フロップ３０の出力に結合さ
れており、抵抗器８４の第２端子はＮＯＲゲート２８の
第３入力に結合されていることがわかる。
【００３２】簡単にいうと、タイマ回路３２はＲＳフリ
ップ・フロップ３０の出力が低論理状態にある時間を監
視して、所定の時間が経過すると、タイマ回路３２によ
り高論理電圧レベルがＮＯＲゲート２８の第３入力に送
られる。ＮＯＲゲート２８の第３入力に印加された高論
理電圧レベルは、次に、ＮＯＲゲート２２の第３入力で
低論理電圧レベルを発生する。さらに、ＮＯＲゲート２
２の第１および第２入力も低論理電圧レベルであるとす
ると、ＮＯＲゲート２２の第３入力に印加されている低
論理電圧レベルにより、ＲＳフリップ・フロップ３０の
出力で高論理電圧レベルが発生され、それによってＦＥ
Ｔ５０はオンとなる。
ップ・フロップ３０の出力が低論理状態にある時間を監
視して、所定の時間が経過すると、タイマ回路３２によ
り高論理電圧レベルがＮＯＲゲート２８の第３入力に送
られる。ＮＯＲゲート２８の第３入力に印加された高論
理電圧レベルは、次に、ＮＯＲゲート２２の第３入力で
低論理電圧レベルを発生する。さらに、ＮＯＲゲート２
２の第１および第２入力も低論理電圧レベルであるとす
ると、ＮＯＲゲート２２の第３入力に印加されている低
論理電圧レベルにより、ＲＳフリップ・フロップ３０の
出力で高論理電圧レベルが発生され、それによってＦＥ
Ｔ５０はオンとなる。
【００３３】ＮＯＲゲート２２の第１および第２入力
は、抵抗器５８の両端の電圧が制御電圧ＶCTRLよりも小
さくて、変圧器５２を流れる電流が実質的にゼロである
と、低論理電圧レベルとなることに注目されたい。さら
に、正常動作中は、ＲＳラッチ３０の出力が低論理状態
である時間は、所定の経過時間よりも実質的に短いこと
がわかる。
は、抵抗器５８の両端の電圧が制御電圧ＶCTRLよりも小
さくて、変圧器５２を流れる電流が実質的にゼロである
と、低論理電圧レベルとなることに注目されたい。さら
に、正常動作中は、ＲＳラッチ３０の出力が低論理状態
である時間は、所定の経過時間よりも実質的に短いこと
がわかる。
【００３４】特に、トランジスタ７０のベースに印加さ
れた電圧が高論理電圧レベルであるとき、電流はトラン
ジスタ７０および抵抗器７４を流れ、最後にトランジス
タ７２を流れて、ここでトランジスタ７６により実質的
に反射されて、電流源７８に引かれる。その結果、トラ
ンジスタ７６のコレクタに現れる電圧が、トランジスタ
８２を動作状態にすることはない。このため、低論理電
圧レベルは抵抗器８４の第２端子（タイマ回路３２の出
力）に供給される。
れた電圧が高論理電圧レベルであるとき、電流はトラン
ジスタ７０および抵抗器７４を流れ、最後にトランジス
タ７２を流れて、ここでトランジスタ７６により実質的
に反射されて、電流源７８に引かれる。その結果、トラ
ンジスタ７６のコレクタに現れる電圧が、トランジスタ
８２を動作状態にすることはない。このため、低論理電
圧レベルは抵抗器８４の第２端子（タイマ回路３２の出
力）に供給される。
【００３５】一方、トランジスタ７０のベースに印加さ
れた電圧が、低論理電圧レベルであると、トランジスタ
７０は非動作状態になり、トランジスタ７２に実質的に
ゼロの電流を供給する。電流源７８は、タイミング・コ
ンデンサ８０に電流を流し、さらにトランジスタ７２の
コレクタにも電流を供給する。
れた電圧が、低論理電圧レベルであると、トランジスタ
７０は非動作状態になり、トランジスタ７２に実質的に
ゼロの電流を供給する。電流源７８は、タイミング・コ
ンデンサ８０に電流を流し、さらにトランジスタ７２の
コレクタにも電流を供給する。
【００３６】また、トランジスタ７６のエミッタ面積
と、トランジスタ７２のエミッタ面積との比は、所定の
値、たとえば１０：１とする。これにより、タイミング
・コンデンサ８０と、トランジスタ７２とを流れる電流
の各単位につき、その電流の約１０倍の電流がトランジ
スタ７６を流れる。
と、トランジスタ７２のエミッタ面積との比は、所定の
値、たとえば１０：１とする。これにより、タイミング
・コンデンサ８０と、トランジスタ７２とを流れる電流
の各単位につき、その電流の約１０倍の電流がトランジ
スタ７６を流れる。
【００３７】トランジスタ７０のベースに供給される低
論理電圧レベルが所定の時間存在すると、タイミング・
コンデンサ８０の両端の電圧は、トランジスタ７６のコ
レクタに現れる電圧がトランジスタ８２を動作状態にす
るような所定の電圧まで上がる。その結果、高論理電圧
レベルが抵抗器８４の第２端子に供給される。
論理電圧レベルが所定の時間存在すると、タイミング・
コンデンサ８０の両端の電圧は、トランジスタ７６のコ
レクタに現れる電圧がトランジスタ８２を動作状態にす
るような所定の電圧まで上がる。その結果、高論理電圧
レベルが抵抗器８４の第２端子に供給される。
【００３８】まとめると、タイマ回路３２はＲＳフリッ
プ・フロップ３０の出力が低論理状態にある時間を監視
して、その時間が所定の長さを越えると、タイマ回路３
２の出力に高論理電圧レベルが供給され、続いてＮＯＲ
ゲート２８の第３入力にも高論理電圧レベルが供給され
る。あるいは等価的に、タイマ回路３２がＦＥＴ５０の
オフ時間を監視して、そのオフ時間が所定の長さを越え
ると、タイマ回路３２がＦＥＴ５０のオンを始動させ、
ブースト変換器回路を再起動させる。
プ・フロップ３０の出力が低論理状態にある時間を監視
して、その時間が所定の長さを越えると、タイマ回路３
２の出力に高論理電圧レベルが供給され、続いてＮＯＲ
ゲート２８の第３入力にも高論理電圧レベルが供給され
る。あるいは等価的に、タイマ回路３２がＦＥＴ５０の
オフ時間を監視して、そのオフ時間が所定の長さを越え
ると、タイマ回路３２がＦＥＴ５０のオンを始動させ、
ブースト変換器回路を再起動させる。
【００３９】以上、外部の電界効果トランジスタのオフ
時間を監視する内部タイマ回路を有する改良された電源
制御集積回路でありながら、追加の部品を必要としない
電源制御集積回路が提供されたことが理解いただけよ
う。
時間を監視する内部タイマ回路を有する改良された電源
制御集積回路でありながら、追加の部品を必要としない
電源制御集積回路が提供されたことが理解いただけよ
う。
【００４０】本発明は特定の用例に関して解説された
が、多くの改変，修正および変形が可能であることは、
前述の解説に照らし合わせて、当業者には明白であろ
う。
が、多くの改変，修正および変形が可能であることは、
前述の解説に照らし合わせて、当業者には明白であろ
う。
【００４１】従って、添付の請求項にはこのようなすべ
ての改変，修正および変形を含むものとする。
ての改変，修正および変形を含むものとする。
【図１】本発明による電源制御集積回路を含むブースト
変換器回路を表す、部分的な系統／ブロック図である。
変換器回路を表す、部分的な系統／ブロック図である。
【図２】図１に示されるタイマ回路の１つの実行例を示
す、詳細な系統図である。
す、詳細な系統図である。
１２ 電源制御集積回路 １４，１６，１８ 外部ピン ２０ パルス幅変調コンパレータ ２２，２８ ＮＯＲゲート ２４ 電流検出コンパレータ ２６ 遅延回路 ３０ ＲＳフリップ・フロップ ３４ ドライバ ４０，４２，４４ 端子 ４６ 整流器回路 ４８，５４ コンデンサ ５０ 電界効果トランジスタ ５２ 変圧器 ５６ ダイオード ５８ 抵抗器
Claims (4)
- 【請求項１】 第１および第２入力と、出力とを有する
第１コンパレータ（２４）であって、前記第１入力は第
１電圧信号を受け取るために結合され、前記第２入力は
第１基準電圧を受け取るために結合されている第１コン
パレータ；第１および第２入力と、出力とを有する第２
コンパレータ（２０）であって、前記第２コンパレータ
の前記第１入力は第２電圧信号を受け取るために結合さ
れ、前記第２コンパレータの前記第２入力は第２基準電
圧を受け取るために結合されている第２コンパレータ；
複数の入力と、１つの出力とを有するフリップ・フロッ
プ回路（３０）であって、前記フリップ・フロップ回路
の前記複数の入力の一部は、前記第１および第２コンパ
レータの前記出力に応答し、前記フリップ・フロップ回
路の前記出力が電源制御集積回路の出力信号となるフリ
ップ・フロップ回路；および入力と出力とを有するタイ
マ回路（３２）であって、前記タイマ回路の前記入力は
前記フリップ・フロップ回路の前記出力に結合され、前
記タイマ回路の前記出力は、前記フリップ・フロップ回
路の前記複数の入力の１つに結合され、前記フリップ・
フロップ回路の前記出力が、所定の長さの時間第２論理
状態にあったときに、前記タイマ回路が前記フリップ・
フロップ回路の前記複数の入力の１つに対して、第１論
理状態を与えるタイマ回路；によって構成されることを
特徴とする電源制御集積回路（１２）。 - 【請求項２】 前記タイマ回路が：コレクタ，ベースお
よびエミッタを有する第１トランジスタ（７０）であっ
て、前記コレクタが第１電源電圧端子に結合され、前記
ベースが前記タイマ回路の前記入力に結合されている第
１トランジスタ；コレクタ，ベースおよびエミッタを有
する第２トランジスタ（７２）であって、前記第２トラ
ンジスタの前記エミッタが第２電源電圧端子に結合さ
れ、前記第２トランジスタの前記ベースが前記第２トラ
ンジスタの前記コレクタに結合されている第２トランジ
スタ；コレクタ，ベースおよびエミッタを有する第３ト
ランジスタ（７６）であって、前記第３トランジスタの
前記ベースが前記第２トランジスタの前記ベースに結合
され、前記第３トランジスタの前記エミッタが前記第２
トランジスタの前記エミッタに結合されている第３トラ
ンジスタ；コレクタ，ベースおよびエミッタを有する第
４トランジスタ（８２）であって、前記第４トランジス
タの前記コレクタが前記第１電源電圧端子に結合され、
前記第４トランジスタの前記ベースが前記第３トランジ
スタの前記コレクタに結合されている第４トランジス
タ；前記第２トランジスタと、前記第３トランジスタの
前記コレクタ群間に結合されているコンデンサ（８
０）；前記第１トランジスタの前記エミッタと、前記第
２トランジスタの前記コレクタとの間に結合されている
第１抵抗器（７４）；前記第４トランジスタの前記エミ
ッタと、前記タイマ回路の前記出力との間に結合されて
いる第２抵抗器（８４）；および前記第１電源電圧端子
と、前記第３トランジスタの前記コレクタとの間に結合
されている電流源；によって構成されることを特徴とす
る請求項１記載の電源制御集積回路。 - 【請求項３】 前記フリップ・フロップ回路が：入力と
出力とを有する遅延回路（２６）であって、前記遅延回
路の前記入力が、前記第２コンパレータの前記出力に結
合されている遅延回路；第１，第２および第３入力と、
出力とを有する第１ＮＯＲゲート（２８）であって、前
記第１ＮＯＲゲートの前記第１入力が前記遅延回路の前
記出力に結合され、前記第１ＮＯＲゲートの前記第３入
力が前記タイマ回路の前記出力に結合されている第１Ｎ
ＯＲゲート；および第１，第２および第３入力と、出力
とを有する第２ＮＯＲゲート（２２）であって、前記第
２ＮＯＲゲートの前記第１入力は、前記第１コンパレー
タの前記出力に結合され、前記第２ＮＯＲゲートの前記
第２入力は、前記第２コンパレータの前記出力に結合さ
れ、前記第２ＮＯＲゲートの前記第３入力は、前記第１
ＮＯＲゲートの前記出力に結合され、前記第２ＮＯＲゲ
ートの前記出力が前記第１ＮＯＲゲートの前記第２入力
および前記フリップ・フロップ回路の前記出力に結合さ
れている第２ＮＯＲゲート；を含むことを特徴とする請
求項１記載の電源制御集積回路。 - 【請求項４】 複数の入力と、１つの出力とを有するフ
リップ・フロップ回路を含む制御回路の動作を開始する
方法であって： （ａ）フリップ・フロップ回路の出力の論理状態を監視
する段階； （ｂ）フリップ・フロップ回路の出力信号が、所定の長
さの時間第２論理状態であったときに、フリップ・フロ
ップ回路の複数の入力の１つに対して第１論理状態の信
号を与える段階；および （ｃ）フリップ・フロップ回路の出力信号を、前記第１
論理状態にする段階；によって構成されることを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US709471 | 1985-03-07 | ||
| US07/709,471 US5073850A (en) | 1991-06-03 | 1991-06-03 | Start circuit for a power supply control integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0686555A true JPH0686555A (ja) | 1994-03-25 |
Family
ID=24850000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4165565A Pending JPH0686555A (ja) | 1991-06-03 | 1992-06-02 | 電源制御集積回路のための始動および始動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5073850A (ja) |
| EP (1) | EP0517493B1 (ja) |
| JP (1) | JPH0686555A (ja) |
| DE (1) | DE69208944T2 (ja) |
| HK (1) | HK1002245A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153535A (en) * | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| KR960016605B1 (ko) * | 1992-11-20 | 1996-12-16 | 마쯔시다 덴꼬 가부시끼가이샤 | 전원 공급 장치 |
| DE4340991A1 (de) * | 1993-12-01 | 1995-06-08 | Bosch Gmbh Robert | Spannungswandler |
| US5514951A (en) * | 1994-04-11 | 1996-05-07 | Rockwell International Corporation | Supply-discriminating supply-adaptive electronic system |
| DE69406774T2 (de) * | 1994-06-13 | 1998-03-12 | Bull Hn Information Syst | Leistungsversorgung mit Leistungsfaktorkorrektur und Schutz gegen Ausfallen der Leistungsfaktorkorrektur |
| US5555166A (en) * | 1995-06-06 | 1996-09-10 | Micron Technology, Inc. | Self-timing power-up circuit |
| EP1320919B1 (fr) * | 2000-09-28 | 2006-01-18 | STMicroelectronics SA | Limitation du mode continu d'un convertisseur de puissance |
| US7355373B2 (en) | 2003-06-03 | 2008-04-08 | Koninklijke Philips Electronics N.V. | DC-DC converter |
| TWI258910B (en) * | 2005-01-11 | 2006-07-21 | Fortune Semiconductor Corp | Undervoltage protection device of coil driving device |
| JP5513829B2 (ja) | 2009-10-01 | 2014-06-04 | パナソニック株式会社 | 電流駆動回路 |
| US8575853B2 (en) * | 2010-01-19 | 2013-11-05 | Ace Power International, Inc. | System and method for supplying constant power to luminuous loads |
| US20110222291A1 (en) * | 2010-03-15 | 2011-09-15 | Chunghang Peng | Lighting fixture with integrated junction-box |
| US8324822B2 (en) | 2010-08-06 | 2012-12-04 | Ace Power International, Inc. | System and method for dimmable constant power light driver |
| CN102033501B (zh) * | 2010-12-01 | 2012-09-05 | 中颖电子股份有限公司 | 单片机的电源控制系统 |
| US8896288B2 (en) * | 2011-02-17 | 2014-11-25 | Marvell World Trade Ltd. | TRIAC dimmer detection |
| US9642289B2 (en) | 2013-09-19 | 2017-05-02 | Infineon Technologies Austria Ag | Power supply and method |
| CN112865780B (zh) * | 2021-01-11 | 2022-11-11 | 深圳市康冠商用科技有限公司 | 具有控制状态存储功能的供电控制电路及监视器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471327A (en) * | 1982-05-20 | 1984-09-11 | Zenith Electronics Corporation | Self-oscillating power supply |
| US4542330A (en) * | 1983-10-04 | 1985-09-17 | Hughes Aircraft Company | Low input voltage precision DC-to-DC voltage converter circuit |
| US4716510A (en) * | 1986-05-05 | 1987-12-29 | Motorola, Inc. | Automatic restart circuit for a switching power supply |
| US4806842A (en) * | 1988-05-09 | 1989-02-21 | National Semiconductor Corporation | Soft start for five pin switching regulators |
| US4959606A (en) * | 1989-01-06 | 1990-09-25 | Uniphase Corporation | Current mode switching regulator with programmed offtime |
-
1991
- 1991-06-03 US US07/709,471 patent/US5073850A/en not_active Expired - Lifetime
-
1992
- 1992-06-02 EP EP92305068A patent/EP0517493B1/en not_active Expired - Lifetime
- 1992-06-02 JP JP4165565A patent/JPH0686555A/ja active Pending
- 1992-06-02 DE DE69208944T patent/DE69208944T2/de not_active Expired - Fee Related
-
1998
- 1998-02-18 HK HK98101248A patent/HK1002245A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0517493B1 (en) | 1996-03-13 |
| EP0517493A3 (en) | 1992-12-30 |
| EP0517493A2 (en) | 1992-12-09 |
| US5073850A (en) | 1991-12-17 |
| HK1002245A1 (en) | 1998-08-07 |
| DE69208944D1 (de) | 1996-04-18 |
| DE69208944T2 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0686555A (ja) | 電源制御集積回路のための始動および始動方法 | |
| US8149598B2 (en) | Switching power supply apparatus | |
| JPH10257761A (ja) | 急速再起動が可能な電源装置 | |
| JP2008278679A (ja) | 力率改善回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| JPH10271672A (ja) | 車両用電源供給装置 | |
| US7180271B2 (en) | Vehicle generator regulating apparatus | |
| JP2001224169A (ja) | スイッチング電源用半導体装置 | |
| JPH08331839A (ja) | 電源回路 | |
| JP3975828B2 (ja) | 半導体装置 | |
| JP2010136522A (ja) | スイッチング電源回路 | |
| JP2003304682A (ja) | スイッチング電源制御用半導体装置 | |
| JPH11353038A (ja) | 電源装置の突入電流防止回路 | |
| JPH0757887A (ja) | 放電灯点灯装置 | |
| JP3893271B2 (ja) | ストロボ制御回路およびこれを有するストロボ内蔵型カメラ | |
| JPH09308125A (ja) | 蓄電池の充電回路 | |
| JP2001327169A (ja) | 電源装置とそれを用いた電子機器 | |
| JP2002034237A (ja) | 車載用電源装置 | |
| JPH05292735A (ja) | 降圧型スイッチングレギュレータ | |
| JP3488711B2 (ja) | スイッチング電源装置 | |
| JP2003061345A (ja) | 擬似共振方式スイッチング電源回路 | |
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| JPH072010B2 (ja) | 電源回路 | |
| JP2003274644A (ja) | スイッチング電源制御用半導体装置 | |
| JP2828521B2 (ja) | 誘導負荷の電流制御装置 |