JP2730112B2 - 直流２線式センサにおける電源リセット回路 - Google Patents
直流２線式センサにおける電源リセット回路Info
- Publication number
- JP2730112B2 JP2730112B2 JP63329147A JP32914788A JP2730112B2 JP 2730112 B2 JP2730112 B2 JP 2730112B2 JP 63329147 A JP63329147 A JP 63329147A JP 32914788 A JP32914788 A JP 32914788A JP 2730112 B2 JP2730112 B2 JP 2730112B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 発明の背景 技術分野 この発明は，近接スイッチ，光電スイッチ，超音波ス
イッチ等の直流２線式センサにおける電源リセット回路
に関する。
イッチ等の直流２線式センサにおける電源リセット回路
に関する。
従来技術とその問題点 直流２線式センサでは電源ラインに負荷が直列接続さ
れる。このため，出力がオフからオンに切り換わった瞬
間，出力電圧は大きく変動（アンダー・シュート）す
る。これによりセンサ内部の動作定電圧も変動する。
れる。このため，出力がオフからオンに切り換わった瞬
間，出力電圧は大きく変動（アンダー・シュート）す
る。これによりセンサ内部の動作定電圧も変動する。
電源リセット回路は、電源投入後，所定のタイマ時
間，出力をオフするための回路である。しかしながら，
従来の電源リセット回路を直流２線式センサに用いた場
合，後に詳述するように，出力がオンした瞬間に発生す
る動作定電圧の変動（アンダー・シュート）により電源
投入時と同じ状態になり，電源リセット回路が動作し，
所定時間出力をオフしてしまう。所定時間後，再び出力
がオンするが，これにより動作定電圧が再び変動し，電
源リセット回路が働く。
間，出力をオフするための回路である。しかしながら，
従来の電源リセット回路を直流２線式センサに用いた場
合，後に詳述するように，出力がオンした瞬間に発生す
る動作定電圧の変動（アンダー・シュート）により電源
投入時と同じ状態になり，電源リセット回路が動作し，
所定時間出力をオフしてしまう。所定時間後，再び出力
がオンするが，これにより動作定電圧が再び変動し，電
源リセット回路が働く。
このように，出力がオン／オフ動作を繰り返してしま
うという問題点がある。以下に，この問題を具体的に詳
述する。
うという問題点がある。以下に，この問題を具体的に詳
述する。
まず，センサ等において電源リセットが必要である理
由について説明する。
由について説明する。
電源投入時，回路のどのブロックから電流が流れ始め
るか分らない場合，電流の流れ始めるブロックによって
は、電源投入時の誤動作につながる場合がある。
るか分らない場合，電流の流れ始めるブロックによって
は、電源投入時の誤動作につながる場合がある。
近接スイッチ，光電スイッチ，超音波スイッチなどに
共通して言えることであるが，オン・タイプの近接スイ
ッチの場合について説明する。
共通して言えることであるが，オン・タイプの近接スイ
ッチの場合について説明する。
近接スイッチは，検出物体の近接により発振回路の発
振条件がくずれ，発振が停止することを検出することに
よって，検出物体の有無を検知するセンサである。電源
投入時にはこの発振回路は，電源電圧があるレベル以上
に立ち上がらないと発振を開始しない。言い換えると，
この間は，発振回路が検知物体近接時と同じ状態になっ
ている。このように，電源投入時には検出物体が存在し
ない場合でも，存在するときと同じ状態となり，オン・
タイプではスイッチがオンしてしまい，誤動作につなが
る。
振条件がくずれ，発振が停止することを検出することに
よって，検出物体の有無を検知するセンサである。電源
投入時にはこの発振回路は，電源電圧があるレベル以上
に立ち上がらないと発振を開始しない。言い換えると，
この間は，発振回路が検知物体近接時と同じ状態になっ
ている。このように，電源投入時には検出物体が存在し
ない場合でも，存在するときと同じ状態となり，オン・
タイプではスイッチがオンしてしまい，誤動作につなが
る。
第３図は従来の電源リセット回路を示している。
動作定電圧VSに３つの電流源CS1，CS2，CS3が接続さ
れている。電流源CS1には直列のトランジスタTr1が接続
され，電流源CS2にはトランジスタTr2が直列に接続され
ている。トランジスタTr2にはリセット時間（出力禁止
時間）を決定するためのコンデンサＣが並列に接続さ
れ，コンデンサＣの端子電圧がコンパレータCMPの正入
力に与えられる。コンパレータCMPの負入力には基準電
圧VXが印加されている。トランジスタTr1はダイオードD
1，D2を経てベースに流入する電流によって、トランジ
スタTr2は電流源CS1の出力電流によってそれぞれ駆動さ
れる。コンパレータCMPの出力はフリップフロップFFの
リセット端子に与えられる。電流源CS3にはトランジス
タTr7が接続され，このトランジスタTr7はコンパレータ
CMPの出力によって制御される。電流源CS3の出力側はフ
リップフロップFFのセット端子に接続されている。フリ
ップフロップFFのＱ出力が出力禁止信号（電源リセット
信号）となる。
れている。電流源CS1には直列のトランジスタTr1が接続
され，電流源CS2にはトランジスタTr2が直列に接続され
ている。トランジスタTr2にはリセット時間（出力禁止
時間）を決定するためのコンデンサＣが並列に接続さ
れ，コンデンサＣの端子電圧がコンパレータCMPの正入
力に与えられる。コンパレータCMPの負入力には基準電
圧VXが印加されている。トランジスタTr1はダイオードD
1，D2を経てベースに流入する電流によって、トランジ
スタTr2は電流源CS1の出力電流によってそれぞれ駆動さ
れる。コンパレータCMPの出力はフリップフロップFFの
リセット端子に与えられる。電流源CS3にはトランジス
タTr7が接続され，このトランジスタTr7はコンパレータ
CMPの出力によって制御される。電流源CS3の出力側はフ
リップフロップFFのセット端子に接続されている。フリ
ップフロップFFのＱ出力が出力禁止信号（電源リセット
信号）となる。
動作定電圧VSは定電圧回路から与えられる。この動作
定電圧VSは，電源投入時には電源電圧VDと同じように立
上る。
定電圧VSは，電源投入時には電源電圧VDと同じように立
上る。
電源が投入され，動作定電圧VSが立ち上がり始める
と，電流源CS1，CS2から電流が流れる。電流源CS1の出
力電流により，Tr2が導通し，コンパレータCMPの正の入
力はアース・レベルになるから，その出力はＬレベルに
なる。これによりトランジスタTr7がオフとなり，フリ
ップフロップFFのセット端子Ｓに電流源CS3の出力電流
が流入し，フリップフロップFFがセットされ，出力Ｑが
Ｈレベルとなる（出力禁止）。
と，電流源CS1，CS2から電流が流れる。電流源CS1の出
力電流により，Tr2が導通し，コンパレータCMPの正の入
力はアース・レベルになるから，その出力はＬレベルに
なる。これによりトランジスタTr7がオフとなり，フリ
ップフロップFFのセット端子Ｓに電流源CS3の出力電流
が流入し，フリップフロップFFがセットされ，出力Ｑが
Ｈレベルとなる（出力禁止）。
次に，さらに動作定電圧VSが上昇し，3VBE（ダイオー
ドD1，D2とトランジスタTr1のベース／エミッタ間電
圧）以上になると，トランジスタTr1が導通し，トラン
ジスタTr2が非導通となる。したがって電流源CS2からの
出力電流がコンデンサＣに充電される。
ドD1，D2とトランジスタTr1のベース／エミッタ間電
圧）以上になると，トランジスタTr1が導通し，トラン
ジスタTr2が非導通となる。したがって電流源CS2からの
出力電流がコンデンサＣに充電される。
所定時間後，コンデンサＣの両端の電圧がコンパレー
タCMPに与えられている基準電圧VXを越えると，コンパ
レータCMPの出力はＨレベルになり，フリップフロップF
Fがリセットされるので出力禁止信号は解除される。
タCMPに与えられている基準電圧VXを越えると，コンパ
レータCMPの出力はＨレベルになり，フリップフロップF
Fがリセットされるので出力禁止信号は解除される。
この電源リセット回路において，センサの出力がオフ
からオンに反転した瞬間のアンダー・シュートにより，
動作定電圧VSが変動し，瞬間的に3VBE以下になった場合
を考えると，トランジスタTr1は非導通となり，トラン
ジスタTr2が導通となり，コンデンサＣの電荷が放電さ
れる。そして，コンデンサＣの両端の電圧がコンパレー
タCMPの基準電圧VXより下がると，コンパレータCMPの出
力が再びＬレベルになり，この回路は上記の動作をくり
返すことになる。
からオンに反転した瞬間のアンダー・シュートにより，
動作定電圧VSが変動し，瞬間的に3VBE以下になった場合
を考えると，トランジスタTr1は非導通となり，トラン
ジスタTr2が導通となり，コンデンサＣの電荷が放電さ
れる。そして，コンデンサＣの両端の電圧がコンパレー
タCMPの基準電圧VXより下がると，コンパレータCMPの出
力が再びＬレベルになり，この回路は上記の動作をくり
返すことになる。
直流２線式センサにおいては接点式のスイッチと異な
り，センサがオン状態のときにも内部回路を駆動する必
要があるため，出力オン時に出力残電圧VCが生じる。
り，センサがオン状態のときにも内部回路を駆動する必
要があるため，出力オン時に出力残電圧VCが生じる。
ところが，この出力残電圧VCは直流２線式センサの使
用上，できる限り低い方が望ましい。このため，出力残
電圧VCは回路の動作定電圧VSの近くに設定せざるを得な
い。
用上，できる限り低い方が望ましい。このため，出力残
電圧VCは回路の動作定電圧VSの近くに設定せざるを得な
い。
一方，電源リセット回路は，電源投入後動作定電圧VS
が立ち上がり，定常状態における電圧値の近くに達した
時にトリガをかけるように設定される。このトリガ・レ
ベルが第４図のL1で示されている。また，出力がオフか
らオンに反転したときに出力残電圧VCに，第４図にＡで
示すように，アンダー・シュートを発生する。出力残電
圧VCに近い電圧に設定された動作定電圧VSもアンダー・
シュートを発生する（第４図にＢで示す）。この動作定
電圧VSのアンダー・シュートにより（アンダー・シュー
トのレベルはトリガ・レベルL1以下になるから）電源リ
セット回路が再びトリガされてしまうことになる。
が立ち上がり，定常状態における電圧値の近くに達した
時にトリガをかけるように設定される。このトリガ・レ
ベルが第４図のL1で示されている。また，出力がオフか
らオンに反転したときに出力残電圧VCに，第４図にＡで
示すように，アンダー・シュートを発生する。出力残電
圧VCに近い電圧に設定された動作定電圧VSもアンダー・
シュートを発生する（第４図にＢで示す）。この動作定
電圧VSのアンダー・シュートにより（アンダー・シュー
トのレベルはトリガ・レベルL1以下になるから）電源リ
セット回路が再びトリガされてしまうことになる。
もう１つの問題は，ノイズ等による誤動作である。第
５図に示すように動作定電圧VSがゆるやかに立上った場
合を考える。ノイズ等何らかの原因により，電圧VSの立
ち上がりが一瞬ドロップした場合，もしこれが電源リセ
ット解除レベル（上記のトリガ・レベルL1）付近で発生
した場合，出力が再リセット（再出力禁止）されるとい
う誤動作が発生する。
５図に示すように動作定電圧VSがゆるやかに立上った場
合を考える。ノイズ等何らかの原因により，電圧VSの立
ち上がりが一瞬ドロップした場合，もしこれが電源リセ
ット解除レベル（上記のトリガ・レベルL1）付近で発生
した場合，出力が再リセット（再出力禁止）されるとい
う誤動作が発生する。
発明の概要 この発明は，電源リセット動作に入った後において
は，電圧変動，ノイズ等による誤動作を引起しにくい電
源リセット回路を提供することを目的とする。
は，電圧変動，ノイズ等による誤動作を引起しにくい電
源リセット回路を提供することを目的とする。
この発明による電源リセット回路は，直流電源と負荷
とが直列接続され，その接続ラインをセンサ出力に応じ
てオン，オフする出力回路を備えた直流２線式センサに
おいて，電源電圧が印加される電圧降下素子と，この電
圧降下素子の一部に並列に接続され，オン，オフ制御さ
れる短絡回路とを備え，上記短絡回路がオフのときに電
源電圧が第１の所定値になったことを検出し，上記短絡
回路がオンのときに電源電圧が上記第１の所定値よりも
低い第２の所定値になったことを検出して，それぞれ検
知信号を発生する電圧検知回路，上記出力回路の出力禁
止時間を規定する充電時間をもつ，コンデンサを含む充
放電回路を備えたタイマ回路，上記タイマ回路の上記コ
ンデンサの端子電圧が所定値以下のときには上記出力回
路に与える出力禁止信号を発生し，上記コンデンサの端
子電圧が上記所定値を超えると上記出力禁止信号を解除
する出力禁止回路，および上記短絡回路がオフのときに
上記電圧検出回路から発生する検知信号に応答して上記
コンデンサへの充電を開始させ，かつ上記短絡回路をオ
ンにする制御信号を発生し，上記短絡回路がオンのとき
に上記電圧検出回路から発生する検知信号に応答して上
記コンデンサを放電させかつ上記短絡回路をオフにする
制御信号を発生するヒステリシス制御回路を備えている
ものである。
とが直列接続され，その接続ラインをセンサ出力に応じ
てオン，オフする出力回路を備えた直流２線式センサに
おいて，電源電圧が印加される電圧降下素子と，この電
圧降下素子の一部に並列に接続され，オン，オフ制御さ
れる短絡回路とを備え，上記短絡回路がオフのときに電
源電圧が第１の所定値になったことを検出し，上記短絡
回路がオンのときに電源電圧が上記第１の所定値よりも
低い第２の所定値になったことを検出して，それぞれ検
知信号を発生する電圧検知回路，上記出力回路の出力禁
止時間を規定する充電時間をもつ，コンデンサを含む充
放電回路を備えたタイマ回路，上記タイマ回路の上記コ
ンデンサの端子電圧が所定値以下のときには上記出力回
路に与える出力禁止信号を発生し，上記コンデンサの端
子電圧が上記所定値を超えると上記出力禁止信号を解除
する出力禁止回路，および上記短絡回路がオフのときに
上記電圧検出回路から発生する検知信号に応答して上記
コンデンサへの充電を開始させ，かつ上記短絡回路をオ
ンにする制御信号を発生し，上記短絡回路がオンのとき
に上記電圧検出回路から発生する検知信号に応答して上
記コンデンサを放電させかつ上記短絡回路をオフにする
制御信号を発生するヒステリシス制御回路を備えている
ものである。
この発明によると，電圧検出回路は２つの基準電圧
（第１の所定値と第２の所定値）を持っており，これら
が状態に応じて切替えられる。第１の所定値は，既に発
生している出力禁止信号を解除するために，出力禁止時
間の計時開始を定めるものである。第２の所定値は第１
の所定値よりも低く，タイマ回路をリセットして（タイ
マ回路の充放電回路を放電させる）出力禁止信号を発生
させるために用いるものである。
（第１の所定値と第２の所定値）を持っており，これら
が状態に応じて切替えられる。第１の所定値は，既に発
生している出力禁止信号を解除するために，出力禁止時
間の計時開始を定めるものである。第２の所定値は第１
の所定値よりも低く，タイマ回路をリセットして（タイ
マ回路の充放電回路を放電させる）出力禁止信号を発生
させるために用いるものである。
したがって，電源電圧が立上って電源リセット動作が
一旦開始されると，電圧検出回路の基準電圧は第１の所
定値から第２の所定値に引下げられる。したがって，こ
の後は，電源がオフしない限り，電源リセット回路はア
ンダー・シュート等の電源変動，ノイズ等によって電源
リセット動作を再開することがなく，電圧変動，ノイズ
等による誤動作を回避することができる。また，回路構
成も比較的簡素である。
一旦開始されると，電圧検出回路の基準電圧は第１の所
定値から第２の所定値に引下げられる。したがって，こ
の後は，電源がオフしない限り，電源リセット回路はア
ンダー・シュート等の電源変動，ノイズ等によって電源
リセット動作を再開することがなく，電圧変動，ノイズ
等による誤動作を回避することができる。また，回路構
成も比較的簡素である。
実施例の説明 第１図はこの発明の実施例を示している。この図にお
いて，第３図に示すものと同一物には同一符号を付し説
明を省略する。
いて，第３図に示すものと同一物には同一符号を付し説
明を省略する。
電流流CS2とコンデンサＣとの間に，スプリット・コ
レクタ・タイプのトランジスタTr6（電源ミラー回路）
が接続されている。ダイオードD2に並列にトランジスタ
Tr4が接続され，このトランジスタTr4のベースにはトラ
ンジスタTr6の１つのコレクタが接続されている。また
トランジスタTr4のベースとアースＧとの間にはトラン
ジスタTr3が接続されている。電流源CS1とトランジスタ
Tr2との間にもう１つのスプリット・コレクタ・タイプ
のトランジスタTr5（電源ミラー回路）が接続され，そ
の１つのコレクタがトランジスタTr3のベースに接続さ
れている。
レクタ・タイプのトランジスタTr6（電源ミラー回路）
が接続されている。ダイオードD2に並列にトランジスタ
Tr4が接続され，このトランジスタTr4のベースにはトラ
ンジスタTr6の１つのコレクタが接続されている。また
トランジスタTr4のベースとアースＧとの間にはトラン
ジスタTr3が接続されている。電流源CS1とトランジスタ
Tr2との間にもう１つのスプリット・コレクタ・タイプ
のトランジスタTr5（電源ミラー回路）が接続され，そ
の１つのコレクタがトランジスタTr3のベースに接続さ
れている。
電源リセットの基本的な動作は第３図に示す回路と同
じであり，以下に異なる点についてのみ述べる。
じであり，以下に異なる点についてのみ述べる。
電源投入により動作定電圧VSが立上り始めると，電流
源CS1，CS2に電流が流れ始め，電流源CS1の出力電流に
よってトランジスタTr2，Tr3がオンとなる。電流源CS2
によってトランジスタTr6にも電流が流れ，そのコレク
タからトランジスタTr4のベースに向って電流が流れる
が，このコレクタ電流はトランジスタTr3にバイパスさ
れ，トランジスタTr4はオフ状態に保たれる。
源CS1，CS2に電流が流れ始め，電流源CS1の出力電流に
よってトランジスタTr2，Tr3がオンとなる。電流源CS2
によってトランジスタTr6にも電流が流れ，そのコレク
タからトランジスタTr4のベースに向って電流が流れる
が，このコレクタ電流はトランジスタTr3にバイパスさ
れ，トランジスタTr4はオフ状態に保たれる。
電圧VSが3VBE以上になると，トランジスタTr1が導通
し，トランジスタTr5に電流が流れなくなり，この結果
トランジスタTr3もオフとなる。したがって，トランジ
スタTr6のコレクタ電流がトランジスタTr4のベースに流
入するので、トランジスタTr4がオンとなる。したがっ
て,1個のダイオードD2がトランジスタTr4によって短絡
されるので，これ以降は電圧VSが2VBE以上であればトラ
ンジスタTr1が動作することになる。すなわち，この電
源リセット電圧のリセット開始電圧は3VBE（第４図のレ
ベルL1に対応）から2VBE（同図のレベルL0に対応）に引
下げられたことになる。トランジスタTr1のオンによっ
てトランジスタTr2がオフとなり，コンデンサＣへの充
電が開始されるのは従来例と同じである。
し，トランジスタTr5に電流が流れなくなり，この結果
トランジスタTr3もオフとなる。したがって，トランジ
スタTr6のコレクタ電流がトランジスタTr4のベースに流
入するので、トランジスタTr4がオンとなる。したがっ
て,1個のダイオードD2がトランジスタTr4によって短絡
されるので，これ以降は電圧VSが2VBE以上であればトラ
ンジスタTr1が動作することになる。すなわち，この電
源リセット電圧のリセット開始電圧は3VBE（第４図のレ
ベルL1に対応）から2VBE（同図のレベルL0に対応）に引
下げられたことになる。トランジスタTr1のオンによっ
てトランジスタTr2がオフとなり，コンデンサＣへの充
電が開始されるのは従来例と同じである。
このように，電源リセット回路のリセット動作開始電
圧にヒステリシスを設けたので，出力オン時の電圧VSの
変動の影響を受けることなく安定に動作する電源リセッ
ト回路が得られる。
圧にヒステリシスを設けたので，出力オン時の電圧VSの
変動の影響を受けることなく安定に動作する電源リセッ
ト回路が得られる。
第２図は変形例を示している。ここでは，第１図に示
す回路と比較して，コンパレータCMP,電流源CS3および
トランジスタTr7が省略されている。トランジスタTr1，
Tr2のコレクタがそれぞれフリップフロップFFのリセッ
ト入力端子R,セット入力端子Ｓに接続されている。フリ
ップフロップFFの反転出力が出力禁止信号として出力
される。
す回路と比較して，コンパレータCMP,電流源CS3および
トランジスタTr7が省略されている。トランジスタTr1，
Tr2のコレクタがそれぞれフリップフロップFFのリセッ
ト入力端子R,セット入力端子Ｓに接続されている。フリ
ップフロップFFの反転出力が出力禁止信号として出力
される。
電圧VSが立ち上がり始め、電流源CS1，CS2から電流が
流れることにより，トランジスタTr2が導通する。これ
により，フリップフロップFFのセット入力ＳはＬレベル
に，リセット入力Ｒは2VBEでＨレベルとなる。フリップ
フロップFFの出力はＨレベルとなる（出力禁止）。
流れることにより，トランジスタTr2が導通する。これ
により，フリップフロップFFのセット入力ＳはＬレベル
に，リセット入力Ｒは2VBEでＨレベルとなる。フリップ
フロップFFの出力はＨレベルとなる（出力禁止）。
さらに電圧VSが3VBE以上まで立ち上がると，トランジ
スタTr1が導通し，トランジスタTr2，Tr3は非導通とな
る。トランジスタTr1が導通することからフリップフロ
ップFFのリセット入力ＲはＬレベル，またトランジスタ
Tr2が非導通となることからコンデンサＣに充電され，
フリップフロップFFのセット入力ＳはＨレベルとなる。
これによりフリップフロップFFの出力はＬレベルとな
り，出力禁止は解除される。
スタTr1が導通し，トランジスタTr2，Tr3は非導通とな
る。トランジスタTr1が導通することからフリップフロ
ップFFのリセット入力ＲはＬレベル，またトランジスタ
Tr2が非導通となることからコンデンサＣに充電され，
フリップフロップFFのセット入力ＳはＨレベルとなる。
これによりフリップフロップFFの出力はＬレベルとな
り，出力禁止は解除される。
さらにこのとき，トランジスタTr3が非導通であるか
ら，トランジスタTr4が導通し，以後この回路は2VBE以
上の電圧で動作することになる。
ら，トランジスタTr4が導通し，以後この回路は2VBE以
上の電圧で動作することになる。
第１図はこの発明の実施例を示す回路図、第２図は変形
例を示す回路図である。 第３図は従来例を示す回路図，第４図および第５図は誤
動作の生じる様子を示す波形図である。 Tr1〜Tr7……トランジスタ,C……コンデンサ，D1，D2…
…ダイオード,CMP……コンパレータ,FF……フリップフ
ロップ，CS1，CS2……電流源。
例を示す回路図である。 第３図は従来例を示す回路図，第４図および第５図は誤
動作の生じる様子を示す波形図である。 Tr1〜Tr7……トランジスタ,C……コンデンサ，D1，D2…
…ダイオード,CMP……コンパレータ,FF……フリップフ
ロップ，CS1，CS2……電流源。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神田 好美 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 味岡 勉 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (72)発明者 遠藤 博文 京都府京都市右京区花園土堂町10番地 立石電機株式会社内 (56)参考文献 特開 昭60−107912（ＪＰ，Ａ) 特開 昭57−17043（ＪＰ，Ａ)
Claims (2)
- 【請求項１】直流電源と負荷とが直列接続され，その接
続ラインをセンサ出力に応じてオン，オフする出力回路
を備えた直流２線式センサにおいて， 電源電圧が印加される電圧降下素子と，この電圧降下素
子の一部に並列に接続され，オン，オフ制御される短絡
回路とを備え，上記短絡回路がオフのときに電源電圧が
第１の所定値になったことを検出し，上記短絡回路がオ
ンのときに電源電圧が上記第１の所定値よりも低い第２
の所定値になったことを検出して，それぞれ検知信号を
発生する電圧検知回路， 上記出力回路の出力禁止時間を規定する充電時間をも
つ，コンデンサを含む充放電回路を備えたタイマ回路， 上記タイマ回路の上記コンデンサの端子電圧が所定値以
下のときには上記出力回路に与える出力禁止信号を発生
し，上記コンデンサの端子電圧が上記所定値を超えると
上記出力禁止信号を解除する出力禁止回路，および 上記短絡回路がオフのときに上記電圧検出回路から発生
する検知信号に応答して上記コンデンサへの充電を開始
させ，かつ上記短絡回路をオンにする制御信号を発生
し，上記短絡回路がオンのときに上記電圧検出回路から
発生する検知信号に応答して上記コンデンサを放電させ
かつ上記短絡回路をオフにする制御信号を発生するヒス
テリシス制御回路， を備えた直流２線式センサにおける電源リセット回路。 - 【請求項２】請求項１に記載の電源リセット回路を備え
た直流２線式センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329147A JP2730112B2 (ja) | 1988-12-28 | 1988-12-28 | 直流２線式センサにおける電源リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63329147A JP2730112B2 (ja) | 1988-12-28 | 1988-12-28 | 直流２線式センサにおける電源リセット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177612A JPH02177612A (ja) | 1990-07-10 |
| JP2730112B2 true JP2730112B2 (ja) | 1998-03-25 |
Family
ID=18218166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63329147A Expired - Lifetime JP2730112B2 (ja) | 1988-12-28 | 1988-12-28 | 直流２線式センサにおける電源リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730112B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6102377B2 (ja) | 2013-03-15 | 2017-03-29 | オムロン株式会社 | センサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717043A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Power-on resetting circuit |
| JPS60107912A (ja) * | 1983-11-15 | 1985-06-13 | Mitsubishi Electric Corp | リセツト信号発生装置 |
-
1988
- 1988-12-28 JP JP63329147A patent/JP2730112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02177612A (ja) | 1990-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639189B2 (ja) | 負荷駆動回路 | |
| KR920007295A (ko) | 충전제어 장치 | |
| US5910739A (en) | Power-up/interrupt delay timer | |
| JPH0686555A (ja) | 電源制御集積回路のための始動および始動方法 | |
| US4845379A (en) | Sense circuit for detecting absence of a pulse train | |
| US5369307A (en) | Switching power source | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| US4977477A (en) | Short-circuit protected switched output circuit | |
| US5475654A (en) | Intermittent operation circuit | |
| JP3123161B2 (ja) | 放電保護回路 | |
| JPH061424B2 (ja) | システムリセット回路 | |
| JP2005051854A (ja) | 起動処理回路 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JP2601724Y2 (ja) | 起動回路 | |
| JPS5926498Y2 (ja) | 近接スイッチ | |
| JPS6116086B2 (ja) | ||
| JPS5842971B2 (ja) | 近接スイッチ | |
| KR930005745Y1 (ko) | 마이콤 오동작시 리셋트 회로 | |
| JP2582357Y2 (ja) | 時定数安定回路 | |
| JPH0311745Y2 (ja) | ||
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPH0629807A (ja) | パワーオンリセット回路 | |
| JPH06351238A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 12 |