JP2863658B2 - 特に自動車応用のためのマイクロプロセッサリセット装置 - Google Patents
特に自動車応用のためのマイクロプロセッサリセット装置Info
- Publication number
- JP2863658B2 JP2863658B2 JP3304998A JP30499891A JP2863658B2 JP 2863658 B2 JP2863658 B2 JP 2863658B2 JP 3304998 A JP3304998 A JP 3304998A JP 30499891 A JP30499891 A JP 30499891A JP 2863658 B2 JP2863658 B2 JP 2863658B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- comparator
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Forging (AREA)
- Hardware Redundancy (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサリ
セット装置、特に、自動車応用のためのマイクロプロセ
ッサリセット装置に関する。
セット装置、特に、自動車応用のためのマイクロプロセ
ッサリセット装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】自動
車は、莫大な量の妨害物の容器であり、それらの多く
は、自動車自身の電気装置において発しており、例え
ば、種々の誘導性負荷（点火コイル、燃料噴射器、リレ
ー）または抵抗性負荷（ライト）のオン／オフ作用によ
って誘発される。そしてまた自動車は、ラジオおよびテ
レビの送信器および中継器によって誘発されるような付
加的な外部からの妨害からも免れられない。
車は、莫大な量の妨害物の容器であり、それらの多く
は、自動車自身の電気装置において発しており、例え
ば、種々の誘導性負荷（点火コイル、燃料噴射器、リレ
ー）または抵抗性負荷（ライト）のオン／オフ作用によ
って誘発される。そしてまた自動車は、ラジオおよびテ
レビの送信器および中継器によって誘発されるような付
加的な外部からの妨害からも免れられない。
【０００３】自動車がますます電子工学的に精巧になる
につれて、そのような好適でない環境を、設計者は無視
できない。マイクロプロセッサシステムの場合、特に、
性能にもかかわらず全動作条件下で正確な作動をとても
保証できない電圧調整器によって、バッテリ電圧からタ
ップされる通常５Ｖの供給電圧について、厳密な制御が
要求される。
につれて、そのような好適でない環境を、設計者は無視
できない。マイクロプロセッサシステムの場合、特に、
性能にもかかわらず全動作条件下で正確な作動をとても
保証できない電圧調整器によって、バッテリ電圧からタ
ップされる通常５Ｖの供給電圧について、厳密な制御が
要求される。
【０００４】供給電圧のそのような制御の背後にある目
的は、マイクロプロセッサが確実に動作しえない条件に
おいて、マイクロプロセッサの動作をディセーブルする
ことである。マイクロプロセッサをディセーブルするた
めの情報は、リセット装置として知られているものによ
り供給されるリセット信号の形でマイクロプロセッサに
供給される。
的は、マイクロプロセッサが確実に動作しえない条件に
おいて、マイクロプロセッサの動作をディセーブルする
ことである。マイクロプロセッサをディセーブルするた
めの情報は、リセット装置として知られているものによ
り供給されるリセット信号の形でマイクロプロセッサに
供給される。
【０００５】現在、リセット回路は、図３に示されるよ
うに、２個の比較器および１個のキャパシタンスからな
る。電圧調整器からの入力電圧ＶINは、比較器１の１つ
の入力に与えられ、その他方の入力は、ＶINの公称値に
通常近いしきい電圧Ｔｈ1 に接続される（例えば４．６
Ｖ）。比較器１は、電圧ＶINを監視するのを援助し、こ
れがしきいＴｈ1 以下に落ちた時点で、コンデンサ４を
接地するためのスイッチ２を閉じ、かくしてコンデンサ
４は抵抗３を介して放電する。電圧ＶINがしきいＴｈ1
以下のままであれば、時定数ＲＣ（ここでＲは抵抗器３
の抵抗値であり、Ｃはコンデンサ４のキャパシタンスで
ある）に依存する一定時間後、コンデンサ４の電圧は、
第２のしきいＴｈ2 、例えば４Ｖ以下に落ち、かくして
第２の比較器５をスイッチし、その出力はリセット信号
を構成する。該リセット信号の下向きのスイッチング
は、第２の比較器５から下流側に接続されるマイクロプ
ロセッサをディセーブルするのを援助する。
うに、２個の比較器および１個のキャパシタンスからな
る。電圧調整器からの入力電圧ＶINは、比較器１の１つ
の入力に与えられ、その他方の入力は、ＶINの公称値に
通常近いしきい電圧Ｔｈ1 に接続される（例えば４．６
Ｖ）。比較器１は、電圧ＶINを監視するのを援助し、こ
れがしきいＴｈ1 以下に落ちた時点で、コンデンサ４を
接地するためのスイッチ２を閉じ、かくしてコンデンサ
４は抵抗３を介して放電する。電圧ＶINがしきいＴｈ1
以下のままであれば、時定数ＲＣ（ここでＲは抵抗器３
の抵抗値であり、Ｃはコンデンサ４のキャパシタンスで
ある）に依存する一定時間後、コンデンサ４の電圧は、
第２のしきいＴｈ2 、例えば４Ｖ以下に落ち、かくして
第２の比較器５をスイッチし、その出力はリセット信号
を構成する。該リセット信号の下向きのスイッチング
は、第２の比較器５から下流側に接続されるマイクロプ
ロセッサをディセーブルするのを援助する。
【０００６】入力電圧ＶINが再びしきいＴｈ1 を越える
時、スイッチ２は開き、そしてコンデンサ４は、電流源
６によって供給される電流Ｉにより電圧ＶCCまで充電さ
れる。一定時間（コンデンサが完全に放電するならば、
Ｔｈ2 ＊Ｃ／Ｉに比例する）後、コンデンサ４の電圧
は、やがてＴｈ2 を越え、そして比較器５の出力は再び
マイクロプロセッサの正常動作をイネーブルするためハ
イへとスイッチする。リセット信号をディセーブル（イ
ンアクティブ、不活性）にする（すなわち、マイクロプ
ロセッサのリセット状態を解除し、マイクロプロセッサ
をイネーブルする）のを遅延させる目的は、マイクロプ
ロセッサに、供給電圧が回復するのに基づいてその内部
回路を安定させる時間を、与えることにある。
時、スイッチ２は開き、そしてコンデンサ４は、電流源
６によって供給される電流Ｉにより電圧ＶCCまで充電さ
れる。一定時間（コンデンサが完全に放電するならば、
Ｔｈ2 ＊Ｃ／Ｉに比例する）後、コンデンサ４の電圧
は、やがてＴｈ2 を越え、そして比較器５の出力は再び
マイクロプロセッサの正常動作をイネーブルするためハ
イへとスイッチする。リセット信号をディセーブル（イ
ンアクティブ、不活性）にする（すなわち、マイクロプ
ロセッサのリセット状態を解除し、マイクロプロセッサ
をイネーブルする）のを遅延させる目的は、マイクロプ
ロセッサに、供給電圧が回復するのに基づいてその内部
回路を安定させる時間を、与えることにある。
【０００７】上記の回路上では、マイクロプロセッサの
動作に影響を及ぼさない入力電圧の短かい降下の場合、
指示は何も与えられない。すなわち、入力電圧ＶINがし
きいＴｈ1 以下に降下するが、コンデンサ４の電圧がそ
の放電につれて第２のしきいＴｈ2 以下に降下する前に
急速に回復する場合には、第２の比較器５のスイッチン
グは発生せず、この場合、コンデンサ４の電圧はＶCCに
戻り、そしてリセット信号はハイのままであって、マイ
クロプロセッサの動作において割り込みは起こらない。
動作に影響を及ぼさない入力電圧の短かい降下の場合、
指示は何も与えられない。すなわち、入力電圧ＶINがし
きいＴｈ1 以下に降下するが、コンデンサ４の電圧がそ
の放電につれて第２のしきいＴｈ2 以下に降下する前に
急速に回復する場合には、第２の比較器５のスイッチン
グは発生せず、この場合、コンデンサ４の電圧はＶCCに
戻り、そしてリセット信号はハイのままであって、マイ
クロプロセッサの動作において割り込みは起こらない。
【０００８】要するに、図３の回路は、 ａ）入力電圧が最小時間Ｔm ＝ＲＣ＊ｌn （ＶCC／Ｔｈ
2 ）よりも長い間しきいＴｈ1 以下に降下するならば、
リセット信号をイネーブルする； ｂ）ＶINが再びしきいＴｈ1 を越える時点で、Ｔｈ2 ＊
Ｃ／Ｉの遅延を有してリセット信号をディセーブルす
る； ｃ）ＶINがＴm より小さい大変短かい時間、第１のしき
いＴｈ1 以下に降下するような場合に対しては感応しな
い。
2 ）よりも長い間しきいＴｈ1 以下に降下するならば、
リセット信号をイネーブルする； ｂ）ＶINが再びしきいＴｈ1 を越える時点で、Ｔｈ2 ＊
Ｃ／Ｉの遅延を有してリセット信号をディセーブルす
る； ｃ）ＶINがＴm より小さい大変短かい時間、第１のしき
いＴｈ1 以下に降下するような場合に対しては感応しな
い。
【０００９】上記の周知の回路は、多くの欠点を与え、
その第一番は、単にどのくらい長く入力電圧が第１のし
きい以下にとどまるかということに基づいてリセット信
号がイネーブルされるということである。しかしなが
ら、マイクロプロセッサが電圧降下に耐える能力は、そ
の持続時間ばかりではなく、電圧が公称値に関して降下
する値にもまた依存する。
その第一番は、単にどのくらい長く入力電圧が第１のし
きい以下にとどまるかということに基づいてリセット信
号がイネーブルされるということである。しかしなが
ら、マイクロプロセッサが電圧降下に耐える能力は、そ
の持続時間ばかりではなく、電圧が公称値に関して降下
する値にもまた依存する。
【００１０】上記の周知の回路の更なる欠点は、リセッ
ト信号がディセーブルされるときに与えられる遅延時間
が一定でない、すなわち正確さを欠くということであ
る。該コンデンサは、事実、入力電圧ＶINが第１のしき
いＴｈ1 以下にとどまる間、放電を続ける。コンデンサ
を第２のしきいＴｈ2 まで充電するのに必要となる時間
は、明らかに充電が始まるときのコンデンサの電圧に依
存しており、その電圧は、電圧が低下していた時間が長
かったか、短かったかに依存して、零または零からＴｈ
2 までのいずれかの値になり得る。その結果、明らか
に、コンデンサをしきいＴｈ2 まで充電するのに要する
時間、すなわちリセット信号をディセーブルするのを遅
らせる時間は、一定しない不正確なものとなる。
ト信号がディセーブルされるときに与えられる遅延時間
が一定でない、すなわち正確さを欠くということであ
る。該コンデンサは、事実、入力電圧ＶINが第１のしき
いＴｈ1 以下にとどまる間、放電を続ける。コンデンサ
を第２のしきいＴｈ2 まで充電するのに必要となる時間
は、明らかに充電が始まるときのコンデンサの電圧に依
存しており、その電圧は、電圧が低下していた時間が長
かったか、短かったかに依存して、零または零からＴｈ
2 までのいずれかの値になり得る。その結果、明らか
に、コンデンサをしきいＴｈ2 まで充電するのに要する
時間、すなわちリセット信号をディセーブルするのを遅
らせる時間は、一定しない不正確なものとなる。
【００１１】最後に、上記周知の回路の他の欠点は、コ
ンデンサが電流Ｉによって充電されるときの遅さであ
る。結果として、コンデンサが完全に充電される前に電
圧の更なる低下がある場合、コンデンサの電圧は、その
時点までに達していた値から降下し、かくして尚早にリ
セット信号をイネーブルする。このことが特にめんどう
になる場合は、第１のしきい以下への入力電圧の第１の
低下が第２のしきい以上にコンデンサ電圧を保つほどに
短かく（かくしてリセット信号をイネーブルしそこな
う）、そして入力電圧の更なる低下が、コンデンサが完
全に充電される前に発生するようなときである。この場
合、それぞれの入力電圧低下時間が、単独でみると、短
く、リセット出力をイネーブルするほどではないときで
も、それら２つの入力電圧低下時間の和によってリセッ
ト信号がイネーブルされてしまう可能性がある。
ンデンサが電流Ｉによって充電されるときの遅さであ
る。結果として、コンデンサが完全に充電される前に電
圧の更なる低下がある場合、コンデンサの電圧は、その
時点までに達していた値から降下し、かくして尚早にリ
セット信号をイネーブルする。このことが特にめんどう
になる場合は、第１のしきい以下への入力電圧の第１の
低下が第２のしきい以上にコンデンサ電圧を保つほどに
短かく（かくしてリセット信号をイネーブルしそこな
う）、そして入力電圧の更なる低下が、コンデンサが完
全に充電される前に発生するようなときである。この場
合、それぞれの入力電圧低下時間が、単独でみると、短
く、リセット出力をイネーブルするほどではないときで
も、それら２つの入力電圧低下時間の和によってリセッ
ト信号がイネーブルされてしまう可能性がある。
【００１２】本発明の目的は、リセット装置への入力電
圧が公称値よりも低下している時間ばかりではなく、そ
の低下の際の電圧値にも、リセット信号のイネーブルが
依存するようなリセット装置を提供することにある。
圧が公称値よりも低下している時間ばかりではなく、そ
の低下の際の電圧値にも、リセット信号のイネーブルが
依存するようなリセット装置を提供することにある。
【００１３】
【課題を解決するための手段および作用】本発明によれ
ば、特に自動車応用のためのマイクロプロセッサリセッ
ト装置であって、該リセット装置は、入力端子および出
力端子を有し、かつ、該リセット装置は、前記入力端子
と第１のしきい電圧の第１の源とに入力を結合される第
１の比較器と、前記第１の比較器により制御され閉およ
び開の状態間でスイッチングするスイッチと、前記スイ
ッチの状態に依存して充電および放電される容量性要素
と、前記入力端子と前記容量性要素とに入力を結合され
る加算要素と、前記加算要素の出力と第２のしきい電圧
の第２の源とに入力を結合される第２の比較器であっ
て、前記出力端子に供給される、２つの異なる論理状態
を有するリセット信号を生成するものと、を具備するこ
とを特徴とするマイクロプロセッサリセット装置、が提
供される。
ば、特に自動車応用のためのマイクロプロセッサリセッ
ト装置であって、該リセット装置は、入力端子および出
力端子を有し、かつ、該リセット装置は、前記入力端子
と第１のしきい電圧の第１の源とに入力を結合される第
１の比較器と、前記第１の比較器により制御され閉およ
び開の状態間でスイッチングするスイッチと、前記スイ
ッチの状態に依存して充電および放電される容量性要素
と、前記入力端子と前記容量性要素とに入力を結合され
る加算要素と、前記加算要素の出力と第２のしきい電圧
の第２の源とに入力を結合される第２の比較器であっ
て、前記出力端子に供給される、２つの異なる論理状態
を有するリセット信号を生成するものと、を具備するこ
とを特徴とするマイクロプロセッサリセット装置、が提
供される。
【００１４】
【実施例】本発明の好適で無制限的な実施例を、添付図
面に関する例により記述する。
面に関する例により記述する。
【００１５】図１を参照すると、図３における周知の回
路に共通する部品は、同一の番号付けを用いて示されて
おり、本発明によるリセット装置は、入力電圧ＶINを供
給される非反転入力と第１のしきい電圧Ｔｈ1 、例えば
４．６Ｖ、を供給する電圧源９に接続される反転入力と
を持つ入力比較器１を具備する。論理信号ＸO が存在す
る比較器１の出力は、メモリを有する順序論理回路網１
０の入力に接続されており、その信号出力ＯC は、基準
電位線路（大地）と抵抗器３の第１の端子との間に置か
れたスイッチ２の制御端子に接続される。抵抗器３の他
の端子は、点１１においてコンデンサ４の１つの端子に
接続されており、該コンデンサの他の端子は、接地され
る。電流源６は、点１１と例えば５Ｖの第２の基準電位
線路との間に置かれており、そして、スイッチ１２は、
点１１と、抵抗器１４を介して（例えば１．２Ｖの電圧
ＶR を生成する）電圧源１３と、の間に置かれる。
路に共通する部品は、同一の番号付けを用いて示されて
おり、本発明によるリセット装置は、入力電圧ＶINを供
給される非反転入力と第１のしきい電圧Ｔｈ1 、例えば
４．６Ｖ、を供給する電圧源９に接続される反転入力と
を持つ入力比較器１を具備する。論理信号ＸO が存在す
る比較器１の出力は、メモリを有する順序論理回路網１
０の入力に接続されており、その信号出力ＯC は、基準
電位線路（大地）と抵抗器３の第１の端子との間に置か
れたスイッチ２の制御端子に接続される。抵抗器３の他
の端子は、点１１においてコンデンサ４の１つの端子に
接続されており、該コンデンサの他の端子は、接地され
る。電流源６は、点１１と例えば５Ｖの第２の基準電位
線路との間に置かれており、そして、スイッチ１２は、
点１１と、抵抗器１４を介して（例えば１．２Ｖの電圧
ＶR を生成する）電圧源１３と、の間に置かれる。
【００１６】入力電圧ＶINはまた、線路２５を介して加
算器１５の１つの入力に供給されており、その他方の入
力は、線路２６を介して点１１に接続され、それゆえコ
ンデンサ４の電圧ＶC を受ける。加算器１５は、２つの
電圧の一次結合（linear combination）を実行し、ＶS
＝αＶIN＋βＶC の電圧信号を第２の比較器５の非反転
入力に供給しており、その他方の（反転）入力は、例え
ば１．２Ｖの第２のしきい電圧Ｔｈ2 を供給する電圧源
１８に接続される。比較器５の出力には、装置の出力端
子５２に供給されるリセット信号ＸR が存在し、その信
号は、線路２７を介して論理回路網１０の１つの入力に
接続され、また線路２８を介してＡＮＤ回路１６の１つ
の入力にも接続されており、該ＡＮＤ回路の他の入力
は、線路２９を通して第１の比較器１の出力に接続さ
れ、それゆえ信号ＸO を受信する。ＡＮＤ回路１６の出
力は、スイッチ１２の制御端子に接続され、該スイッチ
を開閉する。
算器１５の１つの入力に供給されており、その他方の入
力は、線路２６を介して点１１に接続され、それゆえコ
ンデンサ４の電圧ＶC を受ける。加算器１５は、２つの
電圧の一次結合（linear combination）を実行し、ＶS
＝αＶIN＋βＶC の電圧信号を第２の比較器５の非反転
入力に供給しており、その他方の（反転）入力は、例え
ば１．２Ｖの第２のしきい電圧Ｔｈ2 を供給する電圧源
１８に接続される。比較器５の出力には、装置の出力端
子５２に供給されるリセット信号ＸR が存在し、その信
号は、線路２７を介して論理回路網１０の１つの入力に
接続され、また線路２８を介してＡＮＤ回路１６の１つ
の入力にも接続されており、該ＡＮＤ回路の他の入力
は、線路２９を通して第１の比較器１の出力に接続さ
れ、それゆえ信号ＸO を受信する。ＡＮＤ回路１６の出
力は、スイッチ１２の制御端子に接続され、該スイッチ
を開閉する。
【００１７】図１の装置はまた、第３の比較器１７を具
備し、その非反転入力は、点１１に接続され電圧ＶC を
受けており、また、その反転入力は、例えば２０mVの第
３のしきい電圧Ｔｈ3 を供給する更なる電圧源１９に接
続される。比較器１７の信号出力ＸC は、論理回路網１
０の１つの入力に接続される。
備し、その非反転入力は、点１１に接続され電圧ＶC を
受けており、また、その反転入力は、例えば２０mVの第
３のしきい電圧Ｔｈ3 を供給する更なる電圧源１９に接
続される。比較器１７の信号出力ＸC は、論理回路網１
０の１つの入力に接続される。
【００１８】論理回路網は、次の関数：ＸO が１から０
にスイッチする時、ＯC は０から１へスイッチする；Ｘ
R ＝０かつＸC ＝０で、および、ＸR ＝１かつＸC ＝１
で、ＸO が０から１へスイッチする時、出力ＯC は１か
ら０へスイッチする；を実現する。逆に、ＸR ＝０かつ
ＸC ＝１で、ＸO が０から１へスイッチする時、出力Ｏ
C は＝１のままである。後者の場合、ＸC が１から０へ
スイッチする時点で、出力ＯC は１から０へスイッチ
し、ＸR およびＸC が０から１へスイッチした後さえも
ロウ（ｌｏｗ）のままである。図１の装置は、次のよう
に動作する。
にスイッチする時、ＯC は０から１へスイッチする；Ｘ
R ＝０かつＸC ＝０で、および、ＸR ＝１かつＸC ＝１
で、ＸO が０から１へスイッチする時、出力ＯC は１か
ら０へスイッチする；を実現する。逆に、ＸR ＝０かつ
ＸC ＝１で、ＸO が０から１へスイッチする時、出力Ｏ
C は＝１のままである。後者の場合、ＸC が１から０へ
スイッチする時点で、出力ＯC は１から０へスイッチ
し、ＸR およびＸC が０から１へスイッチした後さえも
ロウ（ｌｏｗ）のままである。図１の装置は、次のよう
に動作する。
【００１９】比較器１は、入力電圧ＶINを監視し、それ
を第１のしきいＴｈ1 と比較する。入力電圧が第１のし
きい以上にある間、信号ＸO はハイ（ｈｉｇｈ）のまま
である。かくして、スイッチ２を開に、そして回路１６
を介してスイッチ１２を閉に保ち、コンデンサ４は電圧
源１３の電圧に充電され（１．２Ｖ）、比較器５の出力
はハイであり、そして信号ＸR はディセーブルされる
（ハイ）。
を第１のしきいＴｈ1 と比較する。入力電圧が第１のし
きい以上にある間、信号ＸO はハイ（ｈｉｇｈ）のまま
である。かくして、スイッチ２を開に、そして回路１６
を介してスイッチ１２を閉に保ち、コンデンサ４は電圧
源１３の電圧に充電され（１．２Ｖ）、比較器５の出力
はハイであり、そして信号ＸR はディセーブルされる
（ハイ）。
【００２０】入力電圧ＶINが第１のしきいＴｈ1 以下に
降下する時、これは、論理回路網１０を介してスイッチ
２を閉じスイッチ１２を開く信号ＸO をスイッチし、か
くして抵抗器３およびスイッチ２を介してコンデンサ４
を放電させる。加算器１５は、入力電圧ＶINとコンデン
サ電圧ＶC との重み付き加算（weighted addition ）を
実行して、第２のしきいＴｈ2 と比較するため比較器５
に供給される電圧ＶSを与える。かくして比較器５の出
力は、供給電圧における降下の値（項αＶIN）と持続時
間（項βＶC 、これは事象ＶIN＜Ｔｈ1 の持続時間の関
数である）との両者に依存する。すなわち、公称値に対
する入力電圧のわずかな降下に関しては、比較器５は、
非常に低いＶC の値によって、すなわち比較的長時間の
後にスイッチされるのみであり、一方、公称値に対する
入力電圧の実質的な降下に関しては、比較器５は、より
小さいＶC の電圧値によってスイッチされ、すなわち、
比較的短時間の入力電圧の実質的降下は、リセット信号
ＸR をイネーブルするのに充分である。入力電圧とコン
デンサ電圧の一次結合は、明らかに全ての中間的状況を
考慮するのを援助する。
降下する時、これは、論理回路網１０を介してスイッチ
２を閉じスイッチ１２を開く信号ＸO をスイッチし、か
くして抵抗器３およびスイッチ２を介してコンデンサ４
を放電させる。加算器１５は、入力電圧ＶINとコンデン
サ電圧ＶC との重み付き加算（weighted addition ）を
実行して、第２のしきいＴｈ2 と比較するため比較器５
に供給される電圧ＶSを与える。かくして比較器５の出
力は、供給電圧における降下の値（項αＶIN）と持続時
間（項βＶC 、これは事象ＶIN＜Ｔｈ1 の持続時間の関
数である）との両者に依存する。すなわち、公称値に対
する入力電圧のわずかな降下に関しては、比較器５は、
非常に低いＶC の値によって、すなわち比較的長時間の
後にスイッチされるのみであり、一方、公称値に対する
入力電圧の実質的な降下に関しては、比較器５は、より
小さいＶC の電圧値によってスイッチされ、すなわち、
比較的短時間の入力電圧の実質的降下は、リセット信号
ＸR をイネーブルするのに充分である。入力電圧とコン
デンサ電圧の一次結合は、明らかに全ての中間的状況を
考慮するのを援助する。
【００２１】論理回路網１０は、線路２７を通してリセ
ット信号ＸR のロウ（イネーブル）状態を知らされ、そ
してコンデンサ電圧ＶC が第３のしきいＴｈ3 以上にと
どまる限りスイッチ２を閉に保つ。このように、入力電
圧がリセットを誘発するのに充分なほど急速に降下し、
次いでしきいＴｈ1 を越えるまで上昇して回復する場合
でさえも、コンデンサは、電圧ＶC がしきいＴｈ3 に達
するまで放電し続け、それを比較器１７が検出し、信号
ＸC をロウにスイッチすることにより論理回路網１０に
知らせる。この時点で、論理回路網１０はスイッチ２を
開き、そしてコンデンサ４は、第３のしきいＴｈ3 に一
致しかつ非常に零に近い（２０mV）既知の開始電圧か
ら、電流源６を介して充電を始める。加算器１５の出力
電圧が第２のしきいＴｈ2 を越えるような値に、コンデ
ンサ電圧ＶC が達する時、リセット信号は、ハイへスイ
ッチする（すなわちディセーブルされる）。従って、コ
ンデンサは、事実上一定の時間にわたって充電され、か
くしてリセット信号がディセーブルされるまでの遅延に
関するあらゆる不確実性は削除される。
ット信号ＸR のロウ（イネーブル）状態を知らされ、そ
してコンデンサ電圧ＶC が第３のしきいＴｈ3 以上にと
どまる限りスイッチ２を閉に保つ。このように、入力電
圧がリセットを誘発するのに充分なほど急速に降下し、
次いでしきいＴｈ1 を越えるまで上昇して回復する場合
でさえも、コンデンサは、電圧ＶC がしきいＴｈ3 に達
するまで放電し続け、それを比較器１７が検出し、信号
ＸC をロウにスイッチすることにより論理回路網１０に
知らせる。この時点で、論理回路網１０はスイッチ２を
開き、そしてコンデンサ４は、第３のしきいＴｈ3 に一
致しかつ非常に零に近い（２０mV）既知の開始電圧か
ら、電流源６を介して充電を始める。加算器１５の出力
電圧が第２のしきいＴｈ2 を越えるような値に、コンデ
ンサ電圧ＶC が達する時、リセット信号は、ハイへスイ
ッチする（すなわちディセーブルされる）。従って、コ
ンデンサは、事実上一定の時間にわたって充電され、か
くしてリセット信号がディセーブルされるまでの遅延に
関するあらゆる不確実性は削除される。
【００２２】他方、入力電圧ＶINが第１のしきいＴｈ1
以下に降下し、ＸO を１から０へスイッチするが、ハイ
のままであるリセット信号ＸR をスイッチしない場合に
は、入力電圧がもう一度第１のしきい以上に上昇する
時、信号ＸO は、再びハイにスイッチし、そしてＡＮＤ
回路１６は、２つのハイ信号を受信する。ＡＮＤ回路は
それゆえスイッチして、スイッチ１２を閉じ、スイッチ
１２はコンデンサ４を接続し、コンデンサ４は、入力電
圧の降下のため例えば１．２Ｖの電圧源ＶR まで部分的
に放電する。もしも抵抗器１４が充分に小さければ、コ
ンデンサ４はそれをイネーブルするのに充分なほど急速
に充電されることができ、完全に充電された状態で、入
力電圧の更なる降下が最初の降下に密接して起こる場合
にも適合し、電圧の各降下の持続時間を単独に測定する
ため、かくして周知の回路により提出された欠点は除か
れる。
以下に降下し、ＸO を１から０へスイッチするが、ハイ
のままであるリセット信号ＸR をスイッチしない場合に
は、入力電圧がもう一度第１のしきい以上に上昇する
時、信号ＸO は、再びハイにスイッチし、そしてＡＮＤ
回路１６は、２つのハイ信号を受信する。ＡＮＤ回路は
それゆえスイッチして、スイッチ１２を閉じ、スイッチ
１２はコンデンサ４を接続し、コンデンサ４は、入力電
圧の降下のため例えば１．２Ｖの電圧源ＶR まで部分的
に放電する。もしも抵抗器１４が充分に小さければ、コ
ンデンサ４はそれをイネーブルするのに充分なほど急速
に充電されることができ、完全に充電された状態で、入
力電圧の更なる降下が最初の降下に密接して起こる場合
にも適合し、電圧の各降下の持続時間を単独に測定する
ため、かくして周知の回路により提出された欠点は除か
れる。
【００２３】図２は、図１の回路のより詳細な図を示し
ており、それには図１に関してより詳細な部品について
のみ表わされる。
ており、それには図１に関してより詳細な部品について
のみ表わされる。
【００２４】図２に示されるように、論理回路網１０
は、２つのＮＡＮＤ回路３６，３７から成りかつ更なる
２つのＮＡＮＤ回路３８，３９を制御するフリップフロ
ップ３５を具備する。回路３６は、３つの入力：比較器
１の出力に接続され信号ＸO を受信するための第１の入
力と；比較器５の出力からのびておりリセット信号の反
転信号が存在する線路４０に接続される第２の入力と；
ＮＡＮＤ回路３７の出力に接続される第３の入力と；を
与える。次いでＮＡＮＤ回路３７は２つの入力を与え、
一方はＮＡＮＤ回路３６の出力Ｑに接続されており、他
方は比較器１７の出力に接続され信号ＸC を受信する。
は、２つのＮＡＮＤ回路３６，３７から成りかつ更なる
２つのＮＡＮＤ回路３８，３９を制御するフリップフロ
ップ３５を具備する。回路３６は、３つの入力：比較器
１の出力に接続され信号ＸO を受信するための第１の入
力と；比較器５の出力からのびておりリセット信号の反
転信号が存在する線路４０に接続される第２の入力と；
ＮＡＮＤ回路３７の出力に接続される第３の入力と；を
与える。次いでＮＡＮＤ回路３７は２つの入力を与え、
一方はＮＡＮＤ回路３６の出力Ｑに接続されており、他
方は比較器１７の出力に接続され信号ＸC を受信する。
【００２５】ＮＡＮＤ回路３６の出力は、ＮＡＮＤ回路
３８の１つの入力に接続されており、それの他方の入力
はまた、線路４０に接続される。ＮＡＮＤ回路３８の出
力は、ＮＡＮＤ回路３９の１つの入力に接続されてお
り、それの他方の入力は、比較器１の出力に接続され
る。
３８の１つの入力に接続されており、それの他方の入力
はまた、線路４０に接続される。ＮＡＮＤ回路３８の出
力は、ＮＡＮＤ回路３９の１つの入力に接続されてお
り、それの他方の入力は、比較器１の出力に接続され
る。
【００２６】加算器１５は、３つの抵抗器４１〜４３を
含む２重電圧分割器（double voltage divider）からな
る。抵抗器４１は、１端子を共通点４５に接続し、他の
端子を、例えばＭＯＳトランジスタのスイッチ４４を介
して装置入力に接続され、該スイッチの制御端子は線路
４０に接続される。抵抗器４２は、点１１と点４５との
間に接続され、そして抵抗器４３は、点４５とスイッチ
４６を介して大地との間に接続され、該スイッチ４６は
例えばＭＯＳトランジスタであり、その制御端子はＮＡ
ＮＤ回路３６の出力に接続される。
含む２重電圧分割器（double voltage divider）からな
る。抵抗器４１は、１端子を共通点４５に接続し、他の
端子を、例えばＭＯＳトランジスタのスイッチ４４を介
して装置入力に接続され、該スイッチの制御端子は線路
４０に接続される。抵抗器４２は、点１１と点４５との
間に接続され、そして抵抗器４３は、点４５とスイッチ
４６を介して大地との間に接続され、該スイッチ４６は
例えばＭＯＳトランジスタであり、その制御端子はＮＡ
ＮＤ回路３６の出力に接続される。
【００２７】比較器５は、比較要素４８を具備し、その
反転入力は点４５に接続され、そしてその非反転入力は
電圧源４９に接続されており、該電圧源は図１における
源１３および１８を同時に実現する。比較要素４８の出
力は、エミッタを接地されコレクタをバッファ要素５１
の入力に接続されたトランジスタ５０、例えばバイポー
ラトランジスタ、を制御しており、バッファ要素５１の
出力は、装置の出力端子５２を構成し、リセット信号Ｘ
R を供給する。
反転入力は点４５に接続され、そしてその非反転入力は
電圧源４９に接続されており、該電圧源は図１における
源１３および１８を同時に実現する。比較要素４８の出
力は、エミッタを接地されコレクタをバッファ要素５１
の入力に接続されたトランジスタ５０、例えばバイポー
ラトランジスタ、を制御しており、バッファ要素５１の
出力は、装置の出力端子５２を構成し、リセット信号Ｘ
R を供給する。
【００２８】出力端子５２はまた、反転要素５３に接続
されており、その出力は、線路４０とスイッチ５４の制
御端子とに接続されており、スイッチ５４は、例えばＭ
ＯＳトランジスタからなり、バッファ５１の入力と更な
るスイッチ５５を介して大地との間に接続されており、
スイッチ５５の制御端子は、論理回路網１０の出力に接
続される。電流源５６はまた、バッファ５１の入力と供
給線との間に設けられる。
されており、その出力は、線路４０とスイッチ５４の制
御端子とに接続されており、スイッチ５４は、例えばＭ
ＯＳトランジスタからなり、バッファ５１の入力と更な
るスイッチ５５を介して大地との間に接続されており、
スイッチ５５の制御端子は、論理回路網１０の出力に接
続される。電流源５６はまた、バッファ５１の入力と供
給線との間に設けられる。
【００２９】スイッチ１２はこれにおいて、非反転端子
を源４９に接続されかつイネーブル入力を回路１６の出
力に接続された電圧ホロワ（voltage-follower）演算増
幅器からなる。
を源４９に接続されかつイネーブル入力を回路１６の出
力に接続された電圧ホロワ（voltage-follower）演算増
幅器からなる。
【００３０】図２の回路は、図１に関して記述したよう
に動作し、回路３６〜３９は上記論理機能を実現してお
り、そして加算器１５は２重電圧分割器からなってい
る。特に、抵抗器４１〜４３の値を変化させることによ
り、入力電圧およびコンデンサ電圧の一次結合の定数α
およびβを調整することが可能である。スイッチ４４お
よび４６は、入力電圧が第１のしきい以上に上昇しコン
デンサが完全に放電する時、リセット信号ＸR をディセ
ーブルするのに必要な時間間隔を一定に保つのを援助す
る。スイッチ４４は、実際に、リセット信号ＸR がイネ
ーブルされ（ロウ）、ハイ信号がスイッチ４４の制御端
子に存在する時、開く。一方、スイッチ４６は、ＮＡＮ
Ｄ回路３６からの出力信号Ｑがロウにスイッチする時、
開かれ、これは入力電圧が第１のしきい以上に上昇する
時発生し、リセット信号はイネーブルされ（それゆえ回
路３６の入力に供給される反転信号はハイである）、そ
してコンデンサ電圧は第３のしきい以下に降下する（Ｘ
C ＝０）。コンデンサ電圧Ｖ C が第３のしきい以上に上
昇しＸC →１となる時でさえも、リセット信号がハイに
スイッチするまで、Ｑはロウのままである。この場合、
比較要素４８の反転入力は、コンデンサの充電の間、電
圧ＶC を受けるのみである。したがって、電圧ＶC のみ
源４９によって供給される第２のしきいと比較され、そ
して比較要素４８は、コンデンサ４がしきいＴｈ2 に達
するとすぐにロウにスイッチできる。比較要素４８の出
力信号は、トランジスタ５０によって反転され、実際の
リセット信号を供給するための構成要素５１によってバ
ッファされる。
に動作し、回路３６〜３９は上記論理機能を実現してお
り、そして加算器１５は２重電圧分割器からなってい
る。特に、抵抗器４１〜４３の値を変化させることによ
り、入力電圧およびコンデンサ電圧の一次結合の定数α
およびβを調整することが可能である。スイッチ４４お
よび４６は、入力電圧が第１のしきい以上に上昇しコン
デンサが完全に放電する時、リセット信号ＸR をディセ
ーブルするのに必要な時間間隔を一定に保つのを援助す
る。スイッチ４４は、実際に、リセット信号ＸR がイネ
ーブルされ（ロウ）、ハイ信号がスイッチ４４の制御端
子に存在する時、開く。一方、スイッチ４６は、ＮＡＮ
Ｄ回路３６からの出力信号Ｑがロウにスイッチする時、
開かれ、これは入力電圧が第１のしきい以上に上昇する
時発生し、リセット信号はイネーブルされ（それゆえ回
路３６の入力に供給される反転信号はハイである）、そ
してコンデンサ電圧は第３のしきい以下に降下する（Ｘ
C ＝０）。コンデンサ電圧Ｖ C が第３のしきい以上に上
昇しＸC →１となる時でさえも、リセット信号がハイに
スイッチするまで、Ｑはロウのままである。この場合、
比較要素４８の反転入力は、コンデンサの充電の間、電
圧ＶC を受けるのみである。したがって、電圧ＶC のみ
源４９によって供給される第２のしきいと比較され、そ
して比較要素４８は、コンデンサ４がしきいＴｈ2 に達
するとすぐにロウにスイッチできる。比較要素４８の出
力信号は、トランジスタ５０によって反転され、実際の
リセット信号を供給するための構成要素５１によってバ
ッファされる。
【００３１】スイッチ５４および５５は、コンデンサの
充電をイネーブルしそうして装置のより大きな信頼性を
保証するために、リセット信号がイネーブルされ（ロ
ウ）論理回路網１０の出力がハイである時、バッファ５
１の入力を接地することによって、リセット信号のヒス
テリシスを提供する。
充電をイネーブルしそうして装置のより大きな信頼性を
保証するために、リセット信号がイネーブルされ（ロ
ウ）論理回路網１０の出力がハイである時、バッファ５
１の入力を接地することによって、リセット信号のヒス
テリシスを提供する。
【００３２】本発明によるリセット装置の利点は、前述
の説明から明らかになるであろう。
の説明から明らかになるであろう。
【００３３】この装置は、入力電圧における減少の絶対
値および持続時間の両方に関連して、リセット信号をス
イッチする信号によって、減少値に依存して時間の長さ
を変化させるために、入力電圧における減少に対して鈍
感である。
値および持続時間の両方に関連して、リセット信号をス
イッチする信号によって、減少値に依存して時間の長さ
を変化させるために、入力電圧における減少に対して鈍
感である。
【００３４】コンデンサが常に実際完全に放電し、常に
実際一定の値から充電を開始することを保証する制御回
路網１０および比較器１７によって、入力信号が一定の
しきい以上に上昇した後、リセット信号は、実際常に一
定の間隔内でディセーブルされる。
実際一定の値から充電を開始することを保証する制御回
路網１０および比較器１７によって、入力信号が一定の
しきい以上に上昇した後、リセット信号は、実際常に一
定の間隔内でディセーブルされる。
【００３５】各電圧降下後、リセット信号がスイッチさ
れるかされないかにかかわらず、回路１６により制御さ
れるスイッチ１２によってコンデンサは常に完全に充電
され、かくして、装置をイネーブルし、常時、各入力電
圧降下の持続時間を測定し、そうしてリセット信号の正
確なスイッチングおよびより大きな信頼性を提供する。
れるかされないかにかかわらず、回路１６により制御さ
れるスイッチ１２によってコンデンサは常に完全に充電
され、かくして、装置をイネーブルし、常時、各入力電
圧降下の持続時間を測定し、そうしてリセット信号の正
確なスイッチングおよびより大きな信頼性を提供する。
【００３６】この回路は、容易に実現および統合可能で
あり、柔軟であり、そして製造するのにも適当に安い。
あり、柔軟であり、そして製造するのにも適当に安い。
【００３７】本発明の範囲から逸脱することなしに、本
書にて説明され例示された装置に対し、変更がなされう
ることは、当業者にとって明白になるであろう。
書にて説明され例示された装置に対し、変更がなされう
ることは、当業者にとって明白になるであろう。
【００３８】例えば、加算器１５は本書にて記述された
もの以外の構成要素からなってもよく、スイッチは任意
の適当な方法で実現されてもよく、そして論理回路網
は、記述された論理機能を実現できるならば、例えばプ
ログラマブル装置などの他のユニットによって代用され
てもよい。
もの以外の構成要素からなってもよく、スイッチは任意
の適当な方法で実現されてもよく、そして論理回路網
は、記述された論理機能を実現できるならば、例えばプ
ログラマブル装置などの他のユニットによって代用され
てもよい。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
リセット装置への入力電圧が公称値に関して降下する持
続時間ばかりではなく、その値にも、リセット信号のイ
ネーブルが依存するリセット装置が提供される。
リセット装置への入力電圧が公称値に関して降下する持
続時間ばかりではなく、その値にも、リセット信号のイ
ネーブルが依存するリセット装置が提供される。
【図面の簡単な説明】
【図１】本発明によるリセット装置の簡易電気回路図を
示す。
示す。
【図２】図１の装置のより詳細な電気回路図を示す。
【図３】周知のリセット回路の簡易電気回路図を示す。
１…比較器 ２…スイッチ ３…抵抗器 ４…コンデンサ ５…比較器 ６…電流源 ９…電圧源 １０…論理回路網 １１…点 １２…スイッチ １３…電圧源 １４…抵抗器 １５…加算器 １６…ＡＮＤ回路 １７…比較器 １８，１９…電圧源 ２５，２６，２７，２８，２９…線路 ３５…フリップフロップ ３６，３７，３８，３９…ＮＡＮＤ回路 ４０…線路 ４１，４２，４３…抵抗器 ４４…スイッチ ４５…点 ４６…スイッチ ４８…比較要素 ４９…電圧源 ５０…トランジスタ ５１…バッファ要素 ５２…出力端子 ５３…反転要素 ５４，５５…スイッチ ５６…電流源 ６０…入力端子
Claims (10)
- 【請求項１】 特に自動車応用のためのマイクロプロセ
ッサリセット装置であって、該リセット装置は、入力端
子（６０）および出力端子（５２）を有し、かつ、該リ
セット装置は、 前記入力端子（６０）と第１のしきい電圧（Ｔｈ1 ）の
第１の源（９）とに入力を結合される第１の比較器
（１）と、 前記第１の比較器（１）により制御され閉および開の状
態間でスイッチングするスイッチ（２）と、 前記スイッチ（２）の状態に依存して充電および放電さ
れる容量性要素（４）と、 前記入力端子（６０）と前記容量性要素（４）とに入力
を結合される加算要素（１５）と、 前記加算要素（１５）の出力と第２のしきい電圧（Ｔｈ
2 ）の第２の源（１８）とに入力を結合される第２の比
較器であって、前記出力端子（５２）に供給される、２
つの異なる論理状態を有するリセット信号（ＸR ）を生
成するもの（５）と、 を具備することを特徴とするマイクロプロセッサリセッ
ト装置。 - 【請求項２】 前記加算要素（１５）は、前記入力端子
（６０）に供給される入力電圧（ＶIN）と前記容量性要
素（４）の電圧（ＶC ）との一次結合を作成する手段
（４１〜４３）からなることを特徴とする、請求項１に
記載の装置。 - 【請求項３】 前記加算要素（１５）は、第１の抵抗器
（４１）および第２の抵抗器（４２）であって、各々、
共に前記第２の比較器（５）の入力に接続される第１の
端子（４５）と、それぞれ前記入力端子（６０）および
前記容量性要素（４）に接続される第２の端子と、を有
するもの、を具備することを特徴とする、請求項１に記
載の装置。 - 【請求項４】 該装置は、前記第１および第２の抵抗器
（４１，４２）の前記第１の端子（４５）と基準電位線
路との間に置かれた第３の抵抗器（４３）と、前記入力
端子（６０）と前記第１の抵抗器（４１）との間に置か
れた第２のスイッチ（４４）と、前記第３の抵抗器（４
３）と前記基準電位線路との間に置かれた第３のスイッ
チ（４６）と、を具備し、前記第２および第３のスイッ
チは、前記容量性要素（４）の充電中開くように制御さ
れることを特徴とする、請求項３に記載の装置。 - 【請求項５】 前記容量性要素（４）と第３のしきい電
圧（Ｔｈ3 ）の第３の源（１９）とに入力を結合される
第３の比較器（１７）と； 第１の入力を前記第３の比較器（１７）の出力に接続さ
れ、第２の入力を前記第１の比較器（１）の出力に接続
され、第３の入力を前記出力端子（５２）に接続され、
出力を放電制御要素（２）に接続されており、前記容量
性要素（４）の放電を制御するための、メモリを有する
論理要素（１０）であって、前記論理要素（１０）は、
前記入力端子（６０）における信号が前記第１のしきい
電圧（Ｔｈ1 ）以下に降下しもう１度前記第１のしきい
電圧以上に上昇し、前記加算要素（１５）からの出力信
号が前記第２のしきい電圧（Ｔｈ2 ）以下であり、前記
容量性要素（４）が前記第３のしきい電圧（Ｔｈ3 ）以
上の値に充電されるとき、前記容量性要素（４）が放電
しうるように前記放電制御要素（２）を制御する論理要
素（１０）と； によって特徴づけられる、請求項１から請求項４までの
いずれか１項に記載の装置。 - 【請求項６】 前記放電制御要素は、前記スイッチ
（２）からなることを特徴とする、請求項５に記載の装
置。 - 【請求項７】 前記論理要素（１０）は、前記第１の比
較器（１）の出力に接続されるセット入力と、反転要素
（５３）を介して前記出力端子（５２）に接続される第
２のセット入力と、前記第３の比較器（１７）の出力に
接続されるリセット入力と、を持つフリップフロップ
（３５）を具備しており、前記フリップフロップは第１
のＮＡＮＤ回路（３８）の第１の入力に接続される出力
を与え、前記第１のＮＡＮＤ回路（３８）は反転要素
（５３）を介して前記出力端子（５２）に接続される第
２の入力と第２のＮＡＮＤ回路（３９）の第１の入力に
接続される出力とを有し、前記第２のＮＡＮＤ回路（３
９）は前記第１の比較器（１）の出力に接続される第２
の入力と前記放電制御要素（２）を制御する端子に接続
される出力とを有することを特徴とする、請求項５また
は請求項６に記載の装置。 - 【請求項８】 前記容量性要素（４）は更なるスイッチ
（１２）を介して充電電圧源（１３）に接続され、該更
なるスイッチ（１２）の制御端子はイネーブル装置（１
６）の出力に接続され、該イネーブル装置（１６）は、
入力電圧（ＶIN）が前記第１のしきい電圧（Ｔｈ1 ）以
上であり、かつ、前記加算要素（１５）によって供給さ
れる出力信号（ＶS ）が前記第２のしきい電圧（Ｔ
ｈ2 ）以上であるときに、該更なるスイッチ（１２）を
閉じることを特徴とする、請求項１から請求項７までの
いずれか１項に記載の装置。 - 【請求項９】 前記イネーブル装置は、前記第１の比較
器（１）の出力に接続される第１の入力と、前記出力端
子（５２）に接続される第２の入力と、を有するＡＮＤ
回路（１６）からなることを特徴とする、請求項８に記
載の装置。 - 【請求項１０】 前記更なるスイッチ（１２）は、前記
充電電圧源（１３）に接続される入力と、前記イネーブ
ル装置（１６）の出力に接続されるイネーブル入力と、
低い値の抵抗器（１４）を介して前記容量性要素（４）
に接続される出力と、を有する電圧ホロワ演算増幅器か
らなることを特徴とする、請求項８または請求項９に記
載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT67907A IT1241288B (it) | 1990-11-20 | 1990-11-20 | Dispositivo di reset per microprocessore, in particolare in applicazioni automobilistiche |
| IT67907-A/90 | 1990-11-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342322A JPH06342322A (ja) | 1994-12-13 |
| JP2863658B2 true JP2863658B2 (ja) | 1999-03-03 |
Family
ID=11306273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304998A Expired - Lifetime JP2863658B2 (ja) | 1990-11-20 | 1991-11-20 | 特に自動車応用のためのマイクロプロセッサリセット装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5180927A (ja) |
| EP (1) | EP0486889B1 (ja) |
| JP (1) | JP2863658B2 (ja) |
| KR (1) | KR100196699B1 (ja) |
| DE (1) | DE69120507T2 (ja) |
| IT (1) | IT1241288B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2667960B1 (fr) * | 1990-10-16 | 1993-01-22 | Siemens Automotive Sa | Dispositif d'etablissement d'un courant dans une partie analogique d'un circuit integre logique et analogique. |
| DE4314533C1 (de) * | 1993-05-03 | 1994-05-19 | Siemens Ag | Schaltungsanordnung zur Überwachung der Versorgungsspannung einer Prozessoreinheit |
| EP0868688B1 (en) * | 1995-12-22 | 2000-02-23 | Thomson Consumer Electronics, Inc. | A reset circuit for ensuring proper reset when used with decaying power supplies |
| US5852377A (en) * | 1996-11-14 | 1998-12-22 | Thomson Consumer Electronics, Inc. | Reset circuit for ensuring proper reset when used with decaying power supplies |
| US6395109B1 (en) | 2000-02-15 | 2002-05-28 | Cargill, Incorporated | Bar product, cylinder rods, hydraulic cylinders, and method for manufacturing |
| JP4134845B2 (ja) * | 2003-08-19 | 2008-08-20 | 株式会社デンソー | 信号生成回路，フェールセーフ回路 |
| FR2889378B1 (fr) * | 2005-07-29 | 2007-09-28 | Atmel Nantes Sa Sa | Dispositif de comparaison d'un signal d'entree avec une consigne, et circuit electronique correspondant |
| FR2918188B1 (fr) * | 2007-06-29 | 2009-12-04 | Airbus France | Procede et systeme de gestion de coupures d'alimentation electrique a bord d'un aeronef |
| US9817426B2 (en) * | 2014-11-05 | 2017-11-14 | Nxp B.V. | Low quiescent current voltage regulator with high load-current capability |
| ITUA20163209A1 (it) | 2016-05-06 | 2017-11-06 | St Microelectronics Srl | Dispositivo di misura di corrente in un carico induttivo |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4433390A (en) * | 1981-07-30 | 1984-02-21 | The Bendix Corporation | Power processing reset system for a microprocessor responding to sudden deregulation of a voltage |
| JPS5863231A (ja) * | 1981-10-13 | 1983-04-15 | Toshiba Corp | イニシヤルクリア回路 |
| US4572966A (en) * | 1983-12-22 | 1986-02-25 | Rockwell International Corporation | Activity monitor, power-on clear circuit |
-
1990
- 1990-11-20 IT IT67907A patent/IT1241288B/it active IP Right Grant
-
1991
- 1991-11-07 EP EP91118984A patent/EP0486889B1/en not_active Expired - Lifetime
- 1991-11-07 DE DE69120507T patent/DE69120507T2/de not_active Expired - Fee Related
- 1991-11-20 KR KR1019910020713A patent/KR100196699B1/ko not_active IP Right Cessation
- 1991-11-20 US US07/794,939 patent/US5180927A/en not_active Expired - Lifetime
- 1991-11-20 JP JP3304998A patent/JP2863658B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920011067A (ko) | 1992-06-27 |
| DE69120507T2 (de) | 1996-11-07 |
| JPH06342322A (ja) | 1994-12-13 |
| IT1241288B (it) | 1993-12-29 |
| KR100196699B1 (ko) | 1999-06-15 |
| DE69120507D1 (de) | 1996-08-01 |
| EP0486889A2 (en) | 1992-05-27 |
| EP0486889A3 (en) | 1992-12-30 |
| IT9067907A1 (it) | 1992-05-20 |
| EP0486889B1 (en) | 1996-06-26 |
| IT9067907A0 (it) | 1990-11-20 |
| US5180927A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046615A (en) | Level detection circuit | |
| US5440254A (en) | Accurate low voltage detect circuit | |
| EP0317437B1 (en) | Reset signal generating circuit | |
| JP2002009602A (ja) | 負荷駆動回路 | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| US5612641A (en) | Circuit for covering initial conditions when starting-up an integrated circuit device | |
| US5760625A (en) | Low cost microcomputer power supply with power on reset and low voltage inhibit functionality | |
| US5602502A (en) | Circuit for detecting when a supply output voltage exceeds a predetermined level | |
| KR900006045B1 (ko) | 파형정형회로 | |
| US4633097A (en) | Clock monitor circuit and method | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| US6483370B1 (en) | Circuit for controlling a power MOS transistor and detecting a load in series with the transistor | |
| JPH0736516B2 (ja) | パワーオンリセット回路 | |
| JPH0832428A (ja) | リセット回路 | |
| EP0485889A1 (en) | Process for manufacturing fork-shaped metal elements such as those fitted to the piston rod of a hydraulic or pneumatic cylinder, and system implementing such a process | |
| KR940007252B1 (ko) | 리세트 회로 | |
| KR100205234B1 (ko) | 전압 감시 회로 | |
| JPS6134634B2 (ja) | ||
| JP2730112B2 (ja) | 直流２線式センサにおける電源リセット回路 | |
| JPH0311745Y2 (ja) | ||
| JP2567112B2 (ja) | ワンショット・パルス発生回路 | |
| KR920007038Y1 (ko) | 메모리 소실방지용 전원회로 | |
| JPH11338558A (ja) | 定電圧出力装置 | |
| JP2587527B2 (ja) | スイッチ・レシーバ回路 | |
| JPH02201618A (ja) | システムリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040305 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040604 |
|
| A521 | Written amendment |
Effective date: 20040729 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20040803 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040824 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040906 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080924 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090924 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |