JPH0832428A - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPH0832428A JPH0832428A JP6158895A JP15889594A JPH0832428A JP H0832428 A JPH0832428 A JP H0832428A JP 6158895 A JP6158895 A JP 6158895A JP 15889594 A JP15889594 A JP 15889594A JP H0832428 A JPH0832428 A JP H0832428A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- capacitor
- charging
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 コストアップすることなく、リセットスイッ
チを操作した時に生じるチャタリングの影響を受けない
リセット信号を発生できるリセット回路を提供すること
を目的とする。 【構成】 被制御体をリセット解除しようとして、リセ
ットスイッチ４を開放した場合、該リセットスイッチ４
のチャタリングに基づきコンデンサ２が充放電を繰り返
し、シュミットインバータ３が前記充放電に対応して反
転動作を繰り返す。この間、シュミットインバータ３の
ローレベル期間はコンデンサ２の充電期間より短い。シ
ュミットインバータ３の出力がローレベルの時、コンデ
ンサ６が放電を行うが、前記ローレベル期間が短い為
に、シュミットインバータ８がコンデンサ６の放電状態
により反転動作を行うことはない。従って、確実なリセ
ット信号を発生できる。
チを操作した時に生じるチャタリングの影響を受けない
リセット信号を発生できるリセット回路を提供すること
を目的とする。 【構成】 被制御体をリセット解除しようとして、リセ
ットスイッチ４を開放した場合、該リセットスイッチ４
のチャタリングに基づきコンデンサ２が充放電を繰り返
し、シュミットインバータ３が前記充放電に対応して反
転動作を繰り返す。この間、シュミットインバータ３の
ローレベル期間はコンデンサ２の充電期間より短い。シ
ュミットインバータ３の出力がローレベルの時、コンデ
ンサ６が放電を行うが、前記ローレベル期間が短い為
に、シュミットインバータ８がコンデンサ６の放電状態
により反転動作を行うことはない。従って、確実なリセ
ット信号を発生できる。
Description
【０００１】
【産業上の利用分野】本発明は、リセット回路に関し、
特に、電源投入時のイニシャルリセットを行えると共
に、リセットスイッチの操作に基づく強制リセットをも
行うことのできるリセット回路に関する。
特に、電源投入時のイニシャルリセットを行えると共
に、リセットスイッチの操作に基づく強制リセットをも
行うことのできるリセット回路に関する。
【０００２】
【従来の技術】図４は従来のリセット回路を示す図であ
る。図４に於いて、（１）は抵抗、（２）はコンデンサ
であり、電源Ｖｄｄと接地との間に直列接続されてい
る。そして、コンデンサ（２）は、電源Ｖｄｄが投入さ
れた時、抵抗（１）の抵抗値及びコンデンサ（２）の容
量で定まる時定数に従って充電を行う。（３）は異なる
２つのスレッショルド電圧Ｖｔｈｈ，Ｖｔｈｌ（Ｖｔｈ
ｈ＞Ｖｔｈｌ）を有する即ちヒステリシスを有するシュ
ミットインバータである。上記した抵抗（１）、コンデ
ンサ（２）、及びシュミットインバータ（３）は、例え
ばマイクロコンピュータ等の集積回路に内蔵され、シュ
ミットインバータ（３）から出力されるリセット信号に
より前記マイクロコンピュータ等の内部の被制御体の動
作をリセットする構成となっている。具体的には、電源
Ｖｄｄが投入されて立上ると、コンデンサ（２）の端子
電圧が前記時定数に従って徐々に立上る。このコンデン
サ（２）の端子電圧が高い側のスレッショルド電圧Ｖｔ
ｈｈに達するまでは、シュミットインバータ（３）の出
力即ちリセット信号はハイレベルであり、このハイレベ
ルのリセット信号により前記被制御体はイニシャルリセ
ットされる。その後、コンデンサ（２）の端子電圧が高
い側のスレッショルド電圧Ｖｔｈｈを越えると、前記リ
セット信号がローレベルとなり、前記被制御体はリセッ
ト解除される。尚、シュミットインバータ（３）を使用
する理由は以下の通りである。つまり、コンデンサ
（２）の端子電圧は前記時定数に従って比較的緩やかに
上昇する為、１個のスレッショルド電圧しか持たない通
常のインバータではコンデンサ（２）の端子電圧の僅か
な変動にも反応してしまい、確実なリセット信号を発生
できなくなるからである。
る。図４に於いて、（１）は抵抗、（２）はコンデンサ
であり、電源Ｖｄｄと接地との間に直列接続されてい
る。そして、コンデンサ（２）は、電源Ｖｄｄが投入さ
れた時、抵抗（１）の抵抗値及びコンデンサ（２）の容
量で定まる時定数に従って充電を行う。（３）は異なる
２つのスレッショルド電圧Ｖｔｈｈ，Ｖｔｈｌ（Ｖｔｈ
ｈ＞Ｖｔｈｌ）を有する即ちヒステリシスを有するシュ
ミットインバータである。上記した抵抗（１）、コンデ
ンサ（２）、及びシュミットインバータ（３）は、例え
ばマイクロコンピュータ等の集積回路に内蔵され、シュ
ミットインバータ（３）から出力されるリセット信号に
より前記マイクロコンピュータ等の内部の被制御体の動
作をリセットする構成となっている。具体的には、電源
Ｖｄｄが投入されて立上ると、コンデンサ（２）の端子
電圧が前記時定数に従って徐々に立上る。このコンデン
サ（２）の端子電圧が高い側のスレッショルド電圧Ｖｔ
ｈｈに達するまでは、シュミットインバータ（３）の出
力即ちリセット信号はハイレベルであり、このハイレベ
ルのリセット信号により前記被制御体はイニシャルリセ
ットされる。その後、コンデンサ（２）の端子電圧が高
い側のスレッショルド電圧Ｖｔｈｈを越えると、前記リ
セット信号がローレベルとなり、前記被制御体はリセッ
ト解除される。尚、シュミットインバータ（３）を使用
する理由は以下の通りである。つまり、コンデンサ
（２）の端子電圧は前記時定数に従って比較的緩やかに
上昇する為、１個のスレッショルド電圧しか持たない通
常のインバータではコンデンサ（２）の端子電圧の僅か
な変動にも反応してしまい、確実なリセット信号を発生
できなくなるからである。
【０００３】また、（４）は抵抗（１）及びコンデンサ
（２）の接続点と接地との間に接続された機械式のリセ
ットスイッチであり、勿論、前記集積回路外部に接続さ
れ、使用者の意志に基づいて開放又は閉成されるもので
ある。該リセットスイッチ（４）を閉成する期間だけ前
記被制御体の動作をリセットできる。しかしながら、リ
セットスイッチ（４）の操作に基づくリセット動作には
以下に示す問題がある。
（２）の接続点と接地との間に接続された機械式のリセ
ットスイッチであり、勿論、前記集積回路外部に接続さ
れ、使用者の意志に基づいて開放又は閉成されるもので
ある。該リセットスイッチ（４）を閉成する期間だけ前
記被制御体の動作をリセットできる。しかしながら、リ
セットスイッチ（４）の操作に基づくリセット動作には
以下に示す問題がある。
【０００４】
【発明が解決しようとする課題】以下、電源Ｖｄｄが立
上っている状態に於いて、リセットスイッチ（４）を閉
成することによりリセット信号を発生する場合の動作に
ついて図２の波形図Ａ及びＢを用いて説明する。まず、
時刻ｔ０に於いてリセットスイッチ（４）を閉成する
と、コンデンサ（２）の端子電圧が瞬時に放電されて０
ボルトになり、シュミットインバータ（３）の出力が瞬
時に立上り前記被制御体の動作にリセットがかかる。そ
の後、時刻ｔ１に於いて前記被制御体のリセット解除を
行う為にリセットスイッチ（４）を開放すると、理想上
はコンデンサ（２）が前記時定数に従って充電を行い満
充電状態となる筈であるが、リセットスイッチ（４）の
構成上該リセットスイッチ（４）を開放したとしても、
僅かな時間だけ閉成及び開放を繰り返すチャタリングが
起こってしまう。その為、コンデンサ（２）はリセット
スイッチ（４）の開放及び閉成に応じて充放電を繰り返
し、コンデンサ（２）の端子電圧が高い側のスレッショ
ルド電圧Ｖｔｈｈを越える期間だけシュミットインバー
タ（３）の出力がローレベルとなる不安定なリセット信
号が前記被制御体に加わってしまい、前記マイクロコン
ピュータ等を確実にリセットできない問題があった。ま
た、前記チャタリングに基づく不安定なリセット動作を
防止するには、抵抗（１）の抵抗値及びコンデンサ
（２）の容量を大きくして時定数を大きくし、コンデン
サ（２）の充電電圧が高い側のスレッショルド電圧Ｖｔ
ｈｈに達しない様にすればよいが、こうすると、コンデ
ンサ（２）を集積化できなくなり、集積回路に外部接続
しなければならなくなる為、結果的にリセット回路のコ
ストが上がってしまう問題があった。
上っている状態に於いて、リセットスイッチ（４）を閉
成することによりリセット信号を発生する場合の動作に
ついて図２の波形図Ａ及びＢを用いて説明する。まず、
時刻ｔ０に於いてリセットスイッチ（４）を閉成する
と、コンデンサ（２）の端子電圧が瞬時に放電されて０
ボルトになり、シュミットインバータ（３）の出力が瞬
時に立上り前記被制御体の動作にリセットがかかる。そ
の後、時刻ｔ１に於いて前記被制御体のリセット解除を
行う為にリセットスイッチ（４）を開放すると、理想上
はコンデンサ（２）が前記時定数に従って充電を行い満
充電状態となる筈であるが、リセットスイッチ（４）の
構成上該リセットスイッチ（４）を開放したとしても、
僅かな時間だけ閉成及び開放を繰り返すチャタリングが
起こってしまう。その為、コンデンサ（２）はリセット
スイッチ（４）の開放及び閉成に応じて充放電を繰り返
し、コンデンサ（２）の端子電圧が高い側のスレッショ
ルド電圧Ｖｔｈｈを越える期間だけシュミットインバー
タ（３）の出力がローレベルとなる不安定なリセット信
号が前記被制御体に加わってしまい、前記マイクロコン
ピュータ等を確実にリセットできない問題があった。ま
た、前記チャタリングに基づく不安定なリセット動作を
防止するには、抵抗（１）の抵抗値及びコンデンサ
（２）の容量を大きくして時定数を大きくし、コンデン
サ（２）の充電電圧が高い側のスレッショルド電圧Ｖｔ
ｈｈに達しない様にすればよいが、こうすると、コンデ
ンサ（２）を集積化できなくなり、集積回路に外部接続
しなければならなくなる為、結果的にリセット回路のコ
ストが上がってしまう問題があった。
【０００５】そこで、本発明は、コストアップすること
なく、リセットスイッチを操作した時に生じるチャタリ
ングの影響を受けないリセット信号を発生できるリセッ
ト回路を提供することを目的とする。
なく、リセットスイッチを操作した時に生じるチャタリ
ングの影響を受けないリセット信号を発生できるリセッ
ト回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、電源電圧を第１の時定数で充電し、充電電圧をリ
セットスイッチを閉成した時に形成される放電路を介し
て放電する第１の充放電回路と、前記第１の充放電回路
の電圧が印加される第１のインバータ回路と、前記第１
のインバータ回路の出力がハイレベルの時、急峻に充電
を行い、前記第１のインバータ回路の出力がローレベル
の時、第２の時定数で放電を行う第２の充放電回路と、
前記第２の充放電回路の出力が印加され、被制御体の為
のリセット信号を出力する第２のインバータ回路と、を
備え、前記リセットスイッチを開放した状態に於ける前
記電源電圧の投入時に前記被制御体をイニシャルリセッ
トすると共に、前記電源電圧を印加した状態から前記リ
セットスイッチを閉成した期間だけ前記被制御体をリセ
ットし、前記リセットスイッチの操作により生じるチャ
タリングの影響を受けないリセット信号を発生する点で
ある。
解決する為に成されたものであり、その特徴とするとこ
ろは、電源電圧を第１の時定数で充電し、充電電圧をリ
セットスイッチを閉成した時に形成される放電路を介し
て放電する第１の充放電回路と、前記第１の充放電回路
の電圧が印加される第１のインバータ回路と、前記第１
のインバータ回路の出力がハイレベルの時、急峻に充電
を行い、前記第１のインバータ回路の出力がローレベル
の時、第２の時定数で放電を行う第２の充放電回路と、
前記第２の充放電回路の出力が印加され、被制御体の為
のリセット信号を出力する第２のインバータ回路と、を
備え、前記リセットスイッチを開放した状態に於ける前
記電源電圧の投入時に前記被制御体をイニシャルリセッ
トすると共に、前記電源電圧を印加した状態から前記リ
セットスイッチを閉成した期間だけ前記被制御体をリセ
ットし、前記リセットスイッチの操作により生じるチャ
タリングの影響を受けないリセット信号を発生する点で
ある。
【０００７】
【作用】本発明によれば、被制御体をリセット解除しよ
うとして、リセットスイッチを開放した場合、該リセッ
トスイッチのチャタリングに基づき第１の充放電回路が
充放電を繰り返し、第１のインバータ回路が前記充放電
に対応して反転動作を繰り返す。この間、第１のインバ
ータ回路のローレベル期間は第１の充放電回路の充電期
間より短い。第１のインバータ回路の出力がローレベル
の時、第２の充放電回路が放電を行うが、前記ローレベ
ル期間が短い為に、第２のインバータ回路が第２の充放
電回路の放電電圧を受けて反転動作を行うことはない。
従って、確実なリセット信号を発生できる。
うとして、リセットスイッチを開放した場合、該リセッ
トスイッチのチャタリングに基づき第１の充放電回路が
充放電を繰り返し、第１のインバータ回路が前記充放電
に対応して反転動作を繰り返す。この間、第１のインバ
ータ回路のローレベル期間は第１の充放電回路の充電期
間より短い。第１のインバータ回路の出力がローレベル
の時、第２の充放電回路が放電を行うが、前記ローレベ
ル期間が短い為に、第２のインバータ回路が第２の充放
電回路の放電電圧を受けて反転動作を行うことはない。
従って、確実なリセット信号を発生できる。
【０００８】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のリセット回路を示す図である。尚、
図１の中で図４と同一素子については同一番号を記しそ
の説明を省略するものとする。また、抵抗（１）及びコ
ンデンサ（２）は第１の充放電回路を構成し、シュミッ
トインバータ（３）は第１のインバータ回路に対応す
る。
る。図１は本発明のリセット回路を示す図である。尚、
図１の中で図４と同一素子については同一番号を記しそ
の説明を省略するものとする。また、抵抗（１）及びコ
ンデンサ（２）は第１の充放電回路を構成し、シュミッ
トインバータ（３）は第１のインバータ回路に対応す
る。
【０００９】図１に於いて、（５）は一端がシュミット
インバータ（３）の出力に接続された抵抗、（６）は抵
抗（５）の他端と接地との間に接続されたコンデンサで
あり、積分回路を構成する。コンデンサ（６）は、シュ
ミットインバータ（３）の出力Ｂがローレベルの時、抵
抗（５）の抵抗値及びコンデンサ（６）の容量で定まる
時定数に従って放電を行う。また、（７）はダイオード
であり、シュミットインバータ（３）に対して順方向接
続されると共に抵抗（５）に並列接続されている。ダイ
オード（７）は、シュミットインバータ（３）の出力Ｂ
がハイレベルの時に導通し、コンデンサ（６）を急峻に
充電するものである。以上の抵抗（５）、コンデンサ
（６）、及びダイオード（７）より第２の充放電回路が
構成される。（８）は、前記シュミットインバータ
（３）と同様に、異なる２つのスレッショルド電圧Ｖｔ
ｈｈ及びＶｔｈｌを有するシュミットインバータ（第２
のインバータ回路）であり、コンデンサ（６）の端子電
圧Ｃが印加される。尚、第２の充放電回路の後段をヒス
テリシス型のシュミットインバータ（８）としたのは、
シュミットインバータ（３）を使用する理由と同じであ
る。（９）は１つのスレッショルド電圧を有する通常の
インバータであり、入力がシュミットインバータ（８）
の出力と接続されてその出力からリセット信号ＲＳＴを
出力するものである。
インバータ（３）の出力に接続された抵抗、（６）は抵
抗（５）の他端と接地との間に接続されたコンデンサで
あり、積分回路を構成する。コンデンサ（６）は、シュ
ミットインバータ（３）の出力Ｂがローレベルの時、抵
抗（５）の抵抗値及びコンデンサ（６）の容量で定まる
時定数に従って放電を行う。また、（７）はダイオード
であり、シュミットインバータ（３）に対して順方向接
続されると共に抵抗（５）に並列接続されている。ダイ
オード（７）は、シュミットインバータ（３）の出力Ｂ
がハイレベルの時に導通し、コンデンサ（６）を急峻に
充電するものである。以上の抵抗（５）、コンデンサ
（６）、及びダイオード（７）より第２の充放電回路が
構成される。（８）は、前記シュミットインバータ
（３）と同様に、異なる２つのスレッショルド電圧Ｖｔ
ｈｈ及びＶｔｈｌを有するシュミットインバータ（第２
のインバータ回路）であり、コンデンサ（６）の端子電
圧Ｃが印加される。尚、第２の充放電回路の後段をヒス
テリシス型のシュミットインバータ（８）としたのは、
シュミットインバータ（３）を使用する理由と同じであ
る。（９）は１つのスレッショルド電圧を有する通常の
インバータであり、入力がシュミットインバータ（８）
の出力と接続されてその出力からリセット信号ＲＳＴを
出力するものである。
【００１０】以下、図１の動作を図３及び図２の波形図
を用いて説明する。ここで、図３は電源Ｖｄｄを投入し
た時のイニシャルリセットを示す波形図である。また、
図２は電源Ｖｄｄの印加時に於いてリセットスイッチ
（４）を操作した時のリセット動作を示す波形図であ
る。初めに、図３を用いてイニシャルリセット動作につ
いて説明する。尚、この時、リセットスイッチ（４）は
開放されているものとする。
を用いて説明する。ここで、図３は電源Ｖｄｄを投入し
た時のイニシャルリセットを示す波形図である。また、
図２は電源Ｖｄｄの印加時に於いてリセットスイッチ
（４）を操作した時のリセット動作を示す波形図であ
る。初めに、図３を用いてイニシャルリセット動作につ
いて説明する。尚、この時、リセットスイッチ（４）は
開放されているものとする。
【００１１】まず、時刻Ｔ０に於いて、電源Ｖｄｄが投
入されて立上ると、コンデンサ（２）は抵抗（１）の抵
抗値及びコンデンサ（２）の容量で定まる時定数（以
下、第１の時定数と称する）に従って充電を行い、コン
デンサ（２）の端子電圧Ａが徐々に上昇する。コンデン
サ（２）の端子電圧Ａがシュミットインバータ（３）の
高い側のスレッショルド電圧Ｖｔｈｈに達するまでの期
間（Ｔ０〜Ｔ１）だけ、該シュミットインバータ（３）
の出力Ｂはハイレベルとなり、コンデンサ（２）の端子
電圧Ａが高い側のスレッショルド電圧Ｖｔｈｈを越える
と、シュミットインバータ（３）の出力Ｂはローレベル
となる。この時刻Ｔ０〜Ｔ１の間はダイオード（７）が
導通する為、コンデンサ（６）の端子電圧ＣはＢの波形
と変わらないが、時刻Ｔ１を過ぎると、ダイオード
（７）がオフする為、コンデンサ（６）は抵抗（５）の
抵抗値及びコンデンサ（６）の容量で定まる時定数（以
下、第２の時定数と称する）に従ってシュミットインバ
ータ（３）の接地側に向けて放電を開始する。その後、
時刻Ｔ２に於いてコンデンサ（６）の端子電圧がシュミ
ットインバータ（８）の低い側のスレッショルド電圧Ｖ
ｔｈｌに達すると、シュミットインバータ（８）が反転
動作を行う。即ち、時刻Ｔ０〜Ｔ２の間だけシュミット
インバータ（８）の出力Ｄがローレベルとなり、つま
り、インバータ（９）から出力されるリセット信号ＲＳ
Ｔがハイレベルとなり、被制御体がイニシャルリセット
される。
入されて立上ると、コンデンサ（２）は抵抗（１）の抵
抗値及びコンデンサ（２）の容量で定まる時定数（以
下、第１の時定数と称する）に従って充電を行い、コン
デンサ（２）の端子電圧Ａが徐々に上昇する。コンデン
サ（２）の端子電圧Ａがシュミットインバータ（３）の
高い側のスレッショルド電圧Ｖｔｈｈに達するまでの期
間（Ｔ０〜Ｔ１）だけ、該シュミットインバータ（３）
の出力Ｂはハイレベルとなり、コンデンサ（２）の端子
電圧Ａが高い側のスレッショルド電圧Ｖｔｈｈを越える
と、シュミットインバータ（３）の出力Ｂはローレベル
となる。この時刻Ｔ０〜Ｔ１の間はダイオード（７）が
導通する為、コンデンサ（６）の端子電圧ＣはＢの波形
と変わらないが、時刻Ｔ１を過ぎると、ダイオード
（７）がオフする為、コンデンサ（６）は抵抗（５）の
抵抗値及びコンデンサ（６）の容量で定まる時定数（以
下、第２の時定数と称する）に従ってシュミットインバ
ータ（３）の接地側に向けて放電を開始する。その後、
時刻Ｔ２に於いてコンデンサ（６）の端子電圧がシュミ
ットインバータ（８）の低い側のスレッショルド電圧Ｖ
ｔｈｌに達すると、シュミットインバータ（８）が反転
動作を行う。即ち、時刻Ｔ０〜Ｔ２の間だけシュミット
インバータ（８）の出力Ｄがローレベルとなり、つま
り、インバータ（９）から出力されるリセット信号ＲＳ
Ｔがハイレベルとなり、被制御体がイニシャルリセット
される。
【００１２】次に、図２を用いてリセットスイッチ
（４）の操作に基づくリセット動作について説明する。
まず、時刻ｔ０に於いて、電源Ｖｄｄが印加された状態
からリセットスイッチ（４）を閉成すると、コンデンサ
（２）がリセットスイッチ（４）の閉路を介して瞬時に
放電動作を行い、コンデンサ（２）の端子電圧Ａはロー
レベルとなる。これに応答してシュミットインバータ
（３）の出力Ｂはハイレベルとなり、ダイオード（７）
が導通することからコンデンサ（６）の端子電圧ＣはＢ
の波形と変わらない。従って、シュミットインバータ
（８）の出力Ｄはローレベル、インバータ（９）から出
力されるリセット信号ＲＳＴはハイレベルとなり、被制
御体の動作にリセットがかかる。
（４）の操作に基づくリセット動作について説明する。
まず、時刻ｔ０に於いて、電源Ｖｄｄが印加された状態
からリセットスイッチ（４）を閉成すると、コンデンサ
（２）がリセットスイッチ（４）の閉路を介して瞬時に
放電動作を行い、コンデンサ（２）の端子電圧Ａはロー
レベルとなる。これに応答してシュミットインバータ
（３）の出力Ｂはハイレベルとなり、ダイオード（７）
が導通することからコンデンサ（６）の端子電圧ＣはＢ
の波形と変わらない。従って、シュミットインバータ
（８）の出力Ｄはローレベル、インバータ（９）から出
力されるリセット信号ＲＳＴはハイレベルとなり、被制
御体の動作にリセットがかかる。
【００１３】その後、時刻ｔ１に於いて、リセットスイ
ッチ（４）を開放した場合、理想上はコンデンサ（２）
は第１の時手数に従って充電を行って満充電状態となる
筈であるが、実際はリセットスイッチ（４）の操作によ
り生じるチャタリングにより、コンデンサ（２）は充放
電を繰り返す。例えば、コンデンサ（２）の端子電圧Ａ
が、時刻ｔ２でシュミットインバータ（３）の高い側の
スレッショルド電圧Ｖｔｈｈを越えて時刻ｔ３まで充電
され且つ時刻ｔ３で放電されると、時刻ｔ２〜ｔ３の間
はシュミットインバータ（３）の出力Ｂはローレベルと
なる。同様に、コンデンサ（２）の端子電圧Ａが、時刻
ｔ５でシュミットインバータ（３）の高い側のスレッシ
ョルド電圧Ｖｔｈｈを越えて時刻ｔ６まで充電され且つ
時刻ｔ６で放電されると、時刻ｔ５〜ｔ６の間はシュミ
ットインバータ（３）の出力Ｂはローレベルとなる。
ッチ（４）を開放した場合、理想上はコンデンサ（２）
は第１の時手数に従って充電を行って満充電状態となる
筈であるが、実際はリセットスイッチ（４）の操作によ
り生じるチャタリングにより、コンデンサ（２）は充放
電を繰り返す。例えば、コンデンサ（２）の端子電圧Ａ
が、時刻ｔ２でシュミットインバータ（３）の高い側の
スレッショルド電圧Ｖｔｈｈを越えて時刻ｔ３まで充電
され且つ時刻ｔ３で放電されると、時刻ｔ２〜ｔ３の間
はシュミットインバータ（３）の出力Ｂはローレベルと
なる。同様に、コンデンサ（２）の端子電圧Ａが、時刻
ｔ５でシュミットインバータ（３）の高い側のスレッシ
ョルド電圧Ｖｔｈｈを越えて時刻ｔ６まで充電され且つ
時刻ｔ６で放電されると、時刻ｔ５〜ｔ６の間はシュミ
ットインバータ（３）の出力Ｂはローレベルとなる。
【００１４】ここで、シュミットインバータ（３）の出
力Ｂがローレベルとなる期間ｔ２〜ｔ３は、コンデンサ
（２）が第１の時定数で充電を行う期間ｔ１〜ｔ３に比
べて短く、同様に、シュミットインバータ（３）の出力
Ｂがローレベルとなる期間ｔ５〜ｔ６は、コンデンサ
（２）が第１の時定数で充電を行う期間ｔ４〜ｔ６に比
べて短くなる。
力Ｂがローレベルとなる期間ｔ２〜ｔ３は、コンデンサ
（２）が第１の時定数で充電を行う期間ｔ１〜ｔ３に比
べて短く、同様に、シュミットインバータ（３）の出力
Ｂがローレベルとなる期間ｔ５〜ｔ６は、コンデンサ
（２）が第１の時定数で充電を行う期間ｔ４〜ｔ６に比
べて短くなる。
【００１５】シュミットインバータ（３）の出力Ｂがロ
ーレベルとなっている期間は、ダイオード（７）がオフ
する為、コンデンサ（６）は第２の時定数で放電を行い
該コンデンサ（６）の端子電圧Ｃは徐々に下降する。し
かし、シュミットインバータ（３）の出力Ｂのローレベ
ル期間が短い為に、コンデンサ（６）の端子電圧Ｃはシ
ュミットインバータ（８）の低い側のスレッショルド電
圧Ｖｔｈｌまで下降することはない。従って、シュミッ
トインバータ（８）はリセットスイッチ（４）のチャタ
リングによって反転動作を起こすことはない。
ーレベルとなっている期間は、ダイオード（７）がオフ
する為、コンデンサ（６）は第２の時定数で放電を行い
該コンデンサ（６）の端子電圧Ｃは徐々に下降する。し
かし、シュミットインバータ（３）の出力Ｂのローレベ
ル期間が短い為に、コンデンサ（６）の端子電圧Ｃはシ
ュミットインバータ（８）の低い側のスレッショルド電
圧Ｖｔｈｌまで下降することはない。従って、シュミッ
トインバータ（８）はリセットスイッチ（４）のチャタ
リングによって反転動作を起こすことはない。
【００１６】その後、リセットスイッチ（４）のチャタ
リングが落ち着き、時刻ｔ７に於いてコンデンサ（２）
の端子電圧Ａがシュミットインバータ（３）の高い側の
スレッショルド電圧Ｖｔｈｈを越えると、シュミットイ
ンバータ（３）の出力Ｂがローレベルに立下り、コンデ
ンサ（６）が第２の時定数で放電を行い、該コンデンサ
（６）の端子電圧Ｃが徐々に下降し始める。そして、時
刻ｔ８に於いて、コンデンサ（６）の端子電圧Ｃがシュ
ミットインバータ（８）の低い側のスレッショルド電圧
Ｖｔｈｌに達すると、シュミットインバータ（８）の出
力Ｄがハイレベルとなり、インバータ（９）から出力さ
れるリセット信号ＲＳＴがローレベルとなり、被制御体
のリセット解除が成される。
リングが落ち着き、時刻ｔ７に於いてコンデンサ（２）
の端子電圧Ａがシュミットインバータ（３）の高い側の
スレッショルド電圧Ｖｔｈｈを越えると、シュミットイ
ンバータ（３）の出力Ｂがローレベルに立下り、コンデ
ンサ（６）が第２の時定数で放電を行い、該コンデンサ
（６）の端子電圧Ｃが徐々に下降し始める。そして、時
刻ｔ８に於いて、コンデンサ（６）の端子電圧Ｃがシュ
ミットインバータ（８）の低い側のスレッショルド電圧
Ｖｔｈｌに達すると、シュミットインバータ（８）の出
力Ｄがハイレベルとなり、インバータ（９）から出力さ
れるリセット信号ＲＳＴがローレベルとなり、被制御体
のリセット解除が成される。
【００１７】以上の説明より、例えリセットスイッチ
（４）の操作によりチャタリングが生じたとしても、そ
の影響を受けないリセット信号ＲＳＴを期間ｔ０〜ｔ８
まで確実に発生することができる。また、前記チャタリ
ングに基づくシュミットインバータ（３）の出力Ｂのロ
ーレベル期間に於いて、コンデンサ（６）の端子電圧Ｃ
がシュミットインバータ（８）の低い側のスレッショル
ド電圧Ｖｔｈｌ以下とならない様にする必要があるが、
元々この時のシュミットインバータ（３）の出力Ｂのロ
ーレベル期間は上記した様に短くなってしまう為、第２
の時定数を大きくする必要はない。即ち、抵抗（５）の
抵抗値及びコンデンサ（６）の容量を大きくする必要は
ない。従って、抵抗（１）及びコンデンサ（２）から成
る第１の充放電回路と、抵抗（５）及びコンデンサ
（６）を含む第２の充放電回路とを集積回路内部に取り
込むことができ、外づけ部品の削減によりリセット回路
のコストダウンも実現できる。
（４）の操作によりチャタリングが生じたとしても、そ
の影響を受けないリセット信号ＲＳＴを期間ｔ０〜ｔ８
まで確実に発生することができる。また、前記チャタリ
ングに基づくシュミットインバータ（３）の出力Ｂのロ
ーレベル期間に於いて、コンデンサ（６）の端子電圧Ｃ
がシュミットインバータ（８）の低い側のスレッショル
ド電圧Ｖｔｈｌ以下とならない様にする必要があるが、
元々この時のシュミットインバータ（３）の出力Ｂのロ
ーレベル期間は上記した様に短くなってしまう為、第２
の時定数を大きくする必要はない。即ち、抵抗（５）の
抵抗値及びコンデンサ（６）の容量を大きくする必要は
ない。従って、抵抗（１）及びコンデンサ（２）から成
る第１の充放電回路と、抵抗（５）及びコンデンサ
（６）を含む第２の充放電回路とを集積回路内部に取り
込むことができ、外づけ部品の削減によりリセット回路
のコストダウンも実現できる。
【００１８】
【発明の効果】本発明によれば、リセットスイッチの操
作により生じるチャタリングの影響を受けないリセット
信号を確実に発生することができる。また、第１及び第
２の充放電回路を構成するコンデンサの容量を小さくで
きる為、該コンデンサをリセット回路と共に集積回路内
部に取り込むことができコストダウンに寄与する等の利
点が得られる。
作により生じるチャタリングの影響を受けないリセット
信号を確実に発生することができる。また、第１及び第
２の充放電回路を構成するコンデンサの容量を小さくで
きる為、該コンデンサをリセット回路と共に集積回路内
部に取り込むことができコストダウンに寄与する等の利
点が得られる。
【図１】本発明のリセット回路を示す図である。
【図２】リセットスイッチの操作に基づく図１のリセッ
ト動作を示す波形図である。
ト動作を示す波形図である。
【図３】電源投入時に於ける図１のイニシャルリセット
動作を示す波形図である。
動作を示す波形図である。
【図４】従来のリセット回路を示す図である。
（１）（５） 抵抗 （２）（６） コンデンサ （３）（８） シュミットインバータ （４） リセットスイッチ （７） ダイオード （９） インバ−タ
Claims (2)
- 【請求項１】 電源電圧を第１の時定数で充電し、充電
電圧をリセットスイッチを閉成した時に形成される放電
路を介して放電する第１の充放電回路と、 前記第１の充放電回路の電圧が印加される第１のインバ
ータ回路と、 前記第１のインバータ回路の出力がハイレベルの時、急
峻に充電を行い、前記第１のインバータ回路の出力がロ
ーレベルの時、第２の時定数で放電を行う第２の充放電
回路と、 前記第２の充放電回路の出力が印加され、被制御体の為
のリセット信号を出力する第２のインバータ回路と、を
備え、 前記リセットスイッチを開放した状態に於ける前記電源
電圧の投入時に前記被制御体をイニシャルリセットする
と共に、前記電源電圧を印加した状態から前記リセット
スイッチを閉成した期間だけ前記被制御体をリセット
し、前記リセットスイッチの操作により生じるチャタリ
ングの影響を受けないリセット信号を発生することを特
徴とするリセット回路。 - 【請求項２】 前記第２の充放電回路は、前記第１のイ
ンバータ回路の出力と前記第２のインバータ回路の入力
との間に接続された積分回路と、前記第１のインバータ
回路の出力と前記第２のインバータ回路の入力との間に
順方向接続されると共に前記積分回路と並列接続された
ダイオードとより成ることを特徴とする請求項１記載の
リセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158895A JPH0832428A (ja) | 1994-07-11 | 1994-07-11 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6158895A JPH0832428A (ja) | 1994-07-11 | 1994-07-11 | リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0832428A true JPH0832428A (ja) | 1996-02-02 |
Family
ID=15681724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158895A Pending JPH0832428A (ja) | 1994-07-11 | 1994-07-11 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0832428A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871360A (zh) * | 2016-06-15 | 2016-08-17 | 湖南工业大学 | 抗高频干扰脉冲信号电路 |
| CN105958978A (zh) * | 2016-06-15 | 2016-09-21 | 湖南工业大学 | 抗窄脉冲干扰电路 |
| CN105958977A (zh) * | 2016-06-15 | 2016-09-21 | 湖南工业大学 | 窄脉冲过滤方法 |
| CN108647768A (zh) * | 2016-06-15 | 2018-10-12 | 湖南工业大学 | 一种螺纹钢生产线速度自适应自动计数方法 |
| CN109302176A (zh) * | 2016-06-15 | 2019-02-01 | 湖南工业大学 | 一种棒材轧件计数方法 |
| CN109327221A (zh) * | 2016-06-15 | 2019-02-12 | 湖南工业大学 | 一种棒材生产线自动计数方法 |
| CN109327220A (zh) * | 2016-06-15 | 2019-02-12 | 湖南工业大学 | 一种螺纹钢生产线自动计数方法 |
-
1994
- 1994-07-11 JP JP6158895A patent/JPH0832428A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871360A (zh) * | 2016-06-15 | 2016-08-17 | 湖南工业大学 | 抗高频干扰脉冲信号电路 |
| CN105958978A (zh) * | 2016-06-15 | 2016-09-21 | 湖南工业大学 | 抗窄脉冲干扰电路 |
| CN105958977A (zh) * | 2016-06-15 | 2016-09-21 | 湖南工业大学 | 窄脉冲过滤方法 |
| CN108647768A (zh) * | 2016-06-15 | 2018-10-12 | 湖南工业大学 | 一种螺纹钢生产线速度自适应自动计数方法 |
| CN109302176A (zh) * | 2016-06-15 | 2019-02-01 | 湖南工业大学 | 一种棒材轧件计数方法 |
| CN109327221A (zh) * | 2016-06-15 | 2019-02-12 | 湖南工业大学 | 一种棒材生产线自动计数方法 |
| CN109327220A (zh) * | 2016-06-15 | 2019-02-12 | 湖南工业大学 | 一种螺纹钢生产线自动计数方法 |
| CN105958978B (zh) * | 2016-06-15 | 2022-01-18 | 湖南工业大学 | 抗窄脉冲干扰电路 |
| CN105958977B (zh) * | 2016-06-15 | 2022-01-21 | 湖南工业大学 | 窄脉冲过滤方法 |
| CN105871360B (zh) * | 2016-06-15 | 2022-01-21 | 湖南工业大学 | 抗高频干扰脉冲信号电路 |
| CN109302176B (zh) * | 2016-06-15 | 2022-03-18 | 湖南工业大学 | 一种棒材轧件计数方法 |
| CN108647768B (zh) * | 2016-06-15 | 2022-03-18 | 湖南工业大学 | 一种螺纹钢生产线速度自适应自动计数方法 |
| CN109327220B (zh) * | 2016-06-15 | 2022-03-18 | 湖南工业大学 | 一种螺纹钢生产线自动计数方法 |
| CN109327221B (zh) * | 2016-06-15 | 2022-06-07 | 湖南工业大学 | 一种棒材生产线自动计数方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150480B1 (en) | Power-on reset pulse generator | |
| US7212059B2 (en) | Level shift circuit | |
| US6144237A (en) | Power on reset circuit | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| JP3005169B2 (ja) | リセット回路 | |
| US20060028253A1 (en) | Power-on reset circuit | |
| US20030062552A1 (en) | Reset apparatus, semiconductor ic apparatus, and semiconductor memory apparatus | |
| US5929672A (en) | Power on reset circuit and one chip microcomputer using same | |
| JPH0832428A (ja) | リセット回路 | |
| US6011429A (en) | Reference voltage generating device | |
| JP2863658B2 (ja) | 特に自動車応用のためのマイクロプロセッサリセット装置 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH0472912A (ja) | パワーオンリセット回路 | |
| KR0177272B1 (ko) | 반도체장치 | |
| JPH06224705A (ja) | 発振回路 | |
| JPH0836442A (ja) | リセット回路 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| KR19980033767A (ko) | 파워 온 리세트 신호 출력 회로 | |
| JPH0844462A (ja) | リセット回路 | |
| JP2002100973A (ja) | パワーオンリセット回路 | |
| JP2567112B2 (ja) | ワンショット・パルス発生回路 | |
| JP3614557B2 (ja) | パワーオンリセット回路及びこれを用いた制御装置 | |
| JP2846200B2 (ja) | コンデンサの放電回路およびこれを用いたタイミング発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20031211 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040323 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040419 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110423 |
|
| LAPS | Cancellation because of no payment of annual fees |