CN105958978B - 抗窄脉冲干扰电路 - Google Patents

Abstract

一种抗窄脉冲干扰电路，包括可控放电电路、可控充电电路、电容、施密特电路。抗窄脉冲干扰电路的输出脉冲通过三态门对可控放电电路和可控充电电路进行控制，选择其中一路由输入脉冲对电容进行放电或充电，电容上的信号经施密特电路得到输出脉冲。所述抗窄脉冲干扰电路能够自动过滤负宽脉冲期间的正窄脉冲和正宽脉冲期间的负窄脉冲干扰，特别是能够过滤连续的窄脉冲干扰信号；需要过滤的正窄脉冲和负窄脉冲的最大宽度能够分别通过改变充电时间常数和放电时间常数进行调整。所述抗窄脉冲干扰电路能够应用在数字信号电路中所有需要过滤窄脉冲干扰信号的场合。

Description

抗窄脉冲干扰电路

技术领域

本发明涉及一种脉冲信号处理电路，尤其是一种抗窄脉冲干扰电路。

背景技术

在数字信号电路中，经常需要对脉冲信号中的正窄脉冲和负窄脉冲进行过滤，例如，滤单个的窄干扰脉冲，过滤机械三态门的抖动脉冲，等等。目前常用的方法的采用滤波电路进行滤波，或者是用MCU采样后进行算法处理。采用滤波电路过滤，当需要过滤的窄脉冲频率较高时，滤波电路存在直流记忆效应，前面的窄脉冲会影响后面窄脉冲的过滤。用MCU采样后进行算法处理时，MCU本身容易受到各种干扰影响，从而对窄脉冲的过滤造成影响。

发明内容

为了解决现有数字脉冲信号电路中窄脉冲过滤所存在的问题，本发明提供了一种抗窄脉冲干扰电路，包括可控放电电路、可控充电电路、电容、施密特电路。

所述抗窄脉冲干扰电路的输入脉冲从输入脉冲端输入，输出脉冲从输出脉冲端输出。

所述电容的一端连接至施密特电路输入端，另外一端连接至抗窄脉冲干扰电路的公共地或者是供电电源。

所述可控放电电路输入连接至输入脉冲端，输出连接至施密特电路输入端；所述可控充电电路输入连接至输入脉冲端，输出连接至施密特电路输入端。

所述施密特电路的输出端为输出脉冲端。

所述可控放电电路包括快速放电二极管、充电电阻、快速放电三态门；所述快速放电二极管阴极连接至快速放电三态门输出端，阳极为可控放电电路输出端；所述充电电阻与快速放电二极管并联；所述可控充电电路包括快速充电二极管、放电电阻、快速充电三态门；所述快速充电二极管阳极连接至快速充电三态门输出端，阴极为可控充电电路输出端；所述放电电阻与快速充电二极管并联。

所述快速放电三态门输入端为可控放电电路输入端；所述快速充电三态门输入端为可控充电电路输入端；所述快速放电三态门由输出脉冲控制；所述快速充电三态门由输出脉冲控制。

所述快速放电三态门由输出脉冲控制以及快速充电三态门由输出脉冲控制的具体方法是，当施密特电路为同相施密特电路时，输出脉冲的低电平控制快速放电三态门为工作状态、快速充电三态门为禁止状态，输出脉冲的高电平控制快速放电三态门为禁止状态、快速充电三态门为工作状态；当施密特电路为反相施密特电路时，输出脉冲的高电平控制快速放电三态门为工作状态、快速充电三态门为禁止状态，输出脉冲的低电平控制快速放电三态门为禁止状态、快速充电三态门为工作状态。

所述抗窄脉冲干扰电路能够过滤的正窄脉冲宽度通过改变充电时间常数或者施密特电路的上限门槛电压来进行控制；所述抗窄脉冲干扰电路能够过滤的负窄脉冲宽度通过改变放电时间常数或者施密特电路的下限门槛电压来进行控制。

所述充电时间常数为充电电阻与电容的乘积；所述放电时间常数为放电电阻与电容的乘积。

所述施密特电路具有高输入阻抗特性。

所述快速放电三态门与快速充电三态门同为同相三态门，或者是，所述快速放电三态门与快速充电三态门同为反相三态门。

本发明的有益效果是：所述抗窄脉冲干扰电路允许宽度大于规定值的正脉冲和负脉冲信号通过；能够自动过滤负宽脉冲期间的正窄脉冲，特别是能够快速恢复过滤能力过滤连续的正窄脉冲干扰信号；所述抗窄脉冲干扰电路能够自动过滤正宽脉冲期间的负窄脉冲，特别是能够快速恢复过滤能力过滤连续的负窄脉冲干扰信号；需要过滤的正窄脉冲最大宽度能够通过改变充电时间常数进行调整；需要过滤的负窄脉冲最大宽度能够通过改变放电时间常数进行调整；所述抗窄脉冲干扰电路能够应用在数字信号电路中所有需要过滤窄脉冲干扰信号的场合。

附图说明

图1为抗窄脉冲干扰电路实施例；

图2为抗窄脉冲干扰电路实施例的输入脉冲和输出脉冲波形。

具体实施方式

以下结合附图对本发明作进一步说明。

如图1所示为抗窄脉冲干扰电路实施例。实施例中，快速放电二极管、充电电阻、快速放电三态门分别为二极管D11、电阻R11、三态门T11，组成了可控放电电路；快速充电二极管、放电电阻、快速充电三态门分别为二极管D12、电阻R12、三态门T12，组成了可控充电电路；电容为电容C11。施密特电路F11为同相施密特电路，因此，实施例中输出脉冲P2与输入脉冲P1同相。电容C11的一端接施密特电路的输入端，即F11的输入端A3，另外一端连接至公共地。

实施例中，施密特电路F11为同相施密特电路，输出脉冲P2(图1中A4点)直接连接至三态门T11、三态门T12的使能控制端，三态门T11、三态门T12分别为低电平、高电平使能有效。输出脉冲P2的高、低电平分别控制三态门T12为工作状态、为禁止状态，输出脉冲P2的高、低电平分别控制三态门T11为禁止状态、为工作状态。受到输出脉冲P2的控制，三态门T11与三态门T12中总是一个处于为工作状态状态，另外一个处于为禁止状态状态。当三态门T11、三态门T12同时采用低电平使能有效或者是高电平使能有效的器件时，其中一个的由输出脉冲P2的反相信号控制。

图2为抗窄脉冲干扰电路实施例的输入脉冲和输出脉冲波形。图2中，P1为输入脉冲，P2为输出脉冲，当P1低电平为正常的负宽脉冲时，图1中A3点电位与A1点低电平电位一致，P2为低电平，三态门T11为工作状态，其输出的A1点电平与A0点一致；T12为禁止状态，输出为高阻态。正窄脉冲11的高电平通过充电电阻R11对电容C11充电，使A3点电位上升；由于窄脉冲11的宽度小于时间T1，A3点电位在窄脉冲11结束时仍低于施密特电路F11的上限门槛电压，因此，P2维持为低电平，三态门T11维持为工作状态；窄脉冲11结束时，A1点重新变为低电平且通过快速放电二极管D11使电容C11快速放电，使A3点电位与A1点低电平电位一致，恢复至窄脉冲11来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的正窄脉冲干扰信号时，同样能够过滤掉。正窄脉冲12的宽度也小于时间T1，因此，当窄脉冲12结束时，P2维持为低电平，A1点重新变为低电平且通过快速放电二极管D11使电容C11快速放电，使A3点电位与A1点低电平电位一致。

脉冲13为正常的正宽脉冲，P1在上升沿17之后维持高电平时间达到T1时，A1点高电平的通过充电电阻R11对电容C11充电，使A3点电位上升达到施密特电路F11的上限门槛电压，施密特电路F11输出P2在上升沿18处从低电平变为高电平，使三态门T11为禁止状态、T12为工作状态，其输出的A2点电平与A0点一致；A2点的高电平通过快速充电二极管D12使电容C11快速充电，使A3点电位与A2点高电平电位一致，P2维持为高电平。

负窄脉冲15的低电平通过放电电阻R12对电容C11放电，使A3点电位下降；由于窄脉冲15的宽度小于时间T2，A3点电位在窄脉冲15结束时仍高于施密特电路F11的下限门槛电压，因此，P2维持为高电平，三态门T12维持为工作状态；窄脉冲15结束时，A2点重新变为高电平且通过快速充电二极管D12使电容C11快速充电，使A3点电位与A2点高电平电位一致，恢复至窄脉冲15来临前的状态，其抗干扰能力得到迅速恢复，当后面紧接有连续的负窄脉冲干扰信号时，同样能够过滤掉。负窄脉冲16的宽度也小于时间T2，因此，当窄脉冲16结束时，P2维持为高电平，A2点重新变为高电平且通过快速充电二极管D12使电容C11快速充电，使A3点电位与A2点高电平电位一致。

P1在下降沿19之后维持低电平时间达到T2时，表示P1有一个正常的负宽脉冲，A2点的低电平通过放电电阻R12对电容C11放电，使A3点电位下降达到施密特电路F11的下限门槛电压，施密特电路F11的输出P2在下降沿20处从高电平变为低电平，使三态门T11为工作状态、T12为禁止状态；A1点的低电平通过快速放电二极管D11使电容C11快速放电，使A3点电位与A1点低电平电位一致，P2维持为低电平。P1的负宽脉冲21宽度大于T2，在负宽脉冲21的上升沿23之后维持高电平时间达到T1时，P2在上升沿24处从低电平变为高电平。

抗窄脉冲干扰电路将P1信号中的窄脉冲11、窄脉冲12、窄脉冲15、窄脉冲16都过滤掉，而正宽脉冲13、负宽脉冲21能够通过，使P2信号中出现相应的正宽脉冲14和负宽脉冲22。输出脉冲P2与输入脉冲P1同相，而输出的宽脉冲14上升沿比输入的宽脉冲13上升沿滞后时间T1，下降沿滞后时间T2。

窄脉冲11、窄脉冲12为正窄脉冲，时间T1为抗窄脉冲干扰电路能够过滤的最大正窄脉冲宽度。T1受到充电时间常数、三态门T11输出的高电平电位、低电平电位和施密特电路F11的上限门槛电压共同影响。通常情况下，三态门T11输出的高电平电位和低电平电位为定值，因此，调整T1的值可以通过改变充电时间常数或者施密特电路的上限门槛电压来进行。图1中，充电时间常数为充电电阻R11与电容C11的乘积。所述抗窄脉冲干扰电路允许宽度大于T1的正脉冲信号通过。

窄脉冲15、窄脉冲16为负窄脉冲，时间T2为抗窄脉冲干扰电路能够过滤的最大负窄脉冲宽度。T2受到放电时间常数、三态门T12输出的高电平电位、低电平电位和施密特电路F11的下限门槛电压共同影响。通常情况下，三态门T12输出的高电平电位和低电平电位为定值，因此，调整T2的值可以通过改变放电时间常数或者施密特电路的下限门槛电压来进行。图1中，放电时间常数为放电电阻R12与电容C11的乘积。所述抗窄脉冲干扰电路允许宽度大于大于T2的负脉冲信号通过。

图1中，电容C11接公共地的一端也可以改接在抗窄脉冲干扰电路的供电电源端。抗窄脉冲干扰电路的供电电源用于向快速放电三态门、快速充电三态门等器件进行供电。

图1中，施密特电路F11也可以选择反相施密特电路，此时输出脉冲P2的高电平应该控制快速放电三态门为工作状态、快速充电三态门为禁止状态，输出脉冲的低电平控制快速放电三态门为禁止状态、快速充电三态门为工作状态。例如，当图1中施密特电路F11选择反相施密特电路，仍将输出脉冲P2直接连接至三态门T11、三态门T12的使能控制端时，三态门T11应该相应地改为高电平使能有效，三态门T12相应地改为低电平使能有效。选择反相施密特电路时电路的工作原理与图1相同，只是此时输出脉冲与输入脉冲反相。

快速放电三态门与快速充电三态门还可以同时选择具有反相功能的反相三态门。当快速放电三态门与快速充电三态门同时选择反相三态门时，相当于在输入脉冲端增加一个反相器，即先将输入脉冲反相后再进行抗窄脉冲干扰，工作原理与图1相同。

所述施密特电路的输入信号为电容上的电压，因此，要求施密特电路具有高输入阻抗特性。施密特电路可以选择具有高输入阻抗特性的CMOS施密特反相器CD40106、74HC14，或者是选择具有高输入阻抗特性的CMOS施密特与非门CD4093、74HC24等器件。CMOS施密特反相器或者CMOS施密特与非门的上限门槛电压、下限门槛电压均为与器件相关的固定值，因此，调整能够过滤的输入的正窄脉冲宽度、负窄脉冲宽度需要通过改变充电时间常数、放电时间常数来进行。用施密特反相器或者施密特与非门构成同相施密特电路，需要在施密特反相器或者施密特与非门后面增加一级反相器。

施密特电路还可以选择采用运算放大器来构成，采用运算放大器来构成施密特电路可以灵活地改变上限门槛电压、下限门槛电压。同样地，采用运算放大器来构成施密特电路时，需要采用具有高输入阻抗特性的结构与电路。

Claims (5)

1.一种抗窄脉冲干扰电路，其特征在于：

包括可控放电电路、可控充电电路、电容、施密特电路；

所述抗窄脉冲干扰电路的输入脉冲从输入脉冲端输入，输出脉冲从输出脉冲端输出；

所述电容的一端连接至施密特电路输入端，另外一端连接至抗窄脉冲干扰电路的公共地或者是供电电源；

所述可控放电电路输入连接至输入脉冲端，输出连接至施密特电路输入端；所述可控充电电路输入连接至输入脉冲端，输出连接至施密特电路输入端；

所述施密特电路的输出端为输出脉冲端；

所述可控放电电路包括快速放电二极管、充电电阻、快速放电三态门；所述快速放电二极管阴极连接至快速放电三态门输出端，阳极为可控放电电路输出端；所述充电电阻与快速放电二极管并联；所述可控充电电路包括快速充电二极管、放电电阻、快速充电三态门；所述快速充电二极管阳极连接至快速充电三态门输出端，阴极为可控充电电路输出端；所述放电电阻与快速充电二极管并联；

所述快速放电三态门输入端为可控放电电路输入端；所述快速充电三态门输入端为可控充电电路输入端；所述快速放电三态门由输出脉冲控制；所述快速充电三态门由输出脉冲控制；

所述快速放电三态门由输出脉冲控制以及快速充电三态门由输出脉冲控制的具体方法是，当施密特电路为同相施密特电路时，输出脉冲的低电平控制快速放电三态门为工作状态、快速充电三态门为禁止状态，输出脉冲的高电平控制快速放电三态门为禁止状态、快速充电三态门为工作状态；当施密特电路为反相施密特电路时，输出脉冲的高电平控制快速放电三态门为工作状态、快速充电三态门为禁止状态，输出脉冲的低电平控制快速放电三态门为禁止状态、快速充电三态门为工作状态。

2.根据权利要求1所述的抗窄脉冲干扰电路，其特征在于：能够过滤的正窄脉冲宽度通过改变充电时间常数或者施密特电路的上限门槛电压来进行控制，能够过滤的负窄脉冲宽度通过改变放电时间常数或者施密特电路的下限门槛电压来进行控制。

3.根据权利要求2所述的抗窄脉冲干扰电路，其特征在于：所述充电时间常数为充电电阻与电容的乘积；所述放电时间常数为放电电阻与电容的乘积。

4.根据权利要求2所述的抗窄脉冲干扰电路，其特征在于：所述施密特电路具有高输入阻抗特性。

5.根据权利要求2所述的抗窄脉冲干扰电路，其特征在于：所述快速放电三态门与快速充电三态门同为同相三态门，或者是，所述快速放电三态门与快速充电三态门同为反相三态门。

Images