CN105871360B - 抗高频干扰脉冲信号电路 - Google Patents

Abstract

一种抗高频干扰脉冲信号电路，包括正向抗干扰电路、反向抗干扰电路、数据选择器。抗高频干扰脉冲信号电路由输出脉冲通过数据选择器控制选通正向抗干扰电路、反向抗干扰电路中的一路作为输出脉冲。所述抗高频干扰脉冲信号电路能够自动过滤负宽脉冲期间的正窄脉冲和正宽脉冲期间的负窄脉冲干扰，特别是能够过滤连续的窄脉冲干扰信号；需要过滤的正窄脉冲和负窄脉冲的最大宽度能够分别通过改变充电时间常数和放电时间常数进行调整。所述抗高频干扰脉冲信号电路能够应用在数字信号电路中所有需要过滤窄脉冲干扰信号的场合。

Description

抗高频干扰脉冲信号电路

技术领域

本发明涉及一种脉冲信号处理电路，尤其是一种抗高频干扰脉冲信号电路。

背景技术

在数字信号电路中，经常需要对脉冲信号中的正窄脉冲和负窄脉冲进行过滤，例如，滤单个的窄干扰脉冲，过滤机械三态门的抖动脉冲，等等。目前常用的方法的采用滤波电路进行滤波，或者是用MCU采样后进行算法处理。采用滤波电路过滤，当需要过滤的窄脉冲频率较高时，滤波电路存在直流记忆效应，前面的窄脉冲会影响后面窄脉冲的过滤。用MCU采样后进行算法处理时，MCU本身容易受到各种干扰影响，从而对窄脉冲的过滤造成影响。

发明内容

为了解决现有数字脉冲信号电路中窄脉冲过滤所存在的问题，本发明提供了一种抗高频干扰脉冲信号电路，包括正向抗干扰电路、反向抗干扰电路、数据选择器。

所述抗高频干扰脉冲信号电路的输入脉冲从输入脉冲端输入，输出脉冲从输出脉冲端输出。

所述正向抗干扰电路和反向抗干扰电路的输入端连接至输入脉冲端。

所述数据选择器为二选一数据选择器；所述数据选择器的二个数据输入端分别连接至正向抗干扰电路和反向抗干扰电路的输出端。

所述数据选择器的数据输出端为输出脉冲端；所述数据选择器由输出脉冲进行数据选择控制。

所述正向抗干扰电路包括快速放电二极管、充电电阻、正向抗干扰电容、正向抗干扰施密特电路；所述快速放电二极管阴极为正向抗干扰电路的输入端，阳极连接至正向抗干扰施密特电路输入端；所述充电电阻与快速放电二极管并联；所述正向抗干扰电容的一端连接至正向抗干扰施密特电路输入端，另外一端连接至抗高频干扰脉冲信号电路的公共地或者是供电电源。

所述反向抗干扰电路包括快速充电二极管、放电电阻、反向抗干扰电容、反向抗干扰施密特电路；所述快速充电二极管阳极为反向抗干扰电路的输入端，阴极连接至反向抗干扰施密特电路输入端；所述放电电阻与快速充电二极管并联；所述反向抗干扰电容的一端连接至反向抗干扰施密特电路输入端，另外一端连接至抗高频干扰脉冲信号电路的公共地或者是供电电源。

所述正向抗干扰施密特电路输出端为正向抗干扰电路输出端，反向抗干扰施密特电路输出端为反向抗干扰电路输出端。

所述数据选择器输出信号与正向抗干扰电路输入信号之间为同相关系时，数据选择器输出信号与反向抗干扰电路输入信号之间也为同相关系；所述数据选择器输出信号与正向抗干扰电路输入信号之间为反相关系时，数据选择器输出信号与反向抗干扰电路输入信号之间也为反相关系。

所述数据选择器由输出脉冲进行数据选择控制的具体方法是，当数据选择器输出信号与正向抗干扰电路输入信号之间为同相关系、数据选择器输出信号与反向抗干扰电路输入信号之间为同相关系时，输出脉冲的低电平控制数据选择器选择正向抗干扰施密特电路的输出信号送到数据选择器的输出端，高电平控制数据选择器选择反向抗干扰施密特电路的输出信号送到数据选择器的输出端；当数据选择器输出信号与正向抗干扰电路输入信号之间为反相关系、数据选择器输出信号与反向抗干扰电路输入信号之间为反相关系时，输出脉冲的低电平控制数据选择器选择反向抗干扰施密特电路的输出信号送到数据选择器的输出端，高电平控制数据选择器选择正向抗干扰施密特电路的输出信号送到数据选择器的输出端。

所述抗高频干扰脉冲信号电路能够过滤的正窄脉冲宽度通过改变充电时间常数来进行控制；所述抗高频干扰脉冲信号电路能够过滤的负窄脉冲宽度通过改变放电时间常数来进行控制。

所述充电时间常数为充电电阻与正向抗干扰电容的乘积；所述放电时间常数为放电电阻与反向抗干扰电容的乘积。

所述正向抗干扰施密特电路和反向抗干扰施密特电路均具有高输入阻抗特性。

所述正向抗干扰电路还包括正向输入驱动电路；所述正向输入驱动电路为反相驱动电路时，所述快速放电二极管阳极连接至正向输入驱动电路输出端，阴极连接至正向抗干扰施密特电路输入端。

所述反向抗干扰电路还包括反向输入驱动电路；所述反向输入驱动电路为反相驱动电路时，所述快速充电二极管阴极连接至反向输入驱动电路输出端，阳极连接至反向抗干扰施密特电路输入端。

本发明的有益效果是：所述抗高频干扰脉冲信号电路允许宽度大于规定值的正脉冲和负脉冲信号通过；能够自动过滤负宽脉冲期间的正窄脉冲，特别是能够快速恢复过滤能力过滤连续的正窄脉冲干扰信号；所述抗高频干扰脉冲信号电路能够自动过滤正宽脉冲期间的负窄脉冲，特别是能够快速恢复过滤能力过滤连续的负窄脉冲干扰信号；需要过滤的正窄脉冲最大宽度能够通过改变充电时间常数进行调整；需要过滤的负窄脉冲最大宽度能够通过改变放电时间常数进行调整；所述抗高频干扰脉冲信号电路能够应用在数字信号电路中所有需要过滤窄脉冲干扰信号的场合。

附图说明

图1为抗高频干扰脉冲信号电路实施例；

图2为抗高频干扰脉冲信号电路实施例的波形；

图3为包括反相输入驱动器的正向抗干扰电路实施例；

图4为包括反相输入驱动器的反向抗干扰电路实施例。

具体实施方式

以下结合附图对本发明作进一步说明。

如图1所示为抗高频干扰脉冲信号电路实施例。实施例中，快速放电二极管、充电电阻、正向抗干扰电容、正向抗干扰施密特电路分别为二极管D11、电阻R11、电容C11、施密特电路F11，组成了正向抗干扰电路；快速充电二极管、放电电阻、反向抗干扰电容、反向抗干扰施密特电路分别为二极管D21、电阻R21、电容C21、施密特电路F21，组成了反向抗干扰电路。电容C11的一端接施密特电路F11的输入端，另外一端连接至公共地；电容C21的一端接施密特电路F21的输入端，另外一端连接至公共地。P1为输入脉冲端，P2为输出脉冲端。

实施例中，数据选择器T11为二选一数据选择器，二个数据输入信号与输出信号之间都是同相关系，施密特电路F11、施密特电路F21均为同相施密特电路，因此，数据选择器T11输出与正向抗干扰电路输入之间为同相关系，数据选择器T11输出与反向抗干扰电路输入之间也为同相关系。数据选择器T11的功能为：当选择控制端A＝0时，输出Y＝D1；当选择控制端A＝1时，输出Y＝D2。数据选择器T11的输出端Y(即脉冲输出端P2)直接连接至数据选择器T11的选择控制端A，输出脉冲P2为低电平时，控制数据选择器T11选择施密特电路F11的输出信号A3送到数据选择器的输出端Y；输出脉冲P2为高电平时，控制数据选择器T11选择施密特电路F21的输出信号A4送到数据选择器的输出端Y。

图2为抗高频干扰脉冲信号电路实施例的波形，包括输入脉冲P1和施密特电路F11输出A3、施密特电路F21输出A4、输出脉冲P2的波形。图1中，二极管D11、电阻R11、电容C11构成不对称充放电电路，施密特电路F11为同相施密特电路，当输入脉冲P1长时间维持为低电平时，施密特电路F11的输出A3为低电平；当输入脉冲P1长时间维持为高电平时，A3为高电平。P1信号对电容C11放电快，当输入脉冲P1从高电平变成低电平时，A1电位立即变成低电平电位，A3立即从高电平变成低电平。P1信号对电容C11充电慢，当输入脉冲P1从低电平变成高电平时，A1电位由P1高电平信号通过电阻R11向电容C11充电而上升，当充电时间达到T1，A1电位上升达到并超过施密特电路F11的上限门槛电压时，A3从低电平变成高电平；当P1的正脉冲宽度小于T1，充电时间小于T1，A1电位未达到施密特电路F11的上限门槛电压时P1即变成低电平，A1电位立即变成低电平电位，A3维持低电平状态。图2中，P1和A3的初始状态为低电平。正窄脉冲11、正窄脉冲12的宽度均小于T1，A1电位无法经充电达到或超过施密特电路F11的上限门槛电压，对A3状态没有影响；P1的正脉冲13的宽度大于T1，因此，在P1的正脉冲13的上升沿过时间T1后，A3从低电平变为高电平。P1的负脉冲19的下降沿使A3从高电平变为低电平，P1的正脉冲14的宽度大于T1，在正脉冲14上升沿过时间T1后，A3从低电平变为高电平。P1的负脉冲20的下降沿使A3从高电平变为低电平，P1的正脉冲15的宽度小于T1，因此，正脉冲15对A3没有影响，A3维持低电平状态。P1的正脉冲16的宽度大于T1，在正脉冲16上升沿过时间T1后，A3从低电平变为高电平。

图1中，二极管D21、电阻R21、电容C21同样构成不对称充放电电路，施密特电路F21为同相施密特电路，当输入脉冲P1长时间维持为低电平时，施密特电路F21的输出A4为低电平；当输入脉冲P1长时间维持为高电平时，A4为高电平。P1信号对电容C21充电快，当输入脉冲P1从低电平变成高电平时，A2电位立即变成高电平电位，A4立即从低电平变成高电平。P1信号对电容C21放电慢，当输入脉冲P1从高电平变成低电平时，A2电位由P1低电平信号通过电阻R21向电容C21放电，当放电时间达到T2，A2电位下降到低于施密特电路F21的下限门槛电压时，A4从高电平变成低电平；当P1的负脉冲宽度小于T2，放电时间小于T2，A2电位未下降达到施密特电路F21的下限门槛电压时，P1即变成高电平，A2电位立即变成高电平电位，A4维持高电平状态。图2中，P1和A4的初始状态为低电平。P1的正脉冲11的上升沿使A4从低电平变为高电平，P1的负脉冲17的宽度大于T2，在负脉冲17下降沿过时间T2后，A4从高电平变为低电平。P1的正脉冲12的上升沿使A4从低电平变为高电平，P1的负脉冲18的宽度小于T2，因此，负脉冲18对A4没有影响，A4维持低电平状态。负脉冲19、负脉冲20的宽度均小于T2，A2电位无法经放电达到或低于施密特电路F21的下限门槛电压，对A4状态没有影响；P1的负脉冲21的宽度大于T2，因此，在P1的负脉冲21的下降沿过时间T2后，A4从高电平变为低电平。在P1的正脉冲16的上升沿，A4从低电平变为高电平。

施密特电路F11的输出A3在输入脉冲P1为低电平时保持低电平，在输入脉冲P1由低电平变为高电平后过时间T1才变为高电平。施密特电路F21的输出A4在输入脉冲P1为高电平时保持高电平，在输入脉冲P1由高电平变为低电平后过时间T2才变为低电平。或者说，在A3为高电平时，A4必定为高电平；在A4为低电平时，A3必定为低电平。

图2中，A3、A4的初始状态均为低电平，数据选择器T11的输出Y为低电平，数据选择器T11选择A3作为输出Y且在A3为低电平的期间维持。当A3在边沿30从低电平变为高电平时，输出Y变为高电平，数据选择器T11选择A4作为输出Y，此时A4必定为高电平，维持输出Y的高电平状态。当A4在边沿31从高电平变为低电平时，输出Y变为低电平，数据选择器T11选择A3作为输出Y，此时A3必定为低电平，维持输出Y的低电平状态。当A3在边沿32从低电平变为高电平时，输出Y变为高电平，数据选择器T11选择A4作为输出Y，此时A4必定为高电平，维持输出Y的高电平状态。

抗高频干扰脉冲信号电路将P1信号中的窄脉冲11、窄脉冲12、窄脉冲19、窄脉冲20都过滤掉，而正宽脉冲13(包括正脉冲13、正脉冲14、正脉冲15在内为同一个正宽脉冲，负窄脉冲19、负窄脉冲20为该正宽脉冲中的干扰脉冲)、负宽脉冲21能够通过，使P2信号中出现相应的正宽脉冲22和负宽脉冲23。输出脉冲P2与输入脉冲P1同相，而输出的宽脉冲22上升沿比输入的宽脉冲13上升沿滞后时间T1，下降沿滞后时间T2。

窄脉冲11、窄脉冲12为正窄脉冲，时间T1为抗高频干扰脉冲信号电路能够过滤的最大正窄脉冲宽度。T1受到充电时间常数、输入脉冲P1的高电平电位、低电平电位和施密特电路F11的上限门槛电压共同影响。通常情况下，输入脉冲P1的高电平电位、低电平电位为定值，因此，调整T1的值可以通过改变充电时间常数或者施密特电路F11的上限门槛电压来进行。图1中，充电时间常数为充电电阻R11与电容C11的乘积。所述抗高频干扰脉冲信号电路允许宽度大于T1的正脉冲信号通过。

窄脉冲19、窄脉冲20为负窄脉冲，时间T2为抗高频干扰脉冲信号电路能够过滤的最大负窄脉冲宽度。T2受到放电时间常数、输入脉冲P1的高电平电位、低电平电位和施密特电路F21的下限门槛电压共同影响。通常情况下，输入脉冲P1的高电平电位、低电平电位为定值，因此，调整T2的值可以通过改变放电时间常数或者施密特电路F21的下限门槛电压来进行。图1中，放电时间常数为放电电阻R21与电容C21的乘积。所述抗高频干扰脉冲信号电路允许宽度大于T2的负脉冲信号通过。

图1中，电容C11接公共地的一端还可以改接在抗高频干扰脉冲信号电路的供电电源端；同样地，电容C21接公共地的一端也可以单独或者与电容C11一起改接在抗高频干扰脉冲信号电路的供电电源端。

图1中，施密特电路F11、施密特电路F21还可以同时或者单独选择反相施密特电路，数据选择器T11的输入D1、D2与输出Y之间还可以同时或者单独为反相关系。当施密特电路F11、施密特电路F21同时或者单独选择反相施密特电路，数据选择器T11的输入D1、D2与输出Y之间同时或者单独为反相关系时，需要满足下面的条件，即：当数据选择器T11输出信号Y与正向抗干扰电路输入信号之间为同相关系时，数据选择器T11输出信号Y与反向抗干扰电路输入信号之间也为同相关系；Y的低电平控制选择施密特电路F11的输出送到数据选择器T11的输出端，Y的高电平控制选择施密特电路F21的输出送到数据选择器T11的输出端。当数据选择器T11输出信号Y与正向抗干扰电路输入信号之间为反相关系时，数据选择器T11输出信号Y与反向抗干扰电路输入信号之间也为反相关系；Y的低电平控制选择施密特电路F21的输出送到数据选择器T11的输出端，Y的高电平控制选择施密特电路F11的输出送到数据选择器T11的输出端。

输入脉冲P1需要对电容C11、进行放电或充电，要求有足够的高电平和低电平驱动能力。当实际的输入脉冲P1驱动能力有限时，应该对输入脉冲P1增加一级总驱动电路，或者是分别在正向抗干扰电路和反向抗干扰电路中增加一级输入驱动电路，提高并保证输入脉冲P1的驱动能力。

当对输入脉冲P1增加一级总驱动电路时，例如，在图1实施例中的增加一级总驱动电路，总驱动电路的输出分别送至正向抗干扰电路和反向抗干扰电路时，不影响图1实施例的工作过程，工作原理也相同。

当分别在正向抗干扰电路和反向抗干扰电路中增加一级输入驱动电路来提高并保证输入脉冲P1的驱动能力时，所增加的一级输入驱动电路可以同时或者单独选择同相驱动电路和反相驱动电路。

图3为包括反相输入驱动器的正向抗干扰电路实施例，快速放电二极管、充电电阻、正向抗干扰电容、正向抗干扰施密特电路分别为二极管D12、电阻R12、电容C12、施密特电路F12，与正向输入驱动电路F13一起组成了正向抗干扰电路，F13为反相驱动器或者反相驱动电路。图3所示正向抗干扰电路实施例与图1中正向抗干扰电路在结构上的不同之处有二个，一是增加了一级反相驱动电路F13，二是二极管D12的连接极性改为阳极连接至F13的输出端，阴极连接至施密特电路F12输入端；另外，施密特电路F12也相应的变成反相施密特电路，从而使图3的正向抗干扰电路的输入信号与输出信号之间为同相关系，与图1中的正向抗干扰电路的输入输出关系相同，图3的正向抗干扰电路实施例可以替换图1中的正向抗干扰电路。图3实施例中，抗高频干扰脉冲信号电路能够过滤的最大正窄脉冲宽度T1受到充电时间常数、反相驱动电路F13的高电平电位、低电平电位和施密特电路F12的下限门槛电压共同影响。充电时间常数为充电电阻与正向抗干扰电容的乘积，即电阻R12与电容C12的乘积。

图4为包括反相输入驱动器的反向抗干扰电路实施例，快速充电二极管、放电电阻、反向抗干扰电容、反向抗干扰施密特电路分别为二极管D22、电阻R22、电容C22、施密特电路F22，与反向输入驱动电路F23一起组成了反向抗干扰电路，F23为反相驱动器或者反相驱动电路。图4所示反向抗干扰电路实施例与图1中反向抗干扰电路在结构上的不同之处有二个，一是增加了一级反相驱动电路F23，二是二极管D22的连接极性改为阴极连接至F23的输出端，阳极连接至施密特电路F22输入端；另外，施密特电路F22也相应的变成反相施密特电路，从而使图4的反向抗干扰电路的输入信号与输出信号之间为同相关系，与图1中的反向抗干扰电路的输入输出关系相同，图4的反向抗干扰电路实施例可以替换图1中的反向抗干扰电路。图4实施例中，抗高频干扰脉冲信号电路能够过滤的最大负窄脉冲宽度T2受到放电时间常数、反相驱动电路F23的高电平电位、低电平电位和施密特电路F22的上限门槛电压共同影响。放电时间常数为放电电阻与反向抗干扰电容的乘积，即电阻R22与电容C22的乘积。

所述正向抗干扰施密特电路、反向抗干扰施密特电路均为施密特电路，输入信号为电容上的电压，因此，要求施密特电路具有高输入阻抗特性。施密特电路可以选择具有高输入阻抗特性的CMOS施密特反相器CD40106、74HC14，或者是选择具有高输入阻抗特性的CMOS施密特与非门CD4093、74HC24等器件。CMOS施密特反相器或者CMOS施密特与非门的上限门槛电压、下限门槛电压均为与器件相关的固定值。用施密特反相器或者施密特与非门构成同相施密特电路，需要在施密特反相器或者施密特与非门后面增加一级反相器。

施密特电路还可以选择采用运算放大器来构成，采用运算放大器来构成施密特电路可以灵活地改变上限门槛电压、下限门槛电压。同样地，采用运算放大器来构成施密特电路时，需要采用具有高输入阻抗特性的结构与电路。

数据选择器可以选择74HC151、74HC152、74HC153、CD4512、CD4539等器件构成二选一数据选择器，也可以用门电路构成二选一数据选择器。

Claims (7)

1.一种抗高频干扰脉冲信号电路，其特征在于：

包括正向抗干扰电路、反向抗干扰电路、数据选择器；

所述抗高频干扰脉冲信号电路的输入脉冲从输入脉冲端输入，输出脉冲从输出脉冲端输出；

所述正向抗干扰电路和反向抗干扰电路的输入端连接至输入脉冲端；

所述数据选择器为二选一数据选择器；所述数据选择器的二个数据输入端分别连接至正向抗干扰电路和反向抗干扰电路的输出端；

所述数据选择器的数据输出端为输出脉冲端；所述数据选择器由输出脉冲进行数据选择控制；

所述正向抗干扰电路包括快速放电二极管、充电电阻、正向抗干扰电容、正向抗干扰施密特电路；所述快速放电二极管阴极为正向抗干扰电路的输入端，阳极连接至正向抗干扰施密特电路输入端；所述充电电阻与快速放电二极管并联；所述正向抗干扰电容的一端连接至正向抗干扰施密特电路输入端，另外一端连接至抗高频干扰脉冲信号电路的公共地或者是供电电源；

所述反向抗干扰电路包括快速充电二极管、放电电阻、反向抗干扰电容、反向抗干扰施密特电路；所述快速充电二极管阳极为反向抗干扰电路的输入端，阴极连接至反向抗干扰施密特电路输入端；所述放电电阻与快速充电二极管并联；所述反向抗干扰电容的一端连接至反向抗干扰施密特电路输入端，另外一端连接至抗高频干扰脉冲信号电路的公共地或者是供电电源；

所述正向抗干扰施密特电路输出端为正向抗干扰电路输出端，反向抗干扰施密特电路输出端为反向抗干扰电路输出端；

所述数据选择器输出信号与正向抗干扰电路输入信号之间为同相关系时，数据选择器输出信号与反向抗干扰电路输入信号之间也为同相关系；所述数据选择器输出信号与正向抗干扰电路输入信号之间为反相关系时，数据选择器输出信号与反向抗干扰电路输入信号之间也为反相关系；

所述数据选择器由输出脉冲进行数据选择控制的具体方法是，当数据选择器输出信号与正向抗干扰电路输入信号之间为同相关系、数据选择器输出信号与反向抗干扰电路输入信号之间为同相关系时，输出脉冲的低电平控制数据选择器选择正向抗干扰施密特电路的输出信号送到数据选择器的输出端，高电平控制数据选择器选择反向抗干扰施密特电路的输出信号送到数据选择器的输出端；当数据选择器输出信号与正向抗干扰电路输入信号之间为反相关系、数据选择器输出信号与反向抗干扰电路输入信号之间为反相关系时，输出脉冲的低电平控制数据选择器选择反向抗干扰施密特电路的输出信号送到数据选择器的输出端，高电平控制数据选择器选择正向抗干扰施密特电路的输出信号送到数据选择器的输出端。

2.根据权利要求1所述的抗高频干扰脉冲信号电路，其特征在于：能够过滤的正窄脉冲宽度通过改变充电时间常数来进行控制，能够过滤的负窄脉冲宽度通过改变放电时间常数来进行控制。

3.根据权利要求2所述的抗高频干扰脉冲信号电路，其特征在于：所述充电时间常数为充电电阻与正向抗干扰电容的乘积；所述放电时间常数为放电电阻与反向抗干扰电容的乘积。

4.根据权利要求2所述的抗高频干扰脉冲信号电路，其特征在于：所述正向抗干扰施密特电路和反向抗干扰施密特电路均具有高输入阻抗特性。

5.根据权利要求2所述的抗高频干扰脉冲信号电路，其特征在于：还包括输入脉冲总驱动电路；所述总驱动电路的输出连接至正向抗干扰电路的输入和反向抗干扰电路的输入。

6.根据权利要求2所述的抗高频干扰脉冲信号电路，其特征在于：所述正向抗干扰电路还包括正向输入驱动电路；所述正向输入驱动电路为反相驱动电路时，所述快速放电二极管阳极连接至正向输入驱动电路输出端，阴极连接至正向抗干扰施密特电路输入端。

7.根据权利要求2所述的抗高频干扰脉冲信号电路，其特征在于：所述反向抗干扰电路还包括反向输入驱动电路；所述反向输入驱动电路为反相驱动电路时，所述快速充电二极管阴极连接至反向输入驱动电路输出端，阳极连接至反向抗干扰施密特电路输入端。

Images