CN110138359B - 单脉冲产生电路和电平转换电路 - Google Patents

Abstract

本申请提供一种单脉冲产生电路和电平转换电路，所述单脉冲产生电路，应用于包括第一信号输入端和第二信号输入端以及两个下拉管的电平转换电路中，所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；通过检测电平转换电路的第一信号输入端和第二信号输入端中任一端口出现从高电平翻转为低电平时，单脉冲产生电路检测到下降沿后，产生高电平脉冲信号，以打开电平转换电路的下拉管，加快输出端口的下降沿速度，从而使得信号在传输过程中，缩短因为寄生电容上的放电延时，从而避免信号传输产生失真的问题，提高了信号的完整性。

Description

单脉冲产生电路和电平转换电路

技术领域

本发明涉及集成电路技术领域，尤其涉及一种单脉冲产生电路和电平转换电路。

背景技术

电平转换芯片是集成电路中的常见芯片之一，其广泛应用于数据传输、逻辑控制、数模转换等系统中。其作用是将一端较低（或较高）电压域下的逻辑电平信号传输至另一端较高（或较低）电压域，并在传输过程中尽可能减小传输延时，同时保持信号的完整性。

为了减小电平转换的延时，通常需要在输出端加入快速上拉管。而为了减小上拉管持续导通造成的功耗，通常会采用单脉冲产生模块控制该上拉管的导通和关断。

但是，现有技术中电平转换电路的两个端口还包括寄生电容，在大多数低速电平转换的应用中（例如电平转换频率f≤5Mhz），寄生电容通常可以忽略。但是当电平转换频率提高时（例如电平转换频率f>10Mhz），电平转换电路两个端口上的寄生电容就不能忽略。尤其在输入信号的驱动能力较弱，寄生电容出现放电速度慢，下降沿传输延时大，信号传输易失真的问题，造成现有技术中的电平转换电路无法适用于高速电平转换的应用中。

发明内容

有鉴于此，本发明提供一种单脉冲产生电路和电平转换电路，以解决现有技术中电平转换电路的端口寄生电容在高速电平转换时无法忽略，放电速度慢、下降沿传输延时大，造成信号传输易失真的现象，而无法适用于高速电平转换的应用中的问题。

为实现上述目的，本发明提供如下技术方案：

一种单脉冲产生电路，应用于电平转换电路中，所述电平转换电路包括第一信号输入端和第二信号输入端以及两个下拉管；

所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；

所述端口检测模块的第一输入端与所述第一信号输入端电连接，所述端口检测模块的第二输入端与所述第二信号输入端电连接，所述端口检测模块的输出端与所述单脉冲产生模块的第一输入端电连接，所述端口检测模块连接的所述第一信号输入端和所述第二信号输入端的信号同时为低电平时，输出端由低电平翻转为高电平；

所述双向检测触发模块的第一输入端与所述第一信号输入端电连接，所述双向检测触发模块的第二输入端与所述第二信号输入端电连接，所述双向检测触发模块的第三输入端与所述电源电压模块电连接，所述双向检测触发模块的输出端与所述单脉冲产生模块的第二输入端电连接，所述双向检测触发模块用于在所述第一信号输入端和所述第二信号输入端中的信号同时为高电平时，检测到所述第一信号输入端和所述第二信号输入端中任意端口的下降沿后，输出端由低电平翻转为高电平；

所述单脉冲产生模块的第三输入端与所述电源电压模块电连接，所述单脉冲产生模块用于在所述单脉冲产生模块的第一输入端为低电平，第二输入端由低电平翻转为高电平时，输出高电平脉冲信号，打开下拉管，加速所述电平转换电路中传输信号的下降沿。

优选地，所述端口检测模块包括第一反相器、第二反相器和第一与门；

其中，所述第一反相器的输入端与所述第一信号输入端电连接，所述第一反相器的输出端与所述第一与门的第一输入端电连接；

所述第二反相器的输入端与所述第二信号输入端电连接，所述第二反相器的输出端与所述第一与门的第二输入端电连接；

所述第一与门的输出端与所述单脉冲产生模块的第一输入端电连接。

优选地，所述双向检测触发模块包括：第二与门、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第三反相器和第四反相器；

所述第二与门的第一输入端与所述第二开关管的控制端电连接，并与所述第一信号输入端电连接；所述第二与门的第二输入端与第一开关管的控制端电连接，并与所述第二信号输入端电连接；所述第二与门的输出端与所述第三开关管的控制端电连接；

所述第一开关管的第一端和所述第二开关管的第一端电连接，并与所述电源电压模块电连接；所述第一开关管的第二端和所述第二开关管的第二端、所述第三反相器的输入端电连接，并与所述第三开关管的第一端和所述第五开关管的第一端电连接；

所述第三反相器的输出端与所述第五开关管的控制端电连接，并与所述第四反相器的输入端电连接；

所述第三开关管的第二端与所述第四开关管的第一端电连接；

所述第四反相器的输出端与所述第四开关管的控制端电连接；

所述第五开关管的第二端和所述第四开关管的第二端接地。

优选地，所述第一开关管、所述第二开关管均为PMOS管；所述第三开关管、所述第四开关管、所述第五开关管均为NMOS管。

优选地，所述单脉冲产生模块包括：第六开关管、第七开关管、第八开关管、第五反相器、第六反相器、第七反相器、第一与非门、第一电阻和第二电阻；

其中，所述第一电阻和所述第二电阻串接在一起；

所述第六开关管的控制端与所述端口检测模块的输出端电连接，所述第六开关管的第一端与所述第一电阻和所述第二电阻的公共端电连接，所述第六开关管的第二端与所述第八开关管的第一端电连接，并与所述第二电阻背离所述第一电阻的一端电连接；

所述第八开关管的控制端与所述第七开关管的控制端、所述第一与非门N的第一输入端电连接，并与所述双向检测触发模块的输出端电连接，所述第八开关管的第二端接地；

所述第七开关管的第一端与所述电源电压模块电连接，所述第七开关管的第二端与所述第五反相器的输入端电连接，并与所述第一电阻背离所述第二电阻的一端电连接；

所述第五反相器的输出端与所述第六反相器的输入端电连接，所述第六反相器的输出端与所述第一与非门的第二输入端电连接；

所述第一与非门的输出端与所述第七反相器的输入端电连接，所述第七反相器的输出端输出单脉冲。

优选地，所述第六开关管和所述第八开关管均为NMOS管；所述第七开关管为PMOS管。

本发明还提供一种电平转换电路，包括：信号传输管、第一上拉管、第二上拉管、第一单脉冲产生电路、第一下拉管、第二下拉管、第二单脉冲产生电路、第一寄生电容、第二寄生电容、第一信号输入端、第二信号输入端，以及第一电源域模块、第二电源域模块和栅端偏置模块；

其中，所述第一上拉管的第一端与所述第一电源域模块电连接；所述第一上拉管的第二端与所述第一寄生电容的一端电连接，并与所述第一信号输入端电连接；所述第一寄生电容的另一端接地；

所述第二上拉管的第一端与所述第二电源域模块电连接；所述第二上拉管的第二端与所述第二寄生电容的一端电连接，并与所述第二信号输入端电连接；所述第二寄生电容的另一端接地；

所述信号传输管的第一端与所述第一信号输入端电连接；所述信号传输管的第二端与所述第二信号输入端电连接；所述信号传输管的控制端与所述栅端偏置模块电连接；

所述第一下拉管的第一端与所述第一信号输入端电连接；所述第一下拉管的第二端接地；

所述第二下拉管的第一端与所述第二信号输入端电连接；所述第二下拉管的第二端接地；

所述第一单脉冲产生电路的第一输入端与所述第一信号输入端电连接；所述第一单脉冲产生电路的第二输入端与所述第二信号输入端电连接；所述第一单脉冲产生电路的第三输入端与电源电压模块电连接；所述第一单脉冲产生电路的输出端与所述第一上拉管的控制端和所述第二上拉管的控制端电连接；所述第一单脉冲产生电路用于在所述第一信号输入端和所述第二信号输入端同时由低电平翻转为高电平时，加速传输信号的上升沿；

所述第二单脉冲产生电路的第一输入端与所述第一信号输入端电连接；所述第二单脉冲产生电路的第二输入端与所述第二信号输入端电连接；所述第二单脉冲产生电路的第三输入端与电源电压模块电连接；所述第二单脉冲产生电路的输出端与所述第一下拉管的控制端和所述第二下拉管的控制端电连接；

其中，所述第二单脉冲产生电路为上面任意一项所述的单脉冲产生电路。

优选地，所述第一上拉管和所述第二上拉管均为PMOS管；所述信号传输管、所述第一下拉管和所述第二下拉管均为NMOS管。

优选地，所述栅端偏置模块用于在所述信号传输管的两端均为低电平时，导通所述信号传输管。

经由上述的技术方案可知，本发明提供的单脉冲产生电路，应用于包括第一信号输入端和第二信号输入端以及两个下拉管的电平转换电路中，所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；通过检测电平转换电路的第一信号输入端和第二信号输入端中任一端口出现从高电平翻转为低电平时，单脉冲产生电路检测到下降沿后，产生高电平脉冲信号，以打开电平转换电路的下拉管，加快输出端口的下降沿速度，从而使得信号在传输过程中，缩短因为寄生电容上的放电延时，从而避免信号传输产生失真的问题，提高了信号的完整性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种电平转换电路的结构示意图；

图2为图1中所示的单脉冲产生模块的结构示意图；

图3为本发明实施例提供的一种电平转换电路的结构示意图；

图4为图3中第二单脉冲产生电路的结构示意图；

图5为本发明实施例提供的单脉冲产生电路的信号时序图。

实施方式

正如背景技术所述，现有的电平转换电路中，由于寄生电容的存在，放电速度慢，下降沿传输延时大，造成信号传输失真的问题，从而使得现有技术中的电平转换电路无法适用于高速电平转换的应用中。

发明人发现出现上述现象的原因是，如图1所示，图1为现有的一种电平转换电路的结构示意图，所述电平转换电路包括：第一信号输入端A_Port、第二信号输入端B_Port、第一端口上拉管MP01、第二端口上拉管MP02、第一电压域VCCA、第二电压域VCCB、第一单脉冲产生模块01、第二单脉冲产生模块02、信号传输管MN01以及控制信号传输管MN01的导通和关断的栅端偏置模块03。其中，第一信号输入端A_Port和第二信号输入端B_Port分别对地存在寄生电容CPA和CPB。

其中，第一信号输入端A_Port和第二信号输入端B_Port分别在第一电压域VCCA、第二电压域VCCB下，当第一信号输入端A_Port和第二信号输入端B_Port传输高电平信号时，信号传输管MN01关断，工作在截止区，用于隔离第一信号输入端A_Port和第二信号输入端B_Port之间的端口信号，以使得第一信号输入端A_Port和第二信号输入端B_Port的信号不会相互串扰；当第一信号输入端A_Port和第二信号输入端B_Port传输低电平信号时，信号传输管MN01导通，工作在线性区，呈低阻抗特性，可以通过导通加速信号的传输。

当第一信号输入端A_Port由低电平翻转为高电平时，第二单脉冲产生模块02控制第二上拉管MP2导通，将信号传输端MN的第二端B由低电平拉为高电平；当信号传输端MN的第二端B由低电平翻转为高电平时，第一单脉冲产生模块01控制第一上拉管MP1导通，将信号传输端MN的第一端A由低电平拉为高电平。通常情况下信号的充电速度都弱于放电速度，图1所示的结构通过加速上拉加快了上升边沿，从而提高了信号转换速率。

其中单脉冲产生模块可以如图2所示，图2为现有的一种单脉冲产生模块的结构示意图，包括第一开关管MP03、第二开关管MN02、电阻R0、电容C0、第一反相器INV01、第二反相器INV02、与门AND01和第三反相器INV03；当信号输入端IN的电压由低电平翻转为高电平时，节点A01通过电阻R0和电容C0构成的滤波网络，产生由高到低的延时信号，节点A02经过两个反相器INV01和INV02后，与节点A01为同相信号，也产生从高到低的延时信号，因此，对于与门单元AND01来说，会在延时t≈R0*C0时间内，输出高电平信号，因此，输出端OUT会在脉冲宽度t内输出低电平信号，加速第一端口上拉管MP01或第二端口上拉管MP02打开。

但是，这种结构的传输速率能够适用于在低速电平转换应用中，当电平转换频率提高，由于第一信号输入端A_Port和第二信号输入端B_Port的寄生电容无法忽略。当传输信号从低电平翻转为高电平时，第一单脉冲产生模块01会驱动第一端口上拉管MP01给寄生电容CPA进行充电，使得第一信号输入端A_Port上的电压快速翻转为高电平；同样，第二单脉冲产生模块02会驱动第二端口上拉管MP02给寄生电容CPB进行充电，使得第二信号输入端B_Port上的电压快速翻转为高电平。

当传输信号从高电平翻转为低电平时，栅端偏置模块03控制信号传输管MN01导通，寄生电容CPA和寄生电容CPB上的电荷通过MN1泄放，其转换斜率主要由第一信号输入端A_Port或者第二信号输入端B_Port的输入信号的驱动能力决定，当输入信号的驱动能力较弱时，就会出现放电速度慢，下降沿传输延时大，信号传输易失真的问题。因此，这种结构的传输速率无法适用于高速电平转换的应用。

基于此，本发明提供了一种单脉冲产生电路，应用于电平转换电路中，所述电平转换电路包括第一信号输入端和第二信号输入端以及两个下拉管；

所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；

所述端口检测模块的第一输入端与所述第一信号输入端电连接，所述端口检测模块的第二输入端与所述第二信号输入端电连接，所述端口检测模块的输出端与所述单脉冲产生模块的第一输入端电连接，所述端口检测模块连接的所述第一信号输入端和所述第二信号输入端中的信号同时为低电平时，输出端由低电平翻转为高电平；

所述双向检测触发模块的第一输入端与所述第一信号输入端电连接，所述双向检测触发模块的第二输入端与所述第二信号输入端电连接，所述双向检测触发模块的第三输入端与所述电源电压模块电连接，所述双向检测触发模块的输出端与所述单脉冲产生模块的第二输入端电连接，所述双向检测触发模块用于在所述第一信号输入端和所述第二信号输入端中的信号同时为高电平时，检测所述第一信号输入端和所述第二信号输入端中任意端口的下降沿后，输出端由低电平翻转为高电平；

所述单脉冲产生模块的第三输入端与所述电源电压模块电连接，所述单脉冲产生模块用于在所述单脉冲产生模块的第一输入端为低电平，第二输入端由低电平翻转为高电平时，输出高电平脉冲信号，打开所述下拉管，加速所述电平转换电路中传输信号的下降沿。

本发明提供的单脉冲产生电路，应用于包括第一信号输入端和第二信号输入端以及两个下拉管的电平转换电路中，所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；通过检测电平转换电路的第一信号输入端和第二信号输入端中任一端口出现从高电平翻转为低电平时，单脉冲产生电路检测到下降沿后，产生高电平脉冲信号，以打开电平转换电路的下拉管，加快输出端口的下降沿速度，从而使得信号在传输过程中，缩短因为寄生电容上的放电延时，进而避免信号传输产生失真的问题，提高了信号的完整性。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图3，图3为本发明实施例提供的一种电平转换电路结构示意图；所述电平转换电路，包括：信号传输管MN10、第一上拉管MP10、第二上拉管MP20、第一单脉冲产生电路U1、第一下拉管MN20、第二下拉管MN30、第二单脉冲产生电路D1、第一寄生电容CPA、第二寄生电容CPB、第一信号输入端A_Port、第二信号输入端B_Port，以及第一电源域模块VCCA、第二电源域模块VCCB和栅端偏置模块VB；

其中，第一上拉管MP10和第二上拉管MP20分别为第一信号输入端A_Port和第二信号输入端B_Port的加速上拉管，第一单脉冲产生电路U1为加速上拉检测模块，第一信号输入端A_Port和第二信号输入端B_Port是第一单脉冲产生电路U1的输入信号，GP是第一单脉冲产生电路U1的输出信号。

第一下拉管MN20和第二下拉管MN30分别为第一信号输入端A_Port和第二信号输入端B_Port的加速下拉管，第二单脉冲产生电路D1为加速下拉检测模块，第一信号输入端A_Port和第二信号输入端B_Port是第二单脉冲产生电路D1的输入信号，GN是第二单脉冲产生电路D1的输出信号。

请参见图3，各个结构的连接关系如下：

第一上拉管MP10的第一端与第一电源域模块VCCA电连接；第一上拉管MP10的第二端与第一寄生电容CPA的一端电连接，并与第一信号输入端A_Port电连接；第一寄生电容CPA的另一端接地；

第二上拉管MP20的第一端与第二电源域模块VCCB电连接；第二上拉管MP20的第二端与第二寄生电容CPB的一端电连接，并与第二信号输入端B_Port电连接；第二寄生电容CPB的另一端接地；

信号传输管MN10的第一端与第一信号输入端A_Port电连接；信号传输管MN10的第二端与第二信号输入端B_Port电连接；信号传输管MN10的控制端与栅端偏置模块VB电连接；

第一下拉管MN20的第一端与第一信号输入端A_Port电连接；第一下拉管MN20的第二端接地；

第二下拉管MN30的第一端与第二信号输入端B_Port电连接；第二下拉管MN30的第二端接地；

第一单脉冲产生电路U1的第一输入端与第一信号输入端A_Port电连接；第一单脉冲产生电路U1的第二输入端与第二信号输入端B_Port电连接；第一单脉冲产生电路U1的第三输入端与电源电压模块电连接；第一单脉冲产生电路U1的输出端与第一上拉管MP10的控制端和第二上拉管MP20的控制端电连接；第一单脉冲产生电路U1用于在检测到第一信号输入端A_Port和第二信号输入端B_Port中任意端口由低电平翻转为高电平时，加速传输信号的上升沿；

第二单脉冲产生电路D1的第一输入端与第一信号输入端A_Port电连接；第二单脉冲产生电路D1的第二输入端与第二信号输入端B_Port电连接；第二单脉冲产生电路D1的第三输入端与电源电压模块电连接；第二单脉冲产生电路D1的输出端与第一下拉管MN20的控制端和第二下拉管MN30的控制端电连接；

其中，第一单脉冲产生电路U1用于在第一信号输入端A_Port和第二信号输入端B_Port任意端口由低电平翻转为高电平时，检测到上升沿，控制对应的第一上拉管MP10和/或第二上拉管MP20打开，从而加快上升沿，减小信号传输延时。

第二单脉冲产生电路D1用于在第一信号输入端A_Port和第二信号输入端B_Port任一端由高电平翻转为低电平时，加速传输信号的下降沿；从而避免因寄生电容放电较慢，在高速电平转换时，出现下降沿传输延时大，信号传输易失真的问题，进而使得本发明实施例提供的电平转换模块能够应用于高速电平转换中。

需要说明的是，本实施例中不限定第一上拉管、第二上拉管、第一下拉管和第二下拉管的具体类型，本发明实施例中仅以第一上拉管MP10和第二上拉管MP20为PMOS管；信号传输管MN10、第一下拉管MN20、第二下拉管MN30均为NMOS管为例进行说明。栅端偏置模块VB用于在信号传输管MN10的两端均为低电平时，导通信号传输管MN10。在信号传输管MN10的两端均为高电平时，关断信号传输管MN10，起到隔离高电平的作用，避免第一信号输入端A_Port和第二信号输入端B_Port的电源信号相互串扰，在传输低电平时导通，使得输入端的电压可以迅速被拉为低电平。

也即，本发明实施例中，在现有技术中的电平转换电路基础上，通过增加设置第一下拉管和第二下拉管，以及第二单脉冲产生电路，从而加速信号传输时下降沿的速度，减小下降沿传输延时，进而使得电平转换电路能够应用在高速电平转换应用中。

也就是说，本发明所提出的高速电平转换电路，既可以加速传输逻辑信号的上升边沿，也可以加速传输逻辑信号的下降边沿，并且上升沿加速模块第一单脉冲产生电路U1和下降边沿加速模块第二单脉冲产生电路D1不会相互影响。

由此带来以下好处：同时减小了上升沿和下降沿的传输延时，使得电平转换芯片可以应用在更高频率的应用中，增大了芯片的应用范围；由于同时提高了输入上升沿和下降沿的瞬态驱动能力，使得逻辑电平信号在传输时不会因为寄生电容上的放电延时而产生失真，提升了信号的完整性。

本发明实施例中提供的高速电平转换电路具有传输延时小、信号失真度低、增大芯片应用范围等特性，本发明实施例中提供的高速电平转换电路可广泛应用于电平转换芯片、逻辑控制芯片和数据传输芯片中。

本实施例中对第一单脉冲产生电路U1的具体结构不作展开说明，只要能够实现上述功能的结构均可，可选的，在本发明的一个实施例中，第一单脉冲产生电路U1可以通过在图2公开的单脉冲产生电路基础上增加端口检测模块实现，端口检测模块同时连接第一信号输入端A_Port和第二信号输入端B_Port，使得检测两个端口中的任意一个端口的由低电平翻转为高电平时，控制单脉冲产生电路输出低电平脉冲，从而打开第一上拉管MP10和/或第二上拉管MP20，加速上升沿，减小上升沿信号传输延时。

为清楚说明所述第二单脉冲产生电路的工作原理，请参见图4，图4为本发明实施例提供的单脉冲产生电路。如图4所示，单脉冲产生电路包括端口检测模块1、双向检测触发模块2、单脉冲产生模块3和电源电压模块VDD。

端口检测模块1的第一输入端与第一信号输入端A_Port电连接，端口检测模块1的第二输入端与第二信号输入端B_Port电连接，端口检测模块1的输出端与单脉冲产生模块3的第一输入端电连接，端口检测模块1连接的第一信号输入端A_Port和第二信号输入端B_Port中的信号同时为低电平时，输出端由低电平翻转为高电平。

双向检测触发模块2的第一输入端与第一信号输入端A_Port电连接，双向检测触发模块2的第二输入端与第二信号输入端B_Port电连接，双向检测触发模块2的第三输入端与电源电压模块VDD电连接，双向检测触发模块2的输出端与单脉冲产生模块3的第二输入端电连接，双向检测触发模块2用于在第一信号输入端A_Port和第二信号输入端B_Port中的信号同时为高电平时，检测到第一信号输入端A_Port和第二信号输入端B_Port中任意端口的下降沿后，输出端由低电平翻转为高电平。

单脉冲产生模块3的第三输入端与电源电压模块VDD电连接，单脉冲产生模块3用于在单脉冲产生模块3的第一输入端为低电平，第二输入端由低电平翻转为高电平时，输出高电平脉冲信号，加速电平转换电路中传输信号的下降沿。

本实施例中不限定端口检测模块1、双向检测触发模块2和单脉冲产生模块3的具体结构，可选的，如图4所示，端口检测模块1包括第一反相器INV4、第二反相器INV5和第一与门AND1；其中，第一反相器INV4的输入端与第一信号输入端A_Port电连接，第一反相器INV4的输出端与第一与门AND1的第一输入端电连接；第二反相器INV5的输入端与第二信号输入端B_Port电连接，第二反相器INV5的输出端与第一与门AND1的第二输入端电连接；第一与门AND1的输出端与单脉冲产生模块3的第一输入端电连接。

本实施例中，端口检测模块1的作用是当第一信号输入端A_Port和第二信号输入端B_Port同时翻转为低电平时，输出高电平，使得后续单脉冲产生模块3中的第六开关管MN4管导通，从而使节点A1提前翻转为低电平。

请继续参见图4，双向检测触发模块2包括：第二与门AND2、第一开关管MP4、第二开关管MP3、第三开关管MN5、第四开关管MN3、第五开关管MN2、第三反相器INV6和第四反相器INV7；第二与门AND2的第一输入端与第二开关管MP3的控制端电连接，并与第一信号输入端A_Port电连接；第二与门AND2的第二输入端与第一开关管MP4的控制端电连接，并与第二信号输入端电连接；第二与门AND2的输出端与第三开关管MN5的控制端电连接；第一开关管MP4的第一端和第二开关管MP3的第一端电连接，并与电源电压模块电连接；第一开关管MP4的第二端和第二开关管MP3的第二端、第三反相器INV6的输入端电连接，并与第三开关管MN5的第一端和第五开关管MN2的第一端电连接；第三反相器INV6的输出端与第五开关管MN2的控制端电连接，并与第四反相器INV7的输入端电连接；第三开关管MN5的第二端与第四开关管MN3的第一端电连接；第四反相器INV7的输出端与第四开关管MN3的控制端电连接；第五开关管MN2的第二端和第四开关管MN3的第二端接地。

本实施例中不限定各个开关管的具体类型，在本发明的一个实施例中，第一开关管MP4、第二开关管MP3均为PMOS管；第三开关管MN5、第四开关管MN3、第五开关管MN2均为NMOS管。

双向检测触发模块2的作用是当第一信号输入端A_Port和第二信号输入端B_Port都为高电平时，检测任意端口的下降沿，检测到下降沿后，节点A4由低电平翻转为高电平，使得单脉冲产生模块3产生高电平脉冲信号。

请继续参见图4，单脉冲产生模块3包括：第六开关管MN4、第七开关管MP1、第八开关管MN1、第五反相器INV1、第六反相器INV2、第七反相器INV3、第一与非门NAND1、第一电阻R1和第二电阻R2；其中，第一电阻R1和第二电阻R2串接在一起；第六开关管MN4的控制端与端口检测模块1的输出端电连接，第六开关管MN4的第一端与第一电阻R1和第二电阻R2的公共端电连接，第六开关管MN4的第二端与第八开关管MN1的第一端电连接，并与第二电阻R2背离第一电阻R1的一端电连接；第八开关管MN1的控制端与第七开关管MP1的控制端、第一与非门NAND1的第一输入端电连接，并与双向检测触发模块的输出端电连接，第八开关管MN1的第二端接地；第七开关管MP1的第一端与电源电压模块电连接，第七开关管MP1的第二端与第五反相器INV1的输入端电连接，并与第一电阻R1背离第二电阻R2的一端电连接；第五反相器INV1的输出端与第六反相器INV2的输入端电连接，第六反相器INV2的输出端与第一与非门NAND1的第二输入端电连接；第一与非门NAND1的输出端与第七反相器INV3的输入端电连接，第七反相器INV3的输出端输出单脉冲。

需要说明的是，第六开关管MN4的第一端和第二端还可以连接在第一电阻R1的两端，本实施例中对此不作限定。

本实施例中不限定各个开关管的具体类型，本发明实施例中以第六开关管MN4和第八开关管MN1均为NMOS管；第七开关管MP1为PMOS管为例进行说明。

本实施例中单脉冲产生模块3的作用是当节点A4由低电平翻转为高电平后，通过从节点A4到节点A2的延时通路使得单脉冲产生电路的输出端GN产生高电平脉冲信号，该信号驱动图2中的下拉管，加速传输信号的下降沿。

结合图3和图4，本发明提供的高速信号电平转换电路的工作原理为：

(1)当第一信号输入端A_Port和第二信号输入端B_Port端都为低电平时，第一与门AND1的输出节点A3为高电平，第六开关管MN4管导通，此时节点A5为低电平，第三开关管MN5管截止，第二开关管MP3、第一开关管MP4管导通，节点A4为高电平，第四开关管MN3管导通，第五开关管MN2管截止，节点A2为低电平，第二单脉冲产生电路D1的输出端GN输出低电平，加速下拉管关闭。

(2)若第一信号输入端A_Port和第二信号输入端B_Port中任一端(比如第一信号输入端A_Port)由低电平翻转为高电平，系统检测到该电平跳变后，第一单脉冲产生电路U1会产生加速上拉信号，使第一单脉冲产生电路U1的输出端GP产生低电平脉冲信号，第一上拉管MP10和第二上拉管MP20导通，输出端被加速上拉至高电平，此时在第二单脉冲产生电路D1中，A4、A1、A2节点的电平保持原状态，第二单脉冲产生电路D1的输出端GN保持低电平输出。

(3)若第一信号输入端A_Port和第二信号输入端B_Port都为高电平，第二开关管MP3、第一开关管MP4管关断，第三开关管MN5管导通，将节点A4下拉为低电平后第四开关管MN3管关断，第五开关管MN2管导通，并通过第五开关管MN2将节点A4弱下拉为低电平。节点A1、A2翻转为高电平，第二单脉冲产生电路D1的输出端GN为低电平输出，此时该电路为等待状态，等待第一信号输入端A_Port或第二信号输入端B_Port其中一端翻转为低电平后再次产生单脉冲。

(4)若电平转换电路的输入端(如第一信号输入端A_Port)翻转为低电平，此时节点A4会被上拉为高电平，第五开关管MN2管关断，第四开关管MN3管导通，节点A1会由高电平翻转为低电平，但由于此时支路充电电流会被第一电阻R1和第二电阻R2限制，导致节点A1会产生延时，从而节点A2从高电平翻转为低电平也会产生延时，因此第二单脉冲产生电路D1的输出端GN输出t=(R1+R2)*Cpar的低脉冲信号，将快速上拉模块开启，经过t时间之后，A2翻转为低电平，第二单脉冲产生电路D1的输出端GN输出低电平，快速上拉模块关断，如图5的phase1波形所示，其中Cpar为节点A1的寄生电容；当在t时间内t1处第二信号输入端B_Port已被拉为低电平，则节点A3翻转为高电平，此时第六开关管MN4导通，流过第八开关管MN1的电流IN1会增大，节点A1会加速翻转为低电平，节点A2随之翻为低电平，第二单脉冲产生电路D1的输出端GN提前翻转为低电平，使得后级下拉模块将第二信号输入端B_Port拉为高电平后提前关闭，如图5中phase2波形所示。

本发明实施例提供的高速电平转换电路，既可以加速传输逻辑信号的上升边沿，也可以加速传输逻辑信号的下降边沿，并且上升沿加速模块第一单脉冲产生电路U1和下降边沿加速模块第二单脉冲产生电路D1不会相互影响。同时减小了上升沿和下降沿的传输延时，使得电平转换芯片可以应用在更高频率的应用中，增大了芯片的应用范围；由于同时提高了输入上升边沿和下降边沿的瞬态驱动能力，使得逻辑电平信号在传输时不会因为负载电容上的放电延时而产生失真，提高了信号的完整性。

本发明实施例中提供的高速电平转换电路具有传输延时小、信号失真度低、增大芯片应用范围等特性，本发明实施例中提供的高速电平转换电路可广泛应用于电平转换芯片、逻辑控制芯片和数据传输芯片中。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种单脉冲产生电路，其特征在于，应用于电平转换电路中，所述电平转换电路包括第一信号输入端和第二信号输入端以及第一下拉管和第二下拉管，其中，所述第一下拉管的第一端与所述第一信号输入端电连接，第二端接地，所述第二下拉管的第一端与所述第二信号输入端电连接，第二端接地；

所述单脉冲产生电路包括端口检测模块、双向检测触发模块、单脉冲产生模块和电源电压模块；

所述端口检测模块的第一输入端与所述第一信号输入端电连接，所述端口检测模块的第二输入端与所述第二信号输入端电连接，所述端口检测模块的输出端与所述单脉冲产生模块的第一输入端电连接，所述端口检测模块连接的所述第一信号输入端和所述第二信号输入端的信号同时为低电平时，输出端由低电平翻转为高电平；

所述双向检测触发模块的第一输入端与所述第一信号输入端电连接，所述双向检测触发模块的第二输入端与所述第二信号输入端电连接，所述双向检测触发模块的第三输入端与所述电源电压模块电连接，所述双向检测触发模块的输出端与所述单脉冲产生模块的第二输入端电连接，所述双向检测触发模块用于在所述第一信号输入端和所述第二信号输入端中的信号同时为高电平时，检测到所述第一信号输入端和所述第二信号输入端中任意端口的下降沿后，输出端由低电平翻转为高电平；

所述单脉冲产生模块的第三输入端与所述电源电压模块电连接，所述单脉冲产生模块的输出端与所述第一下拉管的控制端和所述第二下拉管的控制端电连接，所述单脉冲产生模块用于在所述单脉冲产生模块的第一输入端为低电平，第二输入端由低电平翻转为高电平时，输出高电平脉冲信号，打开下拉管，加速所述电平转换电路中传输信号的下降沿。

2.根据权利要求1所述的单脉冲产生电路，其特征在于，所述端口检测模块包括第一反相器、第二反相器和第一与门；

其中，所述第一反相器的输入端与所述第一信号输入端电连接，所述第一反相器的输出端与所述第一与门的第一输入端电连接；

所述第二反相器的输入端与所述第二信号输入端电连接，所述第二反相器的输出端与所述第一与门的第二输入端电连接；

所述第一与门的输出端与所述单脉冲产生模块的第一输入端电连接。

3.根据权利要求1所述的单脉冲产生电路，其特征在于，所述双向检测触发模块包括：第二与门、第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第三反相器和第四反相器；

所述第二与门的第一输入端与所述第二开关管的控制端电连接，并与所述第一信号输入端电连接；所述第二与门的第二输入端与第一开关管的控制端电连接，并与所述第二信号输入端电连接；所述第二与门的输出端与所述第三开关管的控制端电连接；

所述第一开关管的第一端和所述第二开关管的第一端电连接，并与所述电源电压模块电连接；所述第一开关管的第二端和所述第二开关管的第二端、所述第三反相器的输入端电连接，并与所述第三开关管的第一端和所述第五开关管的第一端电连接；

所述第三反相器的输出端与所述第五开关管的控制端电连接，并与所述第四反相器的输入端电连接；

所述第三开关管的第二端与所述第四开关管的第一端电连接；

所述第四反相器的输出端与所述第四开关管的控制端电连接；

所述第五开关管的第二端和所述第四开关管的第二端接地。

4.根据权利要求3所述的单脉冲产生电路，其特征在于，所述第一开关管、所述第二开关管均为PMOS管；所述第三开关管、所述第四开关管、所述第五开关管均为NMOS管。

5.根据权利要求1所述的单脉冲产生电路，其特征在于，所述单脉冲产生模块包括：第六开关管、第七开关管、第八开关管、第五反相器、第六反相器、第七反相器、第一与非门、第一电阻和第二电阻；

其中，所述第一电阻和所述第二电阻串接在一起；

所述第六开关管的控制端与所述端口检测模块的输出端电连接，所述第六开关管的第一端与所述第一电阻和所述第二电阻的公共端电连接，所述第六开关管的第二端与所述第八开关管的第一端电连接，并与所述第二电阻背离所述第一电阻的一端电连接；

所述第八开关管的控制端与所述第七开关管的控制端、所述第一与非门N的第一输入端电连接，并与所述双向检测触发模块的输出端电连接，所述第八开关管的第二端接地；

所述第七开关管的第一端与所述电源电压模块电连接，所述第七开关管的第二端与所述第五反相器的输入端电连接，并与所述第一电阻背离所述第二电阻的一端电连接；

所述第五反相器的输出端与所述第六反相器的输入端电连接，所述第六反相器的输出端与所述第一与非门的第二输入端电连接；

所述第一与非门的输出端与所述第七反相器的输入端电连接，所述第七反相器的输出端输出单脉冲。

6.根据权利要求5所述的单脉冲产生电路，其特征在于，所述第六开关管和所述第八开关管均为NMOS管；所述第七开关管为PMOS管。

7.一种电平转换电路，其特征在于，包括：信号传输管、第一上拉管、第二上拉管、第一单脉冲产生电路、第一下拉管、第二下拉管、第二单脉冲产生电路、第一寄生电容、第二寄生电容、第一信号输入端、第二信号输入端，以及第一电源域模块、第二电源域模块和栅端偏置模块；

其中，所述第一上拉管的第一端与所述第一电源域模块电连接；所述第一上拉管的第二端与所述第一寄生电容的一端电连接，并与所述第一信号输入端电连接；所述第一寄生电容的另一端接地；

所述第二上拉管的第一端与所述第二电源域模块电连接；所述第二上拉管的第二端与所述第二寄生电容的一端电连接，并与所述第二信号输入端电连接；所述第二寄生电容的另一端接地；

所述信号传输管的第一端与所述第一信号输入端电连接；所述信号传输管的第二端与所述第二信号输入端电连接；所述信号传输管的控制端与所述栅端偏置模块电连接；

所述第一下拉管的第一端与所述第一信号输入端电连接；所述第一下拉管的第二端接地；

所述第二下拉管的第一端与所述第二信号输入端电连接；所述第二下拉管的第二端接地；

所述第一单脉冲产生电路的第一输入端与所述第一信号输入端电连接；所述第一单脉冲产生电路的第二输入端与所述第二信号输入端电连接；所述第一单脉冲产生电路的第三输入端与电源电压模块电连接；所述第一单脉冲产生电路的输出端与所述第一上拉管的控制端和所述第二上拉管的控制端电连接；所述第一单脉冲产生电路用于在所述第一信号输入端和所述第二信号输入端同时由低电平翻转为高电平时，加速传输信号的上升沿；

所述第二单脉冲产生电路的第一输入端与所述第一信号输入端电连接；所述第二单脉冲产生电路的第二输入端与所述第二信号输入端电连接；所述第二单脉冲产生电路的第三输入端与电源电压模块电连接；所述第二单脉冲产生电路的输出端与所述第一下拉管的控制端和所述第二下拉管的控制端电连接；

其中，所述第二单脉冲产生电路为权利要求1-6任意一项所述的单脉冲产生电路。

8.根据权利要求7所述的电平转换电路，其特征在于，所述第一上拉管和所述第二上拉管均为PMOS管；所述信号传输管、所述第一下拉管和所述第二下拉管均为NMOS管。

9.根据权利要求7所述的电平转换电路，其特征在于，所述栅端偏置模块用于在所述信号传输管的两端均为低电平时，导通所述信号传输管。

Images