CN108923777A - 抗辐照加固的反相器单元 - Google Patents

抗辐照加固的反相器单元 Download PDF

Info

Publication number
CN108923777A
CN108923777A CN201810708894.8A CN201810708894A CN108923777A CN 108923777 A CN108923777 A CN 108923777A CN 201810708894 A CN201810708894 A CN 201810708894A CN 108923777 A CN108923777 A CN 108923777A
Authority
CN
China
Prior art keywords
pmos tube
tube
pmos
inverter
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810708894.8A
Other languages
English (en)
Inventor
李正平
贾余勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN201810708894.8A priority Critical patent/CN108923777A/zh
Publication of CN108923777A publication Critical patent/CN108923777A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H03K19/00338—In field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种抗辐照加固的反相器单元，包括：第一PMOS管P1、第二PMOS管P2及NMOS管N1；其中，所述第一PMOS管P1与第二PMOS管P2并联连接，且均与NMOS管N1连接；所述第一PMOS管P1与第二PMOS管P2的栅宽均为NMOS管N1栅宽的一半。其通过改进传统反相器的结构，在上拉管PMOS上并联一个相同尺寸的另一个PMOS管，从而构成一个三管结构的新型反相器；在多角度粒子辐射环境下中，不仅能够保证整个反相器单元的驱动能力和工作频率不受影响，同时比传统的反相器具有更强的抗辐照性能。

Description

抗辐照加固的反相器单元
技术领域
本发明涉及集成电路(IC)设计领域，尤其涉及一种抗辐照加固的反相器单元。
背景技术
随着集成电路技术的迅速发展，使得器件工艺尺寸不断缩小、时钟工作频率不断提高，同时也让电子器件对空间辐射效应变得愈加敏感。研究发现，辐射效应已成为了影响电子器件工作可靠性和稳定性的主要因素。对于组合逻辑电路而言，入射粒子淀积的电荷会被敏感节点收集，产生瞬态电压脉冲，这些瞬态脉冲会沿着数据通路向下传播，可能被时序单元采集，最终导致电路状态破坏，形成单粒子瞬态效应(Signal Event Transistor，SET)。
然而，反相器单元又是各种集成电路中必不可少的逻辑单元。如图1所示，为传统反相器单元的原理图，由于其结构和功能的特殊性，使得SET效应更加常见与明显。同时，这种SET效应所形成的单粒子脉冲会影响到反相器的逻辑状态，而在组合逻辑电路中这种状态的变化又会传播到下级电路，从而影响到整个电路的工作性能，严重威胁到集成电路的工作稳定性和可靠性。因此，对反相器作抗辐照加固变得必要而迫切。
发明内容
本发明的目的是提供一种抗辐照加固的反相器单元，在多角度粒子辐射环境下中，不仅能够保证整个反相器单元的驱动能力和工作频率不受影响，同时比传统的反相器具有更强的抗辐照性能。
本发明的目的是通过以下技术方案实现的：
一种抗辐照加固的反相器单元，包括：第一PMOS管P1、第二PMOS管P2及NMOS管N1；
其中，所述第一PMOS管P1与第二PMOS管P2并联连接，且均与NMOS管N1连接；所述第一PMOS管P1与第二PMOS管P2的栅宽均为NMOS管N1栅宽的一半。
由上述本发明提供的技术方案可以看出，本发明是通过改进传统反相器的结构，在上拉管PMOS上并联一个相同尺寸的另一个PMOS管，从而构成一个三管结构的新型反相器。仿真结果表明采用本发明的反相器单元比传统的反相器单元具有更强的抗辐照性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明背景技术提供的传统反相器单元的原理图；
图2为本发明实施例提供的新型反相器电路原理图；
图3为本发明实施例提供的基于65nm工艺实施例用于对比的传统反相器单元原理图；
图4为本发明实施例提供的基于65nm工艺的实施例电路原理图；
图5为本发明实施例提供的粒子入射仿真模型截面示意图；
图6为本发明实施例提供的粒子入射PMOS管漏极时在管子内部形成的双极寄生效应示意图；
图7为本发明实施例提供的传统反相器电路正常工作波形仿真结果示意图；
图8为本发明实施例提供的本发明反相器电路正常工作波形仿真结果示意图；
图9为本发明实施例提供的传统反相器电路和本发明反相器电路在相同LET下，入射角度为15°的粒子轰击下的脉冲波形对比示意图；
图10为本发明实施例提供的传统反相器电路和本发明反相器电路在相同LET下，入射角度为30°的粒子轰击下的脉冲波形对比示意图；
图11为本发明实施例提供的传统反相器电路和本发明反相器电路在相同LET下，入射角度为45°的粒子轰击下的脉冲波形对比示意图；
图12为本发明实施例提供的传统反相器电路和本发明反相器电路在相同LET下，入射角度为60°的粒子轰击下的脉冲波形对比示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明实施例提供一种抗辐照加固的反相器单元，如图2所示，其主要包括：第一PMOS管P1、第二PMOS管P2及NMOS管N1；其中，所述第一PMOS管P1与第二PMOS管P2并联连接，且均与NMOS管N1连接；所述第一PMOS管P1与第二PMOS管P2的栅宽均为NMOS管N1栅宽的一半。
其具体结构如下：
所述第一PMOS管P1与第二PMOS管P2的源极均接到VDD，所述第一PMOS管P1与第二PMOS管P2的栅极均连接到输入控制信号Vin，所述第一PMOS管P1与第二PMOS管P2的的漏极均和NMOS管N1的漏极连接到一起，同时作为输出节点Vout；
NMOS管N1的源极连接GND，NMOS管N1的栅极接到连到输入控制信号Vin。
本发明提供的反相器单元的工作原理如下：
参照图2，当输入Vin为低电平时(0V)，第一PMOS管P1与第二PMOS管P2管均导通，NMOS管N1截止，此时Vout为高电平(1.2V)；当输入Vin为高电平时(1.2V)，第一PMOS管P1与第二PMOS管P2管截止，NMOS管N1管导通，此时Vout通过NMOS管放电至低电平，第一PMOS管P1与第二PMOS管P2的漏极为低电平，即输出Vout为低电平(0V)。证明本结构具有传统反相器的电学功能，能够实现正常操作应用。
相关研究已表明，在PMOS中粒子入射所引起的SET主要是由寄生双极放大效应所导致，在NMOS中粒子入射所引起的SET主要是由漂移扩散所导致，然而，寄生双极放大效应对SET所产生的影响更为严重，所以对反相器的PMOS管作抗辐照加固设计(RHBD)更为有意义。由于寄生双极放大效应主要是受到工艺尺寸结构的影响，在本发明设计中，由于将传统反相器的PMOS管拆分为两个一半尺寸的PMOS管进行并联，这样使得反相器的电学特征并未受到影响的前提下，当粒子入射P管漏极时，在PMOS管中所产生的寄生双极效应将有效降低，从而使得反相器的抗辐照性能得到提升。
本发明实施例中，兼顾考虑提高反相器单元的抗辐照性能以及尽量保持其驱动能力和工作频率不受影响，对MOS管的尺寸和单元结构作出的改进可以通过如下示例进行说明。
以65nm CMOS工艺为例，图3为传统反相器电路原理图，图4为本发明提供的反相器单元原理图。
如图4所示，选取两个栅宽70nm的PMOS管P1、P2并联等效成一个栅宽为140nm的PMOS管，电路特性仍将保持一致(因为两个栅宽70nm的PMOS管P1、P2并联相当于图3中栅宽为140nm的PMOS管)，各点的电压对应相等，两管子电流相等，由电流的表达式知道总的电流等于同样的电压下2W/L的管子的电流。这种新结构对电路特性没有影响，但大幅度提升了电路的抗辐照性能。
对于NMOS管N1，在功能上又称之为驱动管或下拉管，其作用是将输出电压进行下拉。由其结构与功能特性可知，其栅源开启电压为正值，即VGS(th)N>0，当加在其上的栅源电压VGS小于阈值电压VGS(th)N时，管子处于截止状态；当栅源电压VGS大于阈值电压VGS(th)N时，管子开启导通，此时，NMOS管N1的工作状态分为两种，一种是当漏源电压VDS小于栅源电压VGS与阈值电压VGS(th)N之差时，即VDS<VGS-VGS(th)N，NMOS管N1进入非饱和区，这时随着VDS的增大漏极电流iD线性增大；当漏源电压VDS大于栅源电压VGS与阈值电压VGS(th)N之差时，即VDS>VGS-VGS(th)N，NMOS管N1进入饱和区，这时随着VDS的增大漏极电流iD基本不变。
对于第一PMOS管P1与第二PMOS管P2，在功能上又称之为负载管或上拉管，其作用是将输出电压进行上拉。由其结构与功能特性可知，其栅源开启电压为负值，即VGS(th)P<0，当加在其上的栅源电压VGS大于阈值电压VGS(th)P时，PMOS管处于截止状态；当栅源电压VGS小于阈值电压VGS(th)P时，PMOS管开启导通，此时，PMOS管的工作状态同样分为两种，一种是当漏源电压VDS大于栅源电压VGS与阈值电压VGS(th)P之差时，即VDS>VGS-VGS(th)P，PMOS管进入非饱和区，这时随着VDS的减小漏极电流iD线性增大；当漏源电压VDS小于栅源电压VGS与阈值电压VGS(th)P之差时，即VDS<VGS-VGS(th)P,管子进入饱和区，这时随着VDS的减小漏极电流iD基本不变。
本发明实施例中，抗辐照仿真测试采用由Synopsys开发的TCAD仿真软件，主要运用了结构编辑器和SDevice、Teplot工具来进行物理建模，反相器中MOS管采用65nm体硅CMOS工艺，反相器中PMOS管和NMOS管都是跟SPICE模型在同等工艺下进行了严格的校准，重离子轰击的入射轨迹长度为6um。
如图5所示，为粒子入射仿真模型截面示意图。入射角度15°、30°、45°、60°，是指粒子入射方向与PMOS漏端垂直面所呈的角度。采用50nm的电荷轨道半径进行建模，采用LET(线性传输值)基准是0.206MeV-cm2/mg。
如图6所示，为粒子入射PMOS管漏极时在管子内部形成的双极寄生效应示意图。当粒子入射PMOS管漏极时，N阱电势塌陷，晶体管附近电势降低使漏极—N阱—源极形成的PNP寄生双极晶体管开启，空穴由源极注入N阱被漏极收集，从而使得漏极电位提高，并在输出端产生正脉冲波形。
如图7、图8所示，分别为传统反相器单元、本发明提供的反相器单元正常工作波形仿真结果示意图。图7～图8中的曲线1(即较粗的曲线)、曲线2(即较细的曲线)分别对应输入控制信号Vin、输出节点Vout的信号。通过其输入输出特性可以看出，本发明的新型反相器完全可以在电学特征上实现“非”逻辑并代替传统反相器进行正常工作。
如图9、图10、图11、图12所示，分别为当入射粒子的LET设为0.206MeV-cm2/mg，入射角度分别设置为15°、30°、45°、60°时的单粒子脉冲波形对比示意图。图中的曲线A、曲线B分别对应传统反相器单元、本发明提供的反相器单元。传统反相器电路和本发明反相器电路在不同入射粒子轰击角度下的单粒子脉冲幅度、脉冲数据宽度对比结果如表1、表2所示。
轰击角度 传统技术(ps) 本发明(ps) 提升比例(％)
15° 0.2334 0.1366 41.47
30° 0.2163 0.2029 6.20
45° 0.1682 0.0874 48.04
60° 0.2764 0.1993 27.89
表1不同入射粒子轰击角度下的单粒子脉冲幅度对比结果
轰击角度 传统技术(V) 本发明(V) 提升比例(％)
15° 0.5471 0.5319 2.78
30° 0.9304 0.8379 9.94
45° 0.5496 0.3406 38.03
60° 0.4847 0.1221 74.81
表2不同入射粒子轰击角度下的单粒子脉冲宽度对比结果
由上述表1～表2可见，本发明反相器与传统反相器相比，单粒子脉冲脉冲宽度减小了2.78％～74.81％，同时，单粒子脉冲脉冲幅度也降低了6.20％～48.04％。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (2)

1.一种抗辐照加固的反相器单元，其特征在于，包括：第一PMOS管P1、第二PMOS管P2及NMOS管N1；
其中，所述第一PMOS管P1与第二PMOS管P2并联连接，且均与NMOS管N1连接；所述第一PMOS管P1与第二PMOS管P2的栅宽均为NMOS管N1栅宽的一半。
2.根据权利要求1所述的一种抗辐照加固的反相器单元，其特征在于，
所述第一PMOS管P1与第二PMOS管P2的源极均接到VDD，所述第一PMOS管P1与第二PMOS管P2的栅极均连接到输入控制信号Vin，所述第一PMOS管P1与第二PMOS管P2的的漏极均和NMOS管N1的漏极连接到一起，同时作为输出节点Vout；
NMOS管N1的源极连接GND，NMOS管N1的栅极接到连到输入控制信号Vin。
CN201810708894.8A 2018-07-02 2018-07-02 抗辐照加固的反相器单元 Pending CN108923777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810708894.8A CN108923777A (zh) 2018-07-02 2018-07-02 抗辐照加固的反相器单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810708894.8A CN108923777A (zh) 2018-07-02 2018-07-02 抗辐照加固的反相器单元

Publications (1)

Publication Number Publication Date
CN108923777A true CN108923777A (zh) 2018-11-30

Family

ID=64424722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810708894.8A Pending CN108923777A (zh) 2018-07-02 2018-07-02 抗辐照加固的反相器单元

Country Status (1)

Country Link
CN (1) CN108923777A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917271A (zh) * 2019-03-13 2019-06-21 电子科技大学 一种总剂量效应检测电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393909A (zh) * 2007-09-19 2009-03-25 国际商业机器公司 串联晶体管器件和反相器电路
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN102394635A (zh) * 2011-10-28 2012-03-28 电子科技大学 冗余soi电路单元
CN103762215A (zh) * 2013-12-30 2014-04-30 北京宇翔电子有限公司 经抗辐射加固的铝栅cmos反相器和cmos半导体器件
CN104601164A (zh) * 2015-02-04 2015-05-06 苏州大学 一种基于3只mos管设计的反相器和滤波电路
CN105245221A (zh) * 2015-11-18 2016-01-13 湘潭大学 一种p沟道场效应晶体管抗单粒子效应加固电路
CN105790755A (zh) * 2016-02-26 2016-07-20 北京时代民芯科技有限公司 一种单粒子加固的可编程用户寄存器电路
CN106026999A (zh) * 2016-05-13 2016-10-12 河海大学常州校区 一种抗单粒子效应的cmos比较器
CN106972850A (zh) * 2017-03-03 2017-07-21 安徽大学 一种具有抗单粒子瞬态效应的反相器
CN107196636A (zh) * 2017-05-18 2017-09-22 安徽大学 一种抑制单粒子瞬态效应的反相器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393909A (zh) * 2007-09-19 2009-03-25 国际商业机器公司 串联晶体管器件和反相器电路
CN102332907A (zh) * 2011-07-26 2012-01-25 华南理工大学 基于cmos数字逻辑门电路的抗nbti效应加固方法
CN102394635A (zh) * 2011-10-28 2012-03-28 电子科技大学 冗余soi电路单元
CN103762215A (zh) * 2013-12-30 2014-04-30 北京宇翔电子有限公司 经抗辐射加固的铝栅cmos反相器和cmos半导体器件
CN104601164A (zh) * 2015-02-04 2015-05-06 苏州大学 一种基于3只mos管设计的反相器和滤波电路
CN105245221A (zh) * 2015-11-18 2016-01-13 湘潭大学 一种p沟道场效应晶体管抗单粒子效应加固电路
CN105790755A (zh) * 2016-02-26 2016-07-20 北京时代民芯科技有限公司 一种单粒子加固的可编程用户寄存器电路
CN106026999A (zh) * 2016-05-13 2016-10-12 河海大学常州校区 一种抗单粒子效应的cmos比较器
CN106972850A (zh) * 2017-03-03 2017-07-21 安徽大学 一种具有抗单粒子瞬态效应的反相器
CN107196636A (zh) * 2017-05-18 2017-09-22 安徽大学 一种抑制单粒子瞬态效应的反相器

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
IN-YOUNG CHUNG 等: "A new SOI inverter for low power applications", 《1996 IEEE INTERNATIONAL SOI CONFERENCE PROCEEDINGS》 *
YAQING CHI 等: "Characterization of Single-Event Transient Pulse Broadening Effect in 65 nm Bulk Inverter Chains Using Heavy Ion Microbeam", 《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》 *
张景波 等: "PMOS晶体管工艺参数变化对SRAM单元翻转恢复效应影响的研究", 《电子与信息学报》 *
王志功 等: "《集成电路设计技术与工具》", 31 July 2007, 东南大学出版社 *
赵洪辰 等: "一种抗辐照SOI反相器", 《半导体学报》 *
赵馨远 等: "晶体管栅形状对单粒子瞬态脉冲特性的影响研究", 《微电子学与计算机》 *
陈惠开: "《模拟与超大规模集成电路（第3版）》", 30 November 2013, 国防工业出版社 *
陈晓东: "CMOS反相器辐射加固电路设计", 《电子科技》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917271A (zh) * 2019-03-13 2019-06-21 电子科技大学 一种总剂量效应检测电路

Similar Documents

Publication Publication Date Title
CN102882497B (zh) 一种低功耗高可靠性上电复位电路
CN101499788A (zh) 抗单粒子翻转和单粒子瞬态脉冲的d触发器
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN104579263A (zh) 一种高响应速度、低温度系数的复位电路
CN103152051B (zh) 一种低功耗逐次逼近型模数转换器
CN101826861A (zh) 内含自动复位电路的集成电路芯片
CN108923777A (zh) 抗辐照加固的反相器单元
CN102315633B (zh) 静电防护电路
CN105245221B (zh) 一种p沟道场效应晶体管抗单粒子效应加固电路
CN203911880U (zh) 一种由衬底控制的d触发器
CN108768362B (zh) 一种纯增强型mos管无静态功耗的上电复位电路
CN204376867U (zh) 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器
CN106374886B (zh) 一种不可重复触发的cmos集成单稳态电路
CN105958975B (zh) 一种基于FinFET器件的脉冲型D触发器
CN203537350U (zh) 一种延迟电路
CN206259915U (zh) 一种低功耗小尺寸的上电复位电路
CN106230411A (zh) 一种低功耗小尺寸的上电复位电路
CN202453865U (zh) 基于阈值逻辑的set/mos混合结构2位乘法器
CN102571071B (zh) 基于阈值逻辑的set/mos混合结构乘法器单元
CN210578492U (zh) 一种cmos集成电路抗单粒子效应加固电路
CN202435379U (zh) 基于阈值逻辑的set/mos混合结构乘法器单元
CN215186673U (zh) 一种可快速放电的延时电路
US8994415B1 (en) Multiple VDD clock buffer
CN103546126A (zh) 一种低噪声延迟电路
CN104967432B (zh) 一种反相器电路和输入信号取反的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181130