CN105245221B - 一种p沟道场效应晶体管抗单粒子效应加固电路 - Google Patents

Abstract

本发明公开了一种P沟道场效应晶体管抗单粒子效应加固电路，包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管、第五场效应晶体管、第六场效应晶体管；第一、第二、第五场效应晶体管各自的栅极分别相连，第一、第三、第五场效应晶体管各自的漏极分别相连，第一场效应晶体管的源极与第二场效应晶体管的漏极相连，第二、第四场效应晶体管各自的源极分别与电源相连，第四、第五、第六场效应晶体管各自的栅极分别相连，第四、第六场效应晶体管各自的漏极与第三场效应晶体管的栅极相连，第五、第六、第三场效应晶体管各自的源极都接地。本发明不仅能够完成普通反相器的逻辑功能，还具备优异的抗辐照性能。

Description

一种P沟道场效应晶体管抗单粒子效应加固电路

技术领域

本发明涉及集成电路领域，特别涉及一种P沟道场效应晶体管抗单粒子效应加固电路。

背景技术

随着科学的进步，越来越多的由高科技领域核心组成的集成电路需要工作于辐射环境当中。而随着集成电路的高速发展，集成电路的特征尺寸越来越小，这也使得集成电路的抗辐射能力不断减弱。因此，对于集成电路抗辐照研究越来越迫切。

辐射环境对集成电路主要造成总剂量效应和单粒子效应两种影响。随着微电子工艺的进步，器件特征尺寸越来越小，总剂量效应对集成电路的影响已经越来越弱，而单粒子效应的影响在不断加大。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、抗辐射性能好的P沟道场效应晶体管抗单粒子效应加固电路。

本发明解决上述问题的技术方案是：一种P沟道场效应晶体管抗单粒子效应加固电路，包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管、第五场效应晶体管、第六场效应晶体管；第一场效应晶体管的栅极、第二场效应晶体管的栅极、第五场效应晶体管的栅极相连作为输入端，第一场效应晶体管的漏极、第三场效应晶体管的漏极、第五场效应晶体管的漏极相连作为输出端，第一场效应晶体管的源极与第二场效应晶体管的漏极相连，第二场效应晶体管的源极与电源相连，第四场效应晶体管的栅极、第六场效应晶体管的栅极与第五场效应晶体管的栅极相连，第四场效应晶体管的漏极、第六场效应晶体管的漏极与第三场效应晶体管的栅极相连，第四场效应晶体管的源极与电源相连，第五场效应晶体管的源极、第六场效应晶体管的源极、第三场效应晶体管的源极都接地。

上述P沟道场效应晶体管抗单粒子效应加固电路中，所述第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管均为P沟道场效应晶体管，第五场效应晶体管、第六场效应晶体管均为N沟道场效应晶体管。

本发明的有益效果在于：

1、当输入端IN输入信号为0（低电平）的时候，第一、第二和第四场效应晶体管导通，而第五和第六场效应晶体管则处于截止状态，于是有第三场效应晶体管也是处于截止状态，所以输出端OUT输出信号为1（高电平）。当输入端IN输入信号为1（高电平）的时候，第一、第二和第四场效应晶体管截止状态，而第五和第六场效应晶体管则处于导通状态，于是有第三场效应晶体管也是处于导通状态，则输出端OUT输出信号为0（低电平）。电路实现了反相器的功能；

2、本电路还具有抗P型单粒子效应的功能，当输入端IN输入为1，输出端OUT输出为0的时候，第三场效应晶体管处于导通状态，当高能粒子轰击第一场效应晶体管的漏极时会沿粒子注入轨迹产生电子空穴对，会对电路产生单粒子效应，即可能提升输出端OUT的电平，严重的会使输出端OUT点压变为高电平。而在此电路中由于存在第二场效应晶体管将第一场效应晶体管的源极与电源隔离，减小了第一场效应晶体管被单粒子入射后产生的双极放大效应，其次第三场效应晶体管的导通会使输出端OUT收集的空穴通过第三场效应晶体管传输到地，减小了电路的单粒子效应，具备优异的抗辐射性能。

附图说明

图1为本发明的电路图。

图2是本发明与常规反相器结构在同一线性能量传输值的单粒子入射后的瞬态电流脉冲对比图。

图3是本发明与常规反相器结构在同一线性能量传输值的单粒子入射后的瞬态电压脉冲对比图。

图4是本发明与常规反相器在不同线性能量传输值的单粒子入射后五级反相器链终端所产生的电压脉冲宽度对比图。

图5是本发明电路的版图加固结构。

图6是本发明加固后的版图与未加固版图在不同线性能量传输值的单粒子入射后五级反相器链终端所产生的电压脉冲宽度对比图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图1所示，本发明包括第一场效应晶体管PMOS1、第二场效应晶体管PMOS2、第三场效应晶体管PMOS3、第四场效应晶体管PMOS4、第五场效应晶体管NMOS1、第六场效应晶体管NMOS2，所述第一场效应晶体管PMOS1、第二场效应晶体管PMOS2、第三场效应晶体管PMOS3、第四场效应晶体管PMOS4均为P沟道场效应晶体管，第五场效应晶体管NMOS1、第六场效应晶体管NMOS2均为N沟道场效应晶体管；第一场效应晶体管PMOS1的栅极、第二场效应晶体管PMOS2的栅极、第五场效应晶体管NMOS1的栅极相连作为输入端IN，第一场效应晶体管PMOS1的漏极、第三场效应晶体管PMOS3的漏极、第五场效应晶体管NMOS1的漏极相连作为输出端OUT，第一场效应晶体管PMOS1的源极与第二场效应晶体管PMOS2的漏极相连，第二场效应晶体管PMOS2的源极与电源相连，第四场效应晶体管PMOS4的栅极、第六场效应晶体管NMOS2的栅极与第五场效应晶体管NMOS1的栅极相连，第四场效应晶体管PMOS4的漏极、第六场效应晶体管NMOS2的漏极与第三场效应晶体管PMOS3的栅极相连，第四场效应晶体管PMOS4的源极与电源相连，第五场效应晶体管NMOS1的源极、第六场效应晶体管NMOS2的源极、第三场效应晶体管PMOS3的源极都接地。

当输入端IN输入信号为0（低电平）的时候，第一、第二和第四场效应晶体管导通，而第五和第六场效应晶体管则处于截止状态，于是有第三场效应晶体管也是处于截止状态，所以输出端OUT输出信号为1（高电平）。当输入端IN输入信号为1（高电平）的时候，第一、第二和第四场效应晶体管截止状态，而第五和第六场效应晶体管则处于导通状态，于是有第三场效应晶体管也是处于导通状态，则输出端OUT输出信号为0（低电平）。于是电路实现了反相器的功能。此外，此电路还具有抗P型单粒子效应的功能，因为当输入端IN输入为1,输出端OUT输出为0的时候，第三场效应晶体管处于导通状态，所以当高能粒子轰击第一场效应晶体管的漏极时会沿粒子注入轨迹产生电子空穴对，会对电路产生单粒子效应，即可能提升输出端OUT的电平，严重的会使输出端OUT点压变为高电平。而在此电路中由于存在第二场效应晶体管将第一场效应晶体管的源极与电源隔离，减小了第一场效应晶体管被单粒子入射后产生的双极放大效应，其次第三场效应晶体管的导通会使输出端OUT收集的空穴通过第三场效应晶体管传输到地，减小电路的单粒子效应。

如图2所示。当输入电压为1.2 V输出电压为0 V的时候，单粒子（线性传输能量为10 MeV-cm²/mg）入射敏感节点（PMO1漏极）时，由于器件产生的单粒子效应会引起输出端产生电流脉冲，如图为常规反相器和此发明的电路所产生的电流脉冲对比图，很明显可以看到此发明的电路所产生的电流脉冲要比常规反相器的电流脉冲要小，具有很好的抗单粒子效应。

如图3所示。当输入电压为1.2 V输出电压为0 V的时候，单粒子（线性传输能量为10 MeV-cm²/mg）入射敏感节点（PMO1漏极）时，由于器件产生的单粒子效应会引起输出端产生电流脉冲，如图为常规反相器和此发明的电路所产生的电压脉冲对比图，如电流脉冲一样，此发明的电压脉冲也比常规反相器的电压脉冲要小很多，说明此发明具有很好的抗单粒子效应。

如图4所示。本发明应用于五级反相器链中时，当单粒子入射后反相器链终端所产生的电压脉冲宽度，和常规的反相器应用于五级反相器链中相比较时，此发明电路不仅大幅降低了电压脉冲宽度，而且能够屏蔽部分低线性能量传输值的单粒子所产生的电压脉冲。

如图5所示。对图1电路中PMOS1、PMOS2、PMOS3经行了版图加固的版图示意图，即将PMOS1的漏极与PMOS3的漏极用一个极，PMOS1的源极与PMOS2的漏极共用一个极。

如图6所示。未加固版图和加固版图后的电路应用于五级反相器链中时，当单粒子入射后反相器链终端所产生的电压脉冲宽度相比较，如图所示，版图加固对单粒子效应能够全部屏蔽，展现出对单粒子效应加固的效果非常好。

Claims (1)

1.一种P沟道场效应晶体管抗单粒子效应加固电路，其特征在于：包括第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管、第五场效应晶体管、第六场效应晶体管；第一场效应晶体管的栅极、第二场效应晶体管的栅极、第五场效应晶体管的栅极相连作为输入端，第一场效应晶体管的漏极、第三场效应晶体管的漏极、第五场效应晶体管的漏极相连作为输出端，第一场效应晶体管的源极与第二场效应晶体管的漏极相连，第二场效应晶体管的源极与电源相连，第四场效应晶体管的栅极、第六场效应晶体管的栅极与第五场效应晶体管的栅极相连，第四场效应晶体管的漏极、第六场效应晶体管的漏极与第三场效应晶体管的栅极相连，第四场效应晶体管的源极与电源相连，第五场效应晶体管的源极、第六场效应晶体管的源极、第三场效应晶体管的源极都接地；所述第一场效应晶体管、第二场效应晶体管、第三场效应晶体管、第四场效应晶体管均为P沟道场效应晶体管，第五场效应晶体管、第六场效应晶体管均为N沟道场效应晶体管。