CN105281711A - 一种基于cnfet的单边沿脉冲信号发生器 - Google Patents
一种基于cnfet的单边沿脉冲信号发生器 Download PDFInfo
- Publication number
- CN105281711A CN105281711A CN201510701906.0A CN201510701906A CN105281711A CN 105281711 A CN105281711 A CN 105281711A CN 201510701906 A CN201510701906 A CN 201510701906A CN 105281711 A CN105281711 A CN 105281711A
- Authority
- CN
- China
- Prior art keywords
- cnfet
- cnfet pipe
- pipe
- grid
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种基于CNFET的单边沿脉冲信号发生器，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管，所述的第一CNFET管、所述的第三CNFET管和所述的第六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管和所述的第七CNFET管为N型CNFET管；第一CNFET管的栅极、第二CNFET管的栅极、第三CNFET管的源极和第四CNFET管的栅极连接，第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极连接，第三CNFET管的漏极、第四CNFET管的漏极、第六CNFET管的栅极和第七CNFET管的栅极连接，第四CNFET管的源极和第五CNFET管的漏极连接，第六CNFET管的漏极和第七CNFET管的漏极连接；优点是具有明显的高速低功耗特性。
Description
技术领域
本发明涉及一种脉冲信号发生器，尤其是涉及一种基于CNFET的单边沿脉冲信号发生器。
背景技术
触发器作为时序电路的基础，通常占电路功耗的20％-50％，高性能触发器有利于加快集成电路速率，降低电路功耗。脉冲式触发器相比主从型触发器可以有效降低电路间的延迟，单闩锁结构也大大简化了电路设计。显性脉冲式触发器是由一个独立的脉冲信号发生器和锁存器构成。脉冲信号发生器作为单独部分可以与多个显性脉冲式触发器共享脉冲信号,从而有效地节省硬件开销降低大规模电路功耗。显性脉冲式触发器中脉冲信号发生器的设计将会影响到显性脉冲式触发器的综合性能。然而现有文献往往注重的是对锁存器的研究而对脉冲信号发生器的研究较为缺乏，传统的脉冲信号发生器在功耗，速度等方面的表现并不理想。
集成电路的发展遵循着摩尔定律,但随着芯片设计进入深亚微米阶段,MOS管工艺开始逼近其物理极限,集成电路设计领域面临着许多新的挑战:比如短沟道效应,光刻技术,高的泄漏电流,薄氧化层隧穿效应等。因此,发展新型电子器件及其低功耗电路已成为目前研究领域的热点,如单电子晶体管,双门浮栅晶体管,CNFET管(CarbonNanotubeFieldEffectTransistor，碳纳米管场效应晶体管)等新器件大量涌现。其中CNFET管是一种新型的低功耗高性能器件,它良好的电学和化学特性吸引了不少电子设计者的兴趣.将CNFET应用到低功耗集成电路芯片中,不仅能增强器件的性能,而且还丰富了微小面积芯片的功能,目前利用CNFET设计的低功耗逻辑电路也大量涌现。
文献《DesignoflowpowerandHighperformancePulseFlip-flop》，《Structureanddesignmethodforpulse-triggeredflip-flopatswitchlevelAnexplicit-pulseddouble-edgetriggeredJKflip-flop》中采用MOS管设计的单边沿脉冲信号发生器是一种结构简单，且性能优秀的脉冲信号发生器，其电路图如图1所示。分析图1所示电路可知，该单边沿脉冲信号发生器用一个接地的PMOS管对节点Y进行充放电，用反相器来产生延时的时钟信号clk1后再通过信号竞争在时钟上升沿产生窄脉冲信号cklp输出。分析该单边沿脉冲信号发生器可知，栅极接地的PMOS管M1是一直导通的，在放电路径导通时就会形成从电源VDD至地的短路路径，增加了短路功耗，由此导致该单边沿脉冲信号发生器的功耗增高，并且由于其采用MOS管设计，受MOS管本身特性的局限，其速度也较低。
鉴此，利用CNFET管来设计一种基于CNFET的单边沿脉冲信号发生器提高单边沿脉冲信号发生器的速度、降低单边沿脉冲信号发生器的功耗，对于脉冲式触发器的高速低功耗设计具有重要意义。
发明内容
本发明所要解决的技术问题是提供一种高速低功耗的基于CNFET的单边沿脉冲信号发生器。
本发明解决上述技术问题所采用的技术方案为：一种基于CNFET的单边沿脉冲信号发生器，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管，所述的第一CNFET管、所述的第三CNFET管和所述的第六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管和所述的第七CNFET管为N型CNFET管；
所述的第一CNFET管的源极、所述的第一CNFET管的衬底、所述的第三CNFET管的衬底、所述的第六CNFET管的源极和所述的第六CNFET管的衬底均接入电源，所述的第一CNFET管的栅极、所述的第二CNFET管的栅极、所述的第三CNFET管的源极和所述的第四CNFET管的栅极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的漏极、所述的第三CNFET管的栅极和所述的第五CNFET管的栅极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏极、所述的第六CNFET管的栅极和所述的第七CNFET管的栅极连接，所述的第四CNFET管的源极和所述的第五CNFET管的漏极连接，所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输出端，所述的第二CNFET管的源极、所述的第二CNFET管的衬底、所述的第四CNFET管的衬底、所述的第五CNFET管的源极、所述的第五CNFET管的衬底、所述的第七CNFET管的源极和所述的第七CNFET管的衬底均接地。
所述的第一CNFET管、所述的第二CNFET管、所述的第六CNFET管和所述的第七CNFET管为管径为0.398nm的CNFET管，所述的第三CNFET管、所述的第四CNFET管和所述的第五CNFET管为管径为0.293nm的CNFET管。该结构中，管径大的CNFET阈值高，提供更多的反向信号的延迟时间，从而增加脉冲宽度与幅度，提升驱动能力，管径小的CNFET阈值低，提升电路速度。
与现有技术相比，本发明的优点在于在基于CNFET的单边沿脉冲信号发生器的信号输入端接入输入信号时，第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接节点处生成的信号为输入信号的反相信号，输入信号和第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接节点处生成的信号控制基于CNFET的单边沿脉冲信号发生器内部节点的充放电路径，使充放电路径交替导通来生成脉冲信号；当输入信号为低电平(即0)时，输入信号的反相信号为高电平(即1)，此时第三CNFET管和第四CNFET管截止，第五CNFET管导通，第四CNFET管的源极和第五CNFET管的漏极的连接节点处电平下拉为0，基于CNFET的单边沿脉冲信号发生器的信号输出端输出低电平；当输入信号由低电平(即0)跳变为高电平(即1)时，由于第一CNFET管和第二CNFET管的作用，第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接节点处生成的信号相对于输入信号存在短暂延时，第四CNFET管先于第三CNFET管导通，第三CNFET管的漏极、第四CNFET管的漏极、第六CNFET管的栅极和第七CNFET管的栅极的连接节点处电压先被下拉为低电平0，此时基于CNFET的单边沿脉冲信号发生器的信号输出端输出高电平；短暂延时后，第三CNFET管导通，第五CNFET管截止，第三CNFET管的漏极、第四CNFET管的漏极、第六CNFET管的栅极和第七CNFET管的栅极的连接节点被充为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的电平被下拉为低电平，形成一个窄脉冲信号；当输入信号为高电平1时，第三CNFET管导通，第五CNFET管截止，第三CNFET管的漏极、第四CNFET管的漏极、第六CNFET管的栅极和第七CNFET管的栅极的连接节点为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的输出信号为低电平；由此本发明的基于CNFET的单边沿脉冲信号发生器的充放电路径是交替导通的，在工作时不存在短路路径，从而节省了短路功耗，并且由于CNFET管本身的高速低功耗特性，相对于现有的单边沿脉冲信号发生器速度大幅提升，功耗大幅下降。
附图说明
图1为现有技术的采用MOS管设置的单边沿脉冲信号发生器的电路图；
图2为本发明的基于CNFET的单边沿脉冲信号发生器的电路图；
图3为本发明的基于CNFET的单边沿脉冲信号发生器的功能仿真图；
图4为本发明的基于CNFET的单边沿脉冲信号发生器的能耗图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图2所示，一种基于CNFET的单边沿脉冲信号发生器，包括第一CNFET管N1、第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6和第七CNFET管N7，第一CNFET管N1、第三CNFET管N3和第六CNFET管N6为P型CNFET管，第二CNFET管N2、第四CNFET管N4、第五CNFET管N5和第七CNFET管N7为N型CNFET管；第一CNFET管N1的源极、第一CNFET管N1的衬底、第三CNFET管N3的衬底、第六CNFET管N6的源极和第六CNFET管N6的衬底均接入电源VDD，第一CNFET管N1的栅极、第二CNFET管N2的栅极、第三CNFET管N3的源极和第四CNFET管N4的栅极连接且其连接端为基于CNFET的单边沿脉冲信号发生器的信号输入端，第一CNFET管N1的漏极、第二CNFET管N2的漏极、第三CNFET管N3的栅极和第五CNFET管N5的栅极连接，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极连接，第四CNFET管N4的源极和第五CNFET管N5的漏极连接，第六CNFET管N6的漏极和第七CNFET管N7的漏极连接且其连接端为基于CNFET的单边沿脉冲信号发生器的信号输出端，第二CNFET管N2的源极、第二CNFET管N2的衬底、第四CNFET管N4的衬底、第五CNFET管N5的源极、第五CNFET管N5的衬底、第七CNFET管N7的源极和第七CNFET管N7的衬底均接地。
本发明的基于CNFET的单边沿脉冲信号发生器的工作过程为：基于CNFET的单边沿脉冲信号发生器的信号输入端接入的输入信号记为in，in的反相信号记为第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接节点A处生成的信号为输入信号的反相信号当基于CNFET的单边沿脉冲信号发生器的信号输入端接入的输入信号in为低电平(即0)时，输入信号in的反相信号为高电平(即1)，此时第三CNFET管N3和第四CNFET管N4截止，第五CNFET管N5导通，第四CNFET管N4的源极和第五CNFET管N5的漏极的连接节点X处电平下拉为0，基于CNFET的单边沿脉冲信号发生器的信号输出端输出低电平；当输入信号in由低电平(即0)跳变为高电平(即1)时，由于第一CNFET管N1和第二CNFET管N2的作用，第一CNFET管N1的漏极、第二CNFET管N2的漏极、第三CNFET管N3的栅极和第五CNFET管N5的栅极的连接节点A处生成的输入信号in的反相信号相对于输入信号in存在短暂延时，第四CNFET管N4先于第三CNFET管N3导通，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点Y处电压先被下拉为低电平0，此时基于CNFET的单边沿脉冲信号发生器的信号输出端输出高电平；短暂延时后，第三CNFET管N3导通，第五CNFET管N5截止，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点被充为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的电平被下拉为低电平，形成一个窄脉冲信号；当输入信号为高电平1时，第三CNFET管N3导通，第五CNFET管N5截止，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点Y为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的输出信号为低电平；由此本发明的基于CNFET的单边沿脉冲信号发生器在输入信号in和输入信号的反相信号的作用下，控制其内部节点的充放电路径，使充放电路径交替导通来生成脉冲信号，在工作时不存在短路路径，从而节省了短路功耗。
本发明的基于CNFET的单边沿脉冲信号发生器的仿真图如图3所示，分析图3可知，本发明的基于CNFET的单边沿脉冲信号发生器具有正确的逻辑；本发明的基于CNFET的单边沿脉冲信号发生器(简称S-PG)的能耗图如图4所示，分析图4可知，本发明的基于CNFET的单边沿脉冲信号发生器具有明显的低功耗特性。
实施例二：如图2所示，一种基于CNFET的单边沿脉冲信号发生器，包括第一CNFET管N1、第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6和第七CNFET管N7，第一CNFET管N1、第三CNFET管N3和第六CNFET管N6为P型CNFET管，第二CNFET管N2、第四CNFET管N4、第五CNFET管N5和第七CNFET管N7为N型CNFET管；第一CNFET管N1的源极、第一CNFET管N1的衬底、第三CNFET管N3的衬底、第六CNFET管N6的源极和第六CNFET管N6的衬底均接入电源VDD，第一CNFET管N1的栅极、第二CNFET管N2的栅极、第三CNFET管N3的源极和第四CNFET管N4的栅极连接且其连接端为基于CNFET的单边沿脉冲信号发生器的信号输入端，第一CNFET管N1的漏极、第二CNFET管N2的漏极、第三CNFET管N3的栅极和第五CNFET管N5的栅极连接，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极连接，第四CNFET管N4的源极和第五CNFET管N5的漏极连接，第六CNFET管N6的漏极和第七CNFET管N7的漏极连接且其连接端为基于CNFET的单边沿脉冲信号发生器的信号输出端，第二CNFET管N2的源极、第二CNFET管N2的衬底、第四CNFET管N4的衬底、第五CNFET管N5的源极、第五CNFET管N5的衬底、第七CNFET管N7的源极和第七CNFET管N7的衬底均接地。
本实施例中，第一CNFET管N1、第二CNFET管N2、第六CNFET管N6和第七CNFET管N7为管径为0.398nm的CNFET管，第三CNFET管N3、第四CNFET管N4和第五CNFET管N5为管径为0.293nm的CNFET管.
本发明的基于CNFET的单边沿脉冲信号发生器的工作过程如下所述：
基于CNFET的单边沿脉冲信号发生器的信号输入端接入的输入信号记为in，in的反相信号记为第一CNFET管的漏极、第二CNFET管的漏极、第三CNFET管的栅极和第五CNFET管的栅极的连接节点A处生成的信号为输入信号的反相信号
当基于CNFET的单边沿脉冲信号发生器的信号输入端接入的输入信号in为低电平(即0)时，输入信号in的反相信号为高电平(即1)，此时第三CNFET管N3和第四CNFET管N4截止，第五CNFET管N5导通，第四CNFET管N4的源极和第五CNFET管N5的漏极的连接节点X处电平下拉为0，基于CNFET的单边沿脉冲信号发生器的信号输出端输出低电平；
当输入信号in由低电平(即0)跳变为高电平(即1)时，由于第一CNFET管N1和第二CNFET管N2的作用，第一CNFET管N1的漏极、第二CNFET管N2的漏极、第三CNFET管N3的栅极和第五CNFET管N5的栅极的连接节点A处生成的输入信号in的反相信号相对于输入信号in存在短暂延时，第四CNFET管N4先于第三CNFET管N3导通，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点Y处电压先被下拉为低电平0，此时基于CNFET的单边沿脉冲信号发生器的信号输出端输出高电平；短暂延时后，第三CNFET管N3导通，第五CNFET管N5截止，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点被充为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的电平被下拉为低电平，形成一个窄脉冲信号；
当输入信号为高电平1时，第三CNFET管N3导通，第五CNFET管N5截止，第三CNFET管N3的漏极、第四CNFET管N4的漏极、第六CNFET管N6的栅极和第七CNFET管N7的栅极的连接节点Y为高电平，此时基于CNFET的单边沿脉冲信号发生器的信号输出端的输出信号为低电平；
由此，本发明的基于CNFET的单边沿脉冲信号发生器在输入信号in和输入信号的反相信号的作用下，交替导通控制其内部节点的充放电路径，使充放电路径交替导通来生成脉冲信号输出，在工作时不存在短路路径，从而节省了短路功耗。
Claims (2)
1.一种基于CNFET的单边沿脉冲信号发生器，其特征在于包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管和第七CNFET管，所述的第一CNFET管、所述的第三CNFET管和所述的第六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管和所述的第七CNFET管为N型CNFET管；
所述的第一CNFET管的源极、所述的第一CNFET管的衬底、所述的第三CNFET管的衬底、所述的第六CNFET管的源极和所述的第六CNFET管的衬底均接入电源，所述的第一CNFET管的栅极、所述的第二CNFET管的栅极、所述的第三CNFET管的源极和所述的第四CNFET管的栅极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输入端，所述的第一CNFET管的漏极、所述的第二CNFET管的漏极、所述的第三CNFET管的栅极和所述的第五CNFET管的栅极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏极、所述的第六CNFET管的栅极和所述的第七CNFET管的栅极连接，所述的第四CNFET管的源极和所述的第五CNFET管的漏极连接，所述的第六CNFET管的漏极和所述的第七CNFET管的漏极连接且其连接端为所述的基于CNFET的单边沿脉冲信号发生器的信号输出端，所述的第二CNFET管的源极、所述的第二CNFET管的衬底、所述的第四CNFET管的衬底、所述的第五CNFET管的源极、所述的第五CNFET管的衬底、所述的第七CNFET管的源极和所述的第七CNFET管的衬底均接地。
2.根据权利要求1所述的一种基于CNFET单边沿脉冲信号发生器，其特征在于所述的第一CNFET管、所述的第二CNFET管、所述的第六CNFET管和所述的第七CNFET管为管径为0.398nm的CNFET管，所述的第三CNFET管、所述的第四CNFET管和所述的第五CNFET管为管径为0.293nm的CNFET管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510701906.0A CN105281711B (zh) | 2015-10-26 | 2015-10-26 | 一种基于cnfet的单边沿脉冲信号发生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510701906.0A CN105281711B (zh) | 2015-10-26 | 2015-10-26 | 一种基于cnfet的单边沿脉冲信号发生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105281711A true CN105281711A (zh) | 2016-01-27 |
| CN105281711B CN105281711B (zh) | 2017-11-10 |
Family
ID=55150158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510701906.0A Active CN105281711B (zh) | 2015-10-26 | 2015-10-26 | 一种基于cnfet的单边沿脉冲信号发生器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105281711B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106100611A (zh) * | 2016-06-03 | 2016-11-09 | 宁波大学 | 一种cnfet型双边沿脉冲式jkl触发器 |
| CN106100612A (zh) * | 2016-06-03 | 2016-11-09 | 宁波大学 | 一种cnfet型单边沿脉冲式jkl触发器 |
| CN107666301A (zh) * | 2017-10-18 | 2018-02-06 | 宁波大学 | 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060237857A1 (en) * | 2005-01-14 | 2006-10-26 | Nantero, Inc. | Hybrid carbon nanotube FET(CNFET)-FET static RAM (SRAM) and method of making same |
| US20120256674A1 (en) * | 2011-04-08 | 2012-10-11 | Analog Devices, Inc. | Apparatus and method for linearizing field effect transistors in the ohmic region |
| CN103595399A (zh) * | 2013-10-25 | 2014-02-19 | 宁波大学 | 一种基于cnfet的三值或非门 |
| CN103618541A (zh) * | 2013-11-28 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种电源和接口可配置的输入输出缓冲器 |
| CN104579251A (zh) * | 2014-12-16 | 2015-04-29 | 宁波大学 | 一种门控时钟触发器 |
-
2015
- 2015-10-26 CN CN201510701906.0A patent/CN105281711B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060237857A1 (en) * | 2005-01-14 | 2006-10-26 | Nantero, Inc. | Hybrid carbon nanotube FET(CNFET)-FET static RAM (SRAM) and method of making same |
| US20120256674A1 (en) * | 2011-04-08 | 2012-10-11 | Analog Devices, Inc. | Apparatus and method for linearizing field effect transistors in the ohmic region |
| CN103595399A (zh) * | 2013-10-25 | 2014-02-19 | 宁波大学 | 一种基于cnfet的三值或非门 |
| CN103618541A (zh) * | 2013-11-28 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种电源和接口可配置的输入输出缓冲器 |
| CN104579251A (zh) * | 2014-12-16 | 2015-04-29 | 宁波大学 | 一种门控时钟触发器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106100611A (zh) * | 2016-06-03 | 2016-11-09 | 宁波大学 | 一种cnfet型双边沿脉冲式jkl触发器 |
| CN106100612A (zh) * | 2016-06-03 | 2016-11-09 | 宁波大学 | 一种cnfet型单边沿脉冲式jkl触发器 |
| CN106100611B (zh) * | 2016-06-03 | 2018-08-21 | 宁波大学 | 一种cnfet型双边沿脉冲式jkl触发器 |
| CN106100612B (zh) * | 2016-06-03 | 2018-08-21 | 宁波大学 | 一种cnfet型单边沿脉冲式jkl触发器 |
| CN107666301A (zh) * | 2017-10-18 | 2018-02-06 | 宁波大学 | 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 |
| CN107666301B (zh) * | 2017-10-18 | 2020-09-22 | 宁波大学 | 一种利用碳纳米场效应晶体管的三值脉冲型d触发器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105281711B (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103199823B (zh) | 一种高性能低漏功耗主从型d触发器 | |
| TWI524674B (zh) | 電壓準位轉換電路 | |
| CN105337590B (zh) | 一种基于cnfet的双边沿脉冲信号发生器 | |
| CN102437836A (zh) | 一种低功耗短脉冲产生电路及低功耗脉冲型d触发器 | |
| CN105281711A (zh) | 一种基于cnfet的单边沿脉冲信号发生器 | |
| CN106385250A (zh) | 一种基于FinFET分栅结构互补对称逻辑的同或异或电路 | |
| CN205490463U (zh) | 上电复位电路 | |
| TW201218599A (en) | Charge pump with low noise and high output current and voltage | |
| CN101873125A (zh) | 一种复位电路 | |
| CN105245221B (zh) | 一种p沟道场效应晶体管抗单粒子效应加固电路 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN102723930A (zh) | 一种双边沿d触发器 | |
| CN105720948B (zh) | 一种基于FinFET器件的时钟控制触发器 | |
| CN104617916B (zh) | 一种基于FinFET器件的主从触发器 | |
| CN104579251B (zh) | 一种门控时钟触发器 | |
| CN102621908A (zh) | 一种高可靠性的低功耗控制电路及控制方法 | |
| CN104617915B (zh) | 一种基于FinFET晶体管的主从触发器 | |
| CN105958975A (zh) | 一种基于FinFET器件的脉冲型D触发器 | |
| Wang et al. | A 0.18 V charge-pumped DFF with 50.8% energy-delay reduction for near-/sub-threshold circuits | |
| Ho et al. | A 0.1–0.3 V 40–123 fJ/bit/ch on-chip data link with ISI-suppressed bootstrapped repeaters | |
| CN104868907B (zh) | 一种低电压高性能低功耗c单元 | |
| CN205212816U (zh) | 一种改进的异或门逻辑单元电路 | |
| CN105141290B (zh) | 一种功控单轨电流模d触发器 | |
| CN105306023A (zh) | 脉冲延迟电路 | |
| CN203219279U (zh) | 超低功耗键扫式状态选择电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |