CN106100611B - 一种cnfet型双边沿脉冲式jkl触发器 - Google Patents

Abstract

本发明公开了一种CNFET型双边沿脉冲式JKL触发器，包括双边沿脉冲信号发生器、三十一个CNFET管、电路结构相同的六个NTI门电路、电路结构相同的六个PTI门电路、电路结构相同的第一三值反相器和第二三值反相器；优点是利用双边沿脉冲信号发生器产生时钟信号，结合多值逻辑电路的开关运算及CNFET高速低功耗特性,在提高JKL触发器工作速率的同时，达到降低功耗的目的，实验结果表明本发明的JKL触发器具有正确的逻辑功能和显著的低功耗特性。

Description

一种CNFET型双边沿脉冲式JKL触发器

技术领域

本发明涉及一种JKL触发器，尤其是涉及一种CNFET型双边沿脉冲式JKL触发器。

背景技术

集成电路工艺随着摩尔定律的发展进入深亚微米阶段，MOS管小尺寸效应限制了工艺的进一步发展。碳纳米场效应晶体管(CNFET,Carbon Nanotube Field EffectTransistor)作为新型器件凭借弹道传输特性，较小的漏电流与沟道电容等有利于设计高性能低功耗集成电路而受到设计者广泛关注，成为取代硅基的候选材料之一。

高性能的触发器对于高速低功耗时序电路具有重要意义。脉冲式触发器凭借建立时间短以及单锁存结构的优势，目前在高速电路中受到越来越广泛关注。与主从结构触发器相比，脉冲式触发器具有较小的输入输出延时以及更少的晶体管数目等优点。二值时序电路中，通常使用JK触发器实现其他触发器的功能，简化集成电路实际生产时工艺复杂度。三值JKL触发器逻辑丰富，功能完善，因此常常被应用于三值时序电路设计中。

鉴此，设计一种具有高速低功耗特性的CNFET型双边沿脉冲式JKL触发器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种具有高速低功耗特性的CNFET型双边沿脉冲式JKL触发器。

本发明解决上述技术问题所采用的技术方案为：一种CNFET型双边沿脉冲式JKL触发器，包括双边沿脉冲信号发生器、第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET管、第十五CNFET管、第十六CNFET管、第十七CNFET管、第十八CNFET管、第十九CNFET管、第二十CNFET管、第二十一CNFET管、第二十二CNFET管、第二十三CNFET管、第二十四CNFET管、第二十五CNFET管、第二十六CNFET管、第二十七CNFET管、第二十八CNFET管、第二十九CNFET管、第三十CNFET管、第三十一CNFET管、电路结构相同的六个NTI门电路、电路结构相同的六个PTI门电路、电路结构相同的第一三值反相器和第二三值反相器；所述的六个NTI门电路分别为第一NTI门电路、第二NTI门电路、第三NTI门电路、第四NTI门电路、第五NTI门电路和第六NTI门电路，所述的六个PTI门电路分别为第一PTI门电路、第二PTI门电路、第三PTI门电路、第四PTI门电路、第五PTI门电路和第六PTI门电路；所述的第一CNFET管、所述的第十一CNFET管、所述的第二十一CNFET管和所述的第二十六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第九CNFET管、所述的第十CNFET管、所述的第十二CNFET管、所述的第十三CNFET管、所述的第十四CNFET管、所述的第十五CNFET管、所述的第十六CNFET管、所述的第十七CNFET管、所述的第十八CNFET管、所述的第十九CNFET管、所述的第二十CNFET管、所述的第二十二CNFET管、所述的第二十三CNFET管、所述的第二十四CNFET管、所述的第二十五CNFET管、所述的第二十七CNFET管、所述的第二十八CNFET管、所述的第二十九CNFET管、所述的第三十CNFET管和所述的第三十一CNFET管为N型CNFET管；所述的第一CNFET管的源极、所述的第十一CNFET管的源极和所述的第二十一CNFET管的源极均接入第一电源电压，所述的第二十六CNFET管的源极接入第二电源电压；所述的第二电源电压为所述的第一电源电压的一半；所述的第一CNFET管的栅极、所述的第四CNFET管的栅极、所述的第十四CNFET管的栅极、所述的第二十一CNFET管的栅极和所述的第二十五CNFET管的栅极连接且其连接端与所述的双边沿脉冲信号发生器的输出端连接；所述的第一CNFET管的漏极、所述的第二CNFET管的漏极、所述的第五CNFET管的漏极、所述的第九CNFET管的漏极和所述的第十一CNFET管的栅极连接，所述的第二CNFET管的源极和所述的第三CNFET管的漏极连接，所述的第三CNFET管的源极、所述的第八CNFET管的源极、所述的第四CNFET管的漏极和所述的第十CNFET管的源极连接，所述的第四CNFET管的源极接地，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第六CNFET管的源极和所述的第七CNFET管的漏极连接，所述的第七CNFET管的源极和所述的第八CNFET管的漏极连接，所述的第九CNFET管的源极和所述的第十CNFET管的漏极连接，所述的第十一CNFET管的漏极、所述的第十二CNFET管的漏极、所述的第十五CNFET管的漏极、所述的第十八CNFET管的漏极、所述的第二十六CNFET管的漏极和所述的第一三值反相器的输入端连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十三CNFET管的源极、所述的第十四CNFET管的漏极、所述的第十七CNFET管的源极和所述的第二十CNFET管的源极连接，所述的第十五CNFET管的源极和所述的第十六CNFET管的漏极连接，所述的第十六CNFET管的源极和所述的第十七CNFET管的漏极连接，所述的第十八CNFET管的源极和所述的第十九CNFET管的漏极连接，所述的第十九CNFET管的源极和所述的第二十CNFET管的漏极连接，所述的第十四CNFET管的源极接地，所述的第二十一CNFET管的漏极、所述的第二十六CNFET管的栅极、所述的第二十二CNFET管的漏极、所述的第二十七CNFET管的漏极和所述的第三十CNFET管的漏极连接，所述的第二十二CNFET管的源极和所述的第二十三CNFET管的漏极连接，所述的第二十三CNFET管的源极和所述的第二十四CNFET管的漏极连接，所述的第二十四CNFET管的源极、所述的第二十五CNFET管的漏极、所述的第二十九CNFET管的源极和所述的第三十一CNFET管的源极连接，所述的第二十五CNFET管的源极接地，所述的第二十七CNFET管的源极和所述的第二十八CNFET管的漏极连接，所述的第二十八CNFET管的源极和所述的第二十九CNFET管的漏极连接，所述的第三十CNFET管的源极和所述的第三十一CNFET管的漏极连接，所述的第二CNFET管的栅极、所述的第三NTI门电路的输入端、所述的第二十二CNFET管的栅极和所述的第五PTI门电路的输入端连接且其连接端为所述的JKL触发器的J端，所述的第五CNFET管的栅极、所述的第一PTI门电路的输入端、所述的第十五CNFET管的栅极和所述的第六NTI门电路的输入端连接且其连接端为所述的JKL触发器的K端，所述的第二NTI门电路的输入端、所述的第四PTI门电路的输入端、所述的第十八CNFET管的栅极和所述的第三十CNFET管的栅极连接且其连接端为所述的JKL触发器的L端，所述的第一NTI门电路的输入端、所述的第二PTI门电路的输入端、所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所述的第四NTI门电路的输入端、所述的第三PTI门电路的输入端、所述的第十七CNFET管的栅极、所述的第二十CNFET管的栅极、所述的第五NTI门电路的输入端、所述的第六PTI门电路的输入端、所述的第二十九CNFET管的栅极、所述的第三十一CNFET管的栅极和所述的第二三值反相器的输出端连接且其连接端为所述的JKL触发器的输出端，所述的第一NTI门电路的输出端和所述的第三CNFET管的栅极连接，所述的第二NTI门电路的输出端和所述的第十CNFET管的栅极连接，所述的第一PTI门电路的输出端和所述的第六CNFET管的栅极连接，所述的第二PTI门电路的输出端和所述的第七CNFET管的栅极连接，所述的第三NTI门电路的输出端和所述的第十二CNFET管的栅极连接，所述的第四NTI门电路的输出端和所述的第十三CNFET管的栅极连接，所述的第三PTI门电路的输出端和所述的第十六CNFET管的栅极连接，所述的第四PTI门电路的输出端和所述的第十九CNFET管的栅极连接，所述的第五PTI门电路的输出端和所述的第二十三CNFET管的栅极连接，所述的第五NTI门电路的输出端和所述的第二十四CNFET管的栅极连接，所述的第六PTI门电路的输出端和所述的第二十八CNFET管的栅极连接，所述的第六NTI门电路的输出端和所述的第二十七CNFET管的栅极连接，所述的第一三值反相器的输出端和所述的第二三值反相器的输入端连接。

所述的第一CNFET管、所述的第五CNFET管、所述的第八CNFET管、所述的第十一CNFET管、所述的第十八CNFET管、所述的第二十一CNFET管、所述的第二十二CNFET管和所述的第二十九CNFET管的管径为1.088nm；所述的第二CNFET管、所述的第四CNFET管、所述的第九CNFET管、所述的第十四CNFET管、所述的第十五CNFET管、所述的第二十CNFET管、所述的第二十五CNFET管、所述的第二十七CNFET管、所述的第二十八CNFET管、所述的第三十CNFET管和所述的第三十一CNFET管的管径为0.795nm；所述的第三CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第十CNFET管、所述的第十二CNFET管、所述的第十三CNFET管、所述的第十六CNFET管、所述的第十九CNFET管、所述的第二十三CNFET管和所述的第二十四CNFET管的管径为0.903nm；所述的第十七CNFET管的管径为0.962nm；所述的第二十六CNFET管的管径为2.505nm。

所述的NTI门电路包括第三十二CNFET管和第三十三CNFET管，所述的第三十二CNFET管为P型CNFET管，所述的第三十三CNFET管为N型CNFET管，所述的第三十二CNFET管的源极接入所述的第一电源电压，所述的第三十二CNFET管的栅极和所述的第三十三CNFET管的栅极连接且其连接端为所述的NTI门电路的输入端，所述的第三十二CNFET管的漏极和所述的第三十三CNFET管的漏极连接且其连接端为所述的NTI门电路的输出端，所述的第三十三CNFET管的源极接地，所述的第三十二CNFET管的管径为0.626nm；所述的第三十三CNFET管的管径为2.505nm。

所述的PTI门电路包括第三十四CNFET管和第三十五CNFET管，所述的第三十四CNFET管为P型CNFET管，所述的第三十五CNFET管为N型CNFET管，所述的第三十四CNFET管的源极接入所述的第一电源电压，所述的第三十四CNFET管的栅极和所述的第三十五CNFET管的栅极连接且其连接端为所述的PTI门电路的输入端，所述的第三十四CNFET管的漏极和所述的第三十五CNFET管的漏极连接且其连接端为所述的PTI门电路的输出端，所述的第三十五CNFET管的源极接地，所述的第三十四CNFET管的管径为2.505nm；所述的第三十五CNFET管的管径为0.626nm。

所述的第一三值反相器包括第三十六CNFET管、第三十七CNFET管、第三十八CNFET管、第三十九CNFET管、第四十CNFET管和第四十一CNFET管，所述的第三十六CNFET管、所述的第三十七CNFET管和所述的第三十八CNFET管为P型CNFET管，所述的第三十九CNFET管、所述的第四十CNFET管和所述的第四十一CNFET管为N型CNFET管，所述的第三十六CNFET管和所述的第四十CNFET管的管径为1.487nm，所述的第三十七CNFET管和所述的第四十一CNFET管的管径为0.783nm，所述的第三十八CNFET管和所述的第三十九CNFET管的管径为1.018nm；所述的第三十六CNFET管的源极和所述的第三十七CNFET管的源极均接入所述的第一电源电压，所述的第三十六CNFET管的栅极、所述的第三十七CNFET管的栅极、所述的第四十CNFET管的栅极、所述的第四十一CNFET管的栅极连接且其连接端为所述的第一三值反相器的输入端，所述的第三十六CNFET管的漏极和所述的第三十八CNFET管的漏极连接，所述的第三十八CNFET管的源极、所述的第三十八CNFET管的栅极、所述的第三十九CNFET管的栅极、所述的第三十九CNFET管的漏极、所述的第三十七CNFET管的漏极和所述的第四十一CNFET管的漏极连接且其连接端为所述的第一三值反相器的输出端，所述的第三十九CNFET管的源极和所述的第四十CNFET管的漏极连接，所述的第四十CNFET管的源极和所述的第四十一CNFET管的源极均接地。

双边沿脉冲信号发生器包括第一二值反相器、第二二值反相器、第三二值反相器、第四二值反相器、第五二值反相器、第四十二CNFET管、第四十三CNFET管、第四十四CNFET管和第四十五CNFET管，所述的第四十二CNFET管和所述的第四十三CNFET管为P型CNFET管，所述的第四十四CNFET管和所述的第四十五CNFET管为N型CNFET管，所述的第四十二CNFET管、所述的第四十三CNFET管、所述的第四十四CNFET管和所述的第四十五CNFET管的管径均为1.487nm；所述的第一二值反相器、所述的第二二值反相器和所述的第三二值反相器为电路结构相同的高阈值反相器，所述的第四二值反相器和所述的第五二值反相器为电路结构相同的低阈值反相器；所述的第一二值反相器的输入端、所述的第四十三CNFET管的栅极、所述的第四十四CNFET管的源极和所述的第四十五CNFET管的栅极连接且其连接端为所述的双边沿脉冲信号发生器的输入端，所述的第一二值反相器的输出端和所述的第二二值反相器的输入端连接，所述的第二二值反相器的输出端和所述的第三二值反相器的输入端连接，所述的第三二值反相器的输出端、所述的第四十二CNFET管的栅极、所述的第四十四CNFET管的栅极和所述的第四十五CNFET管的源极连接，所述的第四十二CNFET管的源极接入所述的第一电源电压，所述的第四十二CNFET管的漏极和所述的第四十三CNFET管的源极连接，所述的第四十三CNFET管的漏极、所述的第四十四CNFET管的漏极、所述的第四十五CNFET管的漏极和所述的第四二值反相器的输入端连接，所述的第四二值反相器的输出端和所述的第五二值反相器的输入端连接，所述的第五二值反相器的输出端为所述的双边沿脉冲信号发生器的输出端。

所述的第一二值反相器包括第四十六CNFET管和第四十七CNFET管，所述的第四十六CNFET管为P型CNFET管，所述的第四十七CNFET管为N型CNFET管，所述的第四十六CNFET管和所述的第四十七CNFET管的管径为1.487nm；所述的第四十六CNFET管的源极接入所述的第一电源电压，所述的第四十六CNFET管的栅极和所述的第四十七CNFET管的栅极连接且其连接端为所述的第一二值反相器的输入端，所述的第四十六CNFET管的漏极和所述的第四十七CNFET管的漏极连接且其连接端为所述的第一二值反相器的输出端，所述的第四十七CNFET管的源极接地；所述的第四二值反相器包括第四十八CNFET管和第四十九CNFET管，所述的第四十八CNFET管为P型CNFET管，所述的第四十九CNFET管为N型CNFET管，所述的第四十八CNFET管和所述的第四十九CNFET管的管径为1.096nm；所述的第四十八CNFET管的源极接入所述的第一电源电压，所述的第四十八CNFET管的栅极和所述的第四十九CNFET管的栅极连接且其连接端为所述的第四二值反相器的输入端，所述的第四十八CNFET管的漏极和所述的第四十九CNFET管的漏极连接且其连接端为所述的第四二值反相器的输出端，所述的第四十九CNFET管的源极接地；

所述的第一电源电压为0.9V,所述的第二电源电压为0.45V。

与现有技术相比，本发明的优点在于通过双边沿脉冲信号发生器接入的时钟信号clk控制JKL触发器的导通，通过第一CNFET管的漏极、第二CNFET管的漏极、第五CNFET管的漏极、第九CNFET管的漏极和第十一CNFET管的栅极的连接节点Y以及第二十一CNFET管的漏极、第二十六CNFET管的栅极、第二十二CNFET管的漏极、第二十七CNFET管的漏极和第三十CNFET管的漏极的连接节点Z控制JKL触发器在“0”，“1”，“2”之间的跳变；当clk上升沿到来时，第一CNFET管和第二十一CNFET管关闭，第四CNFET管，第十四CNFET管和第二十五CNFET管导通，此时若JKL触发器的输出端输出的信号Q＝0，则J端接入的J信号所在的一条支路导通，若J＝2，第二CNFET管所在支路导通，Q输出2，若J＝1，第二十二CNFET管和第二十三CNFET管所在支路导通，Q输出1，若J＝0，第十二CNFET管所在支路导通，Q输出0，此时无论K，L为何值，其所在支路均无法导通，不输出值，同理Q＝1时，只有K端接入的K信号所在一条支路导通，若K＝2，第十五CNFET管所在支路导通，Q输出0，若K＝1，第五CNFET管和第六CNFET管所在支路导通，Q输出2，若K＝2，第二十七CNFET管所在支路导通，Q输出1，若Q＝2，只有L端接入的L信号所在支路导通，若L＝2，第三十CNFET管所在支路导通，Q输出1，若L＝1，第十八CNFET管和第十九CNFET管所在支路导通，Q输出0，若L＝0，第九CNFET管所在支路导通，Q输出2；当clk下降沿到来时，第一CNFET管和第二十一CNFET管开启，第四CNFET管，第十四CNFET管和第二十五CNFET管截止，此时Y节点与Z节点均为高电平，第十一CNFET管与第二十六CNFET管截止，Q维持前一状态不变，从而实现三值JKL触发器电路功能，由此本发明的JKL触发器具有正确的电路逻辑，本发明通过对脉冲式电路和多值开关信号理论的研究，基于碳纳米场效应晶体管(CNFET,Carbon Nanotube Field Effect Transistor)进行设计，设计的JKL触发器利用双边沿脉冲信号发生器产生时钟信号，结合多值逻辑电路的开关运算及CNFET高速低功耗特性,在提高JKL触发器工作速率的同时，达到降低功耗的目的，实验结果表明本发明的JKL触发器具有正确的逻辑功能和显著的低功耗特性。

附图说明

图1为本发明的CNFET型双边沿脉冲式JKL触发器的电路图；

图2(a)为本发明的CNFET型双边沿脉冲式JKL触发器的NTI门电路的电路图；

图2(b)为本发明的CNFET型双边沿脉冲式JKL触发器的NTI门电路的符号图；

图2(c)为本发明的CNFET型双边沿脉冲式JKL触发器的PTI门电路的电路图；

图2(d)为本发明的CNFET型双边沿脉冲式JKL触发器的PTI门电路的符号图；

图3(a)为本发明的CNFET型双边沿脉冲式JKL触发器的第一三值反相器的电路图；

图3(b)为本发明的CNFET型双边沿脉冲式JKL触发器的第一三值反相器的符号图；

图4为本发明的CNFET型双边沿脉冲式JKL触发器的双边沿脉冲信号发生器的电路图；

图5(a)为发明的CNFET型双边沿脉冲式JKL触发器的高阈值二值反相器的电路图；

图5(b)为发明的CNFET型双边沿脉冲式JKL触发器的高阈值二值反相器的符号图；

图5(c)为发明的CNFET型双边沿脉冲式JKL触发器的低阈值二值反相器的电路图；

图5(d)为发明的CNFET型双边沿脉冲式JKL触发器的低阈值二值反相器的符号图；

图6为发明的CNFET型双边沿脉冲式JKL触发器的仿真波形图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例一：如图1所示，一种CNFET型双边沿脉冲式JKL触发器，包括双边沿脉冲信号发生器、第一CNFET管N1、第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6、第七CNFET管N7、第八CNFET管N8、第九CNFET管N9、第十CNFET管N10、第十一CNFET管N11、第十二CNFET管N12、第十三CNFET管N13、第十四CNFET管N14、第十五CNFET管N15、第十六CNFET管N16、第十七CNFET管N17、第十八CNFET管N18、第十九CNFET管N19、第二十CNFET管N20、第二十一CNFET管N21、第二十二CNFET管N22、第二十三CNFET管N23、第二十四CNFET管N24、第二十五CNFET管N25、第二十六CNFET管N26、第二十七CNFET管N27、第二十八CNFET管N28、第二十九CNFET管N29、第三十CNFET管N30、第三十一CNFET管N31、电路结构相同的六个NTI门电路、电路结构相同的六个PTI门电路、电路结构相同的第一三值反相器F1和第二三值反相器F2；六个NTI门电路分别为第一NTI门电路T1、第二NTI门电路T2、第三NTI门电路T3、第四NTI门电路T4、第五NTI门电路T5和第六NTI门电路T6，六个PTI门电路分别为第一PTI门电路P1、第二PTI门电路P2、第三PTI门电路P3、第四PTI门电路P4、第五PTI门电路P5和第六PTI门电路P6；第一CNFET管N1、第十一CNFET管N11、第二十一CNFET管N21和第二十六CNFET管N26为P型CNFET管，第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6、第七CNFET管N7、第八CNFET管N8、第九CNFET管N9、第十CNFET管N10、第十二CNFET管N12、第十三CNFET管N13、第十四CNFET管N14、第十五CNFET管N15、第十六CNFET管N16、第十七CNFET管N17、第十八CNFET管N18、第十九CNFET管N19、第二十CNFET管N20、第二十二CNFET管N22、第二十三CNFET管N23、第二十四CNFET管N24、第二十五CNFET管N25、第二十七CNFET管N27、第二十八CNFET管N28、第二十九CNFET管N29、第三十CNFET管N30和第三十一CNFET管N31为N型CNFET管；第一CNFET管N1的源极、第十一CNFET管N11的源极和第二十一CNFET管N21的源极均接入第一电源电压，第二十六CNFET管N26的源极接入第二电源电压；第二电源电压为第一电源电压的一半；第一CNFET管N1的栅极、第四CNFET管N4的栅极、第十四CNFET管N14的栅极、第二十一CNFET管N21的栅极和第二十五CNFET管N25的栅极连接且其连接端与双边沿脉冲信号发生器的输出端连接；第一CNFET管N1的漏极、第二CNFET管N2的漏极、第五CNFET管N5的漏极、第九CNFET管N9的漏极和第十一CNFET管N11的栅极连接，第二CNFET管N2的源极和第三CNFET管N3的漏极连接，第三CNFET管N3的源极、第八CNFET管N8的源极、第四CNFET管N4的漏极和第十CNFET管N10的源极连接，第四CNFET管N4的源极接地，第五CNFET管N5的源极和第六CNFET管N6的漏极连接，第六CNFET管N6的源极和第七CNFET管N7的漏极连接，第七CNFET管N7的源极和第八CNFET管N8的漏极连接，第九CNFET管N9的源极和第十CNFET管N10的漏极连接，第十一CNFET管N11的漏极、第十二CNFET管N12的漏极、第十五CNFET管N15的漏极、第十八CNFET管N18的漏极、第二十六CNFET管N26的漏极和第一三值反相器F1的输入端连接，第十二CNFET管N12的源极和第十三CNFET管N13的漏极连接，第十三CNFET管N13的源极、第十四CNFET管N14的漏极、第十七CNFET管N17的源极和第二十CNFET管N20的源极连接，第十五CNFET管N15的源极和第十六CNFET管N16的漏极连接，第十六CNFET管N16的源极和第十七CNFET管N17的漏极连接，第十八CNFET管N18的源极和第十九CNFET管N19的漏极连接，第十九CNFET管N19的源极和第二十CNFET管N20的漏极连接，第十四CNFET管N14的源极接地，第二十一CNFET管N21的漏极、第二十六CNFET管N26的栅极、第二十二CNFET管N22的漏极、第二十七CNFET管N27的漏极和第三十CNFET管N30的漏极连接，第二十二CNFET管N22的源极和第二十三CNFET管N23的漏极连接，第二十三CNFET管N23的源极和第二十四CNFET管N24的漏极连接，第二十四CNFET管N24的源极、第二十五CNFET管N25的漏极、第二十九CNFET管N29的源极和第三十一CNFET管N31的源极连接，第二十五CNFET管N25的源极接地，第二十七CNFET管N27的源极和第二十八CNFET管N28的漏极连接，第二十八CNFET管N28的源极和第二十九CNFET管N29的漏极连接，第三十CNFET管N30的源极和第三十一CNFET管N31的漏极连接，第二CNFET管N2的栅极、第三NTI门电路T3的输入端、第二十二CNFET管N22的栅极和第五PTI门电路P5的输入端连接且其连接端为JKL触发器的J端，第五CNFET管N5的栅极、第一PTI门电路P1的输入端、第十五CNFET管N15的栅极和第六NTI门电路T6的输入端连接且其连接端为JKL触发器的K端，第二NTI门电路T2的输入端、第四PTI门电路P4的输入端、第十八CNFET管N18的栅极和第三十CNFET管N30的栅极连接且其连接端为JKL触发器的L端，第一NTI门电路T1的输入端、第二PTI门电路P2的输入端、第八CNFET管N8的栅极、第九CNFET管N9的栅极、第四NTI门电路T4的输入端、第三PTI门电路P3的输入端、第十七CNFET管N17的栅极、第二十CNFET管N20的栅极、第五NTI门电路T5的输入端、第六PTI门电路P6的输入端、第二十九CNFET管N29的栅极、第三十一CNFET管N31的栅极和第二三值反相器F2的输出端连接且其连接端为JKL触发器的输出端，第一NTI门电路T1的输出端和第三CNFET管N3的栅极连接，第二NTI门电路T2的输出端和第十CNFET管N10的栅极连接，第一PTI门电路P1的输出端和第六CNFET管N6的栅极连接，第二PTI门电路P2的输出端和第七CNFET管N7的栅极连接，第三NTI门电路T3的输出端和第十二CNFET管N12的栅极连接，第四NTI门电路T4的输出端和第十三CNFET管N13的栅极连接，第三PTI门电路P3的输出端和第十六CNFET管N16的栅极连接，第四PTI门电路P4的输出端和第十九CNFET管N19的栅极连接，第五PTI门电路P5的输出端和第二十三CNFET管N23的栅极连接，第五NTI门电路T5的输出端和第二十四CNFET管N24的栅极连接，第六PTI门电路P6的输出端和第二十八CNFET管N28的栅极连接，第六NTI门电路T6的输出端和第二十七CNFET管N27的栅极连接，第一三值反相器F1的输出端和第二三值反相器F2的输入端连接。

实施例二：如图1所示，一种CNFET型双边沿脉冲式JKL触发器，包括双边沿脉冲信号发生器、第一CNFET管N1、第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6、第七CNFET管N7、第八CNFET管N8、第九CNFET管N9、第十CNFET管N10、第十一CNFET管N11、第十二CNFET管N12、第十三CNFET管N13、第十四CNFET管N14、第十五CNFET管N15、第十六CNFET管N16、第十七CNFET管N17、第十八CNFET管N18、第十九CNFET管N19、第二十CNFET管N20、第二十一CNFET管N21、第二十二CNFET管N22、第二十三CNFET管N23、第二十四CNFET管N24、第二十五CNFET管N25、第二十六CNFET管N26、第二十七CNFET管N27、第二十八CNFET管N28、第二十九CNFET管N29、第三十CNFET管N30、第三十一CNFET管N31、电路结构相同的六个NTI门电路、电路结构相同的六个PTI门电路、电路结构相同的第一三值反相器F1和第二三值反相器F2；六个NTI门电路分别为第一NTI门电路T1、第二NTI门电路T2、第三NTI门电路T3、第四NTI门电路T4、第五NTI门电路T5和第六NTI门电路T6，六个PTI门电路分别为第一PTI门电路P1、第二PTI门电路P2、第三PTI门电路P3、第四PTI门电路P4、第五PTI门电路P5和第六PTI门电路P6；第一CNFET管N1、第十一CNFET管N11、第二十一CNFET管N21和第二十六CNFET管N26为P型CNFET管，第二CNFET管N2、第三CNFET管N3、第四CNFET管N4、第五CNFET管N5、第六CNFET管N6、第七CNFET管N7、第八CNFET管N8、第九CNFET管N9、第十CNFET管N10、第十二CNFET管N12、第十三CNFET管N13、第十四CNFET管N14、第十五CNFET管N15、第十六CNFET管N16、第十七CNFET管N17、第十八CNFET管N18、第十九CNFET管N19、第二十CNFET管N20、第二十二CNFET管N22、第二十三CNFET管N23、第二十四CNFET管N24、第二十五CNFET管N25、第二十七CNFET管N27、第二十八CNFET管N28、第二十九CNFET管N29、第三十CNFET管N30和第三十一CNFET管N31为N型CNFET管；第一CNFET管N1的源极、第十一CNFET管N11的源极和第二十一CNFET管N21的源极均接入第一电源电压，第二十六CNFET管N26的源极接入第二电源电压；第二电源电压为第一电源电压的一半；第一CNFET管N1的栅极、第四CNFET管N4的栅极、第十四CNFET管N14的栅极、第二十一CNFET管N21的栅极和第二十五CNFET管N25的栅极连接且其连接端与双边沿脉冲信号发生器的输出端连接；第一CNFET管N1的漏极、第二CNFET管N2的漏极、第五CNFET管N5的漏极、第九CNFET管N9的漏极和第十一CNFET管N11的栅极连接，第二CNFET管N2的源极和第三CNFET管N3的漏极连接，第三CNFET管N3的源极、第八CNFET管N8的源极、第四CNFET管N4的漏极和第十CNFET管N10的源极连接，第四CNFET管N4的源极接地，第五CNFET管N5的源极和第六CNFET管N6的漏极连接，第六CNFET管N6的源极和第七CNFET管N7的漏极连接，第七CNFET管N7的源极和第八CNFET管N8的漏极连接，第九CNFET管N9的源极和第十CNFET管N10的漏极连接，第十一CNFET管N11的漏极、第十二CNFET管N12的漏极、第十五CNFET管N15的漏极、第十八CNFET管N18的漏极、第二十六CNFET管N26的漏极和第一三值反相器F1的输入端连接，第十二CNFET管N12的源极和第十三CNFET管N13的漏极连接，第十三CNFET管N13的源极、第十四CNFET管N14的漏极、第十七CNFET管N17的源极和第二十CNFET管N20的源极连接，第十五CNFET管N15的源极和第十六CNFET管N16的漏极连接，第十六CNFET管N16的源极和第十七CNFET管N17的漏极连接，第十八CNFET管N18的源极和第十九CNFET管N19的漏极连接，第十九CNFET管N19的源极和第二十CNFET管N20的漏极连接，第十四CNFET管N14的源极接地，第二十一CNFET管N21的漏极、第二十六CNFET管N26的栅极、第二十二CNFET管N22的漏极、第二十七CNFET管N27的漏极和第三十CNFET管N30的漏极连接，第二十二CNFET管N22的源极和第二十三CNFET管N23的漏极连接，第二十三CNFET管N23的源极和第二十四CNFET管N24的漏极连接，第二十四CNFET管N24的源极、第二十五CNFET管N25的漏极、第二十九CNFET管N29的源极和第三十一CNFET管N31的源极连接，第二十五CNFET管N25的源极接地，第二十七CNFET管N27的源极和第二十八CNFET管N28的漏极连接，第二十八CNFET管N28的源极和第二十九CNFET管N29的漏极连接，第三十CNFET管N30的源极和第三十一CNFET管N31的漏极连接，第二CNFET管N2的栅极、第三NTI门电路T3的输入端、第二十二CNFET管N22的栅极和第五PTI门电路P5的输入端连接且其连接端为JKL触发器的J端，第五CNFET管N5的栅极、第一PTI门电路P1的输入端、第十五CNFET管N15的栅极和第六NTI门电路T6的输入端连接且其连接端为JKL触发器的K端，第二NTI门电路T2的输入端、第四PTI门电路P4的输入端、第十八CNFET管N18的栅极和第三十CNFET管N30的栅极连接且其连接端为JKL触发器的L端，第一NTI门电路T1的输入端、第二PTI门电路P2的输入端、第八CNFET管N8的栅极、第九CNFET管N9的栅极、第四NTI门电路T4的输入端、第三PTI门电路P3的输入端、第十七CNFET管N17的栅极、第二十CNFET管N20的栅极、第五NTI门电路T5的输入端、第六PTI门电路P6的输入端、第二十九CNFET管N29的栅极、第三十一CNFET管N31的栅极和第二三值反相器F2的输出端连接且其连接端为JKL触发器的输出端，第一NTI门电路T1的输出端和第三CNFET管N3的栅极连接，第二NTI门电路T2的输出端和第十CNFET管N10的栅极连接，第一PTI门电路P1的输出端和第六CNFET管N6的栅极连接，第二PTI门电路P2的输出端和第七CNFET管N7的栅极连接，第三NTI门电路T3的输出端和第十二CNFET管N12的栅极连接，第四NTI门电路T4的输出端和第十三CNFET管N13的栅极连接，第三PTI门电路P3的输出端和第十六CNFET管N16的栅极连接，第四PTI门电路P4的输出端和第十九CNFET管N19的栅极连接，第五PTI门电路P5的输出端和第二十三CNFET管N23的栅极连接，第五NTI门电路T5的输出端和第二十四CNFET管N24的栅极连接，第六PTI门电路P6的输出端和第二十八CNFET管N28的栅极连接，第六NTI门电路T6的输出端和第二十七CNFET管N27的栅极连接，第一三值反相器F1的输出端和第二三值反相器F2的输入端连接。

本实施例中，第一CNFET管N1、第五CNFET管N5、第八CNFET管N8、第十一CNFET管N11、第十八CNFET管N18、第二十一CNFET管N21、第二十二CNFET管N22和第二十九CNFET管N29的管径为1.088nm；第二CNFET管N2、第四CNFET管N4、第九CNFET管N9、第十四CNFET管N14、第十五CNFET管N15、第二十CNFET管N20、第二十五CNFET管N25、第二十七CNFET管N27、第二十八CNFET管N28、第三十CNFET管N30和第三十一CNFET管N31的管径为0.795nm；第三CNFET管N3、第六CNFET管N6、第七CNFET管N7、第十CNFET管N10、第十二CNFET管N12、第十三CNFET管N13、第十六CNFET管N16、第十九CNFET管N19、第二十三CNFET管N23和第二十四CNFET管N24的管径为0.903nm；第十七CNFET管N17的管径为0.962nm；第二十六CNFET管N26的管径为2.505nm。

如图2(a)后图2(b)所示，本实施例中，NTI门电路包括第三十二CNFET管N32和第三十三CNFET管N33，第三十二CNFET管N32为P型CNFET管，第三十三CNFET管N33为N型CNFET管，第三十二CNFET管N32的源极接入第一电源电压，第三十二CNFET管N32的栅极和第三十三CNFET管N33的栅极连接且其连接端为NTI门电路的输入端，第三十二CNFET管N32的漏极和第三十三CNFET管N33的漏极连接且其连接端为NTI门电路的输出端，第三十三CNFET管N33的源极接地，第三十二CNFET管N32的管径为0.626nm；第三十三CNFET管N33的管径为2.505nm。

如图2(c)后图2(d)所示，本实施例中，PTI门电路包括第三十四CNFET管N34和第三十五CNFET管N35，第三十四CNFET管N34为P型CNFET管，第三十五CNFET管N35为N型CNFET管，第三十四CNFET管N34的源极接入第一电源电压，第三十四CNFET管N34的栅极和第三十五CNFET管N35的栅极连接且其连接端为PTI门电路的输入端，第三十四CNFET管N34的漏极和第三十五CNFET管N35的漏极连接且其连接端为PTI门电路的输出端，第三十五CNFET管N35的源极接地，第三十四CNFET管N34的管径为2.505nm；第三十五CNFET管N35的管径为0.626nm。

如图3(a)后图3(b)所示，本实施例中，第一三值反相器F1包括第三十六CNFET管N36、第三十七CNFET管N37、第三十八CNFET管N38、第三十九CNFET管N39、第四十CNFET管N40和第四十一CNFET管N41，第三十六CNFET管N36、第三十七CNFET管N37和第三十八CNFET管N38为P型CNFET管，第三十九CNFET管N39、第四十CNFET管N40和第四十一CNFET管N41为N型CNFET管，第三十六CNFET管N36和第四十CNFET管N40的管径为1.487nm，第三十七CNFET管N37和第四十一CNFET管N41的管径为0.783nm，第三十八CNFET管N38和第三十九CNFET管N39的管径为1.018nm；第三十六CNFET管N36的源极和第三十七CNFET管N37的源极均接入第一电源电压，第三十六CNFET管N36的栅极、第三十七CNFET管N37的栅极、第四十CNFET管N40的栅极、第四十一CNFET管N41的栅极连接且其连接端为第一三值反相器F1的输入端，第三十六CNFET管N36的漏极和第三十八CNFET管N38的漏极连接，第三十八CNFET管N38的源极、第三十八CNFET管N38的栅极、第三十九CNFET管N39的栅极、第三十九CNFET管N39的漏极、第三十七CNFET管N37的漏极和第四十一CNFET管N41的漏极连接且其连接端为第一三值反相器F1的输出端，第三十九CNFET管N39的源极和第四十CNFET管N40的漏极连接，第四十CNFET管N40的源极和第四十一CNFET管N41的源极均接地。

如图4所示，本实施例中，双边沿脉冲信号发生器包括第一二值反相器G1、第二二值反相器G2、第三二值反相器G3、第四二值反相器G4、第五二值反相器G5、第四十二CNFET管N42、第四十三CNFET管N43、第四十四CNFET管N44和第四十五CNFET管N45，第四十二CNFET管N42和第四十三CNFET管N43为P型CNFET管，第四十四CNFET管N44和第四十五CNFET管N45为N型CNFET管，第四十二CNFET管N42、第四十三CNFET管N43、第四十四CNFET管N44和第四十五CNFET管N45的管径均为1.487nm；第一二值反相器G1、第二二值反相器G2和第三二值反相器G3为电路结构相同的高阈值反相器，第四二值反相器G4和第五二值反相器G5为电路结构相同的低阈值反相器；第一二值反相器G1的输入端、第四十三CNFET管N43的栅极、第四十四CNFET管N44的源极和第四十五CNFET管N45的栅极连接且其连接端为双边沿脉冲信号发生器的输入端，第一二值反相器G1的输出端和第二二值反相器G2的输入端连接，第二二值反相器G2的输出端和第三二值反相器G3的输入端连接，第三二值反相器G3的输出端、第四十二CNFET管N42的栅极、第四十四CNFET管N44的栅极和第四十五CNFET管N45的源极连接，第四十二CNFET管N42的源极接入第一电源电压，第四十二CNFET管N42的漏极和第四十三CNFET管N43的源极连接，第四十三CNFET管N43的漏极、第四十四CNFET管N44的漏极、第四十五CNFET管N45的漏极和第四二值反相器G4的输入端连接，第四二值反相器G4的输出端和第五二值反相器G5的输入端连接，第五二值反相器G5的输出端为双边沿脉冲信号发生器的输出端。

如图5(a)-图5(d)所示，本实施例中，第一二值反相器G1包括第四十六CNFET管N46和第四十七CNFET管N47，第四十六CNFET管N46为P型CNFET管，第四十七CNFET管N47为N型CNFET管，第四十六CNFET管N46和第四十七CNFET管N47的管径为1.487nm；第四十六CNFET管N46的源极接入第一电源电压，第四十六CNFET管N46的栅极和第四十七CNFET管N47的栅极连接且其连接端为第一二值反相器G1的输入端，第四十六CNFET管N46的漏极和第四十七CNFET管N47的漏极连接且其连接端为第一二值反相器G1的输出端，第四十七CNFET管N47的源极接地；第四二值反相器G4包括第四十八CNFET管N48和第四十九CNFET管N49，第四十八CNFET管N48为P型CNFET管，第四十九CNFET管N49为N型CNFET管，第四十八CNFET管N48和第四十九CNFET管N49的管径为1.096nm；第四十八CNFET管N48的源极接入第一电源电压，第四十八CNFET管N48的栅极和第四十九CNFET管N49的栅极连接且其连接端为第四二值反相器G4的输入端，第四十八CNFET管N48的漏极和第四十九CNFET管N49的漏极连接且其连接端为第四二值反相器G4的输出端，第四十九CNFET管N49的源极接地；

本实施例中，第一电源电压为0.9V,第二电源电压为0.45V。

选取标准模型下的CNFET管，物理隧道长度Lch＝32nm，固有隧道内自由路径长度Lgeff＝100nm。第一电源电压vdd＝0.9V表示逻辑“2”，第二电源电压vmm＝0.45V表示逻辑“1”；触发器时钟频率为250MHz；；输出负载为30fF电容。利用Hspice对本发明的CNFET型双边沿脉冲式JKL触发器的逻辑功能与能耗模拟分析，得到本发明的CNFET型双边沿脉冲式JKL触发器的仿真波形图如图6所示，输出与上一状态Q的输出有关。当脉冲信号到来时，若Q＝0，则输出J的值；若Q＝1，则输出K⊕1的值；若Q＝2，则输出L⊕2的值。无脉冲信号时，Q保持输出不变，不随J、K、L信号的变化而发生改变。本发明的JKL触发器具体工作过程如表1所示，同一行Q表示当前状态，Q′表示输出的下一个状态；下一行Q的状态即为上一行Q′，结合表1与图6，可知本发明的双边沿脉冲式JKL触发器具有正确的逻辑功能。

表1本发明的JKL触发器工作状态转换表

将本发明的CNFET型双边沿脉冲式JKL触发器与戴燕云,沈继忠.三值脉冲式JKL触发器设计[J].浙江大学学报：理学版,2010,37(1):63-66.(简称文献1)设计的双边沿JKL触发器进行能耗对比，如表1所示。

表1两种双边沿JKL触发器功率延时乘积对比表

触发器类型	输入输出延时	能耗	功率延时乘积
				文献1的双边沿JKL触发器	379.75ps	15.15pJ	6.768×10-14J
本发明的双边沿JKL触发器	98.1ps	336fJ	3.878×10-16J

本发明的CNFET型双边沿脉冲式JKL触发器采用高速低功耗CNFET晶体管，文献1用0.18um CMOS晶体管，vdd电压为3.2V，本发明的CNFET型双边沿脉冲式JKL触发器比文献1节省能耗97.78％。

Claims (8)

1.一种CNFET型双边沿脉冲式JKL触发器，其特征在于包括双边沿脉冲信号发生器、第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET管、第十五CNFET管、第十六CNFET管、第十七CNFET管、第十八CNFET管、第十九CNFET管、第二十CNFET管、第二十一CNFET管、第二十二CNFET管、第二十三CNFET管、第二十四CNFET管、第二十五CNFET管、第二十六CNFET管、第二十七CNFET管、第二十八CNFET管、第二十九CNFET管、第三十CNFET管、第三十一CNFET管、电路结构相同的六个NTI门电路、电路结构相同的六个PTI门电路、电路结构相同的第一三值反相器和第二三值反相器；所述的六个NTI门电路分别为第一NTI门电路、第二NTI门电路、第三NTI门电路、第四NTI门电路、第五NTI门电路和第六NTI门电路，所述的六个PTI门电路分别为第一PTI门电路、第二PTI门电路、第三PTI门电路、第四PTI门电路、第五PTI门电路和第六PTI门电路；所述的第一CNFET管、所述的第十一CNFET管、所述的第二十一CNFET管和所述的第二十六CNFET管为P型CNFET管，所述的第二CNFET管、所述的第三CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第九CNFET管、所述的第十CNFET管、所述的第十二CNFET管、所述的第十三CNFET管、所述的第十四CNFET管、所述的第十五CNFET管、所述的第十六CNFET管、所述的第十七CNFET管、所述的第十八CNFET管、所述的第十九CNFET管、所述的第二十CNFET管、所述的第二十二CNFET管、所述的第二十三CNFET管、所述的第二十四CNFET管、所述的第二十五CNFET管、所述的第二十七CNFET管、所述的第二十八CNFET管、所述的第二十九CNFET管、所述的第三十CNFET管和所述的第三十一CNFET管为N型CNFET管；

所述的第一CNFET管的源极、所述的第十一CNFET管的源极和所述的第二十一CNFET管的源极均接入第一电源电压，所述的第二十六CNFET管的源极接入第二电源电压；所述的第二电源电压为所述的第一电源电压的一半；所述的第一CNFET管的栅极、所述的第四CNFET管的栅极、所述的第十四CNFET管的栅极、所述的第二十一CNFET管的栅极和所述的第二十五CNFET管的栅极连接且其连接端与所述的双边沿脉冲信号发生器的输出端连接；所述的第一CNFET管的漏极、所述的第二CNFET管的漏极、所述的第五CNFET管的漏极、所述的第九CNFET管的漏极和所述的第十一CNFET管的栅极连接，所述的第二CNFET管的源极和所述的第三CNFET管的漏极连接，所述的第三CNFET管的源极、所述的第八CNFET管的源极、所述的第四CNFET管的漏极和所述的第十CNFET管的源极连接，所述的第四CNFET管的源极接地，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第六CNFET管的源极和所述的第七CNFET管的漏极连接，所述的第七CNFET管的源极和所述的第八CNFET管的漏极连接，所述的第九CNFET管的源极和所述的第十CNFET管的漏极连接，所述的第十一CNFET管的漏极、所述的第十二CNFET管的漏极、所述的第十五CNFET管的漏极、所述的第十八CNFET管的漏极、所述的第二十六CNFET管的漏极和所述的第一三值反相器的输入端连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十三CNFET管的源极、所述的第十四CNFET管的漏极、所述的第十七CNFET管的源极和所述的第二十CNFET管的源极连接，所述的第十五CNFET管的源极和所述的第十六CNFET管的漏极连接，所述的第十六CNFET管的源极和所述的第十七CNFET管的漏极连接，所述的第十八CNFET管的源极和所述的第十九CNFET管的漏极连接，所述的第十九CNFET管的源极和所述的第二十CNFET管的漏极连接，所述的第十四CNFET管的源极接地，所述的第二十一CNFET管的漏极、所述的第二十六CNFET管的栅极、所述的第二十二CNFET管的漏极、所述的第二十七CNFET管的漏极和所述的第三十CNFET管的漏极连接，所述的第二十二CNFET管的源极和所述的第二十三CNFET管的漏极连接，所述的第二十三CNFET管的源极和所述的第二十四CNFET管的漏极连接，所述的第二十四CNFET管的源极、所述的第二十五CNFET管的漏极、所述的第二十九CNFET管的源极和所述的第三十一CNFET管的源极连接，所述的第二十五CNFET管的源极接地，所述的第二十七CNFET管的源极和所述的第二十八CNFET管的漏极连接，所述的第二十八CNFET管的源极和所述的第二十九CNFET管的漏极连接，所述的第三十CNFET管的源极和所述的第三十一CNFET管的漏极连接，所述的第二CNFET管的栅极、所述的第三NTI门电路的输入端、所述的第二十二CNFET管的栅极和所述的第五PTI门电路的输入端连接且其连接端为所述的JKL触发器的J端，所述的第五CNFET管的栅极、所述的第一PTI门电路的输入端、所述的第十五CNFET管的栅极和所述的第六NTI门电路的输入端连接且其连接端为所述的JKL触发器的K端，所述的第二NTI门电路的输入端、所述的第四PTI门电路的输入端、所述的第十八CNFET管的栅极和所述的第三十CNFET管的栅极连接且其连接端为所述的JKL触发器的L端，所述的第一NTI门电路的输入端、所述的第二PTI门电路的输入端、所述的第八CNFET管的栅极、所述的第九CNFET管的栅极、所述的第四NTI门电路的输入端、所述的第三PTI门电路的输入端、所述的第十七CNFET管的栅极、所述的第二十CNFET管的栅极、所述的第五NTI门电路的输入端、所述的第六PTI门电路的输入端、所述的第二十九CNFET管的栅极、所述的第三十一CNFET管的栅极和所述的第二三值反相器的输出端连接且其连接端为所述的JKL触发器的输出端，所述的第一NTI门电路的输出端和所述的第三CNFET管的栅极连接，所述的第二NTI门电路的输出端和所述的第十CNFET管的栅极连接，所述的第一PTI门电路的输出端和所述的第六CNFET管的栅极连接，所述的第二PTI门电路的输出端和所述的第七CNFET管的栅极连接，所述的第三NTI门电路的输出端和所述的第十二CNFET管的栅极连接，所述的第四NTI门电路的输出端和所述的第十三CNFET管的栅极连接，所述的第三PTI门电路的输出端和所述的第十六CNFET管的栅极连接，所述的第四PTI门电路的输出端和所述的第十九CNFET管的栅极连接，所述的第五PTI门电路的输出端和所述的第二十三CNFET管的栅极连接，所述的第五NTI门电路的输出端和所述的第二十四CNFET管的栅极连接，所述的第六PTI门电路的输出端和所述的第二十八CNFET管的栅极连接，所述的第六NTI门电路的输出端和所述的第二十七CNFET管的栅极连接，所述的第一三值反相器的输出端和所述的第二三值反相器的输入端连接。

2.根据权利要求1所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的第一CNFET管、所述的第五CNFET管、所述的第八CNFET管、所述的第十一CNFET管、所述的第十八CNFET管、所述的第二十一CNFET管、所述的第二十二CNFET管和所述的第二十九CNFET管的管径为1.088nm；所述的第二CNFET管、所述的第四CNFET管、所述的第九CNFET管、所述的第十四CNFET管、所述的第十五CNFET管、所述的第二十CNFET管、所述的第二十五CNFET管、所述的第二十七CNFET管、所述的第二十八CNFET管、所述的第三十CNFET管和所述的第三十一CNFET管的管径为0.795nm；所述的第三CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第十CNFET管、所述的第十二CNFET管、所述的第十三CNFET管、所述的第十六CNFET管、所述的第十九CNFET管、所述的第二十三CNFET管和所述的第二十四CNFET管的管径为0.903nm；所述的第十七CNFET管的管径为0.962nm；所述的第二十六CNFET管的管径为2.505nm。

3.根据权利要求1所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的NTI门电路包括第三十二CNFET管和第三十三CNFET管，所述的第三十二CNFET管为P型CNFET管，所述的第三十三CNFET管为N型CNFET管，所述的第三十二CNFET管的源极接入所述的第一电源电压，所述的第三十二CNFET管的栅极和所述的第三十三CNFET管的栅极连接且其连接端为所述的NTI门电路的输入端，所述的第三十二CNFET管的漏极和所述的第三十三CNFET管的漏极连接且其连接端为所述的NTI门电路的输出端，所述的第三十三CNFET管的源极接地，所述的第三十二CNFET管的管径为0.626nm；所述的第三十三CNFET管的管径为2.505nm。

4.根据权利要求1所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的PTI门电路包括第三十四CNFET管和第三十五CNFET管，所述的第三十四CNFET管为P型CNFET管，所述的第三十五CNFET管为N型CNFET管，所述的第三十四CNFET管的源极接入所述的第一电源电压，所述的第三十四CNFET管的栅极和所述的第三十五CNFET管的栅极连接且其连接端为所述的PTI门电路的输入端，所述的第三十四CNFET管的漏极和所述的第三十五CNFET管的漏极连接且其连接端为所述的PTI门电路的输出端，所述的第三十五CNFET管的源极接地，所述的第三十四CNFET管的管径为2.505nm；所述的第三十五CNFET管的管径为0.626nm。

5.根据权利要求1所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的第一三值反相器包括第三十六CNFET管、第三十七CNFET管、第三十八CNFET管、第三十九CNFET管、第四十CNFET管和第四十一CNFET管，所述的第三十六CNFET管、所述的第三十七CNFET管和所述的第三十八CNFET管为P型CNFET管，所述的第三十九CNFET管、所述的第四十CNFET管和所述的第四十一CNFET管为N型CNFET管，所述的第三十六CNFET管和所述的第四十CNFET管的管径为1.487nm，所述的第三十七CNFET管和所述的第四十一CNFET管的管径为0.783nm，所述的第三十八CNFET管和所述的第三十九CNFET管的管径为1.018nm；所述的第三十六CNFET管的源极和所述的第三十七CNFET管的源极均接入所述的第一电源电压，所述的第三十六CNFET管的栅极、所述的第三十七CNFET管的栅极、所述的第四十CNFET管的栅极、所述的第四十一CNFET管的栅极连接且其连接端为所述的第一三值反相器的输入端，所述的第三十六CNFET管的漏极和所述的第三十八CNFET管的漏极连接，所述的第三十八CNFET管的源极、所述的第三十八CNFET管的栅极、所述的第三十九CNFET管的栅极、所述的第三十九CNFET管的漏极、所述的第三十七CNFET管的漏极和所述的第四十一CNFET管的漏极连接且其连接端为所述的第一三值反相器的输出端，所述的第三十九CNFET管的源极和所述的第四十CNFET管的漏极连接，所述的第四十CNFET管的源极和所述的第四十一CNFET管的源极均接地。

6.根据权利要求1所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的双边沿脉冲信号发生器包括第一二值反相器、第二二值反相器、第三二值反相器、第四二值反相器、第五二值反相器、第四十二CNFET管、第四十三CNFET管、第四十四CNFET管和第四十五CNFET管，所述的第四十二CNFET管和所述的第四十三CNFET管为P型CNFET管，所述的第四十四CNFET管和所述的第四十五CNFET管为N型CNFET管，所述的第四十二CNFET管、所述的第四十三CNFET管、所述的第四十四CNFET管和所述的第四十五CNFET管的管径均为1.487nm；所述的第一二值反相器、所述的第二二值反相器和所述的第三二值反相器为电路结构相同的高阈值反相器，所述的第四二值反相器和所述的第五二值反相器为电路结构相同的低阈值反相器；

所述的第一二值反相器的输入端、所述的第四十三CNFET管的栅极、所述的第四十四CNFET管的源极和所述的第四十五CNFET管的栅极连接且其连接端为所述的双边沿脉冲信号发生器的输入端，所述的第一二值反相器的输出端和所述的第二二值反相器的输入端连接，所述的第二二值反相器的输出端和所述的第三二值反相器的输入端连接，所述的第三二值反相器的输出端、所述的第四十二CNFET管的栅极、所述的第四十四CNFET管的栅极和所述的第四十五CNFET管的源极连接，所述的第四十二CNFET管的源极接入所述的第一电源电压，

所述的第四十二CNFET管的漏极和所述的第四十三CNFET管的源极连接，所述的第四十三CNFET管的漏极、所述的第四十四CNFET管的漏极、所述的第四十五CNFET管的漏极和所述的第四二值反相器的输入端连接，所述的第四二值反相器的输出端和所述的第五二值反相器的输入端连接，所述的第五二值反相器的输出端为所述的双边沿脉冲信号发生器的输出端。

7.根据权利要求6所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的第一二值反相器包括第四十六CNFET管和第四十七CNFET管，所述的第四十六CNFET管为P型CNFET管，所述的第四十七CNFET管为N型CNFET管，所述的第四十六CNFET管和所述的第四十七CNFET管的管径为1.487nm；所述的第四十六CNFET管的源极接入所述的第一电源电压，所述的第四十六CNFET管的栅极和所述的第四十七CNFET管的栅极连接且其连接端为所述的第一二值反相器的输入端，所述的第四十六CNFET管的漏极和所述的第四十七CNFET管的漏极连接且其连接端为所述的第一二值反相器的输出端，所述的第四十七CNFET管的源极接地；

所述的第四二值反相器包括第四十八CNFET管和第四十九CNFET管，所述的第四十八CNFET管为P型CNFET管，所述的第四十九CNFET管为N型CNFET管，所述的第四十八CNFET管和所述的第四十九CNFET管的管径为1.096nm；所述的第四十八CNFET管的源极接入所述的第一电源电压，所述的第四十八CNFET管的栅极和所述的第四十九CNFET管的栅极连接且其连接端为所述的第四二值反相器的输入端，所述的第四十八CNFET管的漏极和所述的第四十九CNFET管的漏极连接且其连接端为所述的第四二值反相器的输出端，所述的第四十九CNFET管的源极接地；

8.根据权利要求1-7中任一项所述的一种CNFET型双边沿脉冲式JKL触发器，其特征在于所述的第一电源电压为0.9V,所述的第二电源电压为0.45V。