CN103595400A

CN103595400A - 一种基于cnfet的三值三态门电路

Info

Publication number: CN103595400A
Application number: CN201310513053.9A
Authority: CN
Inventors: 汪鹏君; 唐伟童; 郑雪松
Original assignee: Ningbo University
Current assignee: Ningbo University
Priority date: 2013-10-25
Filing date: 2013-10-25
Publication date: 2014-02-19
Anticipated expiration: 2033-10-25
Also published as: CN103595400B

Abstract

本发明公开了一种基于CNFET的三值三态门电路，该三值三态门电路通过使能端口控制输出状态，当控制使能端FEN=0，输入In=1时，第五CNFET管、第六CNFET管、第八CNFET管和第九CNFET管打开，输出接到下一级第十二CNFET管～第十五CNFET管，经过两级传输得到输出值为“1”，当输入In为0或2时，只有第三CNFET管、第四CNFET管、第十CNFET管和第十一CNFET管工作，这样经过两级反相使得输出out=In，当FEN=1时候，所有CNFET管都关断，输出为悬空状态为高阻值“Z”，由此通过CNFET管实现三值三态门的功能；优点是该基于CNFET的三值三态门电路可以携带大量的信息量，满足现代集成电路对较大信息容量的要求。

Description

一种基于CNFET的三值三态门电路

技术领域

本发明涉及一种门电路，尤其是涉及一种基于CNFET的三值三态门电路。

背景技术

随着集成电路芯片上元件数目的急剧增加,内部有源器件和外部硅芯片的连接变得十分复杂,布线面积也不断变大,多值逻辑的出现为解决这些问题提供了一条新的途径。多值逻辑能增加电路的单线传输信息容量,提高数字电路信息密度,进而减少集成电路芯片面积和引线数目。过多的引脚数目对一些超大规模集成电路产生了严重影响,应用多值逻辑能大量减少外部引脚,提高电路的空间和时间利用率。根据Richards的计算方法,信号的取值数为3是最好的选择。

制约多值逻辑发展的主要因素是多值逻辑综合电路和多值逻辑标准单元不够成熟,利用原有的场效应晶体管设计多值逻辑电路较为复杂,但随着纳米材料的出现,非有机硅的替代材料和混合材料的应用已经被提出。碳纳米管(Carbon Nanotubes,CNTs)从20世纪90年代初被发现以来,引起了广泛的关注。碳纳米管与石墨有着类似的电子结构,C-C原子间的共价键通过以sp²杂化轨道形成,具有耐热、防腐和导电等许多优良的性能.由于碳原子和纳米碳管相结合,纳米碳管的尺度、结构和拓扑学因素的不同使得碳纳米管与传统的器件相比极为独特,具有广阔应用前景。准一维结构的碳纳米管比二维和三维的纳米管的自由电子更容易控制,另外碳纳米管可以通过改变结构使其表现成金属特性或者半导体特性,金属特性的碳纳米管比现有的金属导电性能更好,半导体特性的碳纳米管迁移率和跨导性能也十分出众。以半导体特性的碳纳米管管制成的CNFET开关电流比较高,亚阈值特性较为理想,低温下可实现弹道运输和便于大规模集成等优点，近年来CNFET被逐渐应用到数字电路领域。

三态门在数字电路领域，比如集成电路中应用比较广泛,既可以作为一种控制开关,也可以作为一种扩展逻辑功能的输出级,主要用于集成电路中数据总线的连接。但是目前所设计的三态门电路以二值电路较多，二值电路所携带的信息量较小，不能满足现代集成电路对较大信息容量的要求。

发明内容

本发明所要解决的技术问题是提供一种可以携带大量的信息量，满足现代集成电路对较大信息容量的要求的基于CNFET的三值三态门电路。

本发明解决上述技术问题所采用的技术方案为：一种基于CNFET的三值三态门电路，包括反相器、第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET管和第十五CNFET管，所述的第一CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第九CNFET管、所述的第十一CNFET管、所述的第十二CNFET管和所述的第十五CNFET管为N型CNFET管，所述的第二CNFET管、所述的第三CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第十CNFET管、所述的第十三CNFET管和所述的第十四CNFET管为P型CNFET管，所述的第一CNFET管、所述的第四CNFET管和所述的第十一CNFET管的阈值电压为0.67V，所述的第二CNFET管、所述的第三CNFET管和所述的第十CNFET管的阈值电压为-0.67V，所述的第五CNFET管、所述的第九CNFET管、所述的第十二CNFET管和所述的第十五CNFET管的阈值电压为0.17V，所述的第六CNFET管、所述的第八CNFET管、所述的第十三CNFET管和所述的第十四CNFET管的阈值电压为-0.17V，所述的第七CNFET管的阈值电压为-0.22V，所述的第一CNFET管的源极、所述的第一CNFET管的基极、所述的第四CNFET管的基极、所述的第十一CNFET管的源极和所述的第十一CNFET管的基极接地，所述的第一CNFET管的漏极和所述的第四CNFET管的源极连接，所述的第一CNFET管的栅极与所述的反相器的输出端连接，所述的第二CNFET管的漏极和所述的第三CNFET管的源极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏极、所述的第五CNFET管的漏极、所述的第九CNFET管的漏极、所述的第十CNFET管的栅极、所述的第十一CNFET管的栅极、所述的第十二CNFET管的栅极、所述的第十三CNFET管的栅极、所述的第十四CNFET管的栅极和所述的第十五CNFET管的栅极连接，所述的第二CNFET管的源极、所述的第二CNFET管的基极、所述的第七CNFET管的基极、所述的第十CNFET管的源极、所述的第三CNFET管的基极、所述的第五CNFET管的基极、所述的第九CNFET管的基极、所述的第十CNFET管的基极、所述的第十二CNFET管的基极和所述的第十五CNFET管的基极均接入0.9V电压，所述的第六CNFET管的基极、所述的第八CNFET管的基极、所述的第十三CNFET管的基极和所述的第十四CNFET管的基极均接入-0.9V电压，所述的第七CNFET管的源极接入0.45V电压，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第六CNFET管的源极、所述的第七CNFET管的漏极、所述的第八CNFET管的源极、所述的第十三CNFET管的源极和所述的第十四CNFET管的源极连接，所述的第八CNFET管的漏极和所述的第九CNFET管的源极连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十四CNFET管的漏极和所述的第十五CNFET管的源极连接，所述的反相器的输入端、所述的第二CNFET管的栅极和所述的第七CNFET管的栅极连接且其连接端为使能信号输入端，所述的第三CNFET管的栅极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的栅极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接且其连接端为信号输入端，所述的第十CNFET管的漏极、所述的第十一CNFET管的漏极、所述的第十二CNFET管的漏极和所述的第十五CNFET管的漏极连接且其连接端为信号输出端。

所述的反相器为二值反相器。

所述的二值反相器为基于CNFET的二值反相器。

与现有技术相比，本发明的优点在于通过使能端口控制输出状态，当控制使能端FEN=0，输入In=1时，第五CNFET管T5、第六CNFET管T6、第八CNFET管T8和第九CNFET管T9打开，输出接到下一级第十二CNFET管T12～第十五CNFET管T15，经过两级传输得到输出值为“1”，当输入In为0，或2时，只有第三CNFET管T3、第四CNFET管T4、第十CNFET管T10和第十一CNFET管T11工作，这样经过两级反相使得输出out=In,当FEN=1时候，所有CNFET管都关断，输出为悬空状态为高阻值“Z”，由此通过CNFET管实现三值三态门的功能，该基于CNFET的三值三态门电路可以携带大量的信息量，满足现代集成电路对较大信息容量的要求。

附图说明

图1为本发明的电路结构图。

图2为本发明的模拟波形。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图1所示，一种基于CNFET的三值三态门电路，包括反相器、第一CNFET管T1、第二CNFET管T2、第三CNFET管T3、第四CNFET管T4、第五CNFET管T5、第六CNFET管T6、第七CNFET管T7、第八CNFET管T8、第九CNFET管T9、第十CNFET管T10、第十一CNFET管T11、第十二CNFET管T12、第十三CNFET管T13、第十四CNFET管T14和第十五CNFET管T15，第一CNFET管T1、第四CNFET管T4、第五CNFET管T5、第九CNFET管T9、第十一CNFET管T11、第十二CNFET管T12和第十五CNFET管T15为N型CNFET管，第二CNFET管T2、第三CNFET管T3、第六CNFET管T6、第七CNFET管T7、第八CNFET管T8、第十CNFET管T10、第十三CNFET管T13和第十四CNFET管T14为P型CNFET管，第一CNFET管T1、第四CNFET管T4和第十一CNFET管T11的阈值电压为0.67V，第二CNFET管T2、第三CNFET管T3和第十CNFET管T10的阈值电压为-0.67V，第五CNFET管T5、第九CNFET管T9、第十二CNFET管T12和第十五CNFET管T15的阈值电压为0.17V，第六CNFET管T6、第八CNFET管T8、第十三CNFET管T13和第十四CNFET管T14的阈值电压为-0.17V，第七CNFET管T7的阈值电压为-0.22V，第一CNFET管T1的源极、第一CNFET管T1的基极、第四CNFET管T4的基极、第十一CNFET管T11的源极和第十一CNFET管T11的基极接地，第一CNFET管T1的漏极和第四CNFET管T4的源极连接，第一CNFET管T1的栅极与反相器的输出端连接，第二CNFET管T2的漏极和第三CNFET管T3的源极连接，第三CNFET管T3的漏极、第四CNFET管T4的漏极、第五CNFET管T5的漏极、第九CNFET管T9的漏极、第十CNFET管T10的栅极、第十一CNFET管T11的栅极、第十二CNFET管T12的栅极、第十三CNFET管T13的栅极、第十四CNFET管T14的栅极和第十五CNFET管T15的栅极连接，第二CNFET管T2的源极、第二CNFET管T2的基极、第七CNFET管T7的基极、第十CNFET管T10的源极、第三CNFET管T3的基极、第五CNFET管T5的基极、第九CNFET管T9的基极、第十CNFET管T10的基极、第十二CNFET管T12的基极和第十五CNFET管T15的基极均接入0.9V电压，第六CNFET管T6的基极、第八CNFET管T8的基极、第十三CNFET管T13的基极和第十四CNFET管T14的基极均接入-0.9V电压，第七CNFET管T7的源极接入0.45V电压，第五CNFET管T5的源极和第六CNFET管T6的漏极连接，第六CNFET管T6的源极、第七CNFET管T7的漏极、第八CNFET管T8的源极、第十三CNFET管T13的源极和第十四CNFET管T14的源极连接，第八CNFET管T8的漏极和第九CNFET管T9的源极连接，第十二CNFET管T12的源极和第十三CNFET管T13的漏极连接，第十四CNFET管T14的漏极和第十五CNFET管T15的源极连接，反相器的输入端、第二CNFET管T2的栅极和第七CNFET管T7的栅极连接且其连接端为使能信号输入端，第三CNFET管T3的栅极、第四CNFET管T4的栅极、第五CNFET管T5的栅极、第六CNFET管T6的栅极、第八CNFET管T8的栅极和第九CNFET管T9的栅极连接且其连接端为信号输入端，第十CNFET管T10的漏极、第十一CNFET管T11的漏极、第十二CNFET管T12的漏极和第十五CNFET管T15的漏极连接且其连接端为信号输出端。

本实施例中反相器为二值反相器，二值反相器可以采用本技术领域的基于CNFET的二值反相器。

本发明的工作原理为：当控制使能端FEN=0，输入In=1时，第五CNFET管T5、第六CNFET管T6、第八CNFET管T8和第九CNFET管T9打开，输出接到下一级第十二CNFET管T12～第十五CNFET管T15，经过两级传输得到输出值为“1”，当输入In为0，或2时，只有第三CNFET管T3、第四CNFET管T4、第十CNFET管T10和第十一CNFET管T11工作，这样经过两级反相使得输出out=In,当FEN=1时候，所有CNFET管都关断，输出为悬空状态为高阻值“Z”，由此通过CNFET管实现三值三态门的功能。

对本发明的三值三态门电路进行仿真，其模拟波形图如图2所示，从图2中可以看到在50n之间，由于FEN=0,故out=In，后面时间段内由于FEN=1，out=“Z”,输出不再受到输入端的影响，由此可知，本发明的三值三态门电路具有正确逻辑功能。

Claims

1.一种基于CNFET的三值三态门电路，其特征在于包括反相器、第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管、第十二CNFET管、第十三CNFET管、第十四CNFET管和第十五CNFET管，所述的第一CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第九CNFET管、所述的第十一CNFET管、所述的第十二CNFET管和所述的第十五CNFET管为N型CNFET管，所述的第二CNFET管、所述的第三CNFET管、所述的第六CNFET管、所述的第七CNFET管、所述的第八CNFET管、所述的第十CNFET管、所述的第十三CNFET管和所述的第十四CNFET管为P型CNFET管，所述的第一CNFET管、所述的第四CNFET管和所述的第十一CNFET管的阈值电压为0.67V，所述的第二CNFET管、所述的第三CNFET管和所述的第十CNFET管的阈值电压为-0.67V，所述的第五CNFET管、所述的第九CNFET管、所述的第十二CNFET管和所述的第十五CNFET管的阈值电压为0.17V，所述的第六CNFET管、所述的第八CNFET管、所述的第十三CNFET管和所述的第十四CNFET管的阈值电压为-0.17V，所述的第七CNFET管的阈值电压为-0.22V，所述的第一CNFET管的源极、所述的第一CNFET管的基极、所述的第四CNFET管的基极、所述的第十一CNFET管的源极和所述的第十一CNFET管的基极接地，所述的第一CNFET管的漏极和所述的第四CNFET管的源极连接，所述的第一CNFET管的栅极与所述的反相器的输出端连接，所述的第二CNFET管的漏极和所述的第三CNFET管的源极连接，所述的第三CNFET管的漏极、所述的第四CNFET管的漏极、所述的第五CNFET管的漏极、所述的第九CNFET管的漏极、所述的第十CNFET管的栅极、所述的第十一CNFET管的栅极、所述的第十二CNFET管的栅极、所述的第十三CNFET管的栅极、所述的第十四CNFET管的栅极和所述的第十五CNFET管的栅极连接，所述的第二CNFET管的源极、所述的第二CNFET管的基极、所述的第七CNFET管的基极、所述的第十CNFET管的源极、所述的第三CNFET管的基极、所述的第五CNFET管的基极、所述的第九CNFET管的基极、所述的第十CNFET管的基极、所述的第十二CNFET管的基极和所述的第十五CNFET管的基极均接入0.9V电压，所述的第六CNFET管的基极、所述的第八CNFET管的基极、所述的第十三CNFET管的基极和所述的第十四CNFET管的基极均接入-0.9V电压，所述的第七CNFET管的源极接入0.45V电压，所述的第五CNFET管的源极和所述的第六CNFET管的漏极连接，所述的第六CNFET管的源极、所述的第七CNFET管的漏极、所述的第八CNFET管的源极、所述的第十三CNFET管的源极和所述的第十四CNFET管的源极连接，所述的第八CNFET管的漏极和所述的第九CNFET管的源极连接，所述的第十二CNFET管的源极和所述的第十三CNFET管的漏极连接，所述的第十四CNFET管的漏极和所述的第十五CNFET管的源极连接，所述的反相器的输入端、所述的第二CNFET管的栅极和所述的第七CNFET管的栅极连接且其连接端为使能信号输入端，所述的第三CNFET管的栅极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的栅极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接且其连接端为信号输入端，所述的第十CNFET管的漏极、所述的第十一CNFET管的漏极、所述的第十二CNFET管的漏极和所述的第十五CNFET管的漏极连接且其连接端为信号输出端。

2.根据权利要求1所述的一种基于CNFET的三值三态门电路，其特征在于所述的反相器为二值反相器。

3.根据权利要求2所述的一种基于CNFET的三值三态门电路，其特征在于所述的二值反相器为基于CNFET的二值反相器。