CN107835011A - 一种高可靠性三态输出电路 - Google Patents

一种高可靠性三态输出电路 Download PDF

Info

Publication number
CN107835011A
CN107835011A CN201711176777.3A CN201711176777A CN107835011A CN 107835011 A CN107835011 A CN 107835011A CN 201711176777 A CN201711176777 A CN 201711176777A CN 107835011 A CN107835011 A CN 107835011A
Authority
CN
China
Prior art keywords
output
pmos
nmos tube
control signal
output driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711176777.3A
Other languages
English (en)
Other versions
CN107835011B (zh
Inventor
浦珺慧
胡晓明
刘雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711176777.3A priority Critical patent/CN107835011B/zh
Publication of CN107835011A publication Critical patent/CN107835011A/zh
Application granted granted Critical
Publication of CN107835011B publication Critical patent/CN107835011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation

Abstract

本发明公开了一种高可靠性三态输出电路，包括:信号控制模块，用于在控制信号Enable的控制下决定输出驱动模块的输出为三态还是跟随输入信号Input的变化；输出驱动模块，用于在该控制信号Enable为低时输出高阻态而在控制信号Enable为高时提供跟随输入信号Input的变化且能推动外部大电流负载的输出，通过本发明，可使电路在关闭时输出高阻态，而在电路开启正常输出时，能够产生正确控制信号包络关系以减小漏电流、延迟时间和翻转时间，提高输出电路和芯片的可靠性，并且相比现有技术的输出电路面积明显减小。

Description

一种高可靠性三态输出电路
技术领域
本发明涉及一种输出电路，特别是涉及一种高可靠性三态输出电路。
背景技术
输入输出电路在芯片中承担传输信号，供电和ESD保护等作用。相比芯片内部而言，PCB板级的额定电压以及环境负载很大，因此输出电路输出最后一组PMOS驱动管和NMOS驱动管尺寸非常大。传统的输出电路如图1所示，控制信号通过2路对称的通路，一般为多级反相器串联以控制PMOS驱动管和NMOS驱动管工作。这样的做法需要较大的面积，并且在寄生电容电阻的影响下容易造成错误的包络关系从而影响最终输出信号的延迟时间、翻转时间，甚至在电源和地之间产生非常大的漏电流，影响芯片正常工作，烧毁芯片，造成芯片可靠性降低。
申请号为CN201180000690.5中国专利提供了一种I/O电路，如图2所示，其由升压模块产生2个反相信号，再通过2路个数不同的反相器输出控制信号OP和ON来分别控制PMOS和NMOS输出管，该专利是利用第一级升压模块的延时来实现OP/ON正确的包络关系，以增加芯片的可靠性，但忽视了2路反相器在实际版图中不同位置不同线道长度等会造成一定的寄生电容电阻从而影响OP/ON信号的时序关系。反相器个数越多，寄生电容电阻越大，最终控制信号OP/ON包络关系正确的可能性越小，效果不理想。该专利仍需要2路反相器输出控制信号，要求输出电路有较大的面积，且无法输出高阻态。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种高可靠性三态输出电路，以在电路关闭时输出高阻态，而在电路开启正常输出时，能够产生正确控制信号包络关系以减小漏电流、延迟时间和翻转时间，提高输出电路和芯片的可靠性，并且相比现有技术的输出电路面积明显减小。
为达上述及其它目的，本发明提出一种高可靠性三态输出电路，包括:
信号控制模块，用于在控制信号Enable的控制下决定输出驱动模块的输出为三态还是跟随输入信号Input的变化；
输出驱动模块，用于在该控制信号Enable为低时输出高阻态而在控制信号Enable为高时提供跟随输入信号Input的变化且能推动外部大电流负载的输出。
进一步地，所述输出驱动模块包括输出驱动PMOS管和输出驱动NMOS管，所述输出驱动PMOS管和输出驱动NMOS管的栅极分别连接所述信号控制模块的两个输出端，所述输出驱动PMOS管的漏极与输出驱动NMOS管的漏极相连组成输出节点连接至输出焊盘，所述输出驱动PMOS管的源极接电源，所述输出驱动NMOS管的源极接地。
进一步地，所述信号控制模块输入端连接该输入信号Input和该控制信号Enable，其输出端OP连接所述输出驱动PMOS管，用于控制所述输出驱动PMOS管开关；输出端ON连接所述输出驱动NMOS管栅极，用于控制所述输出驱动NMOS管开关。
进一步地，所述输出驱动PMOS管的尺寸和输出驱动NMOS管的尺寸相比内部电路而言较大，尺寸取决于ESD能力，芯片输出频率以及测试环境负载的要求。
进一步地，该信号控制模块包括一反相器、第一至第三NMOS管、第一至第三PMOS管。
进一步地，该控制信号Enable连接至该反相器的输入端和该第一PMOS管的栅极、该第三NMOS管的栅极，该反相器的输出连接至该第一NMOS管的栅极和该第三PMOS管的栅极，输入信号Input连接至该第二PMOS管和该第二NMOS管的栅极，该第一PMOS管的漏极与该第三NMOS管的漏极、第二PMOS管的漏极以及该第三PMOS管的源极相连组成输出PMOS管控制信号节点OP，该第三PMOS管的漏极与该第二NMOS管的漏极、该第一NMOS管的漏极以及该第三NMOS管的源极相连组成输出NMOS管控制信号节点ON，所述输出PMOS管控制信号节点OP与所述输出NMOS管控制信号节点ON连接所述输出驱动模块。
进一步地，所述第二PMOS管和第二NMOS管用于控制所述输出驱动PMOS管和输出驱动NMOS管的栅极电压，沟道宽度为分别对应的输出驱动PMOS管/NMOS管的六分之一到三分之一。
进一步地，所述第三PMOS管用于控制输出电路是否输出高阻态，以及产生正确的输出PMOS管控制信号节点OP包络输出NMOS管控制信号节点ON的包络信号，其沟道宽度为第二PMOS管的四分之一到二分之一。
进一步地，所述第三NMOS管用于当输出电路输出高阻态时，隔断相反的控制信号OP与ON，其尺寸与PM2相当。
进一步地，所述第一PMOS管和第一NMOS管用于当输出电路输出高阻态时，分别控制所述输出驱动管PMOS管/NMOS管关闭，其沟道宽度对应第二PMOS管/第二NMOS管的四分之一。
与现有技术相比，本发明一种高可靠性三态输出电路通过信号控制模块决定输出驱动模块的输出为三态还是跟随输入信号的变化，而输出驱动模块在控制信号为低时输出高阻态而在控制信号为高时提供跟随输入信号的变化且能推动外部大电流负载的输出，以使得在电路关闭时输出高阻态，在电路开启正常输出时，能够产生正确控制信号包络关系以减小漏电流、延迟时间和翻转时间，提高输出电路性能，并且相比现有的输出电路面积明显减小。
附图说明
图1为现有技术一种输出驱动电路的电路示意图；
图2为现有技术之输出驱动电路的输出信号翻转时的电路工作示意图；
图3为本发明一种高可靠性三态输出电路的电路结构图；
图4为本发明具体实施例之信号控制模块的电路结构图；
图5为传统输出电路OP/ON信号包络示意图；
图6为本发明输出电路OP/ON信号包络的示意图；
图7为本发明与传统输出电路串通漏电比较示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种高可靠性三态输出电路的电路结构图。如图3所示，本发明一种高可靠性三态输出电路，包括:包括信号控制模块10和输出驱动模块20。
其中，信号控制模块10，用于在控制信号Enable的控制下决定输出驱动模块20的输出为三态还是跟随输入信号Input的变化；输出驱动模块20由输出驱动PMOS管PM4和输出驱动NMOS管NM4组成，用于在控制信号Enable为低时输出高阻态而在控制信号Enable为高时提供跟随输入信号Input的变化且能推动外部大电流负载的输出。
图4为本发明具体实施例之信号控制模块的电路结构图，如图4所示，该信号控制模块包括反相器E1、N型MOS管NM1、NM2、NM3、P型MOS管PM1、PM2、PM3。
具体地，控制信号Enable连接至反相器E1的输入端和PMOS管PM1的栅极、NMOS管NM3的栅极，反相器E1的输出连接至NMOS管NM1的栅极和PMOS管PM3的栅极，输入信号Input连接至PMOS管PM2和NMOS管NM2的栅极，PMOS管PM1的漏极与NMOS管NM3的漏极、PMOS管PM2的漏极以及PMOS管PM3的源极相连组成输出PMOS管控制信号节点OP，PMOS管PM3的漏极与NMOS管NM2的漏极、NMOS管NM1的漏极以及NMOS管NM3的源极相连组成输出NMOS管控制信号节点ON，输出PMOS管控制信号节点OP连接至输出驱动PMOS管PM4的栅极，输出NMOS管控制信号节点ON连接至输出驱动NMOS管NM4的栅极，输出驱动PMOS管PM4的漏极与输出驱动NMOS管NM4的漏极相连组成输出节点连接至输出焊盘(PAD)，PMOS管PM1、PM2的源极以及输出驱动PMOS管PM4的源极接电源VCC，NMOS管NM1、NM2的源极输出驱动NMOS管NM4的源极接地。
当控制信号Enable为低电平时，PMOS管PM1栅极直接连接控制信号Enable，PMOS管PM1打开，PMOS管PM1的漏端即输出PMOS管控制信号节点OP输出高电平，NMOS管NM3栅极连接控制信号Enable，控制信号Enable信号为低，NMOS管NM3关闭，NMOS管NM3源端和漏端不相通；同时，控制信号Enable连接反相器E1的输入端，反相器E1输出的高电平信号连接至NMOS管NM1和PMOS管PM3，NMOS管NM1开启，NMOS管NM1漏端即输出NMOS管控制信号节点ON输出低电平，PMOS管PM3连接反相器E1的输出端，此时反相器E1输出高电平故PMOS管PM3关闭，PMOS管PM3源端和漏端不相通。PMOS管PM2与NMOS管NM2栅端连接输入信号Input，若此时输入信号Input为低，PMOS管PM2开启，PMOS管PM2漏端即输出PMOS管控制信号节点OP输出高电平，与PMOS管PM1漏端输出一致，因此输出PMOS管控制信号节点OP输出信号为高；NMOS管NM2关闭，NMOS管NM2漏端无输出即不影响输出NMOS管控制信号节点ON的状态，因此输出NMOS管控制信号节点ON输出信号与NMOS管NM1漏端输出一致，因此输出NMOS管控制信号节点输出低电平；若此时输入信号Input为高，PMOS管PM2关闭，PMOS管PM2漏端无输出即不影响输出PMOS管控制信号节点OP的状态，输出PMOS管控制信号节点OP输出信号与PMOS管PM1漏端输出一致，故PMOS管控制信号节点OP输出高电平；NMOS管NM2开启，NMOS管NM2漏端即输出NMOS管控制信号节点ON输出低电平，与NMOS管NM1漏端输出一致，因此输出NMOS管控制信号节点ON输出低电平。即当控制信号Enable为低电平时，输出PMOS管控制信号节点OP输出高电平，而输出NMOS管控制信号节点ON输出低电平，输出PMOS管控制信号节点OP连接输出驱动PMOS管PM4的栅极，输出PMOS管控制信号节点OP为高，则故输出驱动PMOS管PM4关闭，输出驱动PMOS管PM4漏端无输出信号；输出NMOS管控制信号节点ON连接输出驱动NMOS管NM4的栅极，输出NMOS管控制信号节点ON为低，则输出驱动NMOS管NM4关闭，输出驱动NMOS管NM漏端无输出信号，此时PAD呈高阻态。因此当Enable信号为低时，无论Input信号如何变化，电路输出高阻态。
当控制信号Enable为高时，反相器E1输出低电平，PMOS管PM1和NMOS管NM1关闭，NMOS管NM3和PMOS管PM3开启，输出PMOS管控制信号节点OP和输出NMOS管控制信号节点ON输出同电位，且电位取决于PMOS管PM2/NMOS管NM2的开启情况。当输入信号Input为高，则PMOS管PM2关闭，NMOS管NM2开启，NMO管NM2漏端即输出NMOS管控制信号节点ON输出低电平，又因PMOS管PM3/NMOS管NM3开启，输出NMOS管控制信号节点ON信号通过PMOS管PM3/NMOS管NM3传递给输出PMOS管控制信号节点OP，输出PMOS管控制信号节点OP同样输出为低，则输出驱动PMOS管PM4开启，输出驱动NMOS管NM4关闭，输出驱动管PMOS管PM4漏端即焊盘(PAD)端为高电平，输出电路输出高电平信号；当输入信号Input为低，则PMOS管PM2开启，NMOS管NM2关闭，PMOS管PM2漏端即输出PMOS管控制信号节点OP输出高电平，又因PMOS管PM3/NMOS管NM3开启，输出PMOS管控制信号节点OP信号通过PMOS管PM3/NMOS管NM3传递给输出NMOS管控制信号节点ON，输出NMOS管控制信号节点ON同样输出为低，则输出驱动PMOS管PM4关闭，输出驱动NMOS管NM4开启，输出驱动管NMOS管NM4漏端即焊盘(PAD)端为低电平，输出电路输出低电平信号。由此可以看出控制信号Enable为高时，输出电路输出信号与输入信号Input一致。且虽然稳定状态时OP和ON的输出信号相同，由于输出PMOS管控制信号节点OP的低电平信号由输出NMOS管控制信号节点ON通过PMOS管PM3/NMOS管NM3传递，输出PMOS管控制信号节点OP信号将晚于输出NMOS管控制信号节点ON由高变低，而输出NMOS管控制信号节点ON的高电平信号同样由输出PMOS管控制信号节点OP通过PMOS管PM3/NMOS管NM3传递，输出NMOS管控制信号节点ON信号将晚于输出PMOS管控制信号节点OP由低变高，因此形成OP一直包络ON(即OP先于ON由低变高以及OP晚于ON由高变低称之为OP包络ON，即OP完全把ON“包”在里面)的正确的控制信号，可以防止OP和ON同时处于中间电位，避免驱动管PMOS和驱动管NMOS同时开启而在电源和地之间产生大电流。
本发明电路的沟道宽度设定为：1)输出驱动PMOS管PM4的尺寸和输出驱动NMOS管NM4的尺寸取决于ESD能力，芯片输出频率以及测试环境负载的要求，PMOS管PM4沟道宽度在100um以上，NMOS管NM4沟道宽度为50um以上。2)PMOS管PM2和NMOS管NM2用于控制输出驱动PMOS管PM4和输出驱动NMOS管NM4的栅极电压，沟道宽度为分别对应的输出驱动PMOS/NMOS的六分之一到三分之一。3)PMOS管PM3用于控制输出电路是否输出高阻态，以及产生正确的输出PMOS管控制信号节点OP包络输出NMOS管控制信号节点ON的包络信号，其沟道宽度为PMOS管PM2的四分之一到二分之一，N型MOS管NM3用于当输出电路输出高阻态时，隔断相反的输出PMOS管控制信号节点OP与输出NMOS管控制信号节点ON，其尺寸与PM2相当。4)PMOS管PM1和NMOS管NM1用于当输出电路输出高阻态时，分别控制输出驱动PMOS管PM4和输出驱动NMOS管NM4关闭，沟道宽度是PMOS管PM2/NMOS管NM2的四分之一。反相器E1中PMOS管和NMOS的沟道宽度分别是对应的PM1/NM1的一半。
在面积方面，对于传统输出电路和现有专利技术输出电路，如图一，图二所示，使用2路反相器分别驱动PMOS驱动管和NMOS驱动管，而本发明电路只需要输入Input前有一组反相器即可，省去了一路反相器的面积，且包含了传统输出电路不具备的高阻态输出。
图6显示本发明输出电路，其OP/ON信号满足OP包络ON的正确包络情况，而使用图1的传统输出电路，其OP/ON包络情况如图5所示，两条信号线有交叠和交叉，更易发生驱动管PMOS与驱动管NMOS同时开启。如图7所示，本发明输出电路的串通漏电流是传统输出电路的一半，减小了漏功耗，也保障了芯片的可靠性。
综上所述，本发明一种高可靠性三态输出电路通过信号控制模块决定输出驱动模块的输出为三态还是跟随输入信号的变化，而输出驱动模块在控制信号为低时输出高阻态而在控制信号为高时提供跟随输入信号的变化且能推动外部大电流负载的输出，以使得在电路关闭时输出高阻态，在电路开启正常输出时，能够产生正确控制信号包络关系以减小漏电流、延迟时间和翻转时间，提高输出电路性能，并且相比现有的输出电路面积明显减小。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种高可靠性三态输出电路，包括:
信号控制模块，用于在控制信号Enable的控制下决定输出驱动模块的输出为三态还是跟随输入信号Input的变化；
输出驱动模块，，用于在该控制信号Enable为低时输出高阻态而在控制信号Enable为高时提供跟随输入信号Input的变化且能推动外部大电流负载的输出。
2.如权利要求1所述的一种高可靠性三态输出电路，其特征在于：所述输出驱动模块包括输出驱动PMOS管和输出驱动NMOS管，所述输出驱动PMOS管和输出驱动NMOS管的栅极分别连接所述信号控制模块的两个输出端，所述输出驱动PMOS管的漏极与输出驱动NMOS管的漏极相连组成输出节点连接至输出焊盘，所述输出驱动PMOS管的源极接电源，所述输出驱动NMOS管的源极接地。
3.如权利要求2所述的一种高可靠性三态输出电路，其特征在于：所述信号控制模块输入端连接该输入信号Input和该控制信号Enable，其输出端OP连接所述输出驱动PMOS管，用于控制所述输出驱动PMOS管开关；输出端ON连接所述输出驱动NMOS管栅极，用于控制所述输出驱动NMOS管开关。
4.如权利要求2所述的一种高可靠性三态输出电路，其特征在于：所述输出驱动PMOS管的尺寸和输出驱动NMOS管的尺寸相比内部电路而言较大，尺寸取决于ESD能力，芯片输出频率以及测试环境负载的要求。
5.如权利要求2所述的一种高可靠性三态输出电路，其特征在于：该信号控制模块包括一反相器、第一至第三NMOS管、第一至第三PMOS管。
6.如权利要求5所述的一种高可靠性三态输出电路，其特征在于：该控制信号Enable连接至该反相器的输入端和该第一PMOS管的栅极、该第三NMOS管的栅极，该反相器的输出连接至该第一NMOS管的栅极和该第三PMOS管的栅极，输入信号Input连接至该第二PMOS管和该第二NMOS管的栅极，该第一PMOS管的漏极与该第三NMOS管的漏极、第二PMOS管的漏极以及该第三PMOS管的源极相连组成输出PMOS管控制信号节点OP，该第三PMOS管的漏极与该第二NMOS管的漏极、该第一NMOS管的漏极以及该第三NMOS管的源极相连组成输出NMOS管控制信号节点ON，所述输出PMOS管控制信号节点OP与所述输出NMOS管控制信号节点ON连接所述输出驱动模块。
7.如权利要求6所述的一种高可靠性三态输出电路，其特征在于：所述第二PMOS管和第二NMOS管用于控制所述输出驱动PMOS管和输出驱动NMOS管的栅极电压，沟道宽度为分别对应的输出驱动PMOS管/NMOS管的六分之一到三分之一。
8.如权利要求6所述的一种高可靠性三态输出电路，其特征在于：所述第三PMOS管用于控制输出电路是否输出高阻态，以及产生正确的输出PMOS管控制信号节点OP包络输出NMOS管控制信号节点ON的包络信号，其沟道宽度为第二PMOS管的四分之一到二分之一。
9.如权利要求6所述的一种高可靠性三态输出电路，其特征在于：所述第三NMOS管用于当输出电路输出高阻态时，隔断相反的控制信号OP与ON，其尺寸与PM2相当。
10.如权利要求6所述的一种高可靠性三态输出电路，其特征在于：所述第一PMOS管和第一NMOS管用于当输出电路输出高阻态时，分别控制所述输出驱动管PMOS管/NMOS管关闭，其沟道宽度对应第二PMOS管/第二NMOS管的四分之一。
CN201711176777.3A 2017-11-22 2017-11-22 一种高可靠性三态输出电路 Active CN107835011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711176777.3A CN107835011B (zh) 2017-11-22 2017-11-22 一种高可靠性三态输出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711176777.3A CN107835011B (zh) 2017-11-22 2017-11-22 一种高可靠性三态输出电路

Publications (2)

Publication Number Publication Date
CN107835011A true CN107835011A (zh) 2018-03-23
CN107835011B CN107835011B (zh) 2021-09-03

Family

ID=61653319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711176777.3A Active CN107835011B (zh) 2017-11-22 2017-11-22 一种高可靠性三态输出电路

Country Status (1)

Country Link
CN (1) CN107835011B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108564977A (zh) * 2018-04-20 2018-09-21 睿力集成电路有限公司 电源驱动装置及随机存储器
CN112951176A (zh) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 一种数据采样器、驱动电路、显示面板及显示设备
CN114441026A (zh) * 2022-04-11 2022-05-06 深圳市杰曼科技股份有限公司 称重仪表的开关量三态输出电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121619A (ja) * 1984-06-25 1986-01-30 Fujitsu Ltd 相補型３ステ−トｍｉｓゲ−ト回路
CN1111420A (zh) * 1994-02-16 1995-11-08 株式会社东芝 输出电路
CN1825767A (zh) * 2005-02-23 2006-08-30 台湾积体电路制造股份有限公司 双电压三态缓冲器电路
CN103595400A (zh) * 2013-10-25 2014-02-19 宁波大学 一种基于cnfet的三值三态门电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6121619A (ja) * 1984-06-25 1986-01-30 Fujitsu Ltd 相補型３ステ−トｍｉｓゲ−ト回路
CN1111420A (zh) * 1994-02-16 1995-11-08 株式会社东芝 输出电路
CN1825767A (zh) * 2005-02-23 2006-08-30 台湾积体电路制造股份有限公司 双电压三态缓冲器电路
CN103595400A (zh) * 2013-10-25 2014-02-19 宁波大学 一种基于cnfet的三值三态门电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108564977A (zh) * 2018-04-20 2018-09-21 睿力集成电路有限公司 电源驱动装置及随机存储器
CN112951176A (zh) * 2021-04-20 2021-06-11 合肥京东方显示技术有限公司 一种数据采样器、驱动电路、显示面板及显示设备
CN112951176B (zh) * 2021-04-20 2022-09-06 合肥京东方显示技术有限公司 一种数据采样器、驱动电路、显示面板及显示设备
CN114441026A (zh) * 2022-04-11 2022-05-06 深圳市杰曼科技股份有限公司 称重仪表的开关量三态输出电路

Also Published As

Publication number Publication date
CN107835011B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN102403997B (zh) 电平移位器
CN103141028B (zh) 电平移动电路
CN107947784A (zh) 一种高性能输出驱动电路
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN103312309A (zh) 模拟开关控制电路结构
CN107835011A (zh) 一种高可靠性三态输出电路
CN101420223B (zh) 差分发送器
CN102208909A (zh) 电平转换电路
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN104137418B (zh) 开关电路
CN109327218A (zh) 一种电平移位电路和集成电路芯片
CN104467769A (zh) 片上开关逐级控制电路及方法、片上信号管脚驱动电路
CN110289848A (zh) 电压电平转换电路
CN111427820A (zh) Io电路以及用于io电路的访问控制信号产生电路
CN108123708B (zh) 一种用于io电路的上拉电路
CN209072341U (zh) 基于dmos管的跨电压域的电平转移电路及芯片
CN104716948B (zh) 高速串行数据发送端tmds信号驱动器电路
CN101682326A (zh) 具有三伏辅助的能耐受五伏的集成电路信号垫
CN107005232A (zh) 具有改进的时间响应特性的通路开关电路及其控制方法
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN101594136A (zh) N沟道功率mos管驱动芯片中电流模式电平转换电路
CN103618440A (zh) 一种高功率的边缘控制输出缓冲器
CN105981300B (zh) 具有改善的时间响应特性的电平移位电路及其控制方法
CN113364448B (zh) 一种栅电压及衬底电压跟随cmos三态门电路
CN208985029U (zh) 电压转换电路及数据运算单元、芯片、算力板和计算设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant