CN103141028B - 电平移动电路 - Google Patents

电平移动电路 Download PDF

Info

Publication number
CN103141028B
CN103141028B CN201180047321.1A CN201180047321A CN103141028B CN 103141028 B CN103141028 B CN 103141028B CN 201180047321 A CN201180047321 A CN 201180047321A CN 103141028 B CN103141028 B CN 103141028B
Authority
CN
China
Prior art keywords
voltage
circuit
resistor
tie point
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180047321.1A
Other languages
English (en)
Other versions
CN103141028A (zh
Inventor
赤羽正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103141028A publication Critical patent/CN103141028A/zh
Application granted granted Critical
Publication of CN103141028B publication Critical patent/CN103141028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

提供了一种电平移动电路，由此该电平移动电路可防止由用于抑制构成半桥的高侧开关元件中的dv/dt噪声的电路引起的导通操作的延迟发生。该电路包括：由连接到次级电压系的高电压侧电源电压与初级电压系的低电压侧电源电压之间的位置的电阻器(LSR1)以及开关元件(HVN1)构成的串联电路；由连接到次级电压系的高电压侧电源电压与初级电压系的低电压侧电源电压之间的位置的电阻器(LSR2)以及开关元件(HVN2)构成的串联电路；在次级电压系中操作且输入位于电阻器(LSR1)和开关元件(HVN1)之间的连接点(P1)的电压以及位于电阻器(LSR2)和开关元件(HVN2)之间的连接点(P2)的电压的锁存故障保护电路(22)；在次级电压系中操作且输入来自锁存故障保护电路(22)的输出的锁存电路(23)；并联连接到电阻器(LSR1)的开关元件(PM1a)；并联连接到电阻器(LSR2)的开关元件(PM2a)；以及在次级电压系中操作且输入连接点(P1)和(P2)的电压以控制开关元件(PM1a)和(PM2a)的导通/截止操作的或电路(OR1)。

Description

电平移动电路
技术领域
本发明涉及电平移动电路，该电平移动电路将输入初级侧系信号传送到对不同于输入初级侧的操作电压的操作电压进行操作的次级侧系。
背景技术
电平移动电路在施加有高电压系电源的电源电压的半桥驱动电路等中用于通过低电压系信号来驱动高电压侧开关元件。
使用电平移动电路的半桥驱动电路的一个示例在专利文献1中示出。在下文中，将参考图5给出对这种已知电平移动电路的描述，该图5示出使用已知电平移动电路的半桥驱动电路。
在图5中，输出电路1包括构成半桥的串联连接的开关元件XD1和XD2，并且向半桥的两端施加高电压电源PS的输出电压E。诸如举例而言n沟道或p沟道MOS晶体管、或者p型或n型IGBT(绝缘栅双极晶体管)之类的元件用作高侧开关元件XD1，而诸如举例而言n沟道MOS晶体管或n型IGBT之类的元件用作低侧开关元件XD2。在此，假设n沟道MOS晶体管或n型IGBT用作开关元件XD1和XD2。二极管DH和DL(寄生二极管或续流二极管)分别反并联连接到开关元件XD1和XD2。
高侧驱动单元2包括电平移动电路、接收电平移动电路的输出且控制开关元件XD1的导通和截止的高侧驱动器21、以及电源PS1。
电平移动电路是高侧驱动单元2的除高侧驱动器21和电源PS1以外的部分。即，电平移动电路由包括电阻器LSR1和n沟道MOS晶体管HVN1的第一串联电路、包括电阻器LSR2和n沟道MOS晶体管HVN2的第二串联电路、锁存故障保护电路22、锁存电路23、以及二极管D1和D2构成。锁存故障保护电路22为其一个输入端子连接到第一串联电路的串联连接点(第一连接点)P1，而另一输入端子连接到第二串联电路的串联连接点(第二连接点)P2。
电平移动电路将锁存电路23的输出信号SH作为电平移动信号输入到高侧驱动器21。
高侧驱动器21的输出端子连接到高侧开关元件XD1的栅极端子。同样，闩锁故障保护电路22、锁存电路23、高侧驱动器21、以及电源PS1中的每一个的负侧(低电压侧)电源端子连接到作为开关元件XD1和XD2的串联连接点的第三连接点P3。向锁存故障保护电路22、锁存电路23、以及高侧驱动器21施加电源PS1的输出电压E1。
由电阻器LSR1和晶体管HVN1构成的第一串联电路以及由电阻器LSR2和晶体管HVN2构成的第二串联电路各自连接在电源线L1(其电压被取为Vb)和接地(GND)线L2之间，该电源线L1连接到电源PS1的正侧(高电压侧)端子。
作为输入到电平移动电路的信号的置位信号(set)和复位信号(reset)分别被输入到n沟道MOS晶体管HVN1和HVN2的栅极。置位信号(set)和复位信号(reset)是低电压系信号。
置位信号(set)是指示高侧开关元件XD1的导通时间段的开始(截止时间段的结束)的时刻的信号，而复位信号(reset)是指示开关元件XD1的截止时间段的开始(导通时间段的结束)的时刻的信号。
二极管D1和D2为其阳极都连接到第三连接点P3而阴极分别连接到第一连接点P1和第二连接点P2。出于箝位以使从第一和第二连接点P1和P2输出的电平移动漏极信号(setdrn、resdrn)的电压不达到或超过第三连接点P3的电压VS的目的(即，防止过电压输入到锁存故障保护电路22的目的)，设置二极管D1和D2。
低侧驱动单元3包括控制低侧开关元件XD2的导通和截止的低侧驱动器31以及向低侧驱动器31施加电源电压E2的电源PS2。低侧驱动器31放大输入信号并将放大信号输入到开关元件XD2的栅极端子。开关元件XD2在输入到低侧驱动器31的信号的电平为“H(高)”电平时导通(具有连续性)且在输入信号的电平为“L(低)”电平时截止(切断)。
图6是用于示出使用电平移动电路中的置位和复位信号的锁存操作的时序图。在该时序图中，随着n沟道MOS晶体管HVN1在置位信号(set)的电平变成“H”电平时导通，从第一连接点P1输出“L”电平的电平移动漏极信号(setdrn)。同时，随着n沟道MOS晶体管HVN2在复位信号(reset)变成“H”电平时导通，从第二连接点P2输出“L”电平的电平移动漏极信号(resdrn)。
在此，将考虑电平移动漏极信号(setdrn和resdrn)分别从第一连接点P1和第二连接点P2直接输入到锁存电路23而忽略锁存故障保护电路22的情形，如图5中的点划线所示。在此情况下，对于从电平移动漏极信号(setdrn)的电平从“H”电平变成“L”电平的时间点到电平移动漏极信号(resdrn)的电平从“H”电平变成“L”电平的时间点的时间段，锁存电路23锁存(维持)“H”电平并将“H”电平信号作为输出信号SH供应给高侧驱动器21，由此从高侧驱动器21输出的“H”电平信号HO使得开关元件XD1在锁存时间段内导通。
除了在开关元件XD1和XD2两者都截止的时滞时间以外，开关元件XD1和XD2以互补的方式导通和截止(当一个开关元件导通时，另一开关元件截止)。此外，第三连接点P3的电压VS实质上在开关元件XD2处于导通状态时为地电压，且在开关元件XD1处于导通状态时为高电压电源PS的输出电压E。
负载RL连接在第三连接点P3和接地线L2之间，并且由从第三连接点P3输出的电力驱动。
在此，将考虑存在从开关元件XD2处于导通状态的状况到开关元件XD1处于导通状态的状况的切换。随着在两种上述状况之间的切换，连接点P3的电压VS从地电压急剧地上升到高电压电源PS的输出电压E，如作为用于示出dv/dt噪声的时序图的图7所示。
此时，当n沟道MOS晶体管HVN1和HVN2都处于截止状态时，将在下文中描述的称为dv/dt噪声的错误信号重叠在第一和第二连接点P1和P2上，并且第一和第二连接点P1和P2都变成“L”电平。当第一和第二连接点P1和P2都变成“L”电平时，存在锁存电路23(由例如置位-复位触发器构成)的操作变成不确定的问题，即开关元件XD1是处于导通状态还是截止状态不确定的问题。在图7中，电压VS上升之前的电平移动漏极信号(setdrn、resdrn)是与图6中相同的有规律的信号。在下文中，将给出对dv/dt噪声的描述。
由于电源线L1的电压Vb是作为恒定电压的输出电压E1和电压VS相加的电压，因此当电压VS上升时，电压Vb也以相同的方式上升(二者的微分系数相同)。即，施加到由电阻器LSR1和n沟道MOS晶体管HVN1构成的第一串联电路以及由电阻器LSR2和n沟道MOS晶体管HVN2构成的第二串联电路的电压Vb增加。
由于寄生电容器Cds1和Cds2分别存在于n沟道MOS晶体管HVN1和HVN2的源极和漏极之间，因此在电压Vb突然变化时，第一和第二连接点P1和P2的电压变化无法跟上，由此电压Vb与连接点P1和P2的电压之间的差值增加。从锁存电路23的角度来看，这意味着其每一输入端子的电压同时下降。以此方式产生dv/dt噪声。
出于避免受到dv/dt噪声影响的目的，设置锁存故障保护电路22。在下文中，将参考图8给出对锁存故障保护电路22的配置示例和操作的描述，该图8是示出已知锁存故障保护电路的配置示例的电路图。
在锁存故障保护电路22中，电平移动漏极信号(setdrn)所输入的一个输入端子连接到或非(NOR)电路G1的一个输入端子，并且经由逆变器电路G2连接到与非(NAND)电路G3的一个输入端子。同样，电平移动漏极信号(resdrn)所输入的另一输入端子连接到或非电路G1的另一输入端子，并且经由逆变器电路G4连接到与非电路G5的一个输入端子。此外，或非电路G1的输出端子经由逆变器G6连接到与非电路G3的另一输入端子以及与非电路G5的另一输入端子。
具有这种配置的锁存故障保护电路22以如下方式操作。即，当在第一和第二连接点P1和P2处产生图7所示的dv/dt噪声时，dv/dt噪声被输入到锁存故障保护电路22的两个输入端子。此时，从逆变器电路G2和G4的每一个输出“H”电平信号，并且从或非电路G1输出“H”电平信号。随着由此从逆变器电路G6输出“L”电平信号，从每一或非电路G3和G5输出“H”电平信号作为锁存故障保护电路22的输出信号。
由于连接到锁存故障保护电路22的锁存电路23(由置位-复位型触发器等构成)响应于负逻辑输入信号而操作(在输入处于“L”电平时进行置位或复位操作)，因此锁存电路23在“H”电平信号被输入到置位端子或复位端子时不进行锁存操作。即，锁存电路23维持产生dv/dt噪声且输入“H”电平信号之前的状况，由此开关元件XD1也维持先前的状况。以此方式，锁存故障保护电路22用于防止锁存电路23在产生dv/dt噪声时进入不确定状态(参考图7)，即保护锁存电路23以使其不发生故障。
引用列表
专利文献
专利文献1：日本专利No.3,429,937
发明内容
技术问题
电平移动电路为随着n沟道MOS晶体管HVN1在置位信号(set-1)变成“H”电平时导通，电平移动漏极信号(setdrn-1)的电平变成“L”电平，如图9所示，该图9是用于示出图5所示的已知电平移动电路的操作的时序图。在此情况下，由于锁存故障保护电路22的锁存故障保护功能在复位信号不变的情况下不操作，因此锁存电路23进行正常的锁存操作，由此在电路22和23以及高侧驱动器21中，高侧驱动器21的输出信号HO-1在延迟唯一延迟时间ta之后上升，并且开关元件XD1导通。在开关元件XD1导通时，由于随着电压VS的上升而产生的dv/dt噪声，从连接点P2输出“L”电平的电平移动漏极信号(resdrn)。然而，该信号(resdrn)被锁存故障保护电路22阻止。因此，锁存电路23维持锁存操作。
注意，如上所述，电压VS在开关元件XD1从截止状态切换到导通状态时(此时，开关元件XD2从导通状态切换到截止状态)正常地上升，但是除此以外，例如电压VS也可在其中开关元件XD1和XD2都处于截止状态的时滞时间(设置成防止贯通电流流动)上升。
即，当开关元件XD2在开关元件XD2处于导通状态且电流从负载RL(假设为其中不突然切断电流的电感负载)流入作为转换器组件的输出电路1的情形中(在开关元件XD2为电流宿元件的情形中)截止时，在时滞时间从负载RL流入的电流无处可去，由此通过该电流对电压VS线(连接到连接点P3的线)中的浮动电容器进行充电，并且电压VS很快地上升。
当电压VS上升到使并联连接到开关元件XD1的二极管DH导通的电压(高电压电源PS的输出电压E+二极管DH的正向电压)时，二极管DH导通，并且电流经由二极管DH从负载RL流入电源PS。
在此，将给出对其中置位信号(set-2)的电平在电压VS由于时滞等而上升时变成“H”电平的情况(即，其中电压VS上升期间的时间段与置位信号(set-2)的电平变成“H”电平的时间点一致的情况)的描述。
在此情况下，由于随着电压VS的上升而产生的dv/dt噪声，置位信号(set-2)的电平在每一电平移动漏极信号(setdrn-2、resdrn)处于“L”电平的情形(即，锁存故障保护电路22进行保护操作的情形)中变成“H”电平。由此，直到锁存故障保护电路22进行保护操作的时间段结束(直到产生dv/dt噪声的时间段结束)，才将置位信号(set-2)传送到锁存电路23，由此高侧驱动器21的输出信号HO-2在长的空白时间段(tb(＞ta))之后上升。
此外，当置位信号(set-3)的电平在电压VS因时滞等引起的上升结束之后变成“H”电平时，置位信号(set-3)的电平在锁存故障保护电路22的锁存故障保护功能不操作的情形中变成“H”电平。因此，在电路22和23以及高侧驱动器21中，高侧驱动器21的输出信号HO-3在延迟唯一延迟时间ta之后上升，并且开关元件XD1同时导通。
如上所述，由于使开关元件XD1导通的操作因空白时间段tb而在电压VS在时滞期间上升时显著地延迟，并联连接到开关元件XD1的二极管DH的功耗成为问题。由此，需要可使开关元件XD1尽可能快地导通的技术。
因此，本发明的目的在于，提供有可能抑制由抵消dv/dt噪声的电路引起的使构成诸如半桥之类的电路的高侧开关元件导通的操作的延迟的电平移动电路。
问题的解决方案
为了实现上述目的，根据本发明的电平移动电路是这样的一种电平移动电路：将来自初级侧电压系的输入信号传送到对不同于初级侧电压系的次级侧电压系进行操作的系统，并且包括：具有连接在次级侧电压系的高电压侧电源电压与初级侧电压系的低电压侧电源电压之间的第一电阻器以及第一开关元件的串联电路；具有连接在次级侧电压系的高电压侧电源电压与初级侧电压系的低电压侧电源电压之间的第二电阻器以及第二开关元件的串联电路；对次级侧电压系操作且输入有作为第一电阻器和第一开关元件的连接点的第一连接点的电压、并且输入有作为第二电阻器和第二开关元件的连接点的第二连接点的电压的锁存故障保护电路；对次级侧电压系进行操作且输入有锁存故障保护电路的输出的锁存电路；并联连接到第一电阻器的第三开关元件；与第二电阻器并联连接的第四开关元件；以及对次级侧电压系进行操作且输入有第一和第二连接点的电压的逻辑门电路。
电平移动电路被配置成初级侧电压系的控制第一开关元件的导通和截止的信号被输入到第一开关元件、并且初级侧电压系的控制第二开关元件的导通和截止的信号被输入到第二开关元件，锁存故障保护电路被配置成在第一和第二开关元件中的任一开关元件导通时将基于第一和第二连接点的电压确定的信号传送到锁存电路、并且在第一和第二开关元件同时导通时不将基于第一和第二连接点的电压确定的信号传送到锁存电路，以及逻辑门电路在第一和第二连接点的电压都低于逻辑门电路的阈值时使得第三和第四开关元件导通。
电平移动电路还可包括反馈电路，该反馈电路根据锁存电路的输出将第一连接点和第二连接点中的一个连接点的电压上拉到次级侧电压系的高电压侧电源电压，并且将另一连接点的电压下拉到次级侧电压系的低电压侧电源电压。
反馈电路包括例如一端连接到第一连接点且另一端施加有锁存电路输出信号的反相信号的第三电阻器，以及一端连接到第二连接点且另一端施加有锁存电路输出信号的非反相信号的第四电阻器。
锁存故障保护电路例如被配置成在第一和第二连接点的电压都低于锁存故障保护电路的阈值时使其输出阻抗上升到高阻抗。
锁存故障保护电路例如被配置成包括反相元件、其第一和第二p沟道MOS晶体管串联连接的p沟道MOS晶体管串联电路、以及其第一和第二n沟道MOS晶体管串联连接的n沟道MOS晶体管串联电路。
在此情况下，p沟道MOS晶体管串联电路和n沟道MOS晶体管串联电路串联连接在次级侧电压系的高电压侧电源电压和低电压侧电源电压之间，第一连接点连接到第一p沟道MOS晶体管和第一n沟道MOS晶体管的栅极，并且第二连接点连接到反相元件的输入端子。此外，反相元件的输出端子连接到第二p沟道MOS晶体管和第二n沟道MOS晶体管的栅极，并且p沟道MOS晶体管串联电路和n沟道MOS晶体管串联电路的连接点连接到锁存电路的数据输入端子。
逻辑门电路的阈值被设为低于或等于锁存故障保护电路的阈值。
同样，锁存电路例如由其电阻器连接在输入侧和输出侧之间的缓冲电路构成。在此情况下，缓冲电路可由串联连接的两个反相元件构成。
根据本发明的电平移动电路还可包括与第一电阻器并联连接的第三p沟道MOS晶体管、以及与第二电阻器并联连接的第四p沟道MOS晶体管。第三p沟道MOS晶体管的栅极连接到第二电阻器和第四电阻器的连接点，并且第四p沟道MOS晶体管的栅极连接到第一电阻器和第三电阻器的连接点。
此外，锁存电路输出信号的反相信号具有次级侧电压系的低电压侧电源电压，并且第一电阻器和第三电阻器的分压比固定，以使第一开关元件和第三开关元件处于截止状态时第一连接点的电压位于次级侧电压系的高电压侧电源电压减去第四p沟道MOS晶体管的阈值电压而得到的电压与锁存故障保护电路与第一连接点电压相对的阈值电压和次级侧电压系的低电压侧电源电压相加而得到的电压之间。
同样，锁存电路输出信号的非反相信号具有次级侧电压系的低电压侧电源电压，并且第一电阻器和第三电阻器的分压比固定，以使第二开关元件和第四开关元件处于截止状态时第二连接点的电压位于次级侧电压系的高电压侧电源电压减去第三p沟道MOS晶体管的阈值电压而得到的电压与锁存故障保护电路的与第二连接点电压相对的阈值电压和次级侧电压系的低电压侧电源电压相加而得到的电压之间。
本发明的有益效果
根据本发明，由于有可能抑制时滞时间等的使构成诸如半桥之类的电路的高侧开关元件导通的操作的延迟，因此有可能降低并联连接到开关元件的二极管的功耗。
附图说明
[图1]图1是示出使用根据本发明一个实施例的电平移动电路的半桥驱动电路的电路图。
[图2]图2是示出逻辑和电路的阈值设定条件的示图。
[图3]图3是用于示出图1的电平移动电路的操作的时序图。
[图4]图4是示出使用根据本发明另一实施例的电平移动电路的半桥驱动电路的电路图。
[图5]图5是示出使用已知电平移动电路的半桥驱动电路的电路图。
[图6]图6是用于示出使用电平移动电路中的置位和复位信号的锁存操作的时序图。
[图7]图7是用于示出dv/dt噪声的时序图。
[图8]图8是示出已知锁存故障保护电路的配置示例的电路图。
[图9]图9是用于示出图5所示的已知电平移动电路的操作的时序图。
具体实施方式
图1示出使用根据本发明一个实施例的电平移动电路的半桥驱动电路的电路图。在半桥驱动电路中，电平移动电路设置在高侧驱动单元2-1中。在图1中，给予与图5所示的已知半桥驱动电路的示例的组件相同的组件相同或相应的附图标记，并且省略其详细描述。
根据本实施例的电平移动电路具有其中向图5所示的已知示例的电平移动电路的组件添加p沟道MOS晶体管PM1a和PM2a以及作为逻辑门电路的双输入逻辑和电路OR1的配置。
p沟道MOS晶体管PM1a和PM2a分别并联连接到电阻器LSR1和LSR2。逻辑和电路OR1为一个输入端子连接到第一连接点P1、另一输入端子连接到第二连接点P2、并且输出端子连接到p沟道MOS晶体管PM1a和PM2a的栅极端子。如示出逻辑和电路OR1的阈值设定条件的图2所示，逻辑和电路OR1的阈值被设为低于或等于锁存故障保护电路22的阈值。
在下文中，将参考作为与图9相对应的时序图的图3来给出对根据本实施例的电平移动电路的操作的描述。
如图3所示，随着n沟道MOS晶体管HVN1在置位信号(set-1)的电平变成“H”电平时导通，从第一连接点P1输出“L”电平的电平移动漏极信号(setdrn-1)。在此情况下，由于锁存故障保护电路22的锁存故障保护功能不操作，因此锁存电路23进行锁存操作，由此在电路22和23以及高侧驱动器21中，高侧驱动器21的输出信号HO-1在延迟唯一延迟时间ta之后上升，并且高侧开关元件XD1导通。
在开关元件XD1导通时，由于随着电压VS的上升而产生的dv/dt噪声，电平移动漏极信号(resdrn)的电压下降。此外，在电平移动漏极信号(resdrn)的电压下降到逻辑和电路OR1的阈值或者低于该阈值时，随着另一电平移动信号(setdrn-1)的电平相对于逻辑和电路OR1已经处于“L”电平，逻辑和电路OR1的输出信号OR_OUT的电平变成“L”电平。由此，MOS晶体管PM1a和PM2a导通，并且每一MOS晶体管PM1a和PM2a的源-漏阻抗降低。随着该阻抗降低起作用以抵消电平移动漏极信号(setdrn-1、resdrn)的电压的下降，电平移动漏极信号(setdrn-1、resdrn)的电压变成上升。在此，图3示出其中每一n沟道MOS晶体管HVN1和HVN2的导通状态电阻被设为显著地低于MOS晶体管PM1a和PM2a的导通状态电阻，并且电平移动漏极信号(setdrn-1)在通过置位信号(set-1)使n沟道MOS晶体管HVN1导通时不振荡、维持在“L”电平的情况。
在电平移动漏极信号(setdrn-1、resdrn)的电压上升且其一个电压超过逻辑和电路OR1的阈值时，逻辑和电路OR1的输出信号OR_OUT的电平变成“H”电平。由此，“H”电平的输出信号OR_OUT输入到其栅极的MOS晶体管PM1a和PM2a都截止，并且每一p沟道MOS晶体管PM1a和PM2a的源-漏阻抗增加，由此电平移动漏极信号(setdrn-1、resdrn)的电压变成下降。因此，逻辑和电路OR1的输出信号OR_OUT的电平变成“L”电平，并且p沟道MOS晶体管PM1a和PM2a再次导通。
由于这些操作在产生dv/dt噪声时反复地进行，因此逻辑和电路OR1的输出信号以及电平移动漏极信号(setdrn-1、resdrn)具有振荡波形。然而，如上所述，电平移动漏极信号(setdrn-1)的振荡在n沟道MOS晶体管HVN1导通时停止。
接着，将给出对其中由于时滞等引起的置位信号(set-2)的电平在电压VS上升时变成“H”电平的情况(即，其中电压VS上升期间的时间段与置位信号(set-2)变成“H”电平的时间点一致的情况)的描述。在此，由于两个电平移动漏极信号(setdrn-1、resdrn)都处于“L”电平或者都处于“H”电平直至置位信号(set-2)的电平变成“H”电平，因此锁存电路23不变。即，当电平移动漏极信号(setdrn-1、resdrn)都处于“L”电平时，信号对锁存电路23的输入被锁存故障保护电路22阻止。同时，由于锁存电路23的输入在电平移动漏极信号(setdrn-1、resdrn)都处于“H”电平时具有负逻辑，因此锁存电路23不变。
在此情况下，当随着电压VS的上升而产生dv/dt噪声时(即，在逻辑和电路OR1的输出信号以及电平移动漏极信号(setdrn-2、resdrn)呈现振荡波形的情形中)，置位信号(set-2)变成“H”电平。随着构成置位侧的公共源极放大器电路的n沟道MOS晶体管HVN1在置位信号(set-2)变成“H”电平时导通，电平移动漏极信号(setdrn-2)的电平变成“L”电平。由此，在置位信号(set-2)因电平移动漏极信号(resdrn)的电平的振荡而变成“H”电平的时刻，置位信号(set-2)可被传送到锁存电路23，即使在发生由dv/dt噪声引起的变化时也如此。
由此，根据本实施例，如从图3所示的输出信号HO-2和图9所示的输出信号HO-2的比较中清楚可见，有可能抑制置位信号(set-2)的电平在电压VS上升时变成“H”电平的情形中的输出信号HO-2的延迟。因此，有可能抑制导通开关元件XD1的操作的延迟，由此降低并联连接到开关元件XD1的二极管DH的功耗。
然而，并非是在逻辑和电路OR1的输出信号OR_OUT开始振荡的任何时刻都能将置位信号(set-2)传送到锁存电路23的情形。即，由于p沟道MOS晶体管PM1a和PM2a在逻辑和电路OR1的输出信号值达到最小值时(当绝对地达到“L”电平时)完全导通，因此尽管MOS晶体管HVN1和HVN2导通，但电平移动漏极信号(setdrn-2、resdrn)未达到“L”电平，由此可构想置位信号(set-2)未被传送到锁存电路23。
同样，与此相反，MOS晶体管PM1a和PM2a在逻辑和电路OR1的输出信号OR_OUT值达到最大值(当绝对地达到“H”电平时)时完全截止，但是在此情况下，由于锁存故障保护电路22达到简单地工作以执行原始锁存故障保护功能的状况，因此置位信号(set-2)未被传送到锁存电路23。
因此，实际上，在逻辑和电路OR1的输出信号OR_OUT的振荡波形的变换区域(既不包括最大值也不包括最小值的区域)中，置位信号(set-2)被传送到锁存电路23。然而，取决于每一MOS晶体管的导通状态电阻值设置，即使在输出信号OR_OUT的值处于最小值时，置位信号(set-2)也可被传送到锁存电路23。
当置位信号(set-3)的电平在由时滞等引起的电压VS的上升结束之后变成“H”电平时，锁存故障保护电路22的锁存故障保护功能不操作。由此，在电路22和23以及高侧驱动器21中，高侧驱动器21的输出信号HO-3在延迟唯一延迟时间ta之后上升，并且开关元件XD1导通。
同样，虽然已给出了对置位信号变成“H”电平的情况的描述，但是在复位信号(reset)的电平变成“H”电平时复位信号(reset)也以相同的方式传送到锁存电路23。
接着，将参考作为示出使用电平移动电路的半桥驱动电路的电路图的图4来给出对根据本发明另一实施例的电平移动电路的描述。根据另一实施例的电平移动电路设置在构成半桥驱动电路的高侧驱动单元2-2中。
根据本实施例的电平移动电路与图1所示的电平移动电路的不同之处在于，添加有p沟道MOS晶体管PM1和PM2、电阻器LSR1b和LSR2b、以及逆变器INV，并且使用具有附图所示的配置的锁存故障保护电路22和锁存电路23。
p沟道MOS晶体管PM1和PM2分别并联连接到电阻器LSR1a和LSR2a(对应于图1所示的电阻器LSR1和LSR2)，并且p沟道MOS晶体管PM1和PM2的栅极端子分别连接到第二和第一连接点P2和P1。
电阻器LSR1b为其一端连接到第一连接点P1而另一端连接到逆变器INV的输出端子。同样，电阻器LSR2b为其一端连接到第二连接点P2而另一端连接到锁存电路23的输出端子。逆变器INV的输入端子也连接到锁存电路23的输出端子。
电阻器LSR1b和LSR2b、逆变器INV、以及p沟道MOS晶体管PM1和PM2构成反馈电路。
电阻器LSR1a和LSR2a具有相同的电阻值，并且电阻器LSR1b和LSR2b具有相同的电阻值。
本实施例中的锁存故障保护电路22包括逆变器22a、以及p沟道MOS晶体管22b和22c与n沟道MOS晶体管22d和22e的串联电路。逆变器22a为其输入端子连接到连接点P2而输出端子连接到p沟道MOS晶体管22c的栅极和n沟道MOS晶体管22e的栅极。p沟道MOS晶体管22b的栅极和n沟道MOS晶体管22d的栅极连接到连接点P1，并且p沟道MOS晶体管22c和n沟道MOS晶体管22d的连接点连接到锁存电路23的输入端子。电源PS1的输出电压E1作为电源电压施加到晶体管22b至22e的串联电路以及逆变器22a。
同时，除了是置位-复位型触发器以外，本实施例中的锁存电路23由串联连接的逆变器23a和23b以及连接在逆变器23a的输入端子(锁存电路23的输入端子)与逆变器23b的输出端子(锁存电路23的输出端子)之间的电阻器23c构成。电源PS1的输出电压E1作为电源电压施加到逆变器23a和23b。
锁存电路23具有在输入信号(即，锁存故障保护电路22的输出信号)的电平处于“L”电平或“H”电平时存储和输出该电平的值的功能，并且在锁存故障保护电路22的输出信号达到高阻抗时，实现对刚好在高阻抗之前存储的值的保持和输出。
锁存故障保护电路22操作以使电路22的输出在产生dv/dt噪声时达到高阻抗且使电平移动漏极信号(setdrn、resdrn)的电压都变成“L“电平。即，随着n沟道MOS晶体管22d和p沟道MOS晶体管22c在电平移动漏极信号(setdrn、resdrn)的电压都变成“L”电平时都截止，其输出端子处的阻抗变高。
由于锁存电路23在锁存故障保护电路22的输出端子处的阻抗变高时维持先前的状态，因此有可能避免dv/dt噪声的影响。
随着p沟道MOS晶体管22b和n沟道MOS晶体管22e在置位信号(set)和复位信号(reset)都处于“L”电平时(即，在电平移动漏极信号(setdrn、resdrn)的电压电平都处于“H”电平时)都截止，锁存故障保护电路22的输出阻抗增加，如可预期地。由此，锁存电路23继续维持先前的状态。
以此方式，在本实施例中，锁存故障保护电路22的输出阻抗在产生dv/dt噪声时增加，并且由此消除dv/dt噪声的影响。
锁存故障保护电路22的配置不限于图4所示的配置。即，这样的配置是足够的：其输出阻抗在每一电平移动漏极信号(setdrn、resdrn)的电压电平变成“L”电平时增加，且在电平移动漏极信号(setdrn、resdrn)中的一个电平移动漏极信号的电压变成“L”电平时输出相应电平的电压。
接着，将给出对电阻器LSR1b和LSR2b的描述。
在图4中，电阻器LSR1b和LSR2b连接到位于与电阻器LSR1a和LSR2a连接的第一连接点P1和第二连接点P2一侧的相对侧的锁存电路23的输出侧，电阻器LSR1b经由逆变器INV连接到该输出侧且电阻器LSR2b直接连接到该输出侧。由此，在该侧的电阻器LSR1b和LSR2b的各端子的电平为例如根据锁存电路23的输出信号的逻辑电平，在一个电阻器的电平处于“H”电平时另一电阻器的电平处于“L”电平。因此，对于第一连接点P1和第二连接点P2，连接到在一个连接点一侧的相对侧的其端子电平处于“H”电平的电阻器的该连接点被取为H连接点，而连接到在另一连接点一侧的相对侧的其端子电平处于“L”电平的电阻器的该连接点被取为L连接点。
在此，假设在第一连接点P1一侧的相对侧的电阻器LSR1b的端子处于“H”电平且在第二连接点P2一侧的相对侧的电阻器LSR2b的端子处于“L”电平，p沟道MOS晶体管PM1的栅极变成“L”电平，这意味着p沟道MOS晶体管PM1导通并用作上拉电阻器。由此，该情形为只通过电阻器LSR1a和LSR1b以及p沟道MOS晶体管PM1上拉第一连接点P1且没有下拉因素。同样，“H”电平被上拉到以电压VS为基准的电压E1的电平。因此，从第一连接点P1输出的电平移动漏极信号(setdrn)的电压电平等于以电压VS为基准的电压E1。同时，从第二连接点P2输出的电平移动漏极信号(resdrn)的电压值为电压E1经电阻器LSR2a和LSR2b分压的值(＝E1·RLSR2b/(RLSR2a+RLSR2b))。注意，RLSR2a和RLSR2b分别是电阻器LSR2a和LSR2b的电阻值。此时，预先固定电阻器LSR2a和LSR2b的分压比，以使对锁存故障保护电路22而言分压值的电平为“H”电平(即，使该电平高于逆变器22a的阈值电压)，该逆变器22a的阈值电压构成锁存故障保护电路22相对于该信号(resdrn)的电压的阈值电压。
同样，在第一连接点P1一侧的相对侧的电阻器LSR1b的端子处于“L”电平且在第二连接点P2一侧的相对侧的电阻器LSR2b的端子处于“H”电平的情况下，预先固定电阻器LSR1a和LSR1b的分压比，以使锁存故障保护电路22的电压E1经电阻器LSR1a和LSR1b分压的电平为“H”电平。即，分压比固定，以使从第一连接点P1输出的电平移动漏极信号(setdrn)的电压(即，电压E1经电阻器LSR1a和LSR1b分压的值(＝E1·RLSR1b/(RLSR1a+RLSR1b))，注意RLSR1a和RLSR1b分别是电阻器LSR1a和LSR1b的电阻值)高于由锁存故障保护电路22的MOS晶体管22b和22d构成的逆变器的阈值电压，即高于锁存故障保护电路22相对于该信号(setdrn)的电压的阈值电压。
通过以此方式固定电阻器LSR1a和LSR1b的分压比以及电阻器LSR2a和LSR2b的分压比，保证在“L”电平的输入信号只被输入到输入至高侧驱动单元2-2的信号(set、reset)的一个端子时，锁存故障保护电路22不阻止输入信号。
接着，将给出对由电阻器LSR1b和LSR2b、逆变器INV、以及p沟道MOS晶体管PM1和PM2构成的反馈电路的描述。
当假设电阻器LSR1a和LSR2a的电阻值相同且电阻器LSR1b和LSR2b的电阻器相同、并且临时忽略p沟道MOS晶体管PM1和PM2的导通状态阻抗时，其栅极连接到H连接点(第一和第二连接点P1和P2的“H”电平连接点)的p沟道MOS晶体管的栅-源电压为零。同样，其栅极连接到L连接点(第一连接点P1和P2的“L”电平连接点)的p沟道MOS晶体管的栅-源电压为E1·Ra/(Ra+Rb)。Ra是电阻器LSR1a和LSR2a中的任一电阻器的电阻值，而Rb是电阻器LSR1b和LSR2b中的任一电阻器的电阻值。
栅-源电压E1·Ra/(Ra+Rb)的值被设置在比p沟道MOS晶体管PM1和PM2的阈值电压略高的值。由此，其栅极连接到L连接点的MOS晶体管具有有限的导通状态电阻Ron，并且具有导通状态电阻Ron的MOS晶体管具有并联连接到电阻器LSR1a或LSR2a的配置。例如，将E1取为E1＝15V、将每一p沟道MOS晶体管PM1和PM2的阈值电压取为2.5V(以VS为基准，该电压为12.5V＝15V–2.5V)、RLSR1a＝RLSR2a＝Ra＝10kΩ、并且RLSR1b＝RLSR2b＝Rb＝45kΩ，栅-源电压为E1·Ra/(Ra+Rb)＝2.7V，该值比阈值电压高0.2V(以VS为基准，该电压为12.3V＝15V–2.7V)。
以此方式，在本实施例中，由于其栅极连接到L连接点的p沟道MOS晶体管(p沟道MOS晶体管PM1和PM2中的其漏极端子连接到H连接点的一个晶体管)的栅-源电压E1·Ra/(Ra+Rb)的值被设为接近p沟道MOS晶体管PM1和PM2的阈值电压的值，因此导通状态电阻Ron的值为除零以外的有限值。
因此，即使在连接到H连接点的n沟道MOS晶体管HVN1或HVN2导通时，也防止贯通电流在电压Vb所处的位置和地电压所处的位置之间流动。
对于p沟道MOS晶体管PM1和电阻器LSR1a的并联连接以及p沟道MOS晶体管PM2和电阻器LSR2a的并联连接，具有其栅极连接到L连接点(连接点P1和P2的“L”电平连接点)且具有导通状态电阻Ron的p沟道MOS晶体管的并联连接连接在H连接点(连接点P1和P2的“H”电平连接点)与施加有电位Vb的电源线L1之间，这意味着H连接点和线L1之间的组合电阻值小于图1所示的实施例中的H连接点和电源线L1之间的组合电阻值。同时，导通状态电阻Ron不与L连接点连接。
由于如上所述寄生电容器Cds1和Cds2存在于n沟道MOS晶体管HVN1和HVN2的源极和漏极之间，因此导通状态电阻Ron使得相对于H连接点的时间常数和相对于L连接点的时间常数之间存在差值，使得前一个时间常数小于后一个时间常数。
由此，当H连接点和L连接点的电压因dv/dt噪声而变化时，与L连接点的电压相比，H连接点的电压变化得更快。因此，当H连接点和L连接点两者的电压都上升时，在H连接点的电压达到锁存故障保护电路22的逆变器的阈值电压(由逆变器22a以及MOS晶体管22b和22d构成的逆变器的阈值电压)而花费的时间与L连接点的电压达到相同阈值电压而花费的时间之间出现大的差异。对锁存电路23进行置位或复位，从而根据该时间差最终维持原始值。因此，根据本实施例，有可能更可靠地防止由dv/dt噪声引起的故障。
如上所述，根据锁存电路23的输出信号，由电阻器LSR1b和LSR2b、逆变器INV、以及p沟道MOS晶体管PM1和PM2构成的反馈电路将第一连接点P1和第二连接点P2中的一个连接点的电压上拉到次级侧电压系的高电压侧电源电压，并且将另一电压下拉到次级侧电压系的低电压侧电源电压，由此更可靠地防止由dv/dt噪声引起的故障。
同样，通过本实施例的电平移动电路，按照与图1所示的电平移动电路相同的方式，获取抑制导通开关元件XD1的操作的延迟、由此降低二极管DH中的功耗的优点。
在上文中，已假设逆变器22a的阈值电压以及由MOS晶体管22b和22d构成的逆变器的阈值电压相同，但是这是为了简化描述，阈值电压并非必然是相同的。
同样，在本实施例中，具有图8中的配置的电路被用作锁存故障保护电路22，但是也有可能使用置位-复位型触发器作为与锁存故障保护电路22组合的锁存电路23。
同样，逻辑和电路OR1为实现上述操作的电路(逻辑门电路)是足够的，它不限于简单的逻辑和电路(或门电路)。
附图标记列表
1输出电路
2、2-1、2-2高侧驱动单元
3低侧驱动单元
21高侧驱动器
22锁存故障保护电路
22a逆变器
22b、22cp沟道MOS晶体管
22d、22en沟道MOS晶体管
23锁存电路
23a、23b逆变器
23c电阻器
31低侧驱动器
Cds1、Cds2寄生电容器
D1、D2、DH、DL二极管
PS1、PS2电源
PM1、PM2、PM1a、PM2ap沟道MOS晶体管
LSR1、LSR2、LSR1a、LSR2a、LSR1b、LSR2b电阻器
HVN1、HVN2n沟道MOS晶体管
INV逆变器
OR1逻辑门电路(逻辑和电路)
RL负载
XD1、XD2开关元件

Claims (10)

1.一种电平移动电路，所述电平移动电路将来自初级侧电压系的输入信号传送到对不同于所述初级侧电压系的次级侧电压系进行操作的系统，其特征在于，所述电平移动电路包括：
具有连接在所述次级侧电压系的高电压侧电源电压与所述初级侧电压系的低电压侧电源电压之间的第一电阻器以及第一开关元件的串联电路；
具有连接在所述次级侧电压系的高电压侧电源电压与所述初级侧电压系的低电压侧电源电压之间的第二电阻器以及第二开关元件的串联电路；
对所述次级侧电压系进行操作且输入有作为所述第一电阻器和所述第一开关元件的连接点的第一连接点的电压、并且输入有作为所述第二电阻器和所述第二开关元件的连接点的第二连接点的电压的锁存故障保护电路；
对所述次级侧电压系进行操作且输入有所述锁存故障保护电路的输出的锁存电路；
与所述第一电阻器并联连接的第三开关元件；
与所述第二电阻器并联连接的第四开关元件；以及
对所述次级侧电压系操作且输入有所述第一和第二连接点的电压的逻辑门电路，
其中，所述初级侧电压系的控制所述第一开关元件的导通和截止的信号被输入到所述第一开关元件，并且所述初级侧电压系的控制所述第二开关元件的导通和截止的信号被输入到所述第二开关元件，
所述锁存故障保护电路被配置成在所述第一和第二开关元件中的任一开关元件导通时将基于所述第一和第二连接点的电压确定的信号传送到所述锁存电路、并且在所述第一和第二开关元件同时导通时不将基于所述第一和第二连接点的电压确定的信号传送到所述锁存电路，以及
所述逻辑门电路在所述第一和第二连接点的电压都低于所述逻辑门电路的阈值时使得所述第三和第四开关元件导通。
2.如权利要求1所述的电平移动电路，其特征在于，还包括：
反馈电路，所述反馈电路根据所述锁存电路的输出将所述第一和第二连接点中的一个连接点的电压上拉到所述次级侧电压系的高电压侧电源电压，并且将另一连接点的电压下拉到所述次级侧电压系的低电压侧电源电压。
3.如权利要求2所述的电平移动电路，其特征在于，
所述反馈电路包括一端连接到所述第一连接点且另一端施加有所述锁存电路输出信号的反相信号的第三电阻器，以及一端连接到所述第二连接点且另一端施加有所述锁存电路输出信号的非反相信号的第四电阻器。
4.如权利要求1所述的电平移动电路，其特征在于，
所述锁存故障保护电路被配置成在所述第一和第二连接点的电压都低于所述锁存故障保护电路的阈值时使其输出阻抗上升到高阻抗。
5.如权利要求1所述的电平移动电路，其特征在于，
所述锁存故障保护电路包括反相元件、第一和第二p沟道MOS晶体管串联连接而成的p沟道MOS晶体管串联电路、以及第一和第二n沟道MOS晶体管串联连接而成的n沟道MOS晶体管串联电路，
其中，所述p沟道MOS晶体管串联电路和所述n沟道MOS晶体管串联电路串联连接在所述次级侧电压系的高电压侧电源电压和低电压侧电源电压之间，
所述第一连接点连接到所述第一p沟道MOS晶体管和所述第一n沟道MOS晶体管的栅极，
所述第二连接点连接到所述反相元件的输入端子，
所述反相元件的输出端子连接到所述第二p沟道MOS晶体管和所述第二n沟道MOS晶体管的栅极，以及
所述p沟道MOS晶体管串联电路和所述n沟道MOS晶体管串联电路的连接点连接到所述锁存电路的数据输入端子。
6.如权利要求5所述的电平移动电路，其特征在于，所述逻辑门电路的阈值被设为低于或等于所述锁存故障保护电路的阈值。
7.如权利要求4所述的电平移动电路，其特征在于，所述锁存电路由其电阻器连接在输入侧和输出侧之间的缓冲电路构成。
8.如权利要求7所述的电平移动电路，其特征在于，所述缓冲电路由串联连接的两个反相元件构成。
9.如权利要求3所述的电平移动电路，其特征在于，还包括：
并联连接到所述第一电阻器的第三p沟道MOS晶体管；以及并联连接到所述第二电阻器的第四p沟道MOS晶体管，
其中，所述第三p沟道MOS晶体管的栅极连接到所述第二电阻器和所述第四电阻器的连接点，并且所述第四p沟道MOS晶体管的栅极连接到所述第一电阻器和所述第三电阻器的连接点。
10.如权利要求9所述的电平移动电路，其特征在于，
所述锁存电路输出信号的反相信号具有所述次级侧电压系的低电压侧电源电压，并且所述第一电阻器和所述第三电阻器的分压比固定，以使所述第一开关元件和所述第三开关元件处于截止状态时的所述第一连接点的电压位于所述次级侧电压系的高电压侧电源电压减去所述第四p沟道MOS晶体管的阈值电压而得到的电压与所述锁存故障保护电路的与所述第一连接点电压相对的阈值电压和所述次级侧电压系的低电压侧电源电压相加而得到的电压之间，以及
所述锁存电路输出信号的非反相信号具有所述次级侧电压系的低电压侧电源电压，并且所述第一电阻器和所述第三电阻器的分压比固定，以使所述第二开关元件和所述第四开关元件处于截止状态时的所述第二连接点的电压位于所述次级侧电压系的高电压侧电源电压减去所述第三p沟道MOS晶体管的阈值电压而得到的电压与所述锁存故障保护电路的与所述第二连接点电压相对的阈值电压和所述次级侧电压系的低电压侧电源电压相加而得到的电压之间。
CN201180047321.1A 2010-09-30 2011-09-29 电平移动电路 Active CN103141028B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-222359 2010-09-30
JP2010222359 2010-09-30
PCT/JP2011/072434 WO2012043750A1 (ja) 2010-09-30 2011-09-29 レベルシフト回路

Publications (2)

Publication Number Publication Date
CN103141028A CN103141028A (zh) 2013-06-05
CN103141028B true CN103141028B (zh) 2015-11-25

Family

ID=45889269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180047321.1A Active CN103141028B (zh) 2010-09-30 2011-09-29 电平移动电路

Country Status (5)

Country Link
US (1) US8405422B2 (zh)
EP (1) EP2624455B1 (zh)
JP (1) JP5354417B2 (zh)
CN (1) CN103141028B (zh)
WO (1) WO2012043750A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248353B (zh) * 2012-02-07 2016-05-25 昂宝电子（上海）有限公司 用于电压驱动器的电平位移系统和方法
JP5825144B2 (ja) 2012-02-28 2015-12-02 富士電機株式会社 半導体装置およびハイサイド回路の駆動方法
JP6015858B2 (ja) * 2013-06-25 2016-10-26 富士電機株式会社 信号伝達回路
WO2016051655A1 (ja) * 2014-10-01 2016-04-07 富士電機株式会社 レベルシフト回路
JP6436230B2 (ja) 2015-04-09 2018-12-12 富士電機株式会社 駆動回路
JP6666105B2 (ja) * 2015-10-13 2020-03-13 ラピスセミコンダクタ株式会社 半導体装置および選択回路
CN105322948B (zh) * 2015-10-30 2018-07-27 无锡新洁能股份有限公司 半桥驱动电路
JPWO2017159058A1 (ja) 2016-03-17 2018-06-21 富士電機株式会社 レベルシフト回路
US10116301B2 (en) * 2016-07-12 2018-10-30 Infineon Technologies Americas Corp. Cross-coupled, narrow pulse, high voltage level shifting circuit with voltage domain common mode rejection
US10523183B2 (en) 2018-01-31 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver
JP7210928B2 (ja) * 2018-08-06 2023-01-24 富士電機株式会社 高耐圧集積回路
WO2020202898A1 (ja) 2019-03-29 2020-10-08 富士電機株式会社 駆動回路
DE102019206188B4 (de) * 2019-04-30 2021-02-11 Dialog Semiconductor (Uk) Limited Schaltung und Verfahren zur Pegelverschiebung von Ultrahochspannung zu Niedrigspannung
JP7282599B2 (ja) 2019-05-30 2023-05-29 ローム株式会社 ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
JP2021082887A (ja) * 2019-11-15 2021-05-27 富士電機株式会社 スイッチング制御回路
CN112272021B (zh) * 2020-11-05 2023-12-22 中国航空工业集团公司西安航空计算技术研究所 一种提升机载计算机稳定性的故障锁存电路
JP7438091B2 (ja) 2020-12-15 2024-02-26 三菱電機株式会社 半導体デバイス駆動回路
JP2022144130A (ja) * 2021-03-18 2022-10-03 ローム株式会社 ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
KR20230048932A (ko) * 2021-10-05 2023-04-12 주식회사 엘엑스세미콘 레벨 쉬프터, 레벨 쉬프터의 구동 방법, 레벨 쉬프터를 포함하는 게이트 드라이버, 및 게이트 드라이버의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248415C (zh) * 2001-12-21 2006-03-29 邦及奥卢夫森公司 半桥驱动器和具有这种驱动器的功率变换系统
US20070201254A1 (en) * 2006-02-28 2007-08-30 Naoki Sakurai Motor drive
CN101034845A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 功率器件的驱动电路
CN101304209A (zh) * 2007-05-07 2008-11-12 三菱电机株式会社 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200020A (ja) * 1996-01-17 1997-07-31 Fuji Electric Co Ltd レベルシフト回路
JP3550453B2 (ja) 1995-12-20 2004-08-04 株式会社日立製作所 インバータ装置
JP3429937B2 (ja) 1996-01-12 2003-07-28 三菱電機株式会社 半導体装置
JP3635975B2 (ja) * 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
JP2001196906A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp 保護回路、パルス発生回路および駆動回路
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors
JP2003324937A (ja) * 2002-05-09 2003-11-14 Mitsubishi Electric Corp 駆動装置
JP4094984B2 (ja) * 2003-04-24 2008-06-04 三菱電機株式会社 半導体装置
JP3900178B2 (ja) * 2004-11-04 2007-04-04 富士電機デバイステクノロジー株式会社 レベルシフト回路
TW200943723A (en) * 2008-04-14 2009-10-16 Inergy Thechnolgoy Inc High side driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248415C (zh) * 2001-12-21 2006-03-29 邦及奥卢夫森公司 半桥驱动器和具有这种驱动器的功率变换系统
US20070201254A1 (en) * 2006-02-28 2007-08-30 Naoki Sakurai Motor drive
CN101034845A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 功率器件的驱动电路
CN101304209A (zh) * 2007-05-07 2008-11-12 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN103141028A (zh) 2013-06-05
EP2624455A4 (en) 2017-05-17
EP2624455B1 (en) 2019-12-25
JP5354417B2 (ja) 2013-11-27
WO2012043750A1 (ja) 2012-04-05
EP2624455A1 (en) 2013-08-07
JPWO2012043750A1 (ja) 2014-02-24
US20120081149A1 (en) 2012-04-05
US8405422B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
CN103141028B (zh) 电平移动电路
JP5825144B2 (ja) 半導体装置およびハイサイド回路の駆動方法
CN103312309B (zh) 模拟开关控制电路结构
CN103178694B (zh) 绝缘栅双极晶体管门极驱动推挽电路
US20120212270A1 (en) Signal transmission circuit and switch driving device using the same
US7724045B2 (en) Output buffer circuit
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
US10355685B2 (en) Output circuit
JP5530669B2 (ja) 半導体回路
CN104137418B (zh) 开关电路
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN105187047A (zh) 一种用于igbt驱动芯片的特高压电平位移电路
CN103890682B (zh) 用于半导体电力开关的驱动器电路
US8169209B2 (en) Output driving circuit capable of reducing EMI effect
CN102522978B (zh) 隔离型功率管驱动器
CN102545560B (zh) 一种功率开关驱动器、ic芯片及直流-直流转换器
CN103944556A (zh) 电平转移电路
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
CN102832812A (zh) 开关电路以及dc－dc 转换器
JP2012244215A (ja) 半導体集積回路
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
JP2013165381A (ja) ゲート駆動回路
CN111010164A (zh) 一种基于GaAs工艺的输出缓冲电路
CN118100906A (zh) 一种具有混合上拉结构的SiC栅极驱动电路
JP2010045742A (ja) スイッチング回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant