KR20230048932A

KR20230048932A - 레벨 쉬프터, 레벨 쉬프터의 구동 방법, 레벨 쉬프터를 포함하는 게이트 드라이버, 및 게이트 드라이버의 구동 방법

Info

Publication number: KR20230048932A
Application number: KR1020210131922A
Authority: KR
Inventors: 윤장현
Original assignee: 주식회사 엘엑스세미콘
Priority date: 2021-10-05
Filing date: 2021-10-05
Publication date: 2023-04-12
Also published as: US20230108334A1; CN115940929A

Abstract

실시예는 레벨 쉬프터로서, 제1 노드의 전압과 제2 노드의 전압을 이용하여, 제1 구동 신호 및 제2 구동 신호를 생성하는 컨버터; 제1 구동 신호 및 제2 구동 신호에 따라, 게이트 구동 신호를 생성하는 SR 래치; 제2 전원의 제1 전압 변화에 대응하는 제1 전류를 검출하고, 제1 전류에 따라 프리징 신호를 생성하는 전류 감지부; 프리징 신호에 따라 컨버터의 동작을 제어하는 프리징 회로; 및 제1 전압 변화에 따라, 제1 전원과 접지 사이에 우회 경로를 형성하는 경로 형성 회로를 포함하고, 제1 노드는 제1 저항의 일단과 제1 트랜지스터의 소스 가 연결된 노드이고, 제2 노드는 제2 저항의 일단과 제2 트랜지스터의 소스가 연결된 노드이며, 제1 전류는 제2 전원의 전압 변화에 따라 생성되는 전류이고, 제2 전원의 전압은 제1 전원의 전압 보다 낮다.

Description

레벨 쉬프터, 레벨 쉬프터의 구동 방법, 레벨 쉬프터를 포함하는 게이트 드라이버, 및 게이트 드라이버의 구동 방법{LEVEL SHIFTER, DRIVING METHOD FOR THE LEVEL SHIFTER, GATE DRIVER INCLUDING THE LEVEL SHIFTER, AND DRIVING METHOD FOR THE GATE DRIVER}

실시예는 레벨 쉬프터, 레벨 쉬프터의 구동 방법, 레벨 쉬프터를 포함하는 게이트 드라이버, 및 게이트 드라이버의 구동 방법에 관한 것이다.

일반적으로 레벨 쉬프터는, 레벨 쉬프터는 상측(high side) 게이트 드라이버 아이씨(IC)에서, 낮은 전위의 제어신호인 온/오프 신호를 높거나 낮은 전압레벨로 시프트하는 회로를 말한다. 상측의 IGBT(Insulated Gate Bipolar Transistor)나 MOSFET을 구동하기 위해서, 간단하고 비용이 저렴하다는 이유로 펄스 트랜스포머(pulse transformer)가 사용되었다. 그러나, 펄스 트랜스포머는 속도가 느리다는 단점을 가지고 있어서, 레벨 쉬프터를 가지는 상측 게이트 드라이버가 주로 사용되고 있다. 일반적으로 레벨 쉬프터는 드레인 단자에 부하 저항(load resistor)이 연결되는 공통 소스(common source)로 이루어진다.

레벨 쉬프터(Level Shifter)는 상측(high side) 게이트 드라이버 회로에서, 낮은 레벨을 갖는 제어 신호인 온/오프 신호를 높거나 낮은 전압 레벨로 변환하는 회로이다. 상측의 IGBT(Insulated Gate Bipolar Transistor)나 MOSFET와 같은 스위칭 소자를 구동하기 위해서, 과거에는 구조가 간단하고 비용이 저렴한 펄스 변압기를 주로 사용하였다. 그러나, 펄스 변압기는 동작 속도가 느리다는 단점이 있어서 최근에는 상측 게이트 드라이버 회로에 주로 레벨 쉬프터를 적용하게 되었다.

이러한 종래의 레벨 쉬프터는 서로 다른 위상을 갖는 펄스 신호를 입력 신호로 받아 그 레벨을 변환하여 2개의 출력 신호를 생성한다. 출력 신호는 상측 게이트 드라이버 회로의 래치 회로에 인가된다. 이때, 공통 소스의 단락으로 인한 급격한 전압 상승으로 인해, 레벨 쉬프터는 동시에 하이 레벨의 2개의 출력 신호를 생성할 수 있다. 따라서, 상측 게이트 드라이버 회로에서 오동작이 발생할 수 있다는 문제점이 있었다.

실시예는 상술한 문제점을 극복하기 위한 것으로서, 실시예는 의도하지 않은 순간적인 노이즈 펄스에 의한 상측 게이트 드라이버 회로의 오동작을 방지하기 위함이다.

실시예는 레벨 쉬프터를 제공한다. 이러한 레벨 쉬프터는, 제1 전원 및 제2 전원 사이에 연결되어 제1 구동 신호를 생성하는, 제1 저항과 제1 트랜지스터, 그리고 제1 전원과 제2 전원 사이에 연결되어 제2 구동 신호를 생성하는, 제2 저항과 제2 트랜지스터를 포함하는 레벨 쉬프터로서, 제1 노드의 전압과 제2 노드의 전압을 이용하여, 상기 제1 구동 신호 및 상기 제2 구동 신호를 생성하는 컨버터; 상기 제1 구동 신호 및 상기 제2 구동 신호에 따라, 게이트 구동 신호를 생성하는 SR 래치; 상기 제2 전원의 제1 전압 변화에 대응하는 제1 전류를 검출하고, 상기 제1 전류에 따라 프리징 신호를 생성하는 전류 감지부; 상기 프리징 신호에 따라 상기 컨버터의 동작을 제어하는 프리징 회로; 및 상기 제1 전압 변화에 따라, 상기 제1 전원과 접지 사이에 우회 경로를 형성하는 경로 형성 회로를 포함하고, 상기 제1 노드는 상기 제1 저항의 일단과 상기 제1 트랜지스터의 소스가 연결된 노드이고, 상기 제2 노드는 상기 제2 저항의 일단과 상기 제2 트랜지스터의 소스가 연결된 노드이며, 상기 제1 전류는 상기 제2 전원의 전압 변화에 따라 생성되는 전류이고, 상기 제2 전원의 전압은 상기 제1 전원의 전압 보다 낮다.

또한, 실시예에 따른 레벨 쉬프터의 전류 감지부는, 상기 제1 전원과 상기 제2 전원 사이에 연결되어 상기 제1 전류가 흐르는 감지 저항; 및 상기 제1 전류를 검출하는 전류 감지부를 포함하고, 상기 전류 감지부는 상기 제1 전류가 검출된 경우, 상기 컨버터의 동작을 제어하는 프리징 신호를 생성한다.

또한, 실시예에 따른 레벨 쉬프터의 컨버터는, 상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제3 트랜지스터 및 제4 트랜지스터; 상기 제1 전원과 상기 제3 트랜지스터의 일단에 연결된 제3 저항; 및 상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제4 저항을 포함하고, 상기 제3 트랜지스터의 게이트와 상기 제4 트랜지스터의 게이트는 상기 제2 노드에 연결된다.

또한, 실시예에 따른 레벨 쉬프터의 컨버터는, 상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제5 트랜지스터 및 제6 트랜지스터; 상기 제1 전원과 상기 제5 트랜지스터의 일단에 연결된 제5 저항; 및 상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제6 저항을 더 포함하고, 상기 제5 트랜지스터의 게이트와 상기 제6 트랜지스터의 게이트는 상기 제1 노드에 연결된다.

또한, 실시예에 따른 레벨 쉬프터의 프리징 회로는, 상기 제4 트랜지스터의 드레인과 상기 제2 전원 사이에 양단이 연결되고, 상기 프리징 신호가 인가되는 게이트로 구성된 제7 트랜지스터; 상기 제6 트랜지스터의 드레인과 상기 제2 전원 사이에 연결되고 상기 프리징 신호가 인가되는 게이트로 구성된 제8 트랜지스터를 포함하고, 상기 제4 트랜지스터의 게이트와 상기 제8 트랜지스터의 게이트는 연결되어 있고, 상기 제7 트랜지스터와 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 턴 온 된다.

또한, 실시예에 따른 레벨 쉬프터의, 상기 제7 트랜지스터 및 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 동시에 턴 온 되고, 상기 제4 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V이고, 상기 제6 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V이다.

또한, 실시예에 따른 레벨 쉬프터의 경로 형성 회로는, 상기 제1 전원과 상기 제1 노드 사이에 연결된 제9 트랜지스터; 및 상기 제1 전원과 상기 제2 노드 사이에 연결된 제10 트랜지스터를 포함하고, 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트는 서로 연결된다.

또한, 실시예에 따른 레벨 쉬프터의 경로 형성 회로는, 상기 접지, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제11 트랜지스터; 및 상기 제1 전원, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제7 저항을 더 포함한다.

또한, 실시예에 따른 레벨 쉬프터의 상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터 및 상기 제10 트랜지스터가 동시에 턴 온 되고, 상기 우회 경로는, 상기 제10 트랜지스터를 통해 형성되는 제1 우회 경로; 및 상기 제9 트랜지스터를 통해 형성되는 제2 우회 경로를 포함한다.

또한, 실시예에 따른 레벨 쉬프터의 상기 전류 감지부는, 상기 제1 전원과 상기 제2 전원 사이에 연결된 제12 트랜지스터를 더 포함하고, 상기 제12 트랜지스터의 게이트는 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트에 연결되며, 상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터, 상기 제10 트랜지스터, 및 상기 제12 트랜지스터가 동시에 턴 온 되고, 상기 우회 경로는 상기 제12 트랜지스터를 통해 형성되는 제3 우회 경로를 더 포함한다.

따라서, 실시예에 따른 레벨 쉬프터는, 의도하지 않은 순간적인 노이즈 펄스에 의한 상측 게이트 드라이버 회로의 오동작을 방지할 수 있는 효과가 있다.

또한, 실시예는 게이트 드라이버를 제공한다. 이러한 게이트 드라이버는, 제1 전원 및 제2 전원 사이에 연결되어 제1 구동 신호를 생성하는, 제1 저항과 제1 트랜지스터, 그리고 제1 전원과 제2 전원 사이에 연결되어 제2 구동 신호를 생성하는, 제2 저항과 제2 트랜지스터를 포함하는 레벨 쉬프터를 포함하고, 상기 레벨 쉬프터는, 제1 노드의 전압과 제2 노드의 전압을 이용하여, 상기 제1 구동 신호 및 상기 제2 구동 신호를 생성하는 컨버터; 상기 제1 구동 신호 및 상기 제2 구동 신호에 따라, 게이트 구동 신호를 생성하는 SR 래치; 상기 제2 전원의 제1 전압 변화에 대응하는 제1 전류를 검출하고, 상기 제1 전류에 따라 프리징 신호를 생성하는 전류 감지부; 상기 프리징 신호에 따라 상기 컨버터의 동작을 제어하는 프리징 회로; 및 상기 제1 전압 변화에 따라, 상기 제1 전원과 접지 사이에 우회 경로를 형성하는 경로 형성 회로를 포함하고, 상기 제1 노드는 상기 제1 저항의 일단과 상기 제1 트랜지스터의 소스 가 연결된 노드이고, 상기 제2 노드는 상기 제2 저항의 일단과 상기 제2 트랜지스터의 소스가 연결된 노드이며, 상기 제1 전류는 상기 제2 전원의 전압 변화에 따라 생성되는 전류이고, 상기 제2 전원의 전압은 상기 제1 전원의 전압 보다 낮다.

따라서, 실시예에 따른 게이트 드라이버는, 의도하지 않은 순간적인 노이즈 펄스에 의한 상측 게이트 드라이버 회로의 오동작을 방지할 수 있는 효과가 있다.

실시예에 따른, 레벨 쉬프터, 레벨 쉬프터의 구동 방법, 레벨 쉬프터를 포함하는 게이트 드라이버, 및 게이트 드라이버의 구동 방법은, 공통 전압이 순간적으로 변하는 경우, 상측 게이트 드라이버 회로의 오동작을 방지할 수 있는 효과가 있다.

도 1은 실시예에 따른 게이트 드라이버를 나타낸 도면이다.
도 2는 실시예에 따른 레벨 쉬프터의 구성을 나타내는 블록도 이다.
도 3은 실시예에 따른 레벨 쉬프터의 동작을 나타내는 타이밍이다.
도 4는 실시예에 따른 레벨 쉬프터에서 제2 전압이 급격한 기울기로 상승하는 경우의 전압 변화를 나타내는 도면이다.
도 5는 실시예에 따른 우회 경로를 나타내는 도면이다.
도 6은 실시예에 따른 레벨 쉬프터의 오동작 방지 효과를 나타내는 그래프이다.
도 7은 실시예에 따른 게이트 드라이버의 구동 방법을 나타내는 흐름도이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일, 유사한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

이하, 도 1 및 도 2를 참조하여 실시예에 따른 게이트 드라이버를 설명한다.

도 1은 실시예에 따른 게이트 드라이버를 나타낸 도면이다.

도 1을 참조하면, 게이트 드라이버(1)는 구동 제어기(10) 펄스 생성기(20), 레벨 쉬프터(30), 및 하측 구동기(40)를 포함할 수 있다.

구동 제어기(10)는, 제1 구동 신호(DRV1)를 생성하고 제1 구동 신호(DRV1)를 이용하여 레벨 쉬프터(30)의 구동을 제어할 수 있다. 구동 제어기(10)는 제2 구동 신호(DRV2)를 생성하고 제1 구동 신호(DRV2)를 이용하여 하측 구동기(40)의 구동을 제어할 수 있다.

펄스 생성기(20)는 제1 구동 신호(DRV1)에 따라, 복수의 펄스 신호를 생성할 수 있다. 예를 들어, 펄스 생성기(13)는 제1 입력 신호(IN1)의 출력이 로우 레벨에서 하이 레벨로 상승하는 시점에 동기되어 제1 펄스 신호(SET)를 생성하고, 제1 입력단(IN)의 출력이 하이 레벨에서 로우 레벨로 하강하는 시점에 동기되어 제2 펄스 신호 (RESET)를 생성할 수 있다.

레벨 쉬프터(30)는 제1 전원(VB)과 제2 전원(VS)이 공급될 수 있다. 레벨 쉬프터(30)는 제1 펄스 신호(SET) 및 제2 펄스 신호(RESET)를 이용하여 제1 게이트 전압(VG1)을 생성할 수 있다. 레벨 쉬프터는 제1 게이트 전압(VG1)을 이용하여 상측 출력 스위치(S1)의 스위칭 동작을 제어할 수 있다. 레벨 쉬프터(30)는, 제2 전원(VS)이 급격한 기울기(High dv/dt)로 상승하는 전압 변화(이하, 전압 변화라 함)에서, 신호 생성부(31)에서 하이 레벨의 제1 구동 신호(SC1) 및 하이 레벨의 제2 구동 신호(SC2)가 동시에 생성되지 않도록, 우회 경로를 생성할 수 있다.

레벨 쉬프터(30)는 신호 생성부(31), 필터(32), 및 SR 래치(33)를 포함할 수 있다.

신호 생성부(31)는 제1 펄스 신호(SET) 및 제2 펄스 신호(RESET)를 이용하여 제1 구동 신호(SC1) 및 제2 구동 신호(SC2)를 생성할 수 있다. 레벨 쉬프터는 두 개의 트랜지스터를 포함할 수 있다. 신호 생성부(31)는 두 개의 트랜지스터의 스위칭 동작에 대응하여 제1 구동 신호(SC1) 및 제2 구동 신호(SC2)를 생성할 수 있다. 제1 구동 신호(SC1)는 대응하는 트랜지스터가 턴 온 되면 하이 레벨이 되고, 대응하는 트랜지스터가 턴 오프 되면 소정의 로우 레벨이 된다. 제2 구동 신호(SC2)는 대응하는 트랜지스터가 턴 온 되면 소정의 하이 레벨이 되고, 대응하는 트랜지스터 턴 오프 되면 소정의 로우 레벨이 된다. 신호 생성부(31)는, 전압 변화에서 신호 생성부(31)에 포함된 래치 회로가 오동작하지 않도록, 우회 경로를 생성할 수 있다. 신호 생성부(31)가 우회 경로를 생성하는 구체적인 방법은 후술한다.

필터(32)는 제1 구동 신호(SC1) 및 제2 구동 신호(SC2)의 노이즈를 제거할 수 있다. 필터(32)는 제1 구동 신호(SC1)의 노이즈를 필터링하여 셋 구동 신호(SSC)를 생성할 수 있다. 필터(32)는 셋 구동 신호(SSC)를 SR 래치(33)의 셋 단자(S)에 전달할 수 있다. 필터(32)는 제2 구동 신호(SC2)의 노이즈를 필터링하여 리셋 구동 신호(RSC)를 생성할 수 있다. 필터(32)는 리셋 구동 신호(RSC)를 SR 래치(33)의 리셋 단자(R)에 전달할 수 있다.

SR 래치(33)는 셋 단자(S), 리셋 단자(R), 및 출력 단자(Q)를 포함하는 래치 회로이다. 셋 단자(S)에는 셋 구동 신호(SSC)가 입력되고 리셋 단자(RS)에는 리셋 구동 신호(RSC)가 입력된다. SR 래치(33)는 셋 구동 신호(SSC) 및 리셋 구동 신호(RSC)에 따라 출력 단자(Q)에 제1 게이트 구동 신호(VGS1)를 출력 신호로서 출력할 수 있다. 예를 들어, SR 래치(33)는, 셋 단자(S)에 하이 레벨의 셋 구동 신호(SSC)가 인가된 경우, 하이 레벨의 전압을 데이터로서 저장하고 하이 레벨의 제1 게이트 구동 신호(VGS1)를 출력할 수 있다. SR 래치(33)는 저장된 하이 레벨의 데이터를 유지할 수 있다. SR 래치(33)는, 리셋 단자(R)에 하이 레벨의 리셋 구동 신호(RSC)가 인가된 경우, 저장된 데이터를 초기화하고, 로우 레벨의 제1 게이트 구동 신호(VGS1)로서 출력할 수 있다. 설명의 편의를 위해 도시하지 않았으나, SR 래치(33)와 상측 출력 스위치(S1) 사이에 구동 회로(미도시)를 더 포함하여 상측 구동부를 형성할 수 있다.

하측 구동기(40)는, 제2 구동 신호(DRV2)에 따라 제2 게이트 전압(VG2)을 생성할 수 있다. 하측 구동기(40)는 제2 게이트 전압(VG2)을 이용하여 하측 출력 스위치(S2)의 스위칭 동작을 제어할 수 있다.

이하, 도 2를 참조하여 실시예에 따른 레벨 쉬프터에 대하여 설명한다.

도 2는 실시예에 따른 레벨 쉬프터의 구성을 나타내는 블록도이다.

도 2를 참조하면, 신호 생성부(31)는 신호 발생 회로(311), 경로 형성 회로(312), 및 전류 감지 회로(313)를 포함한다.

신호 발생 회로(311)는 제1 펄스 신호(SET) 및 제2 펄스 신호(RESET)를 이용하여 제1 구동 신호(SC1) 및 제2 구동 신호(SC2)를 생성할 수 있다. 신호 발생 회로(311)는 제1 및 제2 트랜지스터(TR1, TR2), 제1 및 제2 저항(R1, R2), 제1 내지 제6 다이오드(D1~D6), 컨버터(3111), 및 프리징 회로(3112)를 포함할 수 있다. 1

제1 트랜지스터(TR1)는 제1 노드(n1)에 연결된 드레인, 접지에 연결된 소스, 제1 펄스 신호(SET)가 인가되는 게이트를 포함하고, 제1 펄스 신호(SET)의 신호 레벨에 따라 스위칭 동작한다. 제1 트랜지스터(TR1)의, 드레인과 소스 사이에는 제1 기생 커패시터(CPR1)가 형성될 수 있다. 제1 트랜지스터(TR1)는 NMOS 트랜지스터이다.

제2 트랜지스터(TR2)는 제2 노드(n2)에 연결된 드레인, 접지에 연결된 소스, 제1 펄스 신호(SET)가 인가되는 게이트를 포함하고, 제2 펄스 신호(RESET)의 신호 레벨에 따라 스위칭 동작한다. 제2 트랜지스터(TR2)의, 드레인과 소스 사이에는 제2 기생 커패시터(CPR2)가 형성될 수 있다. 제1 트랜지스터(TR1)는 NMOS 트랜지스터이다.

제1 저항(R1)은 제1 전원(VB)과 제1 노드(n1) 사이에 연결되어 있다. 제2 저항(R2)은 제1 전원(VB)과 제2 노드(n2) 사이에 연결되어 있다.

제1 내지 제3 다이오드(D1 ~ D3)는 제1 전원(VB)과 제1 노드(n1) 사이에 직렬 연결되어 있다. 제4 내지 제6 다이오드(D4 ~ D6)는 제1 전원(VB)과 제2 노드(n2) 사이에 직렬 연결되어 있다. 제1 내지 제6 다이오드(D1 ~ D6)는 클램핑 회로로 동작할 수 있으며, 제너 다이오드로써 구성될 수 있으나 실시예가 이에 한정되는 것은 아니다.

컨버터(3111)는 제1 노드(n1)의 전압 및 제2 노드(n2)의 전압을 이용하여 제2 구동 신호(SC2)를 생성할 수 있다. 신호 발생 회로(311)는 제3 내지 제6 트랜지스터(TR3 ~ TR6), 및 제3 내지 제6 저항(R3~R6)을 포함한다.

제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)는 제1 전원(VB)과 제2 전원(VS) 사이에 직렬 연결되어 있고, 제3 트랜지스터(TR3)의 소스는 제4 트랜지스터(TR4)의 드레인에 연결되어 있다. 제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)의 게이트는 제2 노드(n2)에 연결되어 있다.

제5 트랜지스터(TR5)와 제6 트랜지스터(TR6)는 제1 전원(VB)과 제2 전원(VS) 사이에 직렬 연결되어 있고, 제5 트랜지스터(TR5)의 소스는 제6 트랜지스터(TR6)의 드레인에 연결되어 있다. 제5 트랜지스터(TR5)와 제6 트랜지스터(TR6)의 게이트는 제1 노드(n1)에 연결되어 있다. 제3 내지 6 트랜지스터(TR3~TR6)는 PMOS 트랜지스터일 수 있다.

제3 저항(R3)은 제1 전원(VB)과 제3 트랜지스터(TR3)의 드레인 사이에 연결되어 있다. 제4 저항(R4)은 제4 트랜지스터(TR4)의 소스와 제2 전원(VS) 사이에 연결되어 있다. 제5 저항(R5)은 제1 전원(VB)과 제5 트랜지스터(TR5)의 드레인 사이에 연결되어 있다. 제6 저항(R6)은 제6 트랜지스터(TR6)의 소스와 제2 전원(VS) 사이에 연결되어 있다.

프리징 회로(3112)는 제7 트랜지스터(TR7) 및 제8 트랜지스터(TR8)를 포함하고, 전류 감지 회로(313)의 프리징 신호(FS)에 따라 컨버터(3111)의 동작을 제어할 수 있다.

제7 트랜지스터(TR7)는 제4 트랜지스터(TR4)의 소스와 제2 전원(VS) 사이에 연결되어 있다. 제8 트랜지스터(TR6)는 제6 트랜지스터(TR6)의 소스와 제2 전원(VS) 사이에 연결되어 있다. 제7 트랜지스터(TR7)와 제8 트랜지스터(TR8)는 NMOS 트랜지스터일 수 있다.

경로 형성 회로(312)는, 전압 변화에 대응하는 전류가 제1 저항(R1) 및/또는 제2 저항(R2)으로 흐르지 않도록, 우회 경로(도 5 참조)를 형성할 수 있다. 경로 형성 회로(312)가 전압 변화가 발생한 경우 경로를 형성하는 구체적인 방법은 후술한다.

경로 형성 회로(312)는 제9 내지 11 트랜지스터(TR9 ~TR11), 제7 저항(R7), 및 제5 다이오드(D5)를 포함한다.

제9 트랜지스터(TR9)는 제1 전원(VB)에 연결된 드레인, 제10 트랜지스터(TR10)의 게이트에 연결된 게이트, 및 제1 노드(n1)에 연결된 소스를 포함한다. 제9 트랜지스터(TR9)는 PMOS 트랜지스터일 수 있다.

제10 트랜지스터(TR10)는 제1 전원(VB)에 연결된 드레인, 제9 트랜지스터(TR9)의 게이트에 연결된 게이트, 및 제2 노드(n2)에 연결된 소스를 포함한다. 제10 트랜지스터(TR10)는 PMOS 트랜지스터일 수 있다.

제11 트랜지스터(TR11)는 그리고 제9 트랜지스터(TR9)와 제10 트랜지스터(TR10)의 게이트에 연결된 드레인, 접지에 연결된 게이트, 및 접지에 연결된 소스를 포함한다. 제11 트랜지스터(TR11)의 드레인과 소스 사이에는 제3 기생 커패시터(CPR3)가 형성될 수 있다. 제11 트랜지스터(TR11)는 NMOS 트랜지스터이다.

제7 저항(R7)은 제1 전원(VB), 그리고 제9 트랜지스터(TR9)와 제10 트랜지스터(TR10)의 게이트 사이에 연결되어 있다.

제5 다이오드(D5)는 제1 전원(VB)에 연결된 캐소드 및 제9 트랜지스터(TR9)와 제10 트랜지스터(TR10)의 게이트에 연결된 애노드를 포함한다.

전류 감지 회로(313)는 제2 전원(VS)의 전압 변화에 대응하는 전류(Is, 도 6 참조)를 감지하고, 프리징 신호(FS)를 출력한다. 전류 감지 회로(313)는 제8 저항(R8), 전류 감지부(ID), 및 제10 트랜지스터(TR)를 포함한다.

제8 저항(R8)은 제12 트랜지스터(TR1)의 소스와 제2 전원(VS) 사이에 연결되어 있다. 제8 저항(R8)은 제2 전원(VS)의 전압 변화에 대응하여 전압 변화를 감지하는 감지 저항일 수 있다.

전류 감지부(ID)는 제8 저항(R8) 양단에 연결되어 있다. 전류 감지부(ID)는 전압 변화에 대응하는 전류(Is)를 검출하고, 프리징 신호(FS)를 출력한다. 예를 들어, 전류 감지부(ID)는 전류(Is)가 검출된 경우, 제2 전원(VS)에 노이즈로 인한 전압 변화가 발생한 것으로 판단하고, 인에이블 레벨(예를 들어, 하이 레벨)의 프리징 신호(FS)를 생성할 수 있다.

제12 트랜지스터(TR12)는 제1 전원(VB)에 연결된 드레인, 제9 트랜지스터(TR9)와 제10 트랜지스터(TR10)의 게이트에 연결된 게이트, 및 제8 저항의 일단에 연결된 소스를 포함한다. 제12 트랜지스터(TR1)는 PMOS 트랜지스터이다.

이하, 도 2 및 도 3을 참조하여 실시예에 따른 레벨 쉬프터의 정상 상태 동작에 대하여 설명한다.

도 3은 실시예에 따른 레벨 쉬프터의 동작을 나타내는 타이밍이다.

도 2 및 도 3을 참조하면 제1 시점(T1)에서, 인에이블 레벨, 예를 들어, 하이 레벨의 제1 펄스 신호(SET)가 제1 트랜지스터(TR1)의 게이트에 인가되고 제1 트랜지스터(TR1)가 턴 온 된다. 제1 트랜지스터(TR1)를 통해 접지와 제1 노드(n1)가 연결되고 제1 노드(n1)의 전압(Vn1)은 로우 레벨로 떨어진다. 제1 노드(n1)를 통해 제5 트랜지스터(TR5)와 제6 트랜지스터(TR6)의 게이트에 인에이블 레벨, 예를 들어 로우 레벨의 게이트 신호가 인가된다. 로우 레벨의 게이트 신호에 따라 제5 트랜지스터(TR5)와 제6 트랜지스터(TR6)가 턴 온 되고, 하이 레벨의 제1 구동 신호(SC1)가 생성된다. 따라서, 제1 시점(T1)에서 하이 레벨의 제1 구동 신호(SC1)에 대응하는 셋 구동 신호(SSC)에 따라 게이트 전압(VG1)은 로우레벨에서 하이 레벨로 바뀐다.

제2 시점(T2)에서, 인에이블 레벨, 예를 들어, 하이 레벨의 제2 펄스 신호(RESET)가 제2 트랜지스터(TR2)의 게이트에 인가되고 제2 트랜지스터(TR2)가 턴 온 된다. 제2 트랜지스터(TR2)를 통해 접지와 제2 노드(n2)가 연결되고 제2 노드(n2)의 전압(Vn2)은 로우 레벨로 떨어진다. 제2 노드(n2)를 통해 제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)의 게이트에 인에이블 레벨, 예를 들어 로우 레벨의 게이트 신호가 인가된다. 로우 레벨의 게이트 신호에 따라 제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)가 턴 온 되고, 하이 레벨의 제2 구동 신호(SC2)가 생성된다. 따라서, 제2 시점(T2)에서 하이 레벨의 제2 구동 신호(SC2)에 대응하는 리셋 구동 신호(RSC)에 따라 게이트 전압(VG1)은 하이 레벨에서 로우 레벨로 바뀐다.

이하, 도 4 내지 도 6을 참조하여 제2 전압이 급격한 기울기로 상승하는 경우, 실시예에 따른 레벨 쉬프터가 오동작을 방지하는 방법에 대하여 설명한다.

도 4는 실시예에 따른 레벨 쉬프터에서 제2 전압이 급격한 기울기로 상승하는 경우의 전압 변화를 나타내는 도면이다.

도 5는 실시예에 따른 우회 경로를 나타내는 도면이다.

도 6은 실시예에 따른 레벨 쉬프터가 오동작을 방지하는 효과를 나타내는 그래프이다.

도 4 및 도 5를 참조하면, 제3 시점(T3)과 제4 시점(T4) 사이에서, 제2 전원(VS)이 급격한 기울기(High dv/dt)로 상승하는 전압 변화가 발생한다. 이러한 전압 변화에 대응하여 제1 기생 커패시터(CPR1), 제2 기생 커패시터(CPR2), 제3 기생 커패시터(CPR3)가 충전된다.

충전된 제1 기생 커패시터(CPR1)에서 접지로 흐르는 전류(Icpr1) 및 충전된 제2 기생 커패시터(CPR2)에서 접지로 흐르는 전류(Icpr2)에 따라, 제3 시점(T3)에서, 제1 노드(n1) 전압(Vn1)과 제2 노드(n2)의 전압(Vn2)은 동시에 로우 레벨로 떨어진다. 이에 따라, 제5 트랜지스터(TR5)와 제6 트랜지스터(TR6)가 턴 온 되고, 하이 레벨의 제1 구동 신호(SC1)가 생성되고, 제3 트랜지스터(TR3)와 제4 트랜지스터(TR4)가 턴 온 되고, 하이 레벨의 제2 구동 신호(SC2)가 생성된다. 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)에 대응하여, SR 래치(33)의 셋 단자(S)에 하이 레벨의 셋 구동 신호(SSC)가 인가되고 SR 래치(33)의 리셋 단자(R)에 하이 레벨의 리셋 구동 신호(RSC)가 인가된다. 따라서, SR 래치(33)가 오동작하게 된다.

제3 시점(T3)에서, 전류 감지 회로(313)는 제2 전원(VS)의 dv/dt에 대응하여 제8 저항(R8) 양단에 흐르는 전류(Is)를 감지할 수 있다. 전류 감지 회로(313)는 감지된 전류(Is)에 대응하여 인에이블 레벨, 예를 들어 하이 레벨의 프리징 신호(FS)를 생성할 수 있다. 하이 레벨의 프리징 신호(FS)에 따라, 프리징 회로(3112)가 동작한다.

구체적으로 설명하면, 하이 레벨의 프리징 신호(FS)가 제7 트랜지스터(TR7) 및 제8 트랜지스터(TR8)의 게이트에 인가되고, 제7 트랜지스터(TR7) 및 제8 트랜지스터(TR8)는 턴 온 된다. 제7 트랜지스터(TR7) 및 제8 트랜지스터(TR8)가 턴 온 됨에 따라 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)의 소스에 제2 전원(VS)이 연결된다. 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)의 게이트-소스 사이의 전압(Vgs)이 제2 전원(VS)이 된다. 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)의 게이트와 소스 사이의 전압 차가 0V가 되어 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)는 턴 오프 된다.

따라서, 제2 전원(VS)의 dv/dt에 대응하여 제1 노드(n1) 전압(Vn1)과 제2 노드(n2)의 전압(Vn2)은 동시에 로우 레벨로 떨어져도, 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)는 턴 오프 되어 제1 저항(R1)과 제2 저항(R2)에 전류가 흐르지 않게 되고, 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)가 생성되지 않는다. 즉, 로우 레벨의 제1 구동 신호(SC1)와 로우 레벨의 제2 구동 신호(SC2)가 생성된다. 그러므로, SR 래치(33)의, 셋 단자(S), 리셋 단자(R)에 입력되는 신호는 (0,0)이다.

또한, 제2 전원(VS)의 dv/dt에 대응하여 제7 저항(R7) 양단에 전압 강하가 발생한다. 이러한 전압 강하에 대응하는 로우 레벨의 신호가 제9 트랜지스터(TR9), 제10 트랜지스터(TR10), 및 제12 트랜지스터(TR12)의 게이트에 인가된다. 로우 레벨의 신호에 따라, 제9 트랜지스터(TR9), 제10 트랜지스터(TR10), 및 제12 트랜지스터(TR12)가 턴 온 된다.

제10 트랜지스터(TR10) 가 턴 온 됨으로써, 제1 전원(VB)과 접지 사이에, 제10 트랜지스터(TR10)를 포함하는 우회 경로(Ro1)가 형성되고, 우회 경로(Ro1)를 통해 제3 기생 커패시터(CPR3)에 충전된 전압이 흐르게 된다. 제9 트랜지스터(TR9) 가 턴 온 됨으로써, 제1 전원(VB)과 접지 사이에, 제9 트랜지스터(TR9)를 포함하는 우회 경로(Ro2)가 형성되고, 우회 경로(Ro2)를 통해 제1 기생 커패시터(CPR1)에 충전된 전압이 흐르게 된다. 제12 트랜지스터(TR12) 가 턴 온 됨으로써, 제1 전원(VB)과 접지 사이에, 제12 트랜지스터(TR12)를 포함하는 우회 경로(Ro3)가 형성되고, 우회 경로(Ro3)를 통해 제2 기생 커패시터(CPR2)에 충전된 전압이 흐르게 된다.

우회 경로(Ro1), 우회 경로(Ro2), 및 우회 경로(Ro3)에 따라, 제2 전원(VS)의 dv/dt에 따른 전류는 제 1 저항(R1)과 제2 저항(R2)에 흐르지 않게 된다. 따라서, 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)가 생성되지 않는다. 즉, 로우 레벨의 제1 구동 신호(SC1)와 로우 레벨의 제2 구동 신호(SC2)가 생성됨으로써, SR 래치(33)의, 셋 단자(S), 리셋 단자(R)에 입력되는 신호는 (0,0)이다.

그러므로, 실시예에 따른 레벨 쉬프터(30)는 제2 전원(VS)의 dv/dt에 대응하여, 경로 형성 회로(312) 및 프리징 회로(3112)를 이용하여 이중으로 SR 래치(33)가 오동작하는 것을 방지할 수 있는 효과가 있다.

도 6을 참조하면, 전압 변화 발생 이전의 정상 동작 구간(Pp)에서, 게이트 전압(VG1)은 제1 입력 신호(IN1)의, 라이징 타임에 동기되어 제1 레벨(예를 들어, 하이 레벨(H))로 상승하고 폴링 타임에 동기되어 제2 레벨(예를 들어 로우 레벨(L))로 하강한다.

하지만, 제3 시점(T3)에서 제2 전원(VS)은 급격한 기울기(dv/dt)에 따라 상승하는 전압 변화가 발생하고, 이에 대응하여, 제1 입력 신호(IN1)의 전압은 제1 전압(V1)에서 제2 전압(V2)으로 상승한다.

제3 시점(T3)과 제4 시점(T4) 사이의 전압 변화 구간(Pc)에서, 상술한 바와 같이, 제2 전원(VS)은 급격한 기울기(dv/dt)에 따라 상승하는 전압 변화가 발생하고, 이에 대응하여, 제1 입력 신호(IN1)의 전압은 제1 전압(V1)에서 제2 전압(V2)으로 상승한다. 전압 변화에 대응하여 제1 기생 커패시터(CPR1), 제2 기생 커패시터(CPR2), 제3 기생 커패시터(CPR3)가 충전된다. 또한, 게이트 전압(VG1)은, 제1 입력 신호(IN1)의, 라이징 타임에 동기되어 제1 레벨 보다 높은 레벨의 전압(Vc)으로 출력된다.

따라서, 전압 변화 구간(Pc)에서 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)가 발생하고, SR 래치(33)의 셋 단자(S)에 하이 레벨의 셋 구동 신호(SSC)가 인가되고 SR 래치(33)의 리셋 단자(R)에 하이 레벨의 리셋 구동 신호(RSC)가 인가된다. 따라서, SR 래치(33)가 오동작하게 된다.

이때, 전압 변화 구간(Pc)에서 전압 변화에 따라 제1 입력 신호(IN1)의 전압은 제1 전압(V1)에서 제2 전압(V2)으로 상승하더라도, 상술한 바와 같이, 경로 형성 회로(312) 및 프리징 회로(3112)를 이용하여 이중으로 SR 래치(33)가 오동작하는 것을 방지할 수 있다.

그러므로, 제4 시점(T4) 이후의 정상 동작 구간(Pa)에서는, 제1 입력 신호(IN1)의 전압은 제1 전압(V1)에서 제2 전압(V2)으로 상승하더라도, 게이트 전압(VG1)은 제1 입력 신호(IN1)의, 라이징 타임에 동기되어 제1 레벨(예를 들어, 하이 레벨(H))로 상승하고 폴링 타임에 동기되어 제2 레벨(예를 들어 로우 레벨(L))로 하강한다.

따라서, 실시예에 따른 레벨 쉬프터(30)는, 제1 입력 신호(IN1)의 전압은 제1 전압(V1)에서 제2 전압(V2)으로 상승하더라도, 경로 형성 회로(312) 및 프리징 회로(3112)를 이용하여 이중으로 SR 래치(33)가 오동작하는 것을 방지할 수 있는 효과가 있다. 또한, 실시예에 따른 레벨 쉬프터(30)는 순간적인 제2 전원(VS)이 급격한 기울기(dv/dt)로 상승하는 전압 변화 따른 작은 전압 강하에도 SR 래치(33)의 출력 신호(VG1)의 상태를 바꿀 수 있다.

따라서, 종래의 SR 래치 상태 변화를 위해, 레벨 쉬프터의 로드 저항의 전압 강하가 인버터의 문턱 전압을 초과하는 데 걸리는 시간을 줄일 수 있다. 그러므로, 실시예에 따른 레벨 쉬프터(30)는 종래 기술에 비해, SR 래치의 빠른 출력 상태 변환이 가능하다. 또한, 실시예에 따른 레벨 쉬프터(30)에 포함되는 nMOS 트랜지스터의 크기를 줄일 수 있다.

이하, 도 7을 이용하여 실시예에 따른 게이트 드라이버의 구동 방법을 설명한다.

도 7은 실시예에 따른 게이트 드라이버의 구동 방법을 나타내는 흐름도이다.

레벨 쉬프터(30)의 구체적인 구성은 상술한 바와 같으므로, 상세한 설명은 생략한다.

단계(S10)에서, 레벨 쉬프터(30)는 제2 전원(VS)의 dv/dt에 대응하여 제8 저항(R8) 양단에 흐르는 전류(Is)를 감지한다.

단계(S20)에서, 레벨 쉬프터(30)는, 전류(Is)를 감지한 경우, 감지된 전류(Is)에 대응하여 인에이블 레벨의 프리징 신호(FS)를 생성한다. 레벨 쉬프터(30)는 인에이블 레벨의 프리징 신호(FS)에 따라, 제4 트랜지스터(TR4) 및 제6 트랜지스터(TR6)를 턴 오프 한다.

단계(S30)에서, 레벨 쉬프터(30)는 전압 변화에서 신호 생성부(31)에 포함된 래치 회로가 오동작하지 않도록, 우회 경로(Ro)를 생성한다.

구체적으로 설명하면, 제2 전원(VS)의 dv/dt에 대응하여 제7 저항(R7) 양단에 전압 강하가 발생한다. 이러한 전압 강하에 대응하는 로우 레벨의 신호가 제9 트랜지스터(TR9), 제10 트랜지스터(TR10), 및 제12 트랜지스터(TR12)의 게이트에 인가된다. 로우 레벨의 신호에 따라, 제9 트랜지스터(TR9), 제10 트랜지스터(TR10), 및 제12 트랜지스터(TR12)가 턴 온 된다.

우회 경로(Ro1), 우회 경로(Ro2), 및 우회 경로(Ro3)에 따라, 제2 전원(VS)의 dv/dt에 따른 전류는 제 1 저항(R1)과 제2 저항(R2)에 흐르지 않게 된다. 따라서, 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)가 생성되지 않는다.

우회 경로(Ro1), 우회 경로(Ro2), 및 우회 경로(Ro3)에 따라, 제2 전원(VS)의 dv/dt에 따른 전류는 제 1 저항(R1)과 제2 저항(R2)에 흐르지 않게 된다. 따라서, 하이 레벨의 제1 구동 신호(SC1)와 하이 레벨의 제2 구동 신호(SC2)가 생성되지 않는다. 즉, 로우 레벨의 제1 구동 신호(SC1)와 로우 레벨의 제2 구동 신호(SC2)가 생성된다. 이때, SR 래치(33)의, 셋 단자(S), 리셋 단자(R)에 입력되는 신호는 (0,0)이다.

그러므로, 실시예에 따른 레벨 쉬프터(30)는 제2 전원(VS)의 dv/dt에 대응하여, 경로 형성 회로(312) 및 프리징 회로(3112)를 이용하여 이중으로 SR 래치(33)가 오동작하는 것을 방지할 수 있는 효과가 있다. 또한, 실시예에 따른 레벨 쉬프터(30)는 순간적인 제2 전원(VS)이 급격한 기울기(dv/dt)로 상승하는 전압 변화 따른 작은 전압 강하에도 SR 래치(33)의 출력 신호(VG1)의 상태를 바꿀 수 있다.

이상에서 실시예에 대하여 상세하게 설명하였지만 실시예의 권리범위는 이에 한정되는 것은 아니고 이하의 청구범위에서 정의하고 있는 실시예의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 실시예의 권리범위에 속하는 것이다.

1: 게이트 드라이버
10: 구동 제어기
20: 펄스 생성기
30: 레벨 쉬프터
31: 신호 생성부
32: 필터
33: SR 래치
40: 하측 구동기
311: 신호 발생 회로
312: 경로 형성 회로
313: 전류 감지 회로
3111: 컨버터
3112: 프리징 회로

Claims

제1 전원 및 제2 전원 사이에 연결되어 제1 구동 신호를 생성하는, 제1 저항과 제1 트랜지스터, 그리고 제1 전원과 제2 전원 사이에 연결되어 제2 구동 신호를 생성하는, 제2 저항과 제2 트랜지스터를 포함하는 레벨 쉬프터로서,
제1 노드의 전압과 제2 노드의 전압을 이용하여, 상기 제1 구동 신호 및 상기 제2 구동 신호를 생성하는 컨버터;
상기 제1 구동 신호 및 상기 제2 구동 신호에 따라, 게이트 구동 신호를 생성하는 SR 래치;
상기 제2 전원의 제1 전압 변화에 대응하는 제1 전류를 검출하고, 상기 제1 전류에 따라 프리징 신호를 생성하는 전류 감지부;
상기 프리징 신호에 따라 상기 컨버터의 동작을 제어하는 프리징 회로; 및
상기 제1 전압 변화에 따라, 상기 제1 전원과 접지 사이에 우회 경로를 형성하는 경로 형성 회로
를 포함하고,
상기 제1 노드는 상기 제1 저항의 일단과 상기 제1 트랜지스터의 소스 가 연결된 노드이고, 상기 제2 노드는 상기 제2 저항의 일단과 상기 제2 트랜지스터의 소스가 연결된 노드이며, 상기 제1 전류는 상기 제2 전원의 전압 변화에 따라 생성되는 전류이고, 상기 제2 전원의 전압은 상기 제1 전원의 전압보다 낮은, 레벨 쉬프터.
제1항에 있어서,
상기 전류 감지부는,
상기 제1 전원과 상기 제2 전원 사이에 연결되어 상기 제1 전류가 흐르는 감지 저항; 및
상기 제1 전류를 검출하는 전류 감지부
를 포함하고,
상기 전류 감지부는 상기 제1 전류가 검출된 경우, 상기 컨버터의 동작을 제어하는 프리징 신호를 생성하는, 레벨 쉬프터.
제2항에 있어서,
상기 컨버터는,
상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제3 트랜지스터 및 제4 트랜지스터;
상기 제1 전원과 상기 제3 트랜지스터의 일단에 연결된 제3 저항; 및
상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제4 저항
을 포함하고,
상기 제3 트랜지스터의 게이트와 상기 제4 트랜지스터의 게이트는 상기 제2 노드에 연결된, 레벨 쉬프터.
제3항에 있어서,
상기 컨버터는,
상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제5 트랜지스터 및 제6 트랜지스터;
상기 제1 전원과 상기 제5 트랜지스터의 일단에 연결된 제5 저항;
및
상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제6 저항
을 더 포함하고,
상기 제5 트랜지스터의 게이트와 상기 제6 트랜지스터의 게이트는 상기 제1 노드에 연결된, 레벨 쉬프터.
제4항에 있어서,
상기 프리징 회로는,
상기 제4 트랜지스터의 드레인과 상기 제2 전원 사이에 양단이 연결되고, 상기 프리징 신호가 인가되는 게이트로 구성된 제7 트랜지스터;
상기 제6 트랜지스터의 드레인과 상기 제2 전원 사이에 연결되고 상기 프리징 신호가 인가되는 게이트로 구성된 제8 트랜지스터
를 포함하고,
상기 제4 트랜지스터의 게이트와 상기 제8 트랜지스터의 게이트는 연결되어 있고, 상기 제7 트랜지스터와 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 턴 온 되는, 레벨 쉬프터.
제5항에 있어서,
상기 제7 트랜지스터 및 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 동시에 턴 온 되고,
상기 제4 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V이고,
상기 제6 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V인, 레벨 쉬프터.
제6항에 있어서,
상기 경로 형성 회로는,
상기 제1 전원과 상기 제1 노드 사이에 연결된 제9 트랜지스터; 및
상기 제1 전원과 상기 제2 노드 사이에 연결된 제10 트랜지스터
를 포함하고,
상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트는 서로 연결된, 레벨 쉬프터.
제7항에 있어서,
상기 경로 형성 회로는,
상기 접지, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제11 트랜지스터; 및
상기 제1 전원, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제7 저항
를 더 포함하는, 레벨 쉬프터.
제8항에 있어서,
상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터 및 상기 제10 트랜지스터가 동시에 턴 온 되고,
상기 우회 경로는,
상기 제10 트랜지스터를 통해 형성되는 제1 우회 경로; 및
상기 제9 트랜지스터를 통해 형성되는 제2 우회 경로
를 포함하는, 레벨 쉬프터.
제9 항에 있어서,
상기 전류 감지부는,
상기 제1 전원과 상기 제2 전원 사이에 연결된 제12 트랜지스터를 더 포함하고,
상기 제12 트랜지스터의 게이트는 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트에 연결되며,
상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터, 상기 제10 트랜지스터, 및 상기 제12 트랜지스터가 동시에 턴 온 되고,
상기 우회 경로는 상기 제12 트랜지스터를 통해 형성되는 제3 우회 경로
를 더 포함하는, 레벨 쉬프터.
게이트 드라이버로서,
제1 전원 및 제2 전원 사이에 연결되어 제1 구동 신호를 생성하는, 제1 저항과 제1 트랜지스터, 그리고 제1 전원과 제2 전원 사이에 연결되어 제2 구동 신호를 생성하는, 제2 저항과 제2 트랜지스터를 포함하는 레벨 쉬프터
를 포함하고,
상기 레벨 쉬프터는,
제1 노드의 전압과 제2 노드의 전압을 이용하여, 상기 제1 구동 신호 및 상기 제2 구동 신호를 생성하는 컨버터;
상기 제1 구동 신호 및 상기 제2 구동 신호에 따라, 게이트 구동 신호를 생성하는 SR 래치;
상기 제2 전원의 제1 전압 변화에 대응하는 제1 전류를 검출하고, 상기 제1 전류에 따라 프리징 신호를 생성하는 전류 감지부;
상기 프리징 신호에 따라 상기 컨버터의 동작을 제어하는 프리징 회로; 및
상기 제1 전압 변화에 따라, 상기 제1 전원과 접지 사이에 우회 경로를 형성하는 경로 형성 회로
를 포함하고,
상기 제1 노드는 상기 제1 저항의 일단과 상기 제1 트랜지스터의 소스 가 연결된 노드이고, 상기 제2 노드는 상기 제2 저항의 일단과 상기 제2 트랜지스터의 소스가 연결된 노드이며, 상기 제1 전류는 상기 제2 전원의 전압 변화에 따라 생성되는 전류이고, 상기 제2 전원의 전압은 상기 제1 전원의 전압보다 낮은, 게이트 드라이버.
제11항에 있어서,
상기 전류 감지부는,
상기 제1 전원과 상기 제2 전원 사이에 연결되어 상기 제1 전류가 흐르는 감지 저항; 및
상기 제1 전류를 검출하는 전류 감지부
를 포함하고,
상기 전류 감지부는 상기 제1 전류가 검출된 경우, 상기 컨버터의 동작을 제어하는 프리징 신호를 생성하는, 게이트 드라이버.
제12항에 있어서,
상기 컨버터는,
상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제3 트랜지스터 및 제4 트랜지스터;
상기 제1 전원과 상기 제3 트랜지스터의 일단에 연결된 제3 저항; 및
상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제4 저항
을 포함하고,
상기 제3 트랜지스터의 게이트와 상기 제4 트랜지스터의 게이트는 상기 제2 노드에 연결된, 게이트 드라이버.
제13항에 있어서,
상기 제1 전원 및 상기 제2 전원 사이에 직렬 연결된, 제5 트랜지스터 및 제6 트랜지스터;
상기 제1 전원과 상기 제5 트랜지스터의 일단에 연결된 제5 저항;
및
상기 제2 전원과 상기 제4 트랜지스터의 일단에 연결된 제6 저항
을 포함하고,
상기 제5 트랜지스터의 게이트와 상기 제6 트랜지스터의 게이트는 상기 제1 노드에 연결된, 게이트 드라이버.
제14항에 있어서,
상기 프리징 회로는,
상기 제4 트랜지스터의 드레인과 상기 제2 전원 사이에 양단이 연결되고, 상기 프리징 신호가 인가되는 게이트로 구성된 제7 트랜지스터;
상기 제6 트랜지스터의 드레인과 상기 제2 전원 사이에 연결되고 상기 프리징 신호가 인가되는 게이트로 구성된 제8 트랜지스터
를 포함하고,
상기 제4 트랜지스터의 게이트와 상기 제8 트랜지스터의 게이트는 연결되어 있고, 상기 제7 트랜지스터와 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 턴 온 되는, 게이트 드라이버.
제15항에 있어서,
상기 제7 트랜지스터 및 상기 제8 트랜지스터는 인에이블 레벨의 상기 프리징 신호에 따라 동시에 턴 온 되고,
상기 제4 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V이고,
상기 제6 트랜지스터의, 게이트와 소스 사이의 전압 차이는 0V인, 게이트 드라이버.
제16항에 있어서,
상기 경로 형성 회로는,
상기 제1 전원과 상기 제1 노드 사이에 연결된 제9 트랜지스터; 및
상기 제1 전원과 상기 제2 노드 사이에 연결된 제10 트랜지스터
를 포함하고,
상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트는 서로 연결된, 게이트 드라이버.
제17항에 있어서,
상기 경로 형성 회로는,
상기 접지, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제11 트랜지스터; 및
상기 제1 전원, 그리고 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트 사이에 연결된 제7 저항
를 더 포함하는, 게이트 드라이버.
제18항에 있어서,
상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터 및 상기 제10 트랜지스터가 동시에 턴 온 되고,
상기 우회 경로는,
상기 제10 트랜지스터를 통해 형성되는 제1 우회 경로; 및
상기 제9 트랜지스터를 통해 형성되는 제2 우회 경로
를 포함하는, 게이트 드라이버.
제19 항에 있어서,
상기 전류 감지부는,
상기 제1 전원과 상기 제2 전원 사이에 연결된 제12 트랜지스터를 더 포함하고,
상기 제12 트랜지스터의 게이트는 상기 제9 트랜지스터의 게이트와 상기 제10 트랜지스터의 게이트에 연결되며,
상기 제7 저항의 전압 강하에 따라, 상기 제9 트랜지스터, 상기 제10 트랜지스터, 및 상기 제12 트랜지스터가 동시에 턴 온 되고,
상기 우회 경로는 상기 제12 트랜지스터를 통해 형성되는 제3 우회 경로
를 더 포함하는, 게이트 드라이버.