JP3037760B2 - ハーフブリッジ駆動装置 - Google Patents
ハーフブリッジ駆動装置Info
- Publication number
- JP3037760B2 JP3037760B2 JP2418082A JP41808290A JP3037760B2 JP 3037760 B2 JP3037760 B2 JP 3037760B2 JP 2418082 A JP2418082 A JP 2418082A JP 41808290 A JP41808290 A JP 41808290A JP 3037760 B2 JP3037760 B2 JP 3037760B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- bridge
- transistor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/519—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a push-pull configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高圧側スイッチ手段と
低圧側スイッチ手段各１個を含むハーフブリッジ（half
bridge 、高周波インバータの１形態）を制御駆動する
装置に関するものであって、この高圧側スイッチ手段は
ハーフブリッジの出力と結合しかつ１つの駆動入力を有
し、駆動装置本体の高圧側駆動回路の出力は上記高圧ス
イッチ手段に加えられ、これををオンまたはオフ状態に
選択的に切り替え、またこの駆動部は２本の線を介して
高圧側制御電流を受信している。
低圧側スイッチ手段各１個を含むハーフブリッジ（half
bridge 、高周波インバータの１形態）を制御駆動する
装置に関するものであって、この高圧側スイッチ手段は
ハーフブリッジの出力と結合しかつ１つの駆動入力を有
し、駆動装置本体の高圧側駆動回路の出力は上記高圧ス
イッチ手段に加えられ、これををオンまたはオフ状態に
選択的に切り替え、またこの駆動部は２本の線を介して
高圧側制御電流を受信している。
【０００２】
【従来の技術】ＭＯＳＦＥＴやＩＧＴなどのトランジス
タスイッチを用いた高電圧ハーフブリッジ回路（half b
ridge circuits) は、直流から交流へのインバータ、運
動制御装置、切り替えモード電源（switch mode power
supplies) 、および点灯用安定抵抗(lighting ballast
s) など各種の電力応用に用途を見いだしている。この
ような用途においては、最高５００ボルトまでの直流電
源を用い、出力として、０ボルトとこの直流電源電圧の
範囲にわたり高スルーレイト（slew rate,最大電圧変化
の時間率) で遷移可能なハーフブリッジであることが要
求される。最近モノリシック集積回路によるハーフブリ
ッジ駆動回路が得られるようになったことは、例えばD.
F.Henderson の論文“An HVIC MOSFET/IGT Driver For
Half-Bridge Topologies" （ＨＦＰＣ−1988年5 月−会
議の予稿集 237-245頁）に述べられている。この論文に
述べられているブリッジ駆動回路は双チャネル（dual c
hannel) 型で、その高圧側チャネルには高圧側駆動回路
があり、ブートストラップ電源電圧を受けて、ハーフブ
リッジの高圧側（上部) トランジスタを駆動し、その低
圧側（アース側）チャネルに は低圧側駆動回路があり
低圧側（下部) トランジスタを駆動している。高圧側駆
動回路およびそのブートストラップ電源電圧は、ハーフ
ブリッジの出力電圧の上で浮動しながら高圧側トランジ
スタを適切に駆動する。高圧側チャネルにはレベル変換
回路（level shifter)があり、制御信号を、２本の線を
介して地電位からこの高圧側駆動回路の受信部へ伝送す
る。通常これらの制御信号のうち、１つは下向きの「オ
ン」電流パルスであって制御線の１本の上を伝送し、選
択的に高圧側トランジスタを導通状態にし、他の１つは
下向きの「オフ」電流パルスであって制御線の他の１本
の上を伝送し、選択的に高圧側トランジスタを非導通状
態にする。高圧側トランジスタの状態は、高圧側駆動回
路の中のＲ／Ｓフリップフロップで制御され、この回路
は「オン」パルスでセット（設定）され「オフ」パルス
でリセット（復帰）する。
タスイッチを用いた高電圧ハーフブリッジ回路（half b
ridge circuits) は、直流から交流へのインバータ、運
動制御装置、切り替えモード電源（switch mode power
supplies) 、および点灯用安定抵抗(lighting ballast
s) など各種の電力応用に用途を見いだしている。この
ような用途においては、最高５００ボルトまでの直流電
源を用い、出力として、０ボルトとこの直流電源電圧の
範囲にわたり高スルーレイト（slew rate,最大電圧変化
の時間率) で遷移可能なハーフブリッジであることが要
求される。最近モノリシック集積回路によるハーフブリ
ッジ駆動回路が得られるようになったことは、例えばD.
F.Henderson の論文“An HVIC MOSFET/IGT Driver For
Half-Bridge Topologies" （ＨＦＰＣ−1988年5 月−会
議の予稿集 237-245頁）に述べられている。この論文に
述べられているブリッジ駆動回路は双チャネル（dual c
hannel) 型で、その高圧側チャネルには高圧側駆動回路
があり、ブートストラップ電源電圧を受けて、ハーフブ
リッジの高圧側（上部) トランジスタを駆動し、その低
圧側（アース側）チャネルに は低圧側駆動回路があり
低圧側（下部) トランジスタを駆動している。高圧側駆
動回路およびそのブートストラップ電源電圧は、ハーフ
ブリッジの出力電圧の上で浮動しながら高圧側トランジ
スタを適切に駆動する。高圧側チャネルにはレベル変換
回路（level shifter)があり、制御信号を、２本の線を
介して地電位からこの高圧側駆動回路の受信部へ伝送す
る。通常これらの制御信号のうち、１つは下向きの「オ
ン」電流パルスであって制御線の１本の上を伝送し、選
択的に高圧側トランジスタを導通状態にし、他の１つは
下向きの「オフ」電流パルスであって制御線の他の１本
の上を伝送し、選択的に高圧側トランジスタを非導通状
態にする。高圧側トランジスタの状態は、高圧側駆動回
路の中のＲ／Ｓフリップフロップで制御され、この回路
は「オン」パルスでセット（設定）され「オフ」パルス
でリセット（復帰）する。
【０００３】
【発明が解決しようとする課題】上記の型のハーフブリ
ッジ駆動装置の動作は、ブリッジの出力における正負電
圧の高率（１０ｋｖ以上／マイクロ秒）のスルーレイト
に基づいて、制御線に誘導される過渡電流に影響され勝
ちであり、この電圧が数ピコファラドの寄生容量（para
sitic capacitance)を通して作用する場合、この寄生容
量が電源の役割を果たし制御線上に数１０ｍＡ以上にも
及ぶ上向きか下向きの過渡電流を流すことがある。この
種の過渡電流は、両制御線に同時に誘導される傾向があ
るので、これを「共通モード」と名付ける。電流が両制
御線に同時に誘導するにも拘らず、フリップフロップの
誤動作から各種の不都合な結果を生じるのであり、その
中にはハーフブリッジの出力誤りはもちろん、高圧低圧
両側のトランジスタの同時導通による電流の短絡状態
（cross coduction) まで引き起こすことがある。さら
に過渡電流の流れている状態では制御は多分不可能であ
る。
ッジ駆動装置の動作は、ブリッジの出力における正負電
圧の高率（１０ｋｖ以上／マイクロ秒）のスルーレイト
に基づいて、制御線に誘導される過渡電流に影響され勝
ちであり、この電圧が数ピコファラドの寄生容量（para
sitic capacitance)を通して作用する場合、この寄生容
量が電源の役割を果たし制御線上に数１０ｍＡ以上にも
及ぶ上向きか下向きの過渡電流を流すことがある。この
種の過渡電流は、両制御線に同時に誘導される傾向があ
るので、これを「共通モード」と名付ける。電流が両制
御線に同時に誘導するにも拘らず、フリップフロップの
誤動作から各種の不都合な結果を生じるのであり、その
中にはハーフブリッジの出力誤りはもちろん、高圧低圧
両側のトランジスタの同時導通による電流の短絡状態
（cross coduction) まで引き起こすことがある。さら
に過渡電流の流れている状態では制御は多分不可能であ
る。
【０００４】本発明の目的は、ハーフブリッジの電力ス
イッチ手段のための浮動駆動装置（floating driver)と
して、この駆動装置の制御線上に生じる共通モード電流
および雑音には感じない（insensitive)が、制御線上の
「オン」「オフ」制御電流パルスには適切に応答するよ
うな装置を実現することである。さらに本発明は、レベ
ル変換回路の送信部の特性を、熱的（thermally)かつ抵
抗的に(resistively) 浮動駆動装置の受信部と整合（ma
tch)させることも目的としている。さらにもう１つの目
的は、浮動駆動装置とレベル変換回路とを、集積回路に
よる実現に適したバイポーラーまたはＭＯＳ素子の形で
具体化することである。
イッチ手段のための浮動駆動装置（floating driver)と
して、この駆動装置の制御線上に生じる共通モード電流
および雑音には感じない（insensitive)が、制御線上の
「オン」「オフ」制御電流パルスには適切に応答するよ
うな装置を実現することである。さらに本発明は、レベ
ル変換回路の送信部の特性を、熱的（thermally)かつ抵
抗的に(resistively) 浮動駆動装置の受信部と整合（ma
tch)させることも目的としている。さらにもう１つの目
的は、浮動駆動装置とレベル変換回路とを、集積回路に
よる実現に適したバイポーラーまたはＭＯＳ素子の形で
具体化することである。
【０００５】
【課題を解決するための手段】上記目的その他を達成す
るため、本発明に基づく装置では、その特徴として、２
本の制御線にはそれぞれ固有のセンス抵抗器（sense re
sistor) を線に直列に接続し、さらに、これらセンス抵
抗器と高圧側駆動用出力との間に差動手段（differenti
al means) を挿入することにより、これら２個のセンス
抵抗器に生じる電圧の差が有効動作範囲（operational
dynamic range)にある限り、この電圧差に応じて高圧側
スイッチ手段の状態を制御できるようにしてある。これ
により、制御線上に共通モード過渡電流が不意に出現し
ても、かなりまで誤動作しないよう鈍感にし、その一方
では、制御線上を非共通モードで伝送される「オン」
「オフ」の制御電流パルスに対しては確実に応答するよ
うにしている。この差動手段としては、差動増幅器であ
って、その２つの出力が互いに反対の極性をもち、これ
らが、駆動対象のスイッチ手段の導体状態を論理制御す
るフリップフロップへの「セット」「リセット」入力と
なるような差動増幅器が望ましい。
るため、本発明に基づく装置では、その特徴として、２
本の制御線にはそれぞれ固有のセンス抵抗器（sense re
sistor) を線に直列に接続し、さらに、これらセンス抵
抗器と高圧側駆動用出力との間に差動手段（differenti
al means) を挿入することにより、これら２個のセンス
抵抗器に生じる電圧の差が有効動作範囲（operational
dynamic range)にある限り、この電圧差に応じて高圧側
スイッチ手段の状態を制御できるようにしてある。これ
により、制御線上に共通モード過渡電流が不意に出現し
ても、かなりまで誤動作しないよう鈍感にし、その一方
では、制御線上を非共通モードで伝送される「オン」
「オフ」の制御電流パルスに対しては確実に応答するよ
うにしている。この差動手段としては、差動増幅器であ
って、その２つの出力が互いに反対の極性をもち、これ
らが、駆動対象のスイッチ手段の導体状態を論理制御す
るフリップフロップへの「セット」「リセット」入力と
なるような差動増幅器が望ましい。
【０００６】本発明のもう１つの特徴は、差動受信手段
の入力の有効動作範囲の中心に「不感帯」（dead zone)
を設け、雑音から防護していることである。本発明の
さらにもう１つの特徴は、レベル変換回路の送信部に整
合手段を設け、これにより「オン」「オフ」制御電流パ
ルスの振幅を、差動増幅器の不感帯およびセンス抵抗器
の抵抗値との関係で調整していることである。
の入力の有効動作範囲の中心に「不感帯」（dead zone)
を設け、雑音から防護していることである。本発明の
さらにもう１つの特徴は、レベル変換回路の送信部に整
合手段を設け、これにより「オン」「オフ」制御電流パ
ルスの振幅を、差動増幅器の不感帯およびセンス抵抗器
の抵抗値との関係で調整していることである。
【０００７】本発明のその他の局面として重要なのはセ
ンス抵抗器の抵抗値の選択である。もし、センス抵抗の
直流値が割合低く、共通モード電流によりこれら抵抗の
上に生じる電圧が、差動手段の入力動作範囲以内に十分
に入っているとすれば、上向きか下向きの共通モード電
流が流れている間でも制御は可能である。しかし、この
ような条件を充たすには、信号送信部にある程度高い電
力が要りそうである、というのは、、両センス抵抗器上
の電圧の差が差動増幅器の不感帯を超えるよう、「オ
ン」「オフ」制御電流パルスの振幅を十分大きくしなけ
ればならないからである。一方もし、共通モード電流の
流れる瞬間には、制御を行なう必要がなく、単に共通モ
ード電流による誤動作を防ぐだけでよい場合には、セン
ス抵抗器の直流抵抗値は高く選ぶことができ、その結
果、送信部の電力は低く、さらに（または）ハーフブリ
ッジの出力スルーレートが極めて高い場合でも使えるこ
とになるが、しかしこの場合にはクランプ手段（clamp
means)を用いて、共通モード電流によりセンス抵抗器の
上に生じる電圧を、ブートストラップ電源電圧との対比
で制限し、差動手段への過大な入力を回避する。
ンス抵抗器の抵抗値の選択である。もし、センス抵抗の
直流値が割合低く、共通モード電流によりこれら抵抗の
上に生じる電圧が、差動手段の入力動作範囲以内に十分
に入っているとすれば、上向きか下向きの共通モード電
流が流れている間でも制御は可能である。しかし、この
ような条件を充たすには、信号送信部にある程度高い電
力が要りそうである、というのは、、両センス抵抗器上
の電圧の差が差動増幅器の不感帯を超えるよう、「オ
ン」「オフ」制御電流パルスの振幅を十分大きくしなけ
ればならないからである。一方もし、共通モード電流の
流れる瞬間には、制御を行なう必要がなく、単に共通モ
ード電流による誤動作を防ぐだけでよい場合には、セン
ス抵抗器の直流抵抗値は高く選ぶことができ、その結
果、送信部の電力は低く、さらに（または）ハーフブリ
ッジの出力スルーレートが極めて高い場合でも使えるこ
とになるが、しかしこの場合にはクランプ手段（clamp
means)を用いて、共通モード電流によりセンス抵抗器の
上に生じる電圧を、ブートストラップ電源電圧との対比
で制限し、差動手段への過大な入力を回避する。
【０００８】上述のハーフブリッジ駆動装置は、高電圧
集積回路に適したバイポーラーまたはＭＯＳ技術で具体
化され、その素子としてはこの種技術で実現可能なもの
が用いられる。
集積回路に適したバイポーラーまたはＭＯＳ技術で具体
化され、その素子としてはこの種技術で実現可能なもの
が用いられる。
【０００９】
【実施例】本発明の上記以外の目的、特徴、および利点
は、以下詳細に記述する望ましい実施諸例を熟読すれば
明らかとなろう。先ず第１図を参照すると、そこには、
本発明による高電圧集積回路（ＨＶＩＣ）のハーフブリ
ッジ駆動装置１０を、その駆動対象である、高圧側ＭＯ
ＳＦＥＴスイッチ手段ＴH およびアース側ＭＯＳＦＥＴ
スイッチ手段ＴG をトーテムポール型に接続して形成し
たハーフブリッジとともに示してある。このハーフブリ
ッジの中では、ＴH のソース１４がＴG のドレーン１６
にノード点１８で接続され、ハーフブリッジ１２の出力
電圧Ｖoutはこの点で形成される。ＴH のドレーン２０
とＴG のソース２２は、それぞれ直流高電圧電源ＶC
（最高５００ボルト）の正負の導体（rail) ２４、２６
に接続されている。負の導体２６によりハーフブリッジ
は接地されている。ハーフブリッジの出力ノード１８と
直流供給部ＶC の中点２８との間には、インダクタンス
ＬL と抵抗ＲL の直列の組合せとして図示した負荷３０
が接続されている。ここで明らかなように、高圧側のパ
ワートランジスタＴH を導体状態に置きさえすれば、ハ
ーフブリッジ１２の出力電圧Ｖout は＋ＶC になり、ア
ース側パワートランジスタＴG を導体状態に置きさえす
れば出力電圧Ｖout はアース電位になる。従って、例え
ばＴH とＴG の導通状態を周期的に交替させると、負荷
にかかる平均電圧は導通状態の出現割合（duty cycle)
に応じて＋ＶC／２と−ＶC／２の範囲で任意の値をとる
ことができる。負荷３０は誘導性なので、ダイオード３
２と３４をトランジスタＴH とＴG にそれぞれ通常の方
法で並列接続し、負荷３０の誘導部ＬL を通る電流の断
続に基づくＶout の過渡電圧を制限している。トランジ
スタＴH とＴG をエンハンスメント型ＮＭＯＳとすれ
ば、既定の正のゲート対ソース電圧によりターンオン
（オン状態に遷移）する。別の形態として、ＩＧＴトラ
ンジスタも適切な電力スイッチ手段となり得る。
は、以下詳細に記述する望ましい実施諸例を熟読すれば
明らかとなろう。先ず第１図を参照すると、そこには、
本発明による高電圧集積回路（ＨＶＩＣ）のハーフブリ
ッジ駆動装置１０を、その駆動対象である、高圧側ＭＯ
ＳＦＥＴスイッチ手段ＴH およびアース側ＭＯＳＦＥＴ
スイッチ手段ＴG をトーテムポール型に接続して形成し
たハーフブリッジとともに示してある。このハーフブリ
ッジの中では、ＴH のソース１４がＴG のドレーン１６
にノード点１８で接続され、ハーフブリッジ１２の出力
電圧Ｖoutはこの点で形成される。ＴH のドレーン２０
とＴG のソース２２は、それぞれ直流高電圧電源ＶC
（最高５００ボルト）の正負の導体（rail) ２４、２６
に接続されている。負の導体２６によりハーフブリッジ
は接地されている。ハーフブリッジの出力ノード１８と
直流供給部ＶC の中点２８との間には、インダクタンス
ＬL と抵抗ＲL の直列の組合せとして図示した負荷３０
が接続されている。ここで明らかなように、高圧側のパ
ワートランジスタＴH を導体状態に置きさえすれば、ハ
ーフブリッジ１２の出力電圧Ｖout は＋ＶC になり、ア
ース側パワートランジスタＴG を導体状態に置きさえす
れば出力電圧Ｖout はアース電位になる。従って、例え
ばＴH とＴG の導通状態を周期的に交替させると、負荷
にかかる平均電圧は導通状態の出現割合（duty cycle)
に応じて＋ＶC／２と−ＶC／２の範囲で任意の値をとる
ことができる。負荷３０は誘導性なので、ダイオード３
２と３４をトランジスタＴH とＴG にそれぞれ通常の方
法で並列接続し、負荷３０の誘導部ＬL を通る電流の断
続に基づくＶout の過渡電圧を制限している。トランジ
スタＴH とＴG をエンハンスメント型ＮＭＯＳとすれ
ば、既定の正のゲート対ソース電圧によりターンオン
（オン状態に遷移）する。別の形態として、ＩＧＴトラ
ンジスタも適切な電力スイッチ手段となり得る。
【００１０】ハーフブリッジ駆動装置１０には、高圧側
駆動回路３６があり、その出力電圧は線３８と４０の間
に現われて高圧側トランジスタＴH のゲート対ソース電
圧になっている。線４０は出力ノード１８に接続され、
線３８と４０の間の出力電圧はＶout 上で浮動してい
る。ハーフブリッジ駆動装置１０には、アース側駆動回
路４２もあって、その出力が線４４と４６を介してトラ
ンジスタＴG のゲート対ソース電圧を供給している。線
４６は電源部の負導体２６に接続しているので４４と４
６の間の出力電圧はアース導体２６の上で浮動する。ア
ース側駆動回路４２は外部電源からの電圧＋ＶA を受け
るが、この電圧は線４８と４６の間にキャパシタ５０と
並列に加えられるている。高圧側駆動回路３６は線５２
と４０の間すなわちキャパシタ５４の両端に、外部供給
のブートストラップ電圧ＶB を受けているが、この電圧
は、電圧＋ＶA が線４８と５２の間に接続されたダイオ
ード５５を介してキャパシタ５４を充電することにより
生じる。具体的にいうと、ブートストラップ電圧ＶB は
出力電圧Ｖout の上で浮動し、トランジスタＴH がオフ
状態、ＴG がオン状態でＶout がほぼアースに近いと
き、キャパシタ５４はダイオード５５を介して充電され
その電圧は＋ＶA に近付く。
駆動回路３６があり、その出力電圧は線３８と４０の間
に現われて高圧側トランジスタＴH のゲート対ソース電
圧になっている。線４０は出力ノード１８に接続され、
線３８と４０の間の出力電圧はＶout 上で浮動してい
る。ハーフブリッジ駆動装置１０には、アース側駆動回
路４２もあって、その出力が線４４と４６を介してトラ
ンジスタＴG のゲート対ソース電圧を供給している。線
４６は電源部の負導体２６に接続しているので４４と４
６の間の出力電圧はアース導体２６の上で浮動する。ア
ース側駆動回路４２は外部電源からの電圧＋ＶA を受け
るが、この電圧は線４８と４６の間にキャパシタ５０と
並列に加えられるている。高圧側駆動回路３６は線５２
と４０の間すなわちキャパシタ５４の両端に、外部供給
のブートストラップ電圧ＶB を受けているが、この電圧
は、電圧＋ＶA が線４８と５２の間に接続されたダイオ
ード５５を介してキャパシタ５４を充電することにより
生じる。具体的にいうと、ブートストラップ電圧ＶB は
出力電圧Ｖout の上で浮動し、トランジスタＴH がオフ
状態、ＴG がオン状態でＶout がほぼアースに近いと
き、キャパシタ５４はダイオード５５を介して充電され
その電圧は＋ＶA に近付く。
【００１１】ハーフブリッジ駆動装置１０は、外部のシ
ステム制御装置５６により制御され、この制御装置５６
は、ハーフブリッジ駆動装置１０の論理インターフェイ
ス部６４に対し、線（チャネル）５８を通して高圧側ト
ランジスタ制御用の論理信号を送出し、線（チャネル）
６０を通してアース側トランジスタ制御用の信号を送出
する。ただしこれら信号電圧は、共通制御または論理ア
ース線６２を基準に発生している。この論理アース６２
は電力アース２６とは切り離され、これにより制御装置
５６と論理インターフェイス６４とを、電力のスイッチ
ングによる過渡現象から防護している。論理インターフ
ェイス６４からは線６６を通して制御信号をレベル変換
回路６８に送り込み、変換回路６８は、これら制御信号
の電圧を変換して、Ｖout の上で浮動する高圧側駆動回
路３６、および電力アース電位の上で浮動する低圧側駆
動回路４２に対して供給する。それぞれの変換の方式は
同一でよく、いずれもレベル変換回路の出力部に送信器
があり、駆動対象の３６、４２の入力部に受信器があ
る。特に高圧側駆動回路３６についていうと、制御の方
法としては、電流パルスＩonを線７０に加えると高圧側
トランジスタＴH が導通状態になり、電流パルスＩoff
を線７２に加えると高圧側トランジスタＴH は非導通状
態になる。同様の制御信号を、レベル変換回路６８から
線７４を通してアース側駆動回路４２に加えることによ
り、アース側トランジスタＴG の導通状態が制御でき
る。
ステム制御装置５６により制御され、この制御装置５６
は、ハーフブリッジ駆動装置１０の論理インターフェイ
ス部６４に対し、線（チャネル）５８を通して高圧側ト
ランジスタ制御用の論理信号を送出し、線（チャネル）
６０を通してアース側トランジスタ制御用の信号を送出
する。ただしこれら信号電圧は、共通制御または論理ア
ース線６２を基準に発生している。この論理アース６２
は電力アース２６とは切り離され、これにより制御装置
５６と論理インターフェイス６４とを、電力のスイッチ
ングによる過渡現象から防護している。論理インターフ
ェイス６４からは線６６を通して制御信号をレベル変換
回路６８に送り込み、変換回路６８は、これら制御信号
の電圧を変換して、Ｖout の上で浮動する高圧側駆動回
路３６、および電力アース電位の上で浮動する低圧側駆
動回路４２に対して供給する。それぞれの変換の方式は
同一でよく、いずれもレベル変換回路の出力部に送信器
があり、駆動対象の３６、４２の入力部に受信器があ
る。特に高圧側駆動回路３６についていうと、制御の方
法としては、電流パルスＩonを線７０に加えると高圧側
トランジスタＴH が導通状態になり、電流パルスＩoff
を線７２に加えると高圧側トランジスタＴH は非導通状
態になる。同様の制御信号を、レベル変換回路６８から
線７４を通してアース側駆動回路４２に加えることによ
り、アース側トランジスタＴG の導通状態が制御でき
る。
【００１２】第２図においては、その下部にレベル変換
回路６８の送信部７６を、また上部には高圧側駆動回路
３６の受信部７８を示してあり、これら送受信部は線７
０と７２で接続されている。送信部７６は、線８０と論
理アース６２の間につないだ論理回路電源ＶLで動作
し、パルス状の制御入力電圧ＶonとＶoff を受けて、そ
れぞれ下向きの電流パルスＩonを線７０にＩoff を線７
２に発生する。ここでは、電流パルスＩonだけが伝送さ
れると高圧側トランジスタＴH は導通状態になり、電流
パルスＩoff だけが伝送されると高圧側トランジスタＴ
H は非導通状態になることを意図している。
回路６８の送信部７６を、また上部には高圧側駆動回路
３６の受信部７８を示してあり、これら送受信部は線７
０と７２で接続されている。送信部７６は、線８０と論
理アース６２の間につないだ論理回路電源ＶLで動作
し、パルス状の制御入力電圧ＶonとＶoff を受けて、そ
れぞれ下向きの電流パルスＩonを線７０にＩoff を線７
２に発生する。ここでは、電流パルスＩonだけが伝送さ
れると高圧側トランジスタＴH は導通状態になり、電流
パルスＩoff だけが伝送されると高圧側トランジスタＴ
H は非導通状態になることを意図している。
【００１３】受信部７８の電源は、線５２と４０の間に
加えられるブートストラップ電圧ＶB で、この電圧はハ
ーフブリッジ１２の出力電圧Ｖout 上で浮動する。その
結果、上方の線５２にかかる電圧ＶD は、出力電圧Ｖou
t の瞬間値とブートストラップ電圧ＶB の和に等しい。
同一抵抗値をもつセンス抵抗器（sense resistor) Ｒ1
とＲ2 が、それぞれ線５２と、制御線７０および７２の
間に接続され、制御電流ＩonとＩoff による制御電圧を
発生する。分析 のためには、これら抵抗Ｒ1およびＲ2
の下端の電圧がＶ1 およびＶ2 であると考えるのが最
も便利である。自明の通り、線７０に現われる電流パル
スＩonによりＶ1 には下向きの電圧パルスが生じ、線７
２に現われる電流パルスＩoff によってＶ2 には負方向
の電圧パルスが生じる。
加えられるブートストラップ電圧ＶB で、この電圧はハ
ーフブリッジ１２の出力電圧Ｖout 上で浮動する。その
結果、上方の線５２にかかる電圧ＶD は、出力電圧Ｖou
t の瞬間値とブートストラップ電圧ＶB の和に等しい。
同一抵抗値をもつセンス抵抗器（sense resistor) Ｒ1
とＲ2 が、それぞれ線５２と、制御線７０および７２の
間に接続され、制御電流ＩonとＩoff による制御電圧を
発生する。分析 のためには、これら抵抗Ｒ1およびＲ2
の下端の電圧がＶ1 およびＶ2 であると考えるのが最
も便利である。自明の通り、線７０に現われる電流パル
スＩonによりＶ1 には下向きの電圧パルスが生じ、線７
２に現われる電流パルスＩoff によってＶ2 には負方向
の電圧パルスが生じる。
【００１４】不幸なことに、発生する信号はこれら意図
するものばかりではない。制御線７０および７２と論理
アース６２との間にはほぼ同一値の寄生容量８２が存在
するため、制御線７０と７２には、これら容量を通して
同時にほぼ同一値の共通モード電源が流れる。これらの
電流を支配する要素は、電圧ＶD がＶout に生じるのと
同一の高スルーレートを有し、これが、センス抵抗Ｒ1
とＲ2 および寄生容量８２の組合せにより微分されると
いう事実である。実効的に、寄生容量は、共通モード電
流ＩC を制御線７０と７２に流す電源として作用する。
これら共通モード電流はどちらの方向にも流れ得る。
するものばかりではない。制御線７０および７２と論理
アース６２との間にはほぼ同一値の寄生容量８２が存在
するため、制御線７０と７２には、これら容量を通して
同時にほぼ同一値の共通モード電源が流れる。これらの
電流を支配する要素は、電圧ＶD がＶout に生じるのと
同一の高スルーレートを有し、これが、センス抵抗Ｒ1
とＲ2 および寄生容量８２の組合せにより微分されると
いう事実である。実効的に、寄生容量は、共通モード電
流ＩC を制御線７０と７２に流す電源として作用する。
これら共通モード電流はどちらの方向にも流れ得る。
【００１５】本発明では、共通モード電流による電圧に
感じ難くするため、二重差動増幅手段を組込んでいる
が、この増幅器には互いに特性の整合したＰＮＰトラン
ジスタＴ1 とＴ2 、および同じく整合した抵抗器Ｒ5 と
Ｒ6 があり、Ｖ1 とＶ2 の電圧差に応答するようにして
いる。特にトランジスタＴ1 とＴ2 の各ベース・エミッ
タ接合は、Ｖ1 とＶ2 の間で反対方向に接続されてい
る。すなわち、トランジスタＴ1 のベース８４とトラン
ジスタＴ2 のエミッタ８６はＶ1 に接続され、一方トラ
ンジスタＴ2 のベース８８とトランジスタＴ1 のエミッ
タ９０はＶ2 に接続されている。トランジスタＴ1 とＴ
2 のコレクタ９２と９４はそれぞれ抵抗器Ｒ5 とＲ6 の
上端に接続され、これら抵抗器の下端は線４０に接続さ
れている。その結果、「セット」電圧ＶS は抵抗器Ｒ5
の上端に、また「リセット」電圧ＶR は抵抗器Ｒ6 の上
端にそれぞれ形成される。この説明から明らかになった
ように、電圧Ｖ1 がＶ2 より下がりしかもＶ2 が依然Ｖ
out よりも高い場合、トランジスタＴ1 は導通してＶS
を発生しその値はＶ2 に近付く。同様に、Ｖ2 がＶ1 よ
りも下がりＶ1 が依然Ｖout よりも高い場合、トランジ
スタＴ2 は導通してＶR に生じた電圧をＶ1 に近付け
る。このような原理で動作するため、共通モード電流Ｉ
Cにより生じるＶ1 とＶ2 の値はほぼ等しく、従ってト
ランジスタＴ1 またはＴ2 は導通することはなく、一方
電流パルスＩonは線７０上にのみ流れてトランジスタＴ
1 を導通して電流パルスＩoff は線７２上にのみ流れて
トランジスタＴ2 を導通する。
感じ難くするため、二重差動増幅手段を組込んでいる
が、この増幅器には互いに特性の整合したＰＮＰトラン
ジスタＴ1 とＴ2 、および同じく整合した抵抗器Ｒ5 と
Ｒ6 があり、Ｖ1 とＶ2 の電圧差に応答するようにして
いる。特にトランジスタＴ1 とＴ2 の各ベース・エミッ
タ接合は、Ｖ1 とＶ2 の間で反対方向に接続されてい
る。すなわち、トランジスタＴ1 のベース８４とトラン
ジスタＴ2 のエミッタ８６はＶ1 に接続され、一方トラ
ンジスタＴ2 のベース８８とトランジスタＴ1 のエミッ
タ９０はＶ2 に接続されている。トランジスタＴ1 とＴ
2 のコレクタ９２と９４はそれぞれ抵抗器Ｒ5 とＲ6 の
上端に接続され、これら抵抗器の下端は線４０に接続さ
れている。その結果、「セット」電圧ＶS は抵抗器Ｒ5
の上端に、また「リセット」電圧ＶR は抵抗器Ｒ6 の上
端にそれぞれ形成される。この説明から明らかになった
ように、電圧Ｖ1 がＶ2 より下がりしかもＶ2 が依然Ｖ
out よりも高い場合、トランジスタＴ1 は導通してＶS
を発生しその値はＶ2 に近付く。同様に、Ｖ2 がＶ1 よ
りも下がりＶ1 が依然Ｖout よりも高い場合、トランジ
スタＴ2 は導通してＶR に生じた電圧をＶ1 に近付け
る。このような原理で動作するため、共通モード電流Ｉ
Cにより生じるＶ1 とＶ2 の値はほぼ等しく、従ってト
ランジスタＴ1 またはＴ2 は導通することはなく、一方
電流パルスＩonは線７０上にのみ流れてトランジスタＴ
1 を導通して電流パルスＩoff は線７２上にのみ流れて
トランジスタＴ2 を導通する。
【００１６】上述の二重差動増幅器の「セット」「リセ
ット」出力であるＶS とＶR を入力とするＲ／Ｓフリッ
プフロップ９６には、一対のインバータＩ3 とＩ4 があ
ってそれぞれの出力が他の入力を形成し再生ループ回路
ができている。ＮＰＮトランジスタＴ5 のコレクタは、
インバータＩ3 の入力とインバータＩ4 の出力の接続点
９８に接続され、そのエミッタ１００は線４０に、また
そのベース１０２はＶS に接続されている。インバータ
Ｉ3 の入力側には固有のプルアップ抵抗器（図示は省
略）があると考えれば、電流パルスＩonが来るとＶS は
トランジスタＴ5 を導通させ、それにより接続点９８の
電圧が下がり、インバータＩ3 の出力とインバータＩ4
の入力の間の接続点１０４の電圧を上げる。接続点１０
４はフリップフロップ９６の出力であり、これを入力と
するバッファー１０６は、その出力３８によりハーフブ
リッジ１２の高圧側トランジスタＴH のゲートを制御す
る。ＮＰＮトランジスタＴ6 についても同様、そのコレ
クタは接続点１０４に、そのベース１０７はＶR に、そ
してそのエミッタ１０８は線４０に接続されている。従
って同様に、電流パルスＩoff が来ると、電圧Ｖ2 が下
がってトランジスタＴ2 を導通し、さらに電圧ＶR が生
じてトランジスタＴ6 を導通しフリップフロップ９６を
リセットする。本発明は抵抗器Ｒ1 とＲ2 の抵抗値の選
び方で各種の実施例が可能になる。これらセンス抵抗器
の直流抵抗値を低く選ぶこととすれば、下向きの共通モ
ード電流が来てもＶ1 とＶ2 を依然Ｖout よりもかなり
高い状態に置くことができ、これにより、これら共通モ
ード電流と同時にＩonかＩoff が来た場合でも、差動増
幅器が有効動作領域内で動作できるようにすることが可
能となる。例えば、寄生容量８２が２ピコファラド以下
で、Ｖout におけるスルーレートが１０ｋｖマイクロ秒
以下であれば、発生する共通モード電流は２０ｍａ以下
である。この場合Ｒ1 とＲ2 がともに２００オームだっ
たとすれば、共通モード電流に基づくセンス抵抗基Ｒ1
とＲ2 にかかる電圧はそれぞれ４ボルト以下であり、一
方ブートストラップ電圧ＶB は１５ボルト程度と成し得
る。
ット」出力であるＶS とＶR を入力とするＲ／Ｓフリッ
プフロップ９６には、一対のインバータＩ3 とＩ4 があ
ってそれぞれの出力が他の入力を形成し再生ループ回路
ができている。ＮＰＮトランジスタＴ5 のコレクタは、
インバータＩ3 の入力とインバータＩ4 の出力の接続点
９８に接続され、そのエミッタ１００は線４０に、また
そのベース１０２はＶS に接続されている。インバータ
Ｉ3 の入力側には固有のプルアップ抵抗器（図示は省
略）があると考えれば、電流パルスＩonが来るとＶS は
トランジスタＴ5 を導通させ、それにより接続点９８の
電圧が下がり、インバータＩ3 の出力とインバータＩ4
の入力の間の接続点１０４の電圧を上げる。接続点１０
４はフリップフロップ９６の出力であり、これを入力と
するバッファー１０６は、その出力３８によりハーフブ
リッジ１２の高圧側トランジスタＴH のゲートを制御す
る。ＮＰＮトランジスタＴ6 についても同様、そのコレ
クタは接続点１０４に、そのベース１０７はＶR に、そ
してそのエミッタ１０８は線４０に接続されている。従
って同様に、電流パルスＩoff が来ると、電圧Ｖ2 が下
がってトランジスタＴ2 を導通し、さらに電圧ＶR が生
じてトランジスタＴ6 を導通しフリップフロップ９６を
リセットする。本発明は抵抗器Ｒ1 とＲ2 の抵抗値の選
び方で各種の実施例が可能になる。これらセンス抵抗器
の直流抵抗値を低く選ぶこととすれば、下向きの共通モ
ード電流が来てもＶ1 とＶ2 を依然Ｖout よりもかなり
高い状態に置くことができ、これにより、これら共通モ
ード電流と同時にＩonかＩoff が来た場合でも、差動増
幅器が有効動作領域内で動作できるようにすることが可
能となる。例えば、寄生容量８２が２ピコファラド以下
で、Ｖout におけるスルーレートが１０ｋｖマイクロ秒
以下であれば、発生する共通モード電流は２０ｍａ以下
である。この場合Ｒ1 とＲ2 がともに２００オームだっ
たとすれば、共通モード電流に基づくセンス抵抗基Ｒ1
とＲ2 にかかる電圧はそれぞれ４ボルト以下であり、一
方ブートストラップ電圧ＶB は１５ボルト程度と成し得
る。
【００１７】トランジスタＴ1 とＴ2 を含む二重増幅器
には固有の中央不感帯（central dead zone)があり、電
圧Ｖ1 とＶ2 の差がトランジスタＴ1 とＴ2 のＶbeを超
えない限り、トランジスタＴ1 とＴ2 の導通が起こらな
いようになっている。この不感帯は、線７０と７２の上
の雑音電流によりセンス抵抗器Ｒ1 とＲ2 の上に生じる
電圧の影響を回避するのに有効である。しかし、電流パ
ルスＩonまたはＩoff の値は十分大きくし、抵抗器Ｒ1
とＲ2 の上に生じる電圧がＶbeを超えるようにする必要
がある。例えば、Ｖbeを０．７ボルトとした場合、電流
パルスＩonまたはＩoff によりセンス抵抗器Ｒ1 または
Ｒ2 の上に生じる電圧は１ボルト程度が望ましく、抵抗
器を２００オームとすれば、電流パルスの振幅は少なく
とも５ｍａとなるが、そのためにはかなりの電力を必要
とする。
には固有の中央不感帯（central dead zone)があり、電
圧Ｖ1 とＶ2 の差がトランジスタＴ1 とＴ2 のＶbeを超
えない限り、トランジスタＴ1 とＴ2 の導通が起こらな
いようになっている。この不感帯は、線７０と７２の上
の雑音電流によりセンス抵抗器Ｒ1 とＲ2 の上に生じる
電圧の影響を回避するのに有効である。しかし、電流パ
ルスＩonまたはＩoff の値は十分大きくし、抵抗器Ｒ1
とＲ2 の上に生じる電圧がＶbeを超えるようにする必要
がある。例えば、Ｖbeを０．７ボルトとした場合、電流
パルスＩonまたはＩoff によりセンス抵抗器Ｒ1 または
Ｒ2 の上に生じる電圧は１ボルト程度が望ましく、抵抗
器を２００オームとすれば、電流パルスの振幅は少なく
とも５ｍａとなるが、そのためにはかなりの電力を必要
とする。
【００１８】共通モード過渡電流ＩC が流れる瞬間には
電流パルスＩonまたはＩoff を伝送する必要がないとし
た場合には、抵抗器Ｒ1 とＲ2 の直流抵抗値は高く選べ
るが、この場合センス抵抗器Ｒ1 とＲ2 の上に生じる電
圧を制限するためクランプ手段（clamp means)を用いる
のが有利である。第２図においては、トランジスタＴ9
からＴ13までを用いてこのクランプ手段を形成してい
る。
電流パルスＩonまたはＩoff を伝送する必要がないとし
た場合には、抵抗器Ｒ1 とＲ2 の直流抵抗値は高く選べ
るが、この場合センス抵抗器Ｒ1 とＲ2 の上に生じる電
圧を制限するためクランプ手段（clamp means)を用いる
のが有利である。第２図においては、トランジスタＴ9
からＴ13までを用いてこのクランプ手段を形成してい
る。
【００１９】ＮＰＮトランジスタＴ9 ないしＴ12はセン
ス抵抗器Ｒ1 およびＲ2 にそれぞれ並列な上向き（upwa
rdly directed)のダイオードとして動作し、Ｖ1 とＶ2
が、ＶDの上にＶbe以上は上がらないようにしている。
一方、Ｖ1 とＶ2 が、ＶD の下に２Ｖbe以上下がらない
ようにするため、トランジスタ１３を、線５２とＮＰＮ
トランジスタＴ11とＴ10のベース１１０と１１２を結ぶ
線との間に接続して、ダイオードとして動作させ、トラ
ンジスタＴ11とＴ10のエミッタ１１４と１１６はそれぞ
れ電圧Ｖ1 とＶ2 に接続し、同じくコレクタ１１８と１
２０は線５２に接続する。これらクランプ回路により電
圧Ｖ1 とＶ2 に関する有効動作範囲が確定しその範囲で
差動増幅器としての動作が確保される。
ス抵抗器Ｒ1 およびＲ2 にそれぞれ並列な上向き（upwa
rdly directed)のダイオードとして動作し、Ｖ1 とＶ2
が、ＶDの上にＶbe以上は上がらないようにしている。
一方、Ｖ1 とＶ2 が、ＶD の下に２Ｖbe以上下がらない
ようにするため、トランジスタ１３を、線５２とＮＰＮ
トランジスタＴ11とＴ10のベース１１０と１１２を結ぶ
線との間に接続して、ダイオードとして動作させ、トラ
ンジスタＴ11とＴ10のエミッタ１１４と１１６はそれぞ
れ電圧Ｖ1 とＶ2 に接続し、同じくコレクタ１１８と１
２０は線５２に接続する。これらクランプ回路により電
圧Ｖ1 とＶ2 に関する有効動作範囲が確定しその範囲で
差動増幅器としての動作が確保される。
【００２０】送信部７６と受信部７８とは互いに特性を
整合させて、抵抗器Ｒ1 とＲ2 およびトランジスタＴ1
とＴ2 の間の温度変化または製造偏差を補償するのが望
ましい。送信部７６はその入力として、論理インターフ
ェイス６４から発生する電圧ＶonとＶoff を受信し、こ
れらの電圧はそれぞれインバータＩ1 とＩ2 の出力とな
る。インバータＩ1 の出力はＮＰＮトランジスタＴ7 の
ベースとＮＰＮトランジスタＴ3 のコレクタの接続点１
１９に加えられる。トランジスタＴ7 のエミッタとトラ
ンジスタＴ3 のベースとは共に接続点１２１で抵抗器Ｒ
3 の上端に接続され、一方この抵抗器Ｒ3 の下端とトラ
ンジスタＴ3 のエミッタとは論理アースに接続されてい
る。トランジスタＴ7 のコレクタは、接続点１２２でエ
ンハンスメント型ＮＭＯＳ−ＦＥＴトランジスタＴonの
ソースに接続されている。トランジスタＴ3 をトランジ
スタＴ1 とＴ2 に整合させ、かつ抵抗器Ｒ3 を抵抗器Ｒ
1 とＲ2 に整合させることに より、下向きのパルスＶ
onに対して適正な振幅のＩonを生成できる。特にＴ3 と
Ｔ7 とは、その相互作用によりＲ3 の端子間に生じる電
圧をＶbeにクランプすることにより、トランジスタＴ7
のコレクタに、電流値Ｖbe／Ｒ3 の電流源としての役割
りを果たさせている。Ｒ3 の抵抗値をＲ1 よりも小さく
選べば、発生するＩonによりセンス抵抗器Ｒ1 の端子間
に生じる電圧パルスの振幅を大きくでき、その結果Ｖ1
とＶ2 の電圧差が受信器７８内の二重差動増幅器の不感
帯を十分超えるようにできる。ＮＭＯＳ−ＦＥＴである
Ｔonの、ゲート１２４はＶL 線８０に、ドレーン１２６
は制御線７０に、そしてバッファゲート１２８は論理ア
ース６２に、それぞれ接続されている。その結果、ＮＭ
ＯＳ−ＦＥＴトランジスタＴonは、受信器７８に出現す
る高スルーレートから、Ｉonの発生源であるトランジス
タＴ7 のコレクタを防護するためのバリアーとして動作
することが明瞭である。同様の方式で、インバータＩ2
の出力はＮＰＮトランジスタＴ8 のベースとＮＰＮトラ
ンジスタＴ4 のコレクタの接続点１３０に接続され、ト
ランジスタＴ8 のエミッタとトランジスタＴ4 のベース
とは接続点１３２で抵抗器Ｒ4 の上端に接続され、そし
て抵抗器Ｒ4 の下端とトランジスタＴ4 のエミッタとは
論理アース６２に接続されている。トランジスタＴ8 の
コレクタは接続点１３４でＮＭＯＳ−ＦＥＴトランジス
タＴoff のソースに接続される。さらに、トランジスタ
Ｔoff のバックゲート１３６は論理アース６２に、ゲー
ト１３８はＶL 線８０に、そしてドレーン１４０は制御
線７２に接続され、トランジスタＴonと同様バリアーを
形成している。ここでも再び、トランジスタＴ4 はトラ
ンジスタＴ1 とＴ2 とに整合し、抵抗器Ｒ4 は抵抗器Ｒ
1 とＲ2 とに整合している。さらに、Ｒ4 の値はＲ3 よ
りも幾分小さく選び、電流Ｉoffの振幅が電流Ｉonの振
幅よりも大きくなるようにしてオフコマンドへの応答を
強化（enhance)している。
整合させて、抵抗器Ｒ1 とＲ2 およびトランジスタＴ1
とＴ2 の間の温度変化または製造偏差を補償するのが望
ましい。送信部７６はその入力として、論理インターフ
ェイス６４から発生する電圧ＶonとＶoff を受信し、こ
れらの電圧はそれぞれインバータＩ1 とＩ2 の出力とな
る。インバータＩ1 の出力はＮＰＮトランジスタＴ7 の
ベースとＮＰＮトランジスタＴ3 のコレクタの接続点１
１９に加えられる。トランジスタＴ7 のエミッタとトラ
ンジスタＴ3 のベースとは共に接続点１２１で抵抗器Ｒ
3 の上端に接続され、一方この抵抗器Ｒ3 の下端とトラ
ンジスタＴ3 のエミッタとは論理アースに接続されてい
る。トランジスタＴ7 のコレクタは、接続点１２２でエ
ンハンスメント型ＮＭＯＳ−ＦＥＴトランジスタＴonの
ソースに接続されている。トランジスタＴ3 をトランジ
スタＴ1 とＴ2 に整合させ、かつ抵抗器Ｒ3 を抵抗器Ｒ
1 とＲ2 に整合させることに より、下向きのパルスＶ
onに対して適正な振幅のＩonを生成できる。特にＴ3 と
Ｔ7 とは、その相互作用によりＲ3 の端子間に生じる電
圧をＶbeにクランプすることにより、トランジスタＴ7
のコレクタに、電流値Ｖbe／Ｒ3 の電流源としての役割
りを果たさせている。Ｒ3 の抵抗値をＲ1 よりも小さく
選べば、発生するＩonによりセンス抵抗器Ｒ1 の端子間
に生じる電圧パルスの振幅を大きくでき、その結果Ｖ1
とＶ2 の電圧差が受信器７８内の二重差動増幅器の不感
帯を十分超えるようにできる。ＮＭＯＳ−ＦＥＴである
Ｔonの、ゲート１２４はＶL 線８０に、ドレーン１２６
は制御線７０に、そしてバッファゲート１２８は論理ア
ース６２に、それぞれ接続されている。その結果、ＮＭ
ＯＳ−ＦＥＴトランジスタＴonは、受信器７８に出現す
る高スルーレートから、Ｉonの発生源であるトランジス
タＴ7 のコレクタを防護するためのバリアーとして動作
することが明瞭である。同様の方式で、インバータＩ2
の出力はＮＰＮトランジスタＴ8 のベースとＮＰＮトラ
ンジスタＴ4 のコレクタの接続点１３０に接続され、ト
ランジスタＴ8 のエミッタとトランジスタＴ4 のベース
とは接続点１３２で抵抗器Ｒ4 の上端に接続され、そし
て抵抗器Ｒ4 の下端とトランジスタＴ4 のエミッタとは
論理アース６２に接続されている。トランジスタＴ8 の
コレクタは接続点１３４でＮＭＯＳ−ＦＥＴトランジス
タＴoff のソースに接続される。さらに、トランジスタ
Ｔoff のバックゲート１３６は論理アース６２に、ゲー
ト１３８はＶL 線８０に、そしてドレーン１４０は制御
線７２に接続され、トランジスタＴonと同様バリアーを
形成している。ここでも再び、トランジスタＴ4 はトラ
ンジスタＴ1 とＴ2 とに整合し、抵抗器Ｒ4 は抵抗器Ｒ
1 とＲ2 とに整合している。さらに、Ｒ4 の値はＲ3 よ
りも幾分小さく選び、電流Ｉoffの振幅が電流Ｉonの振
幅よりも大きくなるようにしてオフコマンドへの応答を
強化（enhance)している。
【００２１】第２図の実施例は、集積回路としての実現
性に左右されるものであり、実現にあたり各種のバイポ
ーラー素子と抵抗器を適切に用いれば、これら素子の温
度特性を整合させ抵抗器の抵抗値を整合させることが容
易である。
性に左右されるものであり、実現にあたり各種のバイポ
ーラー素子と抵抗器を適切に用いれば、これら素子の温
度特性を整合させ抵抗器の抵抗値を整合させることが容
易である。
【００２２】第３図に示すのは、主としてＭＯＳＦＥＴ
技術を用いた、受信部の別案１４２であり、第２図と同
様の部分には同様の記号を付けてある。ここでＰＭＯＳ
型ＦＥＴのＴ1 のゲート１４４とＰＭＯＳ型ＦＥＴのＴ
2 のソース１４６とはＶ1 に接続され、一方Ｔ2 のゲー
ト１４８とＴ1 のソース１５０とはＶ2 に接続されてい
るが、この方法で第２図と同様に抵抗器Ｒ5 とＲ6 の上
に電圧ＶS とＶR を発生させている。しかしクランプ手
段は第２図と相違しており、ＭＯＳＦＥＴトランジスタ
Ｔ9 とＴ10とを用い、これらのソース、ゲート、そして
バックゲートはそれぞれまとめて、電圧Ｖ1 とＶ2 に接
続し、これらのドレーンは電圧ＶD に接続している。ト
ランジスタＴ9 とＴ10は、既知の方法でＶ1 とＶ2 から
それぞれＶD に向けて寄生ダイオード接続（parasitic
diode junction) を形成するように構成されている。従
って、これらのトランジスタにより、Ｖ1 とＶ2 の電圧
がＶD の上にＶbe以上高くならないよう防止している。
その上、防止の追加手段として、Ｔ9 とＴ10で形成され
た寄生 ダイオードと並列な別の寄生ダイオードを形成
するため、トランジスタＴ1 とＴ2 のバックゲート１５
２と１５４をＶD に接続して、各トランジスタごとにソ
ースからバックゲートに向う寄生ダイオードが生じるよ
うにしている。
技術を用いた、受信部の別案１４２であり、第２図と同
様の部分には同様の記号を付けてある。ここでＰＭＯＳ
型ＦＥＴのＴ1 のゲート１４４とＰＭＯＳ型ＦＥＴのＴ
2 のソース１４６とはＶ1 に接続され、一方Ｔ2 のゲー
ト１４８とＴ1 のソース１５０とはＶ2 に接続されてい
るが、この方法で第２図と同様に抵抗器Ｒ5 とＲ6 の上
に電圧ＶS とＶR を発生させている。しかしクランプ手
段は第２図と相違しており、ＭＯＳＦＥＴトランジスタ
Ｔ9 とＴ10とを用い、これらのソース、ゲート、そして
バックゲートはそれぞれまとめて、電圧Ｖ1 とＶ2 に接
続し、これらのドレーンは電圧ＶD に接続している。ト
ランジスタＴ9 とＴ10は、既知の方法でＶ1 とＶ2 から
それぞれＶD に向けて寄生ダイオード接続（parasitic
diode junction) を形成するように構成されている。従
って、これらのトランジスタにより、Ｖ1 とＶ2 の電圧
がＶD の上にＶbe以上高くならないよう防止している。
その上、防止の追加手段として、Ｔ9 とＴ10で形成され
た寄生 ダイオードと並列な別の寄生ダイオードを形成
するため、トランジスタＴ1 とＴ2 のバックゲート１５
２と１５４をＶD に接続して、各トランジスタごとにソ
ースからバックゲートに向う寄生ダイオードが生じるよ
うにしている。
【００２３】電圧Ｖ1 とＶ2 の下限を押さえるために、
ＮＰＮトランジスタＴ11とＴ12のベース１５６、１５８
がＶout に接続され、エミッタ１６０、１６２はそれぞ
れＶ1 とＶ2 に接続され、そしてコレクタ１６４、１６
６はＶD に接続されている。これらのトランジスタＴ11
とＴ12の働きで、Ｖ1 とＶ2 はＶout に比しＶbe以上
抵低くなることはない。同様に、もしＲ1 とＲ2 の直流
抵抗値が十分低く、従って電圧Ｖ1 とＶ2 とがＶout の
近くまで下がり得ないのであれば、各種のクランプ手段
は不要となることも理解されよう。
ＮＰＮトランジスタＴ11とＴ12のベース１５６、１５８
がＶout に接続され、エミッタ１６０、１６２はそれぞ
れＶ1 とＶ2 に接続され、そしてコレクタ１６４、１６
６はＶD に接続されている。これらのトランジスタＴ11
とＴ12の働きで、Ｖ1 とＶ2 はＶout に比しＶbe以上
抵低くなることはない。同様に、もしＲ1 とＲ2 の直流
抵抗値が十分低く、従って電圧Ｖ1 とＶ2 とがＶout の
近くまで下がり得ないのであれば、各種のクランプ手段
は不要となることも理解されよう。
【００２４】本発明について、特定した構成につき詳細
を述べてきたが、これら詳細については、発明の意図す
る思想の範囲内で多くの変形、省略、追加が可能であ
る。
を述べてきたが、これら詳細については、発明の意図す
る思想の範囲内で多くの変形、省略、追加が可能であ
る。
【図１】図１は、本発明によるハーフブリッジ駆動装置
の構成を、図式的なハーフブリッジ回路とともに示して
ある図である。
の構成を、図式的なハーフブリッジ回路とともに示して
ある図である。
【図２】図２は、図１のハーフブリッジ駆動装置の信号
送信部と受信部を図式化したもので、主としてバイポー
ラー技術を用いている図である。
送信部と受信部を図式化したもので、主としてバイポー
ラー技術を用いている図である。
【図３】図３は、図１のハーフブリッジ駆動装置の信号
受信部を図式化したもので、図２とは別の実施例に基づ
くものであり、主としてＭＯＳ技術を用いている図であ
る。
受信部を図式化したもので、図２とは別の実施例に基づ
くものであり、主としてＭＯＳ技術を用いている図であ
る。
10 ハーフブリッジ駆動回路 12 ハーフブリッジ 14 ＴH のソース 16 ＴG のドレーン 20 ＴH のドレーン 22 ＴG のソース 32，34，55 ダイオード 36 高圧側駆動回路 42 アース側駆動回路 50, 54 キャパシタ 56 システム制御装置 64 論理インターフェイス 68 レベル変換回路 ＴG アース側スイッチ手段 ＴH 高圧側スイッチ手段
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 アルミン フリッツ ヴェゲナー ドイツ連邦共和国 5100 アーヘン ク ラインマルシールシュトラーセ 61 (56)参考文献 特開 昭63−117657（ＪＰ，Ａ) 特開 平１−311858（ＪＰ，Ａ) 実開 昭64−12489（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 H02M 1/00 - 1/30
Claims (7)
- 【請求項１】 １個の高圧側スイッチ手段と１個の低圧
側スイッチ手段とを含み、この高圧側スイッチ手段はハ
ーフブリッジの出力と結合しかつ１個の駆動入力を有す
るハーフブリッジを制御駆動する装置であって、高圧側
駆動部を含む該駆動装置本体には、上記高圧スイッチ手
段に加えられてこれを選択的にオンまたはオフ状態に切
り替えるための高圧側駆動出力、および２本の線を介し
て高圧側制御電流を受信する手段を含むハーフブリッジ
駆動装置において、各制御線にはそれぞれ固有のセンス
抵抗器が直列に接続され、これらセンス抵抗器と上記高
圧側駆動出力との間には差動手段が設けられ、この手段
の有効動作範囲内に入るような電圧を上記各センス抵抗
器上の２つの電圧の差として発生させることにより、高
圧側スイッチの状態を制御することを特徴とするハーフ
ブリッジ駆動装置。 - 【請求項２】 上記差動手段には差動増幅器手段があ
り、その２つの入力はそれぞれ上記２本の制御線のセン
ス抵抗器に結合し、また２つの出力は逆の極性を有し、
さらに１個の状態装置であって、そのセット入力は上記
増幅器の１つの出力と結合し、そのリセット入力は他の
１つの増幅器出力と結合し、そして状態装置の出力は上
記高圧側駆動出力と結合していることを特徴とする、請
求項１に記載の駆動装置。 - 【請求項３】 上記差動手段にはその有効動作範囲の中
央に不感帯があり、上記センス抵抗器の直流抵抗値と不
感帯の幅の値とを選択することにより、差動手段を上記
制御線上の雑音電流による誤動作から相当程度まで防護
する一方、制御電流に対しては確実な応答動作を示すよ
う構成されていることを特徴とする、請求項１または２
に記載の駆動装置。 - 【請求項４】 上記の高圧側駆動回路には、ハーフブリ
ッジの出力上で浮動するブートストラップ電圧を受ける
手段、およびこのブートストラップ電源電圧との関連で
制御線上の電圧を制限するためのクランプ手段が存在す
ることを特徴とする、請求項１、２または３のうち何れ
か１項に記載の駆動回路。 - 【請求項５】 上記クランプ手段には少なくとも２個の
寄生ＰＮ接合を含むことを特徴とする、請求項４に記載
の駆動装置。 - 【請求項６】 センス抵抗器の直流抵抗値を十分低く選
ぶことにより、上記共通モード電流および上記制御電流
が同時に存在するときにおいても、センス抵抗器上に生
じる電圧が上記差動増幅手段の有効動作範囲を逸脱しな
いよう構成してあることを特徴とする、請求項１ないし
５のうち何れか１項に記載の駆動装置。 - 【請求項７】 上記制御線への上記制御電流送出手段に
加え、さらにこれら制御電流の振幅調整手段があり、そ
こでは、伝送手段の素子と高圧側駆動回路の素子との間
で整合が取れるよう、上記センス抵抗器の直流抵抗値と
上記不感帯の値を定めることで調整を行なうことを特徴
とする、請求項１ないし６のうち何れか１項に記載の駆
動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/459095 | 1989-12-29 | ||
| US07/459,095 US4994955A (en) | 1989-12-29 | 1989-12-29 | Half-bridge driver which is insensitive to common mode currents |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04138077A JPH04138077A (ja) | 1992-05-12 |
| JP3037760B2 true JP3037760B2 (ja) | 2000-05-08 |
Family
ID=23823384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418082A Expired - Fee Related JP3037760B2 (ja) | 1989-12-29 | 1990-12-28 | ハーフブリッジ駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4994955A (ja) |
| EP (1) | EP0435390B1 (ja) |
| JP (1) | JP3037760B2 (ja) |
| DE (1) | DE69017869T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| DE4237843A1 (de) * | 1992-11-10 | 1994-05-11 | Philips Patentverwaltung | Schaltungsanordnung zum Betreiben einer induktiven Last |
| EP0608667B1 (en) * | 1993-01-29 | 1996-08-21 | STMicroelectronics S.r.l. | Driving circuit for a field effect transistor in final semibridge stage |
| GB9302942D0 (en) * | 1993-02-13 | 1993-03-31 | Attwood Brian E | Low cost,low current power supply |
| US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5545955A (en) * | 1994-03-04 | 1996-08-13 | International Rectifier Corporation | MOS gate driver for ballast circuits |
| JP2896342B2 (ja) * | 1995-05-04 | 1999-05-31 | インターナショナル・レクチファイヤー・コーポレーション | 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路 |
| US5821740A (en) * | 1996-02-15 | 1998-10-13 | Harris Corporation | DC-to-DC converter having fast over-current detection and associated methods |
| US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
| US5793193A (en) * | 1996-02-15 | 1998-08-11 | Harris Corporation | DC-to-DC converter having enhanced control features and associated methods |
| JP3970960B2 (ja) * | 1996-07-18 | 2007-09-05 | 矢崎総業株式会社 | 半導体装置 |
| GB2328565B (en) * | 1997-03-18 | 2001-08-29 | Mitsubishi Electric Corp | Power converting apparatus |
| US5903142A (en) * | 1997-06-27 | 1999-05-11 | Cypress Semiconductor Corp. | Low distortion level shifter |
| US6037720A (en) * | 1998-10-23 | 2000-03-14 | Philips Electronics North America Corporation | Level shifter |
| US6301135B1 (en) | 1999-03-01 | 2001-10-09 | Texas Instruments Incorporated | Isolated switching-mode power supply control circuit having secondary-side controller and supervisory primary-side controller |
| US6362679B2 (en) | 2000-02-23 | 2002-03-26 | Tripath Technology, Inc. | Power device driver circuit |
| SE0104400D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Half-bridge driver and power conversion system with such driver |
| JP3794481B2 (ja) * | 2002-03-14 | 2006-07-05 | 富士電機デバイステクノロジー株式会社 | 負荷駆動回路および負荷駆動回路を有する半導体装置 |
| CN1723601A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 集成的半桥功率电路 |
| US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
| ES2223280B2 (es) * | 2003-07-14 | 2005-11-01 | Electronica De Balastos,S.L. | Sistema de manejo de la parte alta (hsd) de un dispositivo semipuente o puente para un circuito electronico de conmutacion. |
| WO2007003967A2 (en) * | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
| GB2433363A (en) * | 2005-12-16 | 2007-06-20 | Cambridge Semiconductor Ltd | A high side transistor drive circuit |
| US7710098B2 (en) * | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
| US7733098B2 (en) * | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
| GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| WO2008101548A1 (en) * | 2007-02-22 | 2008-08-28 | Mueta B.V. | Level shift circuit |
| CN111464029B (zh) * | 2014-12-25 | 2023-11-10 | 德克萨斯仪器股份有限公司 | 用于dc-dc转换器的电流感测控制器 |
| US9812962B2 (en) * | 2015-09-30 | 2017-11-07 | Intersil Americas LLC | Method and system for increasing efficiency and controlling slew rate in DC-DC converters |
| DE102017106188B3 (de) | 2017-03-22 | 2018-09-27 | Epcos Ag | Treiberschaltung zur Auswertung und Ansteuerung eines piezoelektrischen Bauelements, Taste mit haptischer Rückmeldung und Betriebsverfahren |
| EP3723287A1 (en) | 2019-04-11 | 2020-10-14 | Koninklijke Philips N.V. | Ultrasound transducer driver circuit |
| EP3723286A1 (en) | 2019-04-11 | 2020-10-14 | Koninklijke Philips N.V. | Ultrasound transducer half-bridge driver circuit |
| DE102023104733B3 (de) | 2023-02-27 | 2024-06-27 | Tdk Electronics Ag | Analoge Treiberschaltung für Piezo-Bauteile und Ansteuerungseinheit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706180A (en) * | 1985-11-29 | 1987-11-10 | York International Corporation | Pulse width modulated inverter system for driving single phase a-c induction motor |
| US4694384A (en) * | 1986-12-04 | 1987-09-15 | General Electric Company | HVIC power supply controller with primary-side edge detector |
| US4864479A (en) * | 1988-03-07 | 1989-09-05 | General Electric Company | Full-bridge lossless switching converter |
-
1989
- 1989-12-29 US US07/459,095 patent/US4994955A/en not_active Expired - Lifetime
-
1990
- 1990-12-18 DE DE69017869T patent/DE69017869T2/de not_active Expired - Fee Related
- 1990-12-18 EP EP90203379A patent/EP0435390B1/en not_active Expired - Lifetime
- 1990-12-28 JP JP2418082A patent/JP3037760B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04138077A (ja) | 1992-05-12 |
| EP0435390A3 (en) | 1993-02-24 |
| EP0435390B1 (en) | 1995-03-15 |
| EP0435390A2 (en) | 1991-07-03 |
| DE69017869T2 (de) | 1995-10-12 |
| US4994955A (en) | 1991-02-19 |
| DE69017869D1 (de) | 1995-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037760B2 (ja) | ハーフブリッジ駆動装置 | |
| EP0817381B1 (en) | Semiconductor device drive circuit | |
| US5742193A (en) | Driver circuit including preslewing circuit for improved slew rate control | |
| EP3621202B1 (en) | Adaptive multi-level gate driver | |
| EP0183720B1 (en) | Transformerless drive circuit for operating a field-effect transistor switch | |
| EP0719475B1 (en) | Driver circuit for bridge circuit employing a bootstrap diode emulator | |
| US5977814A (en) | Driving circuit for IGBT | |
| EP0649579B1 (en) | Circuit for driving a half-bridge | |
| EP1043838B1 (en) | Undershoot hardened fet switch | |
| US5296765A (en) | Driver circuit for sinking current to two supply voltages | |
| US5068571A (en) | Switched bridge circuit | |
| US10461737B2 (en) | Configurable clamp circuit | |
| KR20010075401A (ko) | 하프-브리지 구성에서 모스페트 바디 다이오드 전도를감소시키는 방법 및 장치 | |
| WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
| EP0503803B1 (en) | Switching circuit | |
| US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
| JPH11205123A (ja) | 高耐圧パワー集積回路 | |
| US5475329A (en) | Turn-off circuit to provide a discharge path from a first node to a second node | |
| JP2000209080A (ja) | 交流モ―ドで動作する半導体素子を有するスイッチ制御回路 | |
| US6084760A (en) | Device for driving self arc-extinguishing type power element | |
| EP0608667B1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| US5565715A (en) | Method and apparatus for logic signal level translation to a semiconductor switch | |
| JPH09172358A (ja) | 高耐圧パワー集積回路 | |
| JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |