JPH04138077A - ハーフブリッジ駆動装置 - Google Patents
ハーフブリッジ駆動装置Info
- Publication number
- JPH04138077A JPH04138077A JP2418082A JP41808290A JPH04138077A JP H04138077 A JPH04138077 A JP H04138077A JP 2418082 A JP2418082 A JP 2418082A JP 41808290 A JP41808290 A JP 41808290A JP H04138077 A JPH04138077 A JP H04138077A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bridge
- drive
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 230000007257 malfunction Effects 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 101150066242 outO gene Proteins 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/519—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a push-pull configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１］
本発明は、高圧側スイッチ手段と低圧側スイッチ手段各
１個を含むハーフブリッジ（ｈａｌｆ ｂｒｉｄｇｅ
、高周波インバータの１形態）を制御駆動する装置に関
するものであって、この高圧側スイッチ手段はハーフブ
リッジの出力と結合しかつ１つの駆動入力を有し、駆動
装置本体の高圧側駆動回路の出力は上記高圧スイッチ手
段に加えられ、これををオンまたはオフ状態に選択的に
切り替え、またこの駆動部は２本の線を介して高圧側制
御電流を受信している。 ［０００２］
１個を含むハーフブリッジ（ｈａｌｆ ｂｒｉｄｇｅ
、高周波インバータの１形態）を制御駆動する装置に関
するものであって、この高圧側スイッチ手段はハーフブ
リッジの出力と結合しかつ１つの駆動入力を有し、駆動
装置本体の高圧側駆動回路の出力は上記高圧スイッチ手
段に加えられ、これををオンまたはオフ状態に選択的に
切り替え、またこの駆動部は２本の線を介して高圧側制
御電流を受信している。 ［０００２］
ＭＯＳＦＥＴやＩＧＴなどのトランジスタスイッチを用
いた高電圧ハーフブリッジ回路（ｈａｌｆ ｂｒｉｄｇ
ｅ ｃｉｒｃｕｉｔｓ）は、直流から交流へのインバー
タ、運動制御装置、切り替えモード電源（ｓｗｉｔｃｈ
ｍｏｄｅ ｐｏｗｅｒ ５ｕｐｐｌｉｅｓ） およ
び点灯用安定抵抗（ｌｉｇｈｔｉｎｇ ｂａｌｌａｓｔ
ｓ）など各種の電力応用に用途を見いだしている。この
ような用途においては、最高５００ボルトまでの直流電
源を用い、出力として、０ボルトとこの直流電源電圧の
範囲にわたり高スルーレイ） （ｓｌｅｗ ｒａｔｅ、
最大電圧変化の時間率）で遷移可能なハーフブリッジで
あることが要求される。最近モノリシック集積回路によ
るハーフブリッジ駆動回路が得られるようになったこと
は、例えばり、 Ｆ、 Ｈｅｎｄｅｒｓｏｎの論文”
Ａｎ ＨＶＩＣＭＯ３ＦＥＴ／ＩＧＴ Ｄｒｉｖｅｒ
Ｆｏｒ Ｈａｌｆ−Ｂｒｉｄｇ■ Ｔｏｐｏｌｏｇｉｅｓ” （ＨＦ Ｐ Ｃ−１９８８
年５月−会議の予稿集２３７−２４５頁）に述べられて
いる。この論文に述べられているブリッジ駆動回路は双
チャネル（ｄｕａｌ ｃｈａｎｎｅｌ）型で、その高圧
側チャネルには高圧側駆動回路があり、ブートストラッ
プ電源電圧を受けて、ハーフブリッジの高圧側（上部）
トランジスタを駆動し、その低圧側（アース側）チャネ
ルに は低圧側駆動回路があり低圧側（下部）トランジ
スタを駆動している。高圧側駆動回路およびそのブート
ストラップ電源電圧は、ハーフブリッジの出力電圧の上
で浮動しながら高圧側トランジスタを適切に駆動する。 高圧側チャネルにはレベル変換回路（ｌｅｖｅｌ ５ｈ
ｉｆｔｅｒ）があり、制御信号を２本の線を介して地電
位からこの高圧側駆動回路の受信部へ伝送する。通常こ
れらの制御信号のうち、１つは下向きの「オン」電流パ
ルスであって制御線の１本の上を伝送し、選択的に高圧
側トランジスタを導通状態にし、他の１つは下向きの「
オフ」電流パルスであって制御線の他の１本の上を伝送
し、選択的に高圧側トランジスタを非導通状態にする。 高圧側トランジスタの状態は、高圧側駆動回路の中のＲ
／Ｓフリップフロップで制御され、この回路は「オン」
パルスでセット（設定）され「オフ」パルスでリセット
（復帰）する。 ［０００３］
いた高電圧ハーフブリッジ回路（ｈａｌｆ ｂｒｉｄｇ
ｅ ｃｉｒｃｕｉｔｓ）は、直流から交流へのインバー
タ、運動制御装置、切り替えモード電源（ｓｗｉｔｃｈ
ｍｏｄｅ ｐｏｗｅｒ ５ｕｐｐｌｉｅｓ） およ
び点灯用安定抵抗（ｌｉｇｈｔｉｎｇ ｂａｌｌａｓｔ
ｓ）など各種の電力応用に用途を見いだしている。この
ような用途においては、最高５００ボルトまでの直流電
源を用い、出力として、０ボルトとこの直流電源電圧の
範囲にわたり高スルーレイ） （ｓｌｅｗ ｒａｔｅ、
最大電圧変化の時間率）で遷移可能なハーフブリッジで
あることが要求される。最近モノリシック集積回路によ
るハーフブリッジ駆動回路が得られるようになったこと
は、例えばり、 Ｆ、 Ｈｅｎｄｅｒｓｏｎの論文”
Ａｎ ＨＶＩＣＭＯ３ＦＥＴ／ＩＧＴ Ｄｒｉｖｅｒ
Ｆｏｒ Ｈａｌｆ−Ｂｒｉｄｇ■ Ｔｏｐｏｌｏｇｉｅｓ” （ＨＦ Ｐ Ｃ−１９８８
年５月−会議の予稿集２３７−２４５頁）に述べられて
いる。この論文に述べられているブリッジ駆動回路は双
チャネル（ｄｕａｌ ｃｈａｎｎｅｌ）型で、その高圧
側チャネルには高圧側駆動回路があり、ブートストラッ
プ電源電圧を受けて、ハーフブリッジの高圧側（上部）
トランジスタを駆動し、その低圧側（アース側）チャネ
ルに は低圧側駆動回路があり低圧側（下部）トランジ
スタを駆動している。高圧側駆動回路およびそのブート
ストラップ電源電圧は、ハーフブリッジの出力電圧の上
で浮動しながら高圧側トランジスタを適切に駆動する。 高圧側チャネルにはレベル変換回路（ｌｅｖｅｌ ５ｈ
ｉｆｔｅｒ）があり、制御信号を２本の線を介して地電
位からこの高圧側駆動回路の受信部へ伝送する。通常こ
れらの制御信号のうち、１つは下向きの「オン」電流パ
ルスであって制御線の１本の上を伝送し、選択的に高圧
側トランジスタを導通状態にし、他の１つは下向きの「
オフ」電流パルスであって制御線の他の１本の上を伝送
し、選択的に高圧側トランジスタを非導通状態にする。 高圧側トランジスタの状態は、高圧側駆動回路の中のＲ
／Ｓフリップフロップで制御され、この回路は「オン」
パルスでセット（設定）され「オフ」パルスでリセット
（復帰）する。 ［０００３］
上記の型のハーフブリッジ駆動装置の動作は、ブリッジ
の出力における正負電圧の高率（１０ｋｖ以上／マイク
ロ秒）のスルーレイトに基づいて、制御線に誘導される
過渡電流に影響され勝ちであり、この電圧が数ピコファ
ラドの寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔ
ａｎｃｅ）を通して作用する場合、この寄生容量が電源
の役割を果たし制御線上に数１０ｍＡ以上にも及ぶ上向
きか下向きの過渡電流を流すことがある。この種の過渡
電流は、再制御線に同時に誘導される傾向があるので、
これを「共通モード」と名付ける。電流が再制御線に同
時に誘導するにも拘らず、フリップフロップの誤動作か
ら各種の不都合な結果を生じるのであり、その中にはハ
ーフブリッジの出力誤りはもちろん、高圧低圧両側のト
ランジスタの同時導通による電流の短絡状態（ｃｒｏｓ
ｓ ｃｏｎｄｕｃｔｉｏｎ）まで引き起こすことがある
。さらに過渡電流の流れている状態では制御は多分不可
能である。 ［０００４］ 本発明の目的は、ハーフブリッジの電力スイッチ手段の
ための浮動駆動装置（ｆｌｏａｔｉｎｇ ｄｒｉｖｅｒ
）として、この駆動装置の制御線上に生じる共通モード
電流および雑音には感じない（ｉｎｓｅｎｓｉｔｉｖｅ
）が、制御線上の「オン」 「オフ」制御電流パルスに
は適切に応答するような装置を実現することである。さ
らに本発明は、レベル変換回路の送信部の特性を、熱的
（ｔｈｅｒｍａｌ ｌｙ）かつ抵抗的に（ｒｅｓｉｓｔ
ｉｖｅｌｙ）浮動駆動装置の受信部と整合（ｍａｔｃｈ
）させることも目的としている。さらにもう１つの目的
は、浮動駆動装置とレベル変換回路とを、集積回路によ
る実現に適したバイポーラ−またはＭＯ５素子の形で具
体化することである。 ［０００５］
の出力における正負電圧の高率（１０ｋｖ以上／マイク
ロ秒）のスルーレイトに基づいて、制御線に誘導される
過渡電流に影響され勝ちであり、この電圧が数ピコファ
ラドの寄生容量（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔ
ａｎｃｅ）を通して作用する場合、この寄生容量が電源
の役割を果たし制御線上に数１０ｍＡ以上にも及ぶ上向
きか下向きの過渡電流を流すことがある。この種の過渡
電流は、再制御線に同時に誘導される傾向があるので、
これを「共通モード」と名付ける。電流が再制御線に同
時に誘導するにも拘らず、フリップフロップの誤動作か
ら各種の不都合な結果を生じるのであり、その中にはハ
ーフブリッジの出力誤りはもちろん、高圧低圧両側のト
ランジスタの同時導通による電流の短絡状態（ｃｒｏｓ
ｓ ｃｏｎｄｕｃｔｉｏｎ）まで引き起こすことがある
。さらに過渡電流の流れている状態では制御は多分不可
能である。 ［０００４］ 本発明の目的は、ハーフブリッジの電力スイッチ手段の
ための浮動駆動装置（ｆｌｏａｔｉｎｇ ｄｒｉｖｅｒ
）として、この駆動装置の制御線上に生じる共通モード
電流および雑音には感じない（ｉｎｓｅｎｓｉｔｉｖｅ
）が、制御線上の「オン」 「オフ」制御電流パルスに
は適切に応答するような装置を実現することである。さ
らに本発明は、レベル変換回路の送信部の特性を、熱的
（ｔｈｅｒｍａｌ ｌｙ）かつ抵抗的に（ｒｅｓｉｓｔ
ｉｖｅｌｙ）浮動駆動装置の受信部と整合（ｍａｔｃｈ
）させることも目的としている。さらにもう１つの目的
は、浮動駆動装置とレベル変換回路とを、集積回路によ
る実現に適したバイポーラ−またはＭＯ５素子の形で具
体化することである。 ［０００５］
上記目的その他を達成するため、本発明に基づく装置で
は、その特徴として、２本の制御線にはそれぞれ固有の
センス抵抗器（ｓｅｎｓｅ ｒｅｓｉｓｔｏｒ）を線に
直列に接続し、さらに、これらセンス抵抗器と高圧側駆
動用出力との間に差動手段（ｄｉｆｆｅｒｅｎｔｉａｌ
ｍｅａｎｓ）を挿入することにより、これら２個のセ
ンス抵抗器に生じる電圧の差が有効動作範囲（ｏｐｅｒ
ａｔｉｏｎａｌ ｄｙｎａｍｉｃ ｒａｎｇｅ）にある
限り、この電圧差に応じて高圧側スイッチ手段の状態を
制御できるようにしである。これにより、制御線上に共
通モード過渡電流が不意に出現しても、かなりまで誤動
作しないよう鈍感にし、その一方では、制御線上を非共
通モードで伝送される「オン」 「オフ」の制御電流パ
ルスに対しては確実に応答するようにしている。この差
動手段としては、差動増幅器であって、その２つの出力
が互いに反対の極性をもち、これらが、駆動対象のスイ
ッチ手段の導通状態を論理制御するフリップフロップへ
ノ「セット」 「リセット」入力となるような差動増幅
器が望ましい。 ［０００６］ 本発明のもう１つの特徴は、差動受信手段の入力の有効
動作範囲の中心に［不感帯Ｊ （ｄｅａｄ ｚｏｎｅ
）を設け、雑音から防護していることである。本発明の
さらにもう１つの特徴は、レベル変換回路の送信部に整
合手段を設け、これにより「オン」 「オフ」制御電流
パルスの振幅を、差動増幅器の不感帯およびセンス抵抗
器の抵抗値との関係で調整していることである。 ［０００７］ 本発明のその他の局面として重要なのはセンス抵抗器の
抵抗値の選択である。 もし、センス抵抗の直流値が割合低く、共通モード電流
によりこれら抵抗の上に生じる電圧が、差動手段の入力
動作範囲以内に十分に入っているとすれば、上向きか下
向きの共通モード電流が流れている間でも制御は可能で
ある。しかし、このような条件を充たすには、信号送信
部にある程度高い電力が要りそうである、というのは、
両センス抵抗器上の電圧の差が差動増幅器の不感帯を
超えるよう「オン」 「オフ」制御電流パルスの振幅を
十分大きくしなければならないからである。一方もし、
共通モード電流の流れる瞬間には、制御を行なう必要が
なく、単に共通モード電流による誤動作を防ぐだけでよ
い場合には、センス抵抗器の直流抵抗値は高く選ぶこと
ができ、その結果、送信部の電力は低く、さらに（また
は）ハーフブリッジの出力スルーレートが極めて高い場
合でも使えることになるが、しかしこの場合にはクラン
プ手段（ｃｌａｍｐ ｍｅａｎｓ）を用いて、共通モー
ド電流によりセンス抵抗器の上に生じる電圧を、ブート
ストラップ電源電圧との対比で制限し、差動手段への過
大な入力を回避する。 ［０００８］ 上述のハーフブリッジ駆動装置は、高電圧集積回路に適
したバイポーラ−またはＭＯ３技術で具体化され、その
素子としてはこの種技術で実現可能なものが用いられる
。 ［０００９］
は、その特徴として、２本の制御線にはそれぞれ固有の
センス抵抗器（ｓｅｎｓｅ ｒｅｓｉｓｔｏｒ）を線に
直列に接続し、さらに、これらセンス抵抗器と高圧側駆
動用出力との間に差動手段（ｄｉｆｆｅｒｅｎｔｉａｌ
ｍｅａｎｓ）を挿入することにより、これら２個のセ
ンス抵抗器に生じる電圧の差が有効動作範囲（ｏｐｅｒ
ａｔｉｏｎａｌ ｄｙｎａｍｉｃ ｒａｎｇｅ）にある
限り、この電圧差に応じて高圧側スイッチ手段の状態を
制御できるようにしである。これにより、制御線上に共
通モード過渡電流が不意に出現しても、かなりまで誤動
作しないよう鈍感にし、その一方では、制御線上を非共
通モードで伝送される「オン」 「オフ」の制御電流パ
ルスに対しては確実に応答するようにしている。この差
動手段としては、差動増幅器であって、その２つの出力
が互いに反対の極性をもち、これらが、駆動対象のスイ
ッチ手段の導通状態を論理制御するフリップフロップへ
ノ「セット」 「リセット」入力となるような差動増幅
器が望ましい。 ［０００６］ 本発明のもう１つの特徴は、差動受信手段の入力の有効
動作範囲の中心に［不感帯Ｊ （ｄｅａｄ ｚｏｎｅ
）を設け、雑音から防護していることである。本発明の
さらにもう１つの特徴は、レベル変換回路の送信部に整
合手段を設け、これにより「オン」 「オフ」制御電流
パルスの振幅を、差動増幅器の不感帯およびセンス抵抗
器の抵抗値との関係で調整していることである。 ［０００７］ 本発明のその他の局面として重要なのはセンス抵抗器の
抵抗値の選択である。 もし、センス抵抗の直流値が割合低く、共通モード電流
によりこれら抵抗の上に生じる電圧が、差動手段の入力
動作範囲以内に十分に入っているとすれば、上向きか下
向きの共通モード電流が流れている間でも制御は可能で
ある。しかし、このような条件を充たすには、信号送信
部にある程度高い電力が要りそうである、というのは、
両センス抵抗器上の電圧の差が差動増幅器の不感帯を
超えるよう「オン」 「オフ」制御電流パルスの振幅を
十分大きくしなければならないからである。一方もし、
共通モード電流の流れる瞬間には、制御を行なう必要が
なく、単に共通モード電流による誤動作を防ぐだけでよ
い場合には、センス抵抗器の直流抵抗値は高く選ぶこと
ができ、その結果、送信部の電力は低く、さらに（また
は）ハーフブリッジの出力スルーレートが極めて高い場
合でも使えることになるが、しかしこの場合にはクラン
プ手段（ｃｌａｍｐ ｍｅａｎｓ）を用いて、共通モー
ド電流によりセンス抵抗器の上に生じる電圧を、ブート
ストラップ電源電圧との対比で制限し、差動手段への過
大な入力を回避する。 ［０００８］ 上述のハーフブリッジ駆動装置は、高電圧集積回路に適
したバイポーラ−またはＭＯ３技術で具体化され、その
素子としてはこの種技術で実現可能なものが用いられる
。 ［０００９］
本発明の上記以外の目的、特徴、および利点は、以下詳
細に記述する望ましい実施諸例を熟読すれば明らかとな
ろう。先ず第１図を参照すると、そこには・本発明によ
る高電圧集積回路（ＨＶＩＣ）のハーフブリッジ駆動装
置１０を、その駆動対象である、高圧側ＭＯ５ＦＥＴス
イッチ手段ＴＨおよびアース側ＭＯＳ ＦＥＴスイッチ
手段ＴＧをトーテムポール型に接続して形成したハーフ
ブリッジとともに示しである。このハーフブリッジの中
では、ＴＨのソース１４がＴＧのドレーン１６にノード
点１８で接続され、ハーフブリッジ１２の出力電圧Ｖｏ
ｕｔはこの点で形成される。ＴＨのドレーン２０とＴＧ
のソース２２は、それぞれ直流高電圧電源ＶＣ（最高５
００ボルト）の正負の導体（ｒａｉｌ） ２４．２６に
接続されている。負の導体２６によりハーフブリッジは
接地されている。ハーフブリッジの出力ノード１８と直
流供給部ＶＣの中点２８との間には、インダクタンスＬ
Ｌと抵抗ＲＬの直列の組合せとして図示した負荷３０が
接続されている。ここで明らかなように、高圧側のパワ
ートランジスタＴＨを導通状態に置きさえすればハーフ
ブリッジ１２の出力電圧Ｖ ｏｕｔは十ｖＣになり、ア
ース側パワートランジスタＴＧを導通状態に置きさえす
れば出力電圧Ｖｏｕｔはアース電位になる。従って、例
えばＴＨとＴＧの導通状態を周期的に交替させると、負
荷にかかる平均電圧は導通状態の出現割合（ｄｕｔｙ
ｃｙｃｌｅ）に応じて＋ＶＣ／２と−ＶＣ／２の範囲で
任意の値をとることができる。負荷３０は誘導性なので
、ダイオード３２と３４をトランジスタＴＨとＴＧにそ
れぞれ通常の方法で並列接続し、負荷３０の誘導部ＬＬ
を通る電流の断続に基づくｖＯｕｔの過渡電圧を制限し
ている。トランジスタＴＨとＴＧをエンハンスメント型
ＮＭＯＳとすれば、既定の正のゲート対ソース電圧によ
りターンオン（オン状態に遷移）する。別の形態として
、ＩＧＴトランジスタも適切な電力スイッチ手段となり
得る。 ［００１０］ ハーフブリッジ駆動装置１０には、高圧側駆動回路３６
があり、その出力電圧は線３８と４０の間に現われて高
圧側トランジスタＴＨのゲート対ソース電圧になってい
る。線４０は出力ノード１８に接続され、線３８と４０
の間の出力電圧はＶ ｏｕｔ上で浮動している。ハーフ
ブリッジ駆動装置１０には、アース側駆動回路４２もあ
って、その出力が線４４と４６を介してトランジスタＴ
Ｇのゲート対ソース電圧を供給している。線４６は電源
部の負導体２６に接続しているので４４と４６の間の出
力電圧はアース導体２６の上で浮動する。アース側駆動
回路４２は外部電源からの電圧＋ＶＡを受けるが、この
電圧は線４８と４６の間にキャパシタ５０と並列に加え
られるでいる。高圧側駆動回路３６は線５２と４０の間
すなわちキャパシタ５４の両端に、外部供給のブートス
トラップ電圧ＶＢを受けでいるが、この電圧は、電圧＋
ＶＡが線４８と５２の間に接続されたダイオード５５を
介してキャパシタ５４を充電することにより生じる。具
体的にいうと、ブートストラップ電圧ＶＢは出力電圧Ｖ
ｏｕｔＯ上で浮動し、トランジスタＴＨがオフ状態、
ＴＧがオン状態でＶｏｕｔがほぼアースに近いとき、キ
ャパシタ５４はダイオード５５を介して充電されその電
圧は＋ＶＡに近付く。 ［００１１］ ハーフブリッジ駆動装置１０は、外部のシステム制御装
置５６により制御されこの制御装置５６は、ハーフブリ
ッジ駆動装置１０の論理インターフェイス部６４に対し
、線（チャネル）５８を通して高圧側トランジスタ制御
用の論理信号を送出し、線（チャネル）６０を通してア
ース側トランジスタ制御用の信号を送出する。ただしこ
れら信号電圧は、共通制御または論理アース線６２を基
準に発生している。この論理アース６２は電力アース２
６とは切り離され、これにより制御装置５６と論理イン
ターフェイス６４とを、電力のスイッチングによる過渡
現象から防護している。論理インターフェイス６４から
は線６６を通して制御信号をレベル変換回路６８に送り
込み、変換回路６８は、これら制御信号の電圧を変換し
て、Ｖｏｕｔの上で浮動する高圧側駆動回路３６、およ
び電力アース電位の上で浮動する低圧側駆動回路４２に
対して供給する。それぞれの変換の方式は同一でよく、
いずれもレベル変換回路の出力部に送信器があり、駆動
対象の３６．４２の入力部に受信器がある。特に高圧側
駆動回路３６についていうと、制御の方法としては、電
流パルスＩｏｎを線７０に加えると高圧側トランジスタ
ＴＨが導通状態になり、電流パルスＩ ｏｆｆを線７２
に加えると高圧側トランジスタＴＨは非導通状態になる
。同様の制御信号を、レベル変換回路６８から線７４を
通してアース側駆動回路４２に加えることにより、アー
ス側トランジスタＴＧの導通状態が制御できる。 ［００１２］ 第２図においては、その下部にレベル変換回路６８の送
信部７６を、また上部には高圧側駆動回路３６の受信部
７８を示してあり、これら送受信部は線７０と７２で接
続されている。送信部７６は、線８０と論理アース６２
の間につないだ論理回路電源ＶＬで動作し、パルス状の
制御入力電圧ＶｏｎとＶｏｆｆを受けて、それぞれ下向
きの電流パルスＩｏｎを線７０にＩ ｏｆｆを線７２に
発生する。ここでは、電流パルスＩｏｎだけが伝送され
ると高圧側トランジスタＴＨは導通状態になり、電流パ
ルスＩ ｏｆｆだけが伝送されると高圧側トランジスタ
ＴＨは非導通状態になることを意図している。 ［００１３］ 受信部７８の電源は、線５２と４０の間に加えられるブ
ートストラップ電圧ＶＢで、この電圧はハーフブリッジ
１２の出力電圧Ｖ ｏｕｔ上で浮動する。その結果上方
の線５２にかかる電圧ＶＤは、出力電圧Ｖ ｏｕｔの瞬
間値とブートストラップ電圧ＶＢの和に等しい。同一抵
抗値をもつセンス抵抗器（ｓｅｎｓｅ ｒｅｓｉｓｔｏ
ｒ） Ｒ１とＲ２が、それぞれ線５２と、制御線７０お
よび７２の間に接続され、制御電流ＩｏｎとＩ ｏｆｆ
による制御電圧を発生する。分析 のためには、これら
抵抗Ｒ１およびＲ２の下端の電圧がｖｌおよびｖ２であ
ると考えるのが最も便利である。 自明の通り、線７０に現われる電流パルスＩｏｎにより
ｖｌには下向きの電圧パルスが生じ、線７２に現われる
電流パルスＩ ｏｆｆによってｖ２には負方向の電圧パ
ルスが生じる。 ［００１４］ 不幸なことに、発生する信号はこれら意図するものばか
りではない。制御線７０および７２と論理アース６２ど
の間にはほぼ同一値の寄生容量８２が存在するため、制
御線７０と７２には、これら容量を通して同時にほぼ同
一値の共通モード電流が流れる。これらの電流を支配す
る要素は、電圧ＶＤがＶ ｏｕｔに生じるのと同一の高
スルーレートを有し、これが、センス抵抗Ｒ１とＲ２お
よび寄生容量８２の組合せにより微分されるという事実
である。実効的に、寄生容量は、共通モード電流ＩＣを
制御線７０と７２に流す電源として作用する。これら共
通モード電流はどちらの方向にも流れ得る。 ［００１５］ 本発明では、共通モード電流による電圧に感じ難くする
ため、二重差動増幅手段を組込んでいるが、この増幅器
には互いに特性の整合したＰＮＰ）ランジスタＴ１とＴ
２、および同じく整合した抵抗器Ｒ５とＲ６があり、ｖ
ｌとＶ２の電圧差に応答するようにしている。特にトラ
ンジスタＴ１とＴ２の各ベース・エミッ特開平４−ｘ３
ｓｏ７７（１０） 夕接合は、ｖｌとｖ２の間で反対方向に接続されている
。すなわち、トランジスタＴ１のベース８４とトランジ
スタＴ２のエミッタ８６はｖｌに接続され、一方トラン
ジスタＴ２のベース８８とトランジスタＴ１のエミッタ
９０はＶ２に接続されている。トランジスタＴ１とＴ２
のコレクタ９２と９４はそれぞれ抵抗器Ｒ５とＲ６の上
端に接続され、これら抵抗器の下端は線４０に接続され
ている。その結果、「セット」電圧ｖＳは抵抗器Ｒ５の
上端に、また「リセット」電圧ＶＲは抵抗器Ｒ６の上端
にそれぞれ形成される。この説明から明らかになったよ
うに、電圧Ｖ１がｖ２より下がりしかもＶ２が依然Ｖ
ｏｕｔよりも高い場合、トランジスタＴ１は導通してｖ
Ｓを発生しその値は■２に近付く。同様に、ｖ２がＶｌ
よりも下がり■１が依然Ｖ ｏｕｔよりも高い場合、ト
ランジスタＴ２は導通してＶＲに生じた電圧をｖｌに近
付ける。このような原理で動作するため、共通モード電
流ＩＣにより生じるＶｌと■２の値はほぼ等しく、従っ
てトランジスタＴ１またはＴ２は導通することはなく、
一方電流パルスＩｏｎは線７０上にのみ流れてトランジ
スタＴ１を導通し電流パルスＩ ｏｆｆは線７２上にの
み流れてトランジスタＴ２を導通する。 ［００１６］ 上述の二重差動増幅器の「セット」「リセット」出力で
あるｖＳとＶＲを入力とするＲ／Ｓフリップフロップ９
６には、一対のインバータエ３と工４があってそれぞれ
の出力が他の入力を形成し再生ループ回路ができている
。ＮＰＮ）ランジスタＴ５のコレクタは、インバータ■
３の入力とインバータ■４の出力の接続点９８に接続さ
れ、そのエミッタ１００は線４０に、またそのベース１
０２はＶＳに接続されている。インバータ■３の入力側
には固有のプルアップ抵抗器（図示は省略）があると考
えれば、電流パルスＩｏｎが来るとｖＳはトランジスタ
Ｔ５を導通させ、それにより接続点９８の電圧が下がり
、インバータ■３の出力とインバータ■４の入力の間の
接続点１０４の電圧を上げる。接続点１０４はフリップ
フロップ９６の出力であり、これを入力とするバッファ
ー１０６は、その出力３８によりハーフブリッジ１２の
高圧側トランジスタＴＨのゲートを制御する。 ＮＰＮ）ランジスタＴ６についても同様、そのコレクタ
は接続点１０４に、そのベース１０７はＶＲに、そして
そのエミッタ１０８は線４０に接続されている。 従って同様に、電流パルスＩｏｆｆが来ると、電圧Ｖ２
が下がってトランジスタＴ２を導通し、さらに電圧ＶＲ
が生じてトランジスタＴ６を導通しフリップフロップ９
６をリセットする。本発明は抵抗器Ｒ１とＲ２の抵抗値
の選び方で各種の実施例が可能になる。これらセンス抵
抗器の直流抵抗値を低く選ぶこととすれば、下向きの共
通モード電流が来てもｖｌとｖ２を依然Ｖ ｏｕｔより
もかなり高い状態に置くことができ、これにより、これ
ら共通モード電流と同時にＩｏｎかＩ ｏｆｆが来た場
合でも、差動増幅器が有効動作領域内で動作できるよう
にすることが可能となる。例えば、寄生容量８２が２ピ
コフアラド以下で、Ｖ ｏｕｔにおけるスルーレートが
１０ｋｖマイクロ秒以下であれば、発生する共通モード
電流は２０ｍａ以下である。この場合Ｒ１とＲ２がとも
に２００オームだったとすれば、共通モード電流に基づ
くセンス抵抗器Ｒ１とＲ２にかかる電圧はそれぞれ４ボ
ルト以下であり、一方ブートストラップ電圧ＶＢは１５
ボルト程度と成し得る。 ［００１７］ トランジスタＴ１とＴ２を含む二重増幅器には固有の中
央不感帯（ｃｅｎｔｒａｌ ｄｅａｄ ｚｏｎｅ）があ
り、電圧ｖ１とｖ２の差がトランジスタＴ１とＴ２のＶ
ｂｅを超えない限り、トランジスタＴ１とＴ２の導通が
起こらないようになっている。この不感帯は、線７０と
７２の上の雑音電流によりセンス抵抗器Ｒ１とＲ２の上
に生じる電圧の影響を回避するのに有効である。しかし
、電流パルスＩｏｎまたはＩ ｏｆｆの値は十分大きく
し、抵抗器Ｒ１とＲ２の上に生じる電圧がＶｂｅを超え
るようにする必要がある。例えば、Ｖｂｅを０．７ボル
トとした場合、電流パルスＩｏｎまたはＩ ｏｆｆによ
りセンス抵抗器Ｒ１またはＲ２の上に生じる電圧は１ボ
ルト程度が望ましく、抵抗器を２００オームとすれば、
電流パルスの振幅は少なくとも５ｍａとなるが、そのた
めにはかなりの電力を必要とする。 ［００１８］ 共通モード過渡電流ＩＣが流れる瞬間には電流パルスＩ
ｏｎまたはＩ ｏｆｆを伝送する必要がないとした場合
には、抵抗器Ｒ１とＲ２の直流抵抗値は高く選べるがこ
の場合センス抵抗器Ｒ１、Ｒ２の上に生じる電圧を制限
するためクランプ手段（ｃｌａｍｐ ｍｅａｎｓ）を用
いるのが有利である。第２図においては、トランジスタ
Ｔ９からＴ１３までを用いてこのクランプ手段を形成し
ている。 ［００１９］ ＮＰＮ）ランジスタＴ９ないしＴ１２はセンス抵抗器Ｒ
１およびＲ２にそれぞれ並列な上向き（ｕｐｗａｒｄｌ
ｙ ｄｉｒｅｃｔｅｄ）のダイオードとして動作し、■
１とｖ２が、ＶＤの上にＶｂｅ以上は上がらないように
している。一方、ｖｌとｖ２が、ＶＤの下に２Ｖｂｅ以
上下がらないようにするため、トランジスタ１３を、線
５２とＮＰＮトランジスタＴ１１とＴ１０のベース１１
０と１１２を結ぶ線との間に接続して、ダイオードとし
て動作させ、トランジスタＴｌｌとＴＩＯのエミッタ１
１４と１１６はそれぞれ電圧ｖ１とｖ２に接続し、同じ
くコレクタ１１８と１２０は線５２に接続する。これら
クランプ回路により電圧ｖ１とｖ２に関する有効動作範
囲が確定しその範囲で差動増幅器としての動作が確保さ
れる。 ［００２０］ 送信部７６と受信部７８とは互いに特性を整合させて、
抵抗器Ｒ１とＲ２およびトランジスタＴ１とＴ２の間の
温度変化または製造偏差を補償するのが望ましい。送信
部７６はその入力として、論理インターフェイス６４か
ら発生する電圧ＶｏｎとＶｏｆｆを受信し、これらの電
圧はそれぞれインバータ■１とＴ２の出力となる。イン
バータ■１の出力はＮＰＮ）ランジスタＴ７のベースと
ＮＰＮ）ランジスタＴ３のコレクタの接続点１１９に加
えられる。トランジスタＴ７のエミッタとトランジスタ
Ｔ３のベースとは共に接続点１２１で抵抗器Ｒ３の上端
に接続され、一方この抵抗器Ｒ３の下端とトランジスタ
Ｔ３のエミッタとは論理アースに接続されている。トラ
ンジスタＴ７のコレクタは、接続点１２２でエンハンス
メント型ＮＭＯＳ−ＦＥＴ）ランジスタＴｏｎのソース
に接続されている。トランジスタＴ３をトランジスタＴ
１とＴ２に整合させ、かつ抵抗器Ｒ３を抵抗器Ｒ１とＲ
２に整合させることに より、下向きのパルスＶｏｎに
対して適切な振幅の■ｏｎを生成できる。特にＴ３とＴ
７とは、その相互作用によりＲ３の端子間に生じる電圧
をＶｂｅにクランプすることにより、トランジスタＴ７
のコレクタに、電流値Ｖｂｅ／Ｒ３の電流源としての役
割を果たさせている。Ｒ３の抵抗値をＲ１よりも小さく
選べば、発生するＩｏｎパルスによりセンス抵抗器Ｒ１
の端子間に生じる電圧パルスの振幅を大きくでき、その
結果ｖ１とｖ２の電圧差が受信器７８内の二重差動増幅
器の不感帯を十分超えるようにできる。ＮＭＯ３−ＦＥ
ＴであるＴｏｎの、ゲート１２４はＶＬＬａＯ２、ドレ
ーン１２６は制御線７０に、そしてノ〈ツクゲート１２
８は論理アース６２に、それぞれ接続されてし）る。そ
の結果、ＮＭＯ３−ＦＥＴ）ランジスタＴｏｎは、受信
器７８に出現する高スルーレートカ１らＩｏｎの発生源
であるトランジスタＴ７のコレクタを防護するためのノ
〈リアーとして動作することが明瞭である。同様の方式
で、インバータエ２の出力はＮＰＮトランジスタＴ８の
ベースとＮＰＮ）ランジスタＴ４のコレクタの接続点１
３０に接続され、トランジスタＴ８のエミッタとトラン
ジスタＴ４のベースとは接続点１３２で抵抗器Ｒ４の上
端に接続され、そして抵抗器Ｒ４の下端とトランジスタ
Ｔ４のエミッタとは論理アース６２に接続されている。 トランジスタＴ８のコレクタは接続点１３４でＮＭＯ３
−ＦＥＴ）ランジスタＴｏｆｆのソースに接続される。 さらに、トランジスタＴｏｆｆのバックゲート１３６は
論理アース６２に、ゲート１３８はＶＬＬａＯ２、そし
てドレーン１４０は制御線７２に接続され、トランジス
タＴｏｎと同様バリアーを形成している。ここでも再び
、トランジスタＴ４はトランジスタＴ１とＴ２とに整合
し、抵抗器Ｒ４は抵抗器Ｒ１とＲ２とに整合している。 さらに、Ｒ４の値はＲ３よりも幾分小さく選び、電流Ｉ
ｏｆｆの振幅が電流Ｉｏｎの振幅よりも大きくなるよ
うにしてオフコマンドへの応答を強化（ｅｎｈａｎｃｅ
） Ｉ、でいる。 ［００２１］ 第２図の実施例は、集積回路としての実現性に左右され
るものであり、実現にあたり各種のバイポーラ−素子と
抵抗器を適切に用いれば、これら素子の温度特性を整合
させ抵抗器の抵抗値を整合させることが容易である。 ［００２２］ 第３図に示すのは、主としてＭＯ３ＦＥＴ技術を用いた
、受信部の開業１４２であり、第２図と同様の部分には
同様の記号を付けである。ここでＰＭＯＳ型ＦＥＴ（７
）Ｔｌ （７）ケ−） １４４ トＰＭＯ３型ＦＥＴ（
７）Ｔ２ （７）７−ス１４６ トハＶ１ニ接続され、
一方Ｔ２のゲート１４８とＴ１のソース１５０とはｖ２
に接続されているが、この方法で第２図と同様に抵抗器
Ｒ５とＲ６の上に電圧ＶＳとＶＲを発生させている。し
かしクランプ手段は第２図と相違しており、ＭＯＳＦＥ
Ｔ）ランジスタＴ９とＴＩＯとを用い、これらのソース
、ゲート、そしてバックゲートはそれぞれまとめて、電
圧ｖ１とｖ２に接続し、−これらのドレーンは電圧ＶＤ
に接続している。トランジスタＴ９とＴＩＯは、既知の
方法でＶｌとｖ２からそれぞれＶＤに向けて寄生ダイオ
ード接続（ｐａｒａｓｉｔｉｃ ｄｉｏｄｅ ｊｕｎｃ
ｔｉｏｎ）を形成するように構成されている。従って、
これらのトランジスタにより、ｖｌとＶ２の電圧がＶＤ
の上にＶｂｅ以上高くならないよう防止している。その
上、防止の追加手段として、Ｔ９とＴ１０で形成された
寄生 ダイオードと並列な別の寄生ダイオードを形成す
るため、トランジスタＴ１とＴ２のバックゲート１５２
と１５４をＶＤに接続して、各トランジスタごとにソー
スからバックゲートに向う寄生ダイオードが生じるよう
にしている。 ［００２３］ 電圧Ｖ１とｖ２の下限を押さえるため、ＮＰＮ）ランジ
スタＴｌｌとＴ１２のベース１５６．１５８がＶ ｏｕ
ｔに接続され、エミッタ１６０．１６２はそれぞれＶｌ
とｖ２に接続され、そしてコレクタ１６４．１６６はＶ
Ｄに接続されている。これらのトランジスタＴｌｌとＴ
１２の働きで、−Ｖｌとｖ２はＶ ｏｕｔに比しＶｂｅ
以上低くなることはない。同様に、もしＲ１とＲ２の直
流抵抗値が十分低く、従って電圧Ｖ１とｖ２とがＶ ｏ
ｕｔの近くまで下がり得ないのであれば、各種のクラン
プ手段は不要となることも理解されよう。 ［００２４］ 本発明について、特定した構成につき詳細を述べてきた
が、これら詳細については、発明の意図する思想の範囲
内で多くの変形、省略、追加が可能である。
細に記述する望ましい実施諸例を熟読すれば明らかとな
ろう。先ず第１図を参照すると、そこには・本発明によ
る高電圧集積回路（ＨＶＩＣ）のハーフブリッジ駆動装
置１０を、その駆動対象である、高圧側ＭＯ５ＦＥＴス
イッチ手段ＴＨおよびアース側ＭＯＳ ＦＥＴスイッチ
手段ＴＧをトーテムポール型に接続して形成したハーフ
ブリッジとともに示しである。このハーフブリッジの中
では、ＴＨのソース１４がＴＧのドレーン１６にノード
点１８で接続され、ハーフブリッジ１２の出力電圧Ｖｏ
ｕｔはこの点で形成される。ＴＨのドレーン２０とＴＧ
のソース２２は、それぞれ直流高電圧電源ＶＣ（最高５
００ボルト）の正負の導体（ｒａｉｌ） ２４．２６に
接続されている。負の導体２６によりハーフブリッジは
接地されている。ハーフブリッジの出力ノード１８と直
流供給部ＶＣの中点２８との間には、インダクタンスＬ
Ｌと抵抗ＲＬの直列の組合せとして図示した負荷３０が
接続されている。ここで明らかなように、高圧側のパワ
ートランジスタＴＨを導通状態に置きさえすればハーフ
ブリッジ１２の出力電圧Ｖ ｏｕｔは十ｖＣになり、ア
ース側パワートランジスタＴＧを導通状態に置きさえす
れば出力電圧Ｖｏｕｔはアース電位になる。従って、例
えばＴＨとＴＧの導通状態を周期的に交替させると、負
荷にかかる平均電圧は導通状態の出現割合（ｄｕｔｙ
ｃｙｃｌｅ）に応じて＋ＶＣ／２と−ＶＣ／２の範囲で
任意の値をとることができる。負荷３０は誘導性なので
、ダイオード３２と３４をトランジスタＴＨとＴＧにそ
れぞれ通常の方法で並列接続し、負荷３０の誘導部ＬＬ
を通る電流の断続に基づくｖＯｕｔの過渡電圧を制限し
ている。トランジスタＴＨとＴＧをエンハンスメント型
ＮＭＯＳとすれば、既定の正のゲート対ソース電圧によ
りターンオン（オン状態に遷移）する。別の形態として
、ＩＧＴトランジスタも適切な電力スイッチ手段となり
得る。 ［００１０］ ハーフブリッジ駆動装置１０には、高圧側駆動回路３６
があり、その出力電圧は線３８と４０の間に現われて高
圧側トランジスタＴＨのゲート対ソース電圧になってい
る。線４０は出力ノード１８に接続され、線３８と４０
の間の出力電圧はＶ ｏｕｔ上で浮動している。ハーフ
ブリッジ駆動装置１０には、アース側駆動回路４２もあ
って、その出力が線４４と４６を介してトランジスタＴ
Ｇのゲート対ソース電圧を供給している。線４６は電源
部の負導体２６に接続しているので４４と４６の間の出
力電圧はアース導体２６の上で浮動する。アース側駆動
回路４２は外部電源からの電圧＋ＶＡを受けるが、この
電圧は線４８と４６の間にキャパシタ５０と並列に加え
られるでいる。高圧側駆動回路３６は線５２と４０の間
すなわちキャパシタ５４の両端に、外部供給のブートス
トラップ電圧ＶＢを受けでいるが、この電圧は、電圧＋
ＶＡが線４８と５２の間に接続されたダイオード５５を
介してキャパシタ５４を充電することにより生じる。具
体的にいうと、ブートストラップ電圧ＶＢは出力電圧Ｖ
ｏｕｔＯ上で浮動し、トランジスタＴＨがオフ状態、
ＴＧがオン状態でＶｏｕｔがほぼアースに近いとき、キ
ャパシタ５４はダイオード５５を介して充電されその電
圧は＋ＶＡに近付く。 ［００１１］ ハーフブリッジ駆動装置１０は、外部のシステム制御装
置５６により制御されこの制御装置５６は、ハーフブリ
ッジ駆動装置１０の論理インターフェイス部６４に対し
、線（チャネル）５８を通して高圧側トランジスタ制御
用の論理信号を送出し、線（チャネル）６０を通してア
ース側トランジスタ制御用の信号を送出する。ただしこ
れら信号電圧は、共通制御または論理アース線６２を基
準に発生している。この論理アース６２は電力アース２
６とは切り離され、これにより制御装置５６と論理イン
ターフェイス６４とを、電力のスイッチングによる過渡
現象から防護している。論理インターフェイス６４から
は線６６を通して制御信号をレベル変換回路６８に送り
込み、変換回路６８は、これら制御信号の電圧を変換し
て、Ｖｏｕｔの上で浮動する高圧側駆動回路３６、およ
び電力アース電位の上で浮動する低圧側駆動回路４２に
対して供給する。それぞれの変換の方式は同一でよく、
いずれもレベル変換回路の出力部に送信器があり、駆動
対象の３６．４２の入力部に受信器がある。特に高圧側
駆動回路３６についていうと、制御の方法としては、電
流パルスＩｏｎを線７０に加えると高圧側トランジスタ
ＴＨが導通状態になり、電流パルスＩ ｏｆｆを線７２
に加えると高圧側トランジスタＴＨは非導通状態になる
。同様の制御信号を、レベル変換回路６８から線７４を
通してアース側駆動回路４２に加えることにより、アー
ス側トランジスタＴＧの導通状態が制御できる。 ［００１２］ 第２図においては、その下部にレベル変換回路６８の送
信部７６を、また上部には高圧側駆動回路３６の受信部
７８を示してあり、これら送受信部は線７０と７２で接
続されている。送信部７６は、線８０と論理アース６２
の間につないだ論理回路電源ＶＬで動作し、パルス状の
制御入力電圧ＶｏｎとＶｏｆｆを受けて、それぞれ下向
きの電流パルスＩｏｎを線７０にＩ ｏｆｆを線７２に
発生する。ここでは、電流パルスＩｏｎだけが伝送され
ると高圧側トランジスタＴＨは導通状態になり、電流パ
ルスＩ ｏｆｆだけが伝送されると高圧側トランジスタ
ＴＨは非導通状態になることを意図している。 ［００１３］ 受信部７８の電源は、線５２と４０の間に加えられるブ
ートストラップ電圧ＶＢで、この電圧はハーフブリッジ
１２の出力電圧Ｖ ｏｕｔ上で浮動する。その結果上方
の線５２にかかる電圧ＶＤは、出力電圧Ｖ ｏｕｔの瞬
間値とブートストラップ電圧ＶＢの和に等しい。同一抵
抗値をもつセンス抵抗器（ｓｅｎｓｅ ｒｅｓｉｓｔｏ
ｒ） Ｒ１とＲ２が、それぞれ線５２と、制御線７０お
よび７２の間に接続され、制御電流ＩｏｎとＩ ｏｆｆ
による制御電圧を発生する。分析 のためには、これら
抵抗Ｒ１およびＲ２の下端の電圧がｖｌおよびｖ２であ
ると考えるのが最も便利である。 自明の通り、線７０に現われる電流パルスＩｏｎにより
ｖｌには下向きの電圧パルスが生じ、線７２に現われる
電流パルスＩ ｏｆｆによってｖ２には負方向の電圧パ
ルスが生じる。 ［００１４］ 不幸なことに、発生する信号はこれら意図するものばか
りではない。制御線７０および７２と論理アース６２ど
の間にはほぼ同一値の寄生容量８２が存在するため、制
御線７０と７２には、これら容量を通して同時にほぼ同
一値の共通モード電流が流れる。これらの電流を支配す
る要素は、電圧ＶＤがＶ ｏｕｔに生じるのと同一の高
スルーレートを有し、これが、センス抵抗Ｒ１とＲ２お
よび寄生容量８２の組合せにより微分されるという事実
である。実効的に、寄生容量は、共通モード電流ＩＣを
制御線７０と７２に流す電源として作用する。これら共
通モード電流はどちらの方向にも流れ得る。 ［００１５］ 本発明では、共通モード電流による電圧に感じ難くする
ため、二重差動増幅手段を組込んでいるが、この増幅器
には互いに特性の整合したＰＮＰ）ランジスタＴ１とＴ
２、および同じく整合した抵抗器Ｒ５とＲ６があり、ｖ
ｌとＶ２の電圧差に応答するようにしている。特にトラ
ンジスタＴ１とＴ２の各ベース・エミッ特開平４−ｘ３
ｓｏ７７（１０） 夕接合は、ｖｌとｖ２の間で反対方向に接続されている
。すなわち、トランジスタＴ１のベース８４とトランジ
スタＴ２のエミッタ８６はｖｌに接続され、一方トラン
ジスタＴ２のベース８８とトランジスタＴ１のエミッタ
９０はＶ２に接続されている。トランジスタＴ１とＴ２
のコレクタ９２と９４はそれぞれ抵抗器Ｒ５とＲ６の上
端に接続され、これら抵抗器の下端は線４０に接続され
ている。その結果、「セット」電圧ｖＳは抵抗器Ｒ５の
上端に、また「リセット」電圧ＶＲは抵抗器Ｒ６の上端
にそれぞれ形成される。この説明から明らかになったよ
うに、電圧Ｖ１がｖ２より下がりしかもＶ２が依然Ｖ
ｏｕｔよりも高い場合、トランジスタＴ１は導通してｖ
Ｓを発生しその値は■２に近付く。同様に、ｖ２がＶｌ
よりも下がり■１が依然Ｖ ｏｕｔよりも高い場合、ト
ランジスタＴ２は導通してＶＲに生じた電圧をｖｌに近
付ける。このような原理で動作するため、共通モード電
流ＩＣにより生じるＶｌと■２の値はほぼ等しく、従っ
てトランジスタＴ１またはＴ２は導通することはなく、
一方電流パルスＩｏｎは線７０上にのみ流れてトランジ
スタＴ１を導通し電流パルスＩ ｏｆｆは線７２上にの
み流れてトランジスタＴ２を導通する。 ［００１６］ 上述の二重差動増幅器の「セット」「リセット」出力で
あるｖＳとＶＲを入力とするＲ／Ｓフリップフロップ９
６には、一対のインバータエ３と工４があってそれぞれ
の出力が他の入力を形成し再生ループ回路ができている
。ＮＰＮ）ランジスタＴ５のコレクタは、インバータ■
３の入力とインバータ■４の出力の接続点９８に接続さ
れ、そのエミッタ１００は線４０に、またそのベース１
０２はＶＳに接続されている。インバータ■３の入力側
には固有のプルアップ抵抗器（図示は省略）があると考
えれば、電流パルスＩｏｎが来るとｖＳはトランジスタ
Ｔ５を導通させ、それにより接続点９８の電圧が下がり
、インバータ■３の出力とインバータ■４の入力の間の
接続点１０４の電圧を上げる。接続点１０４はフリップ
フロップ９６の出力であり、これを入力とするバッファ
ー１０６は、その出力３８によりハーフブリッジ１２の
高圧側トランジスタＴＨのゲートを制御する。 ＮＰＮ）ランジスタＴ６についても同様、そのコレクタ
は接続点１０４に、そのベース１０７はＶＲに、そして
そのエミッタ１０８は線４０に接続されている。 従って同様に、電流パルスＩｏｆｆが来ると、電圧Ｖ２
が下がってトランジスタＴ２を導通し、さらに電圧ＶＲ
が生じてトランジスタＴ６を導通しフリップフロップ９
６をリセットする。本発明は抵抗器Ｒ１とＲ２の抵抗値
の選び方で各種の実施例が可能になる。これらセンス抵
抗器の直流抵抗値を低く選ぶこととすれば、下向きの共
通モード電流が来てもｖｌとｖ２を依然Ｖ ｏｕｔより
もかなり高い状態に置くことができ、これにより、これ
ら共通モード電流と同時にＩｏｎかＩ ｏｆｆが来た場
合でも、差動増幅器が有効動作領域内で動作できるよう
にすることが可能となる。例えば、寄生容量８２が２ピ
コフアラド以下で、Ｖ ｏｕｔにおけるスルーレートが
１０ｋｖマイクロ秒以下であれば、発生する共通モード
電流は２０ｍａ以下である。この場合Ｒ１とＲ２がとも
に２００オームだったとすれば、共通モード電流に基づ
くセンス抵抗器Ｒ１とＲ２にかかる電圧はそれぞれ４ボ
ルト以下であり、一方ブートストラップ電圧ＶＢは１５
ボルト程度と成し得る。 ［００１７］ トランジスタＴ１とＴ２を含む二重増幅器には固有の中
央不感帯（ｃｅｎｔｒａｌ ｄｅａｄ ｚｏｎｅ）があ
り、電圧ｖ１とｖ２の差がトランジスタＴ１とＴ２のＶ
ｂｅを超えない限り、トランジスタＴ１とＴ２の導通が
起こらないようになっている。この不感帯は、線７０と
７２の上の雑音電流によりセンス抵抗器Ｒ１とＲ２の上
に生じる電圧の影響を回避するのに有効である。しかし
、電流パルスＩｏｎまたはＩ ｏｆｆの値は十分大きく
し、抵抗器Ｒ１とＲ２の上に生じる電圧がＶｂｅを超え
るようにする必要がある。例えば、Ｖｂｅを０．７ボル
トとした場合、電流パルスＩｏｎまたはＩ ｏｆｆによ
りセンス抵抗器Ｒ１またはＲ２の上に生じる電圧は１ボ
ルト程度が望ましく、抵抗器を２００オームとすれば、
電流パルスの振幅は少なくとも５ｍａとなるが、そのた
めにはかなりの電力を必要とする。 ［００１８］ 共通モード過渡電流ＩＣが流れる瞬間には電流パルスＩ
ｏｎまたはＩ ｏｆｆを伝送する必要がないとした場合
には、抵抗器Ｒ１とＲ２の直流抵抗値は高く選べるがこ
の場合センス抵抗器Ｒ１、Ｒ２の上に生じる電圧を制限
するためクランプ手段（ｃｌａｍｐ ｍｅａｎｓ）を用
いるのが有利である。第２図においては、トランジスタ
Ｔ９からＴ１３までを用いてこのクランプ手段を形成し
ている。 ［００１９］ ＮＰＮ）ランジスタＴ９ないしＴ１２はセンス抵抗器Ｒ
１およびＲ２にそれぞれ並列な上向き（ｕｐｗａｒｄｌ
ｙ ｄｉｒｅｃｔｅｄ）のダイオードとして動作し、■
１とｖ２が、ＶＤの上にＶｂｅ以上は上がらないように
している。一方、ｖｌとｖ２が、ＶＤの下に２Ｖｂｅ以
上下がらないようにするため、トランジスタ１３を、線
５２とＮＰＮトランジスタＴ１１とＴ１０のベース１１
０と１１２を結ぶ線との間に接続して、ダイオードとし
て動作させ、トランジスタＴｌｌとＴＩＯのエミッタ１
１４と１１６はそれぞれ電圧ｖ１とｖ２に接続し、同じ
くコレクタ１１８と１２０は線５２に接続する。これら
クランプ回路により電圧ｖ１とｖ２に関する有効動作範
囲が確定しその範囲で差動増幅器としての動作が確保さ
れる。 ［００２０］ 送信部７６と受信部７８とは互いに特性を整合させて、
抵抗器Ｒ１とＲ２およびトランジスタＴ１とＴ２の間の
温度変化または製造偏差を補償するのが望ましい。送信
部７６はその入力として、論理インターフェイス６４か
ら発生する電圧ＶｏｎとＶｏｆｆを受信し、これらの電
圧はそれぞれインバータ■１とＴ２の出力となる。イン
バータ■１の出力はＮＰＮ）ランジスタＴ７のベースと
ＮＰＮ）ランジスタＴ３のコレクタの接続点１１９に加
えられる。トランジスタＴ７のエミッタとトランジスタ
Ｔ３のベースとは共に接続点１２１で抵抗器Ｒ３の上端
に接続され、一方この抵抗器Ｒ３の下端とトランジスタ
Ｔ３のエミッタとは論理アースに接続されている。トラ
ンジスタＴ７のコレクタは、接続点１２２でエンハンス
メント型ＮＭＯＳ−ＦＥＴ）ランジスタＴｏｎのソース
に接続されている。トランジスタＴ３をトランジスタＴ
１とＴ２に整合させ、かつ抵抗器Ｒ３を抵抗器Ｒ１とＲ
２に整合させることに より、下向きのパルスＶｏｎに
対して適切な振幅の■ｏｎを生成できる。特にＴ３とＴ
７とは、その相互作用によりＲ３の端子間に生じる電圧
をＶｂｅにクランプすることにより、トランジスタＴ７
のコレクタに、電流値Ｖｂｅ／Ｒ３の電流源としての役
割を果たさせている。Ｒ３の抵抗値をＲ１よりも小さく
選べば、発生するＩｏｎパルスによりセンス抵抗器Ｒ１
の端子間に生じる電圧パルスの振幅を大きくでき、その
結果ｖ１とｖ２の電圧差が受信器７８内の二重差動増幅
器の不感帯を十分超えるようにできる。ＮＭＯ３−ＦＥ
ＴであるＴｏｎの、ゲート１２４はＶＬＬａＯ２、ドレ
ーン１２６は制御線７０に、そしてノ〈ツクゲート１２
８は論理アース６２に、それぞれ接続されてし）る。そ
の結果、ＮＭＯ３−ＦＥＴ）ランジスタＴｏｎは、受信
器７８に出現する高スルーレートカ１らＩｏｎの発生源
であるトランジスタＴ７のコレクタを防護するためのノ
〈リアーとして動作することが明瞭である。同様の方式
で、インバータエ２の出力はＮＰＮトランジスタＴ８の
ベースとＮＰＮ）ランジスタＴ４のコレクタの接続点１
３０に接続され、トランジスタＴ８のエミッタとトラン
ジスタＴ４のベースとは接続点１３２で抵抗器Ｒ４の上
端に接続され、そして抵抗器Ｒ４の下端とトランジスタ
Ｔ４のエミッタとは論理アース６２に接続されている。 トランジスタＴ８のコレクタは接続点１３４でＮＭＯ３
−ＦＥＴ）ランジスタＴｏｆｆのソースに接続される。 さらに、トランジスタＴｏｆｆのバックゲート１３６は
論理アース６２に、ゲート１３８はＶＬＬａＯ２、そし
てドレーン１４０は制御線７２に接続され、トランジス
タＴｏｎと同様バリアーを形成している。ここでも再び
、トランジスタＴ４はトランジスタＴ１とＴ２とに整合
し、抵抗器Ｒ４は抵抗器Ｒ１とＲ２とに整合している。 さらに、Ｒ４の値はＲ３よりも幾分小さく選び、電流Ｉ
ｏｆｆの振幅が電流Ｉｏｎの振幅よりも大きくなるよ
うにしてオフコマンドへの応答を強化（ｅｎｈａｎｃｅ
） Ｉ、でいる。 ［００２１］ 第２図の実施例は、集積回路としての実現性に左右され
るものであり、実現にあたり各種のバイポーラ−素子と
抵抗器を適切に用いれば、これら素子の温度特性を整合
させ抵抗器の抵抗値を整合させることが容易である。 ［００２２］ 第３図に示すのは、主としてＭＯ３ＦＥＴ技術を用いた
、受信部の開業１４２であり、第２図と同様の部分には
同様の記号を付けである。ここでＰＭＯＳ型ＦＥＴ（７
）Ｔｌ （７）ケ−） １４４ トＰＭＯ３型ＦＥＴ（
７）Ｔ２ （７）７−ス１４６ トハＶ１ニ接続され、
一方Ｔ２のゲート１４８とＴ１のソース１５０とはｖ２
に接続されているが、この方法で第２図と同様に抵抗器
Ｒ５とＲ６の上に電圧ＶＳとＶＲを発生させている。し
かしクランプ手段は第２図と相違しており、ＭＯＳＦＥ
Ｔ）ランジスタＴ９とＴＩＯとを用い、これらのソース
、ゲート、そしてバックゲートはそれぞれまとめて、電
圧ｖ１とｖ２に接続し、−これらのドレーンは電圧ＶＤ
に接続している。トランジスタＴ９とＴＩＯは、既知の
方法でＶｌとｖ２からそれぞれＶＤに向けて寄生ダイオ
ード接続（ｐａｒａｓｉｔｉｃ ｄｉｏｄｅ ｊｕｎｃ
ｔｉｏｎ）を形成するように構成されている。従って、
これらのトランジスタにより、ｖｌとＶ２の電圧がＶＤ
の上にＶｂｅ以上高くならないよう防止している。その
上、防止の追加手段として、Ｔ９とＴ１０で形成された
寄生 ダイオードと並列な別の寄生ダイオードを形成す
るため、トランジスタＴ１とＴ２のバックゲート１５２
と１５４をＶＤに接続して、各トランジスタごとにソー
スからバックゲートに向う寄生ダイオードが生じるよう
にしている。 ［００２３］ 電圧Ｖ１とｖ２の下限を押さえるため、ＮＰＮ）ランジ
スタＴｌｌとＴ１２のベース１５６．１５８がＶ ｏｕ
ｔに接続され、エミッタ１６０．１６２はそれぞれＶｌ
とｖ２に接続され、そしてコレクタ１６４．１６６はＶ
Ｄに接続されている。これらのトランジスタＴｌｌとＴ
１２の働きで、−Ｖｌとｖ２はＶ ｏｕｔに比しＶｂｅ
以上低くなることはない。同様に、もしＲ１とＲ２の直
流抵抗値が十分低く、従って電圧Ｖ１とｖ２とがＶ ｏ
ｕｔの近くまで下がり得ないのであれば、各種のクラン
プ手段は不要となることも理解されよう。 ［００２４］ 本発明について、特定した構成につき詳細を述べてきた
が、これら詳細については、発明の意図する思想の範囲
内で多くの変形、省略、追加が可能である。
【図１】
図１は、本発明によるハーフブリッジ駆動装置の構成を
、図式的なハーフブリッジ回路とともに示しである図で
ある。
、図式的なハーフブリッジ回路とともに示しである図で
ある。
【図２】
図２は、図１のハーフブリッジ駆動装置の信号送信部と
受信部を図式化したもので、主としてバイポーラ−技術
を用いている図である。
受信部を図式化したもので、主としてバイポーラ−技術
を用いている図である。
【図３】
図３は、図１のハーフブリッジ駆動装置の信号受信部を
図式化したもので、図２とは別の実施例に基づくもので
あり、主としてＭＯ３技術を用いてし）る図である。
図式化したもので、図２とは別の実施例に基づくもので
あり、主としてＭＯ３技術を用いてし）る図である。
１０ ハーフブリッジ駆動回路
１２ ハーフブリッジ
１４ ＴＨのソース
１６ ＴＧのドレーン
２０ ＴＨのドレーン
２２ ＴＧのソース
３２、３４．５５ ダイオード
３６ 高圧側駆動回路
４２ アース側駆動回路
５０、５４ キャパシタ
５６ システム制御装置
６４ 論理インターフェイス
６８ レベル変換回路
ＴＧアース側スイッチ手段
ＴＨ高圧側スイッチ手段
図面
【図２】
【図３】
Claims (7)
- 【請求項１】１個の高圧側スイッチ手段と１個の低圧側
スイッチ手段とを含み、この高圧側スイッチ手段はハー
フブリッジの出力と結合しかつ１個の駆動入力を有する
ハーフブリッジを制御駆動する装置であって、高圧側駆
動部を含む該駆動装置本体には、上記高圧スイッチ手段
に加えられてこれを選択的にオンまたはオフ状態に切り
替えるための高圧側駆動出力、および２本の線を介して
高圧側制御電流を受信する手段を含むハーフブリッジ駆
動装置において、各制御線にはそれぞれ固有のセンス抵
抗器が直列に接続され、これらセンス抵抗器と上記高圧
側駆動出力との間には差動手段が設けられ、この手段の
有効動作範囲内に入るような電圧を上記各センス抵抗器
上の２つの電圧の差として発生させることにより、高圧
側スイッチの状態を制御することを特徴とするハーフブ
リッジ駆動装置。 - 【請求項２】上記差動手段には差動増幅器手段があり、
その２つの入力はそれぞれ上記２本の制御線のセンス抵
抗器に結合し、また２つの出力は逆の極性を有し、さら
に１個の状態装置があって、そのセット入力は上記増幅
器の１つの出力と結合し、そのリセット入力は他の１つ
の増幅器出力と結合し、そして状態装置の出力は上記高
圧側駆動出力と結合していることを特徴とする、請求項
１に記載の駆動装置。 - 【請求項３】上記差動手段にはその有効動作範囲の中央
に不感帯があり、上記センス抵抗器の直流抵抗値と不感
帯の幅の値とを選択することにより、差動手段を上記制
御線上の雑音電流による誤動作から相当程度まで防護す
る一方、制御電流に対しては確実な応答動作を示すよう
構成されていることを特徴とする、請求項１または２に
記載の駆動装置。 - 【請求項４】上記の高圧側駆動回路には、ハーフブリッ
ジの出力上で浮動するブートストラップ電圧を受ける手
段、およびこのブートストラップ電源電圧との関連で制
御線上の電圧を制限するためのクランプ手段が存在する
ことを特徴とする、請求項１、２または３のうち何れか
１項に記載の駆動回路。 - 【請求項５】上記クランプ手段には少なくとも２個の寄
生ＰＮ接合を含むことを特徴とする、請求項４に記載の
駆動装置。 - 【請求項６】センス抵抗器の直流抵抗値を十分低く選ぶ
ことにより、上記共通モード電流および上記制御電流が
同時に存在するときにおいても、センス抵抗器上に生じ
る電圧が上記差動増幅手段の有効動作範囲を逸脱しない
よう構成してあることを特徴とする、請求項１ないし５
のうち何れか１項に記載の駆動装置。 - 【請求項７】上記制御線への上記制御電流送出手段に加
え、さらにこれら制御電流の振幅調整手段があり、そこ
では、伝送手段の素子と高圧側駆動回路の素子との間で
整合が取れるよう、上記センス抵抗器の直流抵抗値と上
記不感帯の値を定めることで調整を行なうことを特徴と
する、請求項１ないし６のうち何れか１項に記載の駆動
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/459095 | 1989-12-29 | ||
| US07/459,095 US4994955A (en) | 1989-12-29 | 1989-12-29 | Half-bridge driver which is insensitive to common mode currents |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04138077A true JPH04138077A (ja) | 1992-05-12 |
| JP3037760B2 JP3037760B2 (ja) | 2000-05-08 |
Family
ID=23823384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418082A Expired - Fee Related JP3037760B2 (ja) | 1989-12-29 | 1990-12-28 | ハーフブリッジ駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4994955A (ja) |
| EP (1) | EP0435390B1 (ja) |
| JP (1) | JP3037760B2 (ja) |
| DE (1) | DE69017869T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318854A (ja) * | 1993-01-29 | 1994-11-15 | Sgs Thomson Microelettronica Spa | ドライブ回路 |
| JPH07508873A (ja) * | 1993-05-07 | 1995-09-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ハーフブリッジ駆動回路 |
| JPH1032477A (ja) * | 1996-07-18 | 1998-02-03 | Yazaki Corp | 半導体装置 |
| JP2003273714A (ja) * | 2002-03-14 | 2003-09-26 | Fuji Electric Co Ltd | 負荷駆動回路および負荷駆動回路を有する半導体装置 |
| JP3695662B2 (ja) * | 1997-03-18 | 2005-09-14 | 三菱電機株式会社 | 電力交換装置 |
| JP2020507223A (ja) * | 2017-03-22 | 2020-03-05 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ | 圧電素子を評価および駆動制御するためのドライバ回路、触覚フィードバックを有するボタン、およびその動作方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| DE4237843A1 (de) * | 1992-11-10 | 1994-05-11 | Philips Patentverwaltung | Schaltungsanordnung zum Betreiben einer induktiven Last |
| GB9302942D0 (en) * | 1993-02-13 | 1993-03-31 | Attwood Brian E | Low cost,low current power supply |
| US5545955A (en) * | 1994-03-04 | 1996-08-13 | International Rectifier Corporation | MOS gate driver for ballast circuits |
| JP2896342B2 (ja) * | 1995-05-04 | 1999-05-31 | インターナショナル・レクチファイヤー・コーポレーション | 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路 |
| US5821740A (en) * | 1996-02-15 | 1998-10-13 | Harris Corporation | DC-to-DC converter having fast over-current detection and associated methods |
| US5808883A (en) * | 1996-02-15 | 1998-09-15 | Harris Corporation | DC-to-DC converter having charge pump and associated methods |
| US5793193A (en) * | 1996-02-15 | 1998-08-11 | Harris Corporation | DC-to-DC converter having enhanced control features and associated methods |
| US5903142A (en) * | 1997-06-27 | 1999-05-11 | Cypress Semiconductor Corp. | Low distortion level shifter |
| US6037720A (en) * | 1998-10-23 | 2000-03-14 | Philips Electronics North America Corporation | Level shifter |
| US6301135B1 (en) | 1999-03-01 | 2001-10-09 | Texas Instruments Incorporated | Isolated switching-mode power supply control circuit having secondary-side controller and supervisory primary-side controller |
| US6362679B2 (en) | 2000-02-23 | 2002-03-26 | Tripath Technology, Inc. | Power device driver circuit |
| SE0104400D0 (sv) * | 2001-12-21 | 2001-12-21 | Bang & Olufsen Powerhouse As | Half-bridge driver and power conversion system with such driver |
| CN1723601A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 集成的半桥功率电路 |
| US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
| ES2223280B2 (es) * | 2003-07-14 | 2005-11-01 | Electronica De Balastos,S.L. | Sistema de manejo de la parte alta (hsd) de un dispositivo semipuente o puente para un circuito electronico de conmutacion. |
| WO2007003967A2 (en) * | 2005-07-06 | 2007-01-11 | Cambridge Semiconductor Limited | Switch mode power supply control systems |
| GB2433363A (en) * | 2005-12-16 | 2007-06-20 | Cambridge Semiconductor Ltd | A high side transistor drive circuit |
| US7710098B2 (en) * | 2005-12-16 | 2010-05-04 | Cambridge Semiconductor Limited | Power supply driver circuit |
| US7733098B2 (en) * | 2005-12-22 | 2010-06-08 | Cambridge Semiconductor Limited | Saturation detection circuits |
| GB0615029D0 (en) * | 2005-12-22 | 2006-09-06 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| WO2008101548A1 (en) * | 2007-02-22 | 2008-08-28 | Mueta B.V. | Level shift circuit |
| CN111464029B (zh) * | 2014-12-25 | 2023-11-10 | 德克萨斯仪器股份有限公司 | 用于dc-dc转换器的电流感测控制器 |
| US9812962B2 (en) * | 2015-09-30 | 2017-11-07 | Intersil Americas LLC | Method and system for increasing efficiency and controlling slew rate in DC-DC converters |
| EP3723287A1 (en) | 2019-04-11 | 2020-10-14 | Koninklijke Philips N.V. | Ultrasound transducer driver circuit |
| EP3723286A1 (en) | 2019-04-11 | 2020-10-14 | Koninklijke Philips N.V. | Ultrasound transducer half-bridge driver circuit |
| DE102023104733B3 (de) | 2023-02-27 | 2024-06-27 | Tdk Electronics Ag | Analoge Treiberschaltung für Piezo-Bauteile und Ansteuerungseinheit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4706180A (en) * | 1985-11-29 | 1987-11-10 | York International Corporation | Pulse width modulated inverter system for driving single phase a-c induction motor |
| US4694384A (en) * | 1986-12-04 | 1987-09-15 | General Electric Company | HVIC power supply controller with primary-side edge detector |
| US4864479A (en) * | 1988-03-07 | 1989-09-05 | General Electric Company | Full-bridge lossless switching converter |
-
1989
- 1989-12-29 US US07/459,095 patent/US4994955A/en not_active Expired - Lifetime
-
1990
- 1990-12-18 DE DE69017869T patent/DE69017869T2/de not_active Expired - Fee Related
- 1990-12-18 EP EP90203379A patent/EP0435390B1/en not_active Expired - Lifetime
- 1990-12-28 JP JP2418082A patent/JP3037760B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318854A (ja) * | 1993-01-29 | 1994-11-15 | Sgs Thomson Microelettronica Spa | ドライブ回路 |
| JPH07508873A (ja) * | 1993-05-07 | 1995-09-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ハーフブリッジ駆動回路 |
| JPH1032477A (ja) * | 1996-07-18 | 1998-02-03 | Yazaki Corp | 半導体装置 |
| JP3695662B2 (ja) * | 1997-03-18 | 2005-09-14 | 三菱電機株式会社 | 電力交換装置 |
| JP2003273714A (ja) * | 2002-03-14 | 2003-09-26 | Fuji Electric Co Ltd | 負荷駆動回路および負荷駆動回路を有する半導体装置 |
| JP2020507223A (ja) * | 2017-03-22 | 2020-03-05 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ | 圧電素子を評価および駆動制御するためのドライバ回路、触覚フィードバックを有するボタン、およびその動作方法 |
| US11223356B2 (en) | 2017-03-22 | 2022-01-11 | Tdk Electronics Ag | Driver circuit for analyzing and controlling a piezoelectric component, button providing haptic feedback, and operating method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0435390A3 (en) | 1993-02-24 |
| EP0435390B1 (en) | 1995-03-15 |
| EP0435390A2 (en) | 1991-07-03 |
| DE69017869T2 (de) | 1995-10-12 |
| JP3037760B2 (ja) | 2000-05-08 |
| US4994955A (en) | 1991-02-19 |
| DE69017869D1 (de) | 1995-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04138077A (ja) | ハーフブリッジ駆動装置 | |
| EP0649579B1 (en) | Circuit for driving a half-bridge | |
| EP0812488B1 (en) | Integrated driver for half-bridge circuit | |
| EP0719475B1 (en) | Driver circuit for bridge circuit employing a bootstrap diode emulator | |
| US5514981A (en) | Reset dominant level-shift circuit for noise immunity | |
| US10461730B1 (en) | Adaptive multi-level gate driver | |
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US7449841B2 (en) | Charge limited high voltage switch circuits | |
| US5068571A (en) | Switched bridge circuit | |
| KR100854146B1 (ko) | 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터 | |
| JPS61502302A (ja) | 電界効果トランジスタのための変圧器を使用しない駆動回路 | |
| JP2006121863A (ja) | 半導体装置 | |
| US4591734A (en) | Integratable circuit for controlling turn-off voltage rate-of-change of non-regenerative voltage-controlled switching semiconductor devices | |
| JP4160127B2 (ja) | スルーイング制御手段を有する出力段 | |
| US6084760A (en) | Device for driving self arc-extinguishing type power element | |
| US5134323A (en) | Three terminal noninverting transistor switch | |
| EP0296193A1 (en) | TTL COMPATIBLE CMOS INPUT CIRCUIT. | |
| EP0608667B1 (en) | Driving circuit for a field effect transistor in final semibridge stage | |
| US6577518B2 (en) | Integrated controller for synchronous rectifiers | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| US5648896A (en) | Inverter device using capacitance for controlling waveform slew during voltage polarity transitions | |
| JP2853280B2 (ja) | 出力回路 | |
| JP2858503B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| JP2001061273A (ja) | ドライバ回路 | |
| GB1560069A (en) | Current detecting circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |