JPH06318854A - ドライブ回路 - Google Patents

ドライブ回路

Info

Publication number
JPH06318854A
JPH06318854A JP6007809A JP780994A JPH06318854A JP H06318854 A JPH06318854 A JP H06318854A JP 6007809 A JP6007809 A JP 6007809A JP 780994 A JP780994 A JP 780994A JP H06318854 A JPH06318854 A JP H06318854A
Authority
JP
Japan
Prior art keywords
terminal
transistor
drive circuit
control
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6007809A
Other languages
English (en)
Inventor
Francesco Pulvirenti
フランセスコ・プルヴィレンティ
Roberto Gariboldi
ロベルト・ガリボルディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of JPH06318854A publication Critical patent/JPH06318854A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/0414—Anti-saturation measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 半ブリッジ構成の上側段に使用するのに適
し、クロス電流の現れない高スイッチング・レートで作
動でき、そして非常に高い出力インピーダンスを提供で
きる電界効果トランジスタ用ドライブ回路を得る。 【構成】 第１のトランジスタＭ１を、電界効果トラン
ジスタＭＦＥＴ１のゲート端子とＭＦＥＴ１をターンオ
フするための電圧供給発生器の負極ＧＮＤとの間に接続
し、反転入力端子、非反転入力端子がＭＦＥＴ１のそれ
ぞれゲート端子、ソース端子に接続された演算増幅器で
Ｍ１を駆動する。スイッチＳ１，Ｓ２はＭＦＥＴ１をそ
れぞれ他の電源、Ｍ１に接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に駆動モータや
誘導性負荷に使用された電界効果トランジスタを駆動す
るためのドライブ回路に関するものである。
【０００２】
【従来の技術】当業者には周知のように、上述した構成
は、バイポーラ型又は電界効果型のトランジスタを使用
して、一般に駆動モータや誘導性負荷に広範囲に使用さ
れている。主として電界効果トランジスタを使用する半
ブリッジ構成は、ブラシレス・モータやステップ・モー
タを駆動したり高電圧論理信号を伝送したりするために
特別に用いられる。事実、ＶＤＭＯＳ（垂直２重拡散Ｍ
ＯＳ）部品は、電界効果トランジスタがバイポーラ・ト
ランジスタに比べて多くの利点を提供することに鑑み
て、電界効果トランジスタとして使用される。
【０００３】半ブリッジを形成する２個の電界効果トラ
ンジスタは、電圧供給発生器の２個の端子、換言すれば
“電源”とアースの間で互いに直列に接続され、且つそ
のゲート端子に結合された制御回路手段によって導通状
態へ交互に駆動される。２個のトランジスタ間の結合ノ
ードからの出力信号の電圧振幅は、通電中のトランジス
タの出力電流及び飽和抵抗の両方に依存する。電源と出
力端子の間の電圧降下を最小にするには、通電中、上側
のトランジスタにソース電圧よりも高いゲート電圧（通
常、約１０Ｖ）を印加して飽和抵抗を最適にする必要が
ある。
【０００４】当業者には周知の方法、例えば電圧逓倍器
の使用により、供給電圧よりも高い所定の最適電圧量が
定められ、そして通電中、この高電圧は上側トランジス
タのゲート端子に印加されて供給電圧とは無関係に最適
のゲート／ソース電圧を供給する。トランジスタのター
ン・オン／オフによる避けれない電圧ピーク（最適電圧
よりも高くなることさえある）から上側トランジスタ
を、２個のツェナーダイオード（ソースとドレインの間
で互いに逆極性に接続された）で保護するのは普通のや
り方である。
【０００５】上述した問題が下側のトランジスタでは起
こらないのは、下側のトランジスタは内部発生電圧で駆
動されるので自動的に保護されるためである。その上、
下側のトランジスタのソース端子は常に基準電位に維持
される反面、上側のトランジスタのソース電位は電圧供
給発生器の２つの電位レベル、すなわち“電源レベル”
と“アース電位レベル”に変わり得る。
【０００６】上側の電界効果トランジスタをターンオフ
する慣用の方法は、オフ動作中閉じられるべきスイッチ
と直列に接続された空乏電流発生器を介してそのような
トランジスタのゲート端子をアース電位に引き下げるこ
とである。電流発生器は基準電源に接続され、そしてス
イッチはスイッチオーバするために駆動される他の電界
効果トランジスタで良い。
【０００７】この構成の改良点は、上側電界効果トラン
ジスタのゲート端子を、直接ではなくＰＮＰ型のバイポ
ーラ・トランジスタの内部位置でスイッチを介して空乏
電流発生器に接続することによって実際には提供され
た。上記バイポーラ・トランジスタのエミッタ端子、コ
レクタ端子は電界効果トランジスタのそれぞれゲート端
子、ソース端子に直結され、そしてベース端子は上記ス
イッチを介しアースされた空乏電流発生器に結合されて
いる。
【０００８】電界効果トランジスタをターンオフするた
めのこの構成の利点は、トランジスタ自体のゲート容量
の放電電流を負荷へ直接流せること、及びオンに切り戻
す時にゲート端子が既にソース端子と同一の電位（これ
はアース電位である必要はない）にあることである。更
に、空乏電流発生器からの電流はＰＮＰトランジスタの
利得に等しい倍数だけ下げられる。
【０００９】
【発明が解決しようとする課題】この構成に固有の欠点
は、バイポーラ・トランジスタの周波数制限及び増大さ
れた集積面積を含むことである。その上、もしＰＮＰト
ランジスタのベース／コレクタ接合での電圧降下よりも
高い電圧が出力端子に印加されるならば、この出力端子
から上記接合を通して電流が引き出される。
【００１０】詳しく云えば、ライン・ドライバとして使
用される電流形態で或は正の電源ラインに接続された負
荷を駆動するための半ブリッジ構成、ただし高圧側ドラ
イバの半ブリッジ構成ではない場合に、別な問題が起き
る。上側トランジスタが空乏電流発生器によってターン
オフされ且つ下側トランジスタがオンに切り戻される時
に、上側トランジスタのソース端子及びゲート端子での
電位はこのトランジスタをオンに切り戻すのに充分であ
り、これにより非制御電流が生じられ、これはこの分野
では、“クロス電流”と普通に云われている。
【００１１】
【発明の要約】この発明は、電界効果トランジスタ、特
にブリッジ又は半ブリッジ電流構成の上側出力段、或は
“高圧側ドライバ”と一般に称されている構成の最終段
（これは正の電源極に接続された単一の出力トランジス
タを含む）として使用される電界効果パワー・トランジ
スタを駆動するためのドライブ回路に関するものであ
る。この発明の下記の技術的問題は、半ブリッジ構成の
上側段に使用するのに適し、負荷とは無関係にスイッチ
ング動作中にクロス電流の現れない高いスイッチング・
レートで作動でき、そしてトランジスタが同時にターン
オフされる場合に電流が引き出されない非常に高い出力
インピーダンスを提供できる電界効果トランジスタ用ド
ライブ回路を提供することである。
【００１２】この問題は、電圧供給発生器の正極に接続
するための第１の端子、負荷に接続するための第２の端
子、及び前記電圧発生器の正極よりも高い電位を持つ基
準電源に接続するための制御端子を有する少なくとも１
個の電界効果トランジスタを駆動するためのドライブ回
路であって、前記基準電源と前記電界効果トランジスタ
の制御端子との間に接続された第１のスイッチを駆動す
る制御回路手段と、前記電界効果トランジスタをターン
オフするための回路手段とを備えた前記ドライブ回路に
おいて、前記ターンオフ回路手段は、前記電界効果トラ
ンジスタの制御端子に接続された非反転入力端子、前記
電界効果トランジスタの第２の端子に接続された反転入
力端子、並びに前記制御回路手段に接続された出力端子
及び少なくとも１個の動作可能端子を有する演算増幅器
を含み、更に、前記電界効果トランジスタの制御端子に
接続された第１の端子、前記電圧供給発生器の負極に接
続された第２の端子、及び前記演算増幅器の出力端子に
接続された制御端子を有する第１のトランジスタを設け
た、ことを特徴とするドライブ回路によって解決され
る。この発明に係るドライブ回路の特色や利点は、添付
図面に一例として示された一実施例についての以下の説
明から明らかになろう。
【００１３】
【実施例】図１はこの発明のドライブ回路及びこれに接
続された電界効果トランジスタＭＦＥＴ１を示す。ドラ
イブ回路は、主としてスイッチＳ１，Ｓ２及びＳ３、演
算増幅器Ａ、並びにトランジスタＭ１及びＭ２を備えて
いる。ドライブ回路のための別な回路は図１にブロック
図で示されている。
【００１４】図２はこの発明のドライブ回路のもっと詳
しい回路図である。図２に示す電界効果トランジスタＭ
ＦＥＴ１は、ＶＤＭＯＳ型で良く、そのソース端子、ド
レイン端子がそれぞれ出力端子ＯＵＴ、電圧供給発生器
の正極＋ＶCCに接続されている。
【００１５】電界効果トランジスタＭＦＥＴ１のゲート
端子はスイッチ（すなわち第１のスイッチ）Ｓ１を介し
て＋ＶCCよりも高電位の基準電源ＶCPに接続されてい
る。ツェナーダイオードＤＺ２，ＤＺ３は、電界効果ト
ランジスタＭＦＥＴ１のそれぞれソース端子、ゲート端
子に接続され、且つ互いに背中合わせに接続されて電界
効果トランジスタＭＦＥＴ１を避けられない電圧ピーク
から保護する。
【００１６】電界効果トランジスタＭＦＥＴ１のドライ
ブ回路はトランジスタ（すなわち第１のトランジスタ）
Ｍ１を備え、このトランジスタＭ１は電界効果トランジ
スタＭＦＥＴ１のゲート端子と電圧供給発生器の負極Ｇ
ＮＤとの間でスイッチ（すなわち第２のスイッチ）Ｓ２
と直列に接続されている。
【００１７】トランジスタＭ１及びトランジスタ（すな
わち第２のトランジスタ）Ｍ２の両ゲート端子は定電流
発生器Ｇ１を介して＋ＶCCに接続されている。トランジ
スタＭ２は、トランジスタ（すなわち第３のトランジス
タ）Ｍ３及びトランジスタ（すなわち第４のトランジス
タ）Ｍ４から成る差動段とＧＮＤの間でスイッチ（すな
わち第３のスイッチ）Ｓ３と直列に接続されている。ス
イッチＳ１，Ｓ２及びＳ３は、ＤＭＯＳトランジスタが
望ましいが、当業者には周知の他のスイッチ例えばバイ
ポーラトランジスタ等も使用できる。
【００１８】トランジスタＭ３，Ｍ４のゲート端子はそ
れぞれ電界効果トランジスタＭＦＥＴ１のゲート端子、
出力端子に接続されている。ツェナーダイオードＤＺ１
はスイッチＳ３と電界効果トランジスタＭＦＥＴ１のゲ
ート端子との間に接続されている。トランジスタＭ３，
Ｍ４はそれぞれ第１、第２のカレントミラー回路ＭＲ
１，ＭＲ２の入力脚に接続されている。カレントミラー
回路ＭＲ１の出力脚はトランジスタＭ１のゲート端子に
接続されている。カレントミラー回路ＭＲ２の出力脚は
第３のカレントミラー回路ＭＲ３を介してトランジスタ
Ｍ２のゲート端子に接続されている。
【００１９】トランジスタＭ３，Ｍ４のゲート端子は、
トランジスタＭ３及びＭ４並びにカレントミラー回路Ｍ
Ｒ１及びＭＲ３から成る演算増幅器のそれぞれ非反転入
力端子、反転入力端子になり、そして演算増幅器の出力
端子はトランジスタＭ１のゲート端子に接続されてい
る。
【００２０】制御回路手段（図示しない）は、スイッチ
Ｓ１がターンオンされる時だけスイッチＳ２及びＳ３が
ターンオフされた状態（その逆の場合も成立する）にあ
るようにスイッチをドライブする。スイッチＳ２を閉じ
ると、電界効果トランジスタＭＦＥＴ１は電荷空乏トラ
ンジスタＭ１によってターンオフされる。
【００２１】他方、スイッチＳ３を閉じると、これは演
算増幅器を動作可能にし、もって差動段を動作状態にセ
ットし且つトランジスタＭ２を通るカレントミラー回路
は電流発生機能を有する。
【００２２】入力端子を通る電流を引き出すのを避ける
ために、演算増幅器の入力段は電界効果デバイスで実施
されるのが好ましく、これにより電界効果トランジスタ
ＭＦＥＴ１のソース電圧及びゲート電圧が測定される。
この構成では、半ブリッジ構成中の両方のトランジスタ
がオフである場合に出力端子から電流が引き出されな
い。
【００２３】図示の回路が動作する原理は下記の通りで
ある。スイッチＳ２及びＳ３がオン状態にあると、電界
効果トランジスタＭＦＥＴ１はスイッチＳ１を閉じてそ
のゲート端子にＶCPを印加することでターンオンされる
ことができる。オフ状態ではスイッチＳ１がゲート端子
へＶCPを印加させないが、スイッチＳ３は演算増幅器を
動作可能にする。この点で、演算増幅器の入力端子間に
電位差がある限り、電界効果トランジスタＭＦＥＴ１の
ゲート端子は演算増幅器によってドライブされたトラン
ジスタＭ１から放電される。従って、過渡期間の終り
に、負帰還により電界効果トランジスタＭＦＥＴ１のゲ
ート端子は平衡電圧に達する。ソース電圧すなわち出力
端子ＣＵＴでの電圧及びツェナーダイオードＤＺ１によ
って定められた電圧の両方に結ばれることにより電界効
果トランジスタＭＦＥＴ１のゲート端子は平衡電圧に達
する。
【００２４】電界効果トランジスタＭＦＥＴ１のオン状
態中、スイッチＳ１は閉じられ且つスイッチＳ２及びＳ
３は開かれる。従って、トランジスタＭ３及びＭ４から
成る差動段は動作不能にされる。その理由は、トランジ
スタＭ２から切り離されるためである。そして電界効果
トランジスタＭＦＥＴ１のゲート端子はＶCPと同一電圧
にある。それは、このゲート端子がトランジスタＭ１か
ら切り離され且つＶCPに接続されるためである。電界効
果トランジスタＭＦＥＴ１をターンオフするために、ス
イッチＳ１は開かれ且つスイッチＳ２及びＳ３は両方共
閉じられる。トランジスタＭ３及びＭ４から成る差動段
はオン状態にあるトランジスタＭ２によって引き出され
た電流によって動作可能にされ、そしてトランジスタＭ
３（そのゲート端子がトランジスタＭ４のゲート電位よ
りも高い電位にある）は導通する。
【００２５】これと同時に電界効果トランジスタＭＦＥ
Ｔ１のゲート端子はトランジスタＭ１によって放電させ
られ、そして或る期間後に電界効果トランジスタＭＦＥ
Ｔ１のソースと同じ電圧レベルに達する。この電圧レベ
ルに達した時に、トランジスタＭ４は導通し始めそして
トランジスタＭ３はターンオフする。トランジスタＭ４
が導通し始めるとすぐに、カレントミラー回路も導通
し、トランジスタＭ１及びＭ２をターンオフさせようと
する電流を発生する。
【００２６】トランジスタＭ３がオフで、トランジスタ
Ｍ４がオンで、ツェナーダイオードＤＺ１が直接バイア
スされ且つトランジスタＭ１及びＭ２が流れ続ける電流
を吸収する平衡状態に達するまで、電界効果トランジス
タＭＦＥＴ１のゲートは放電され続ける。
【００２７】
【発明の効果】要するに、この発明に係るドライブ回路
の利点を要約すれば下記の通りである。出力端子に印加
された電圧の値と関係なく出力端子から電流が引き出さ
れない。半ブリッジ構成の場合に且つ負荷と無関係に、
電界効果トランジスタＭＦＥＴ１のソース電圧及びゲー
ト電圧がいつでも測定されるので、スイッチング動作中
クロス（cross）電流が生じない。高周波スイッチング
を何の問題もなく行える。
【００２８】この発明の一実施例を図示して上述した
が、この発明の概念の範囲内で種々の変化や変更を行え
る。一例として、トランジスタＭ１及びＭ２並びにカレ
ントミラー回路を構成するトランジスタを適当にバイア
スされたバイポーラトランジスタで置き換えることがで
き、そして定電流発生器を異なる電圧基準に接続するこ
とができる。
【図面の簡単な説明】
【図１】この発明のドライブ回路の基本ブロック図であ
る。
【図２】半ブリッジ構成の上側段の電界効果トランジス
タ及びＭＯＳ型又は組み合わせ技術を使ってモノリシッ
クに集積できるこの発明に係るドライブ回路を示す回路
図である。
【符号の説明】
＋ＶCC 電圧供給発生器の正極 ＧＮＤ 電圧供給発生器の負極 ＭＦＥＴ１ 電界効果トランジスタ Ｓ１ 第１のスイッチ Ｓ２ 第２のスイッチ Ｓ３ 第３のスイッチ Ｍ１ 第１のトランジスタ Ｍ２ 第２のトランジスタ Ｍ３ 第３のトランジスタ Ｍ４ 第４のトランジスタ ＭＲ１ 第１のカレントミラー回路 ＭＲ２ 第２のカレントミラー回路 ＭＲ３ 第３のカレントミラー回路 Ｇ１ 定電流発生器 ＤＺ１，ＤＺ２，ＤＺ３ ツェナーダイオード
フロントページの続き (71)出願人 593100798 コリムメ−コンソルツィオ・ペル・ラ・リ チェルカ・スッラ・ミクロエレットロニ カ・ネル・メッツォジオルノ ＣＯ．ＲＩ．Ｍ．ＭＥ．−ＣＯＮＳＯＲＺ ＩＯ ＰＥＲ ＬＡ ＲＩＣＥＲＣＡ Ｓ ＵＬＬＡ ＭＩＣＲＯＥＬＥＴＴＲＯＮＩ ＣＡ ＮＥＬ ＭＥＺＺＯＧＩＯＲＮＯ イタリア国、95121 カタニア、ストラダ ーレ・プリモゾーレ 50 (72)発明者 フランセスコ・プルヴィレンティ イタリア国、95024 アチレアーレ、コル ソ・イタリア 125 (72)発明者 ロベルト・ガリボルディ イタリア国、20084 ラッキアレッラ、ヴ ィア・エッフェ・バラッカ ６／３

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 電圧供給発生器の正極に接続するための
    第１の端子、負荷に接続するための第２の端子、及び前
    記電圧発生器の正極よりも高い電位を持つ基準電源に接
    続するための制御端子を有する少なくとも１個の電界効
    果トランジスタを駆動するためのドライブ回路であっ
    て、前記基準電源と前記電界効果トランジスタの制御端
    子との間に接続された第１のスイッチを駆動する制御回
    路手段と、前記電界効果トランジスタをターンオフする
    ための回路手段とを備えた前記ドライブ回路において、 前記ターンオフ回路手段は、前記電界効果トランジスタ
    の制御端子に接続された非反転入力端子、前記電界効果
    トランジスタの第２の端子に接続された反転入力端子、
    並びに前記制御回路手段に接続された出力端子及び少な
    くとも１個の動作可能端子を有する演算増幅器を含み、 更に、前記電界効果トランジスタの制御端子に接続され
    た第１の端子、前記電圧供給発生器の負極に接続された
    第２の端子、及び前記演算増幅器の出力端子に接続され
    た制御端子を有する第１のトランジスタを設けた、 ことを特徴とするドライブ回路。
  2. 【請求項２】 前記制御回路手段によって駆動される第
    ２のスイッチが前記電界効果トランジスタの制御端子と
    前記第１のトランジスタの第１の端子との間に接続され
    ていることを特徴とする請求項１のドライブ回路。
  3. 【請求項３】 前記演算増幅器は、前記第１のスイッチ
    が開き且つ前記第２のスイッチが閉じている時に前記制
    御回路手段によって動作可能にされることを特徴とする
    請求項２のドライブ回路。
  4. 【請求項４】 前記演算増幅器は、前記両入力端子に直
    結された電界効果デバイスを有する入力段を含むことを
    特徴とする請求項１のドライブ回路。
  5. 【請求項５】 前記演算増幅器の動作可能端子は、前記
    制御回路手段によって駆動される第３のスイッチを介し
    て電流発生回路手段に接続されていることを特徴とする
    請求項１のドライブ回路。
  6. 【請求項６】 前記電流発生回路手段は、前記第３のス
    イッチと前記電圧供給発生器の負極との間に接続された
    第２のトランジスタであって、その制御端子が前記演算
    増幅器の出力端子に接続されると共に定電流発生器を介
    して前記電圧供給発生器の正極にも接続されることを特
    徴とする請求項５のドライブ回路。
  7. 【請求項７】 前記演算増幅器は第３及び第４のトラン
    ジスタから成る差動入力段を含み、これらトランジスタ
    の各々は第１及び第２の端子並びに制御端子を有し、前
    記第３、第４のトランジスタの制御端子は前記演算増幅
    器のそれぞれ非反転入力端子、反転入力端子であり、前
    記各トランジスタの第２の端子は前記演算増幅器の動作
    可能端子に接続されていることを特徴とする請求項６の
    ドライブ回路。
  8. 【請求項８】 前記演算増幅器は第１、第２及び第３の
    カレントミラー回路を含み、各カレントミラー回路は入
    力脚及び出力脚を有し、前記第１のカレントミラー回路
    の入力脚、出力脚はそれぞれ前記第３のトランジスタの
    第１の端子、前記第１のトランジスタの制御端子に接続
    され、前記第２のカレントミラー回路の入力脚、出力脚
    はそれぞれ前記第４のトランジスタの第１の端子、前記
    第３のカレントミラー回路の入力脚に接続され、そして
    前記第３のカレントミラー回路の出力脚は前記演算増幅
    器の出力端子であることを特徴とする請求項７のドライ
    ブ回路。
  9. 【請求項９】 前記演算増幅器は、前記第３のトランジ
    スタの第２の端子と制御端子の間に接続されたツェナー
    ダイオードを含む請求項７のドライブ回路。
  10. 【請求項１０】 各トランジスタが電界効果トランジス
    タであって、その第１の端子、第２の端子、制御端子が
    それぞれドレイン端子、ソース端子、ゲート端子である
    ことを特徴とする請求項１のドライブ回路。
  11. 【請求項１１】 第１の端子、第２の端子及び制御端子
    を有する電界効果トランジスタを駆動するためのドライ
    ブ回路であって、 前記第１の端子に結合された第１の極、及び第２の極を
    有する第１の電源と、 前記制御端子に選択的に結合された極を有する第２の電
    源と、 前記制御端子と前記第１の電源の第２の極との間に結合
    された第１のトランジスタと、 前記制御端子、前記第２の端子にそれぞれ結合された非
    反転端子、反転端子を有する演算増幅器と、 前記制御端子及び前記第２の電源の極を選択的に結合す
    るためにこれら制御端子と第２の電源の極との間で直列
    に結合された第１のスイッチと、 前記第１のトランジスタ及び前記制御端子を選択的に結
    合するためにこれら第１のトランジスタと制御端子の間
    で直列に結合された第２のスイッチと、 を備えたドライブ回路。
  12. 【請求項１２】 前記制御端子、前記第１の端子、前記
    第２の端子が前記電界効果トランジスタのそれぞれゲー
    ト端子、ドレイン端子、ソース端子であり、そして前記
    第１の電源の第１の極、第２の極がそれぞれ正極、負極
    である請求項１１のドライブ回路。
  13. 【請求項１３】 電流発生回路、及びこの電流発生回路
    と前記演算増幅器を相互結合する第３のスイッチを更に
    備えた請求項１１のドライブ回路。
  14. 【請求項１４】 前記電流発生回路は、前記第３のスイ
    ッチと前記第１の電源の第２の端子との間に結合された
    第２のトランジスタ、及び前記第１の電源と前記第２の
    トランジスタの間に結合された電流発生器を含む請求項
    １３のドライブ回路。
  15. 【請求項１５】 前記電流発生回路と前記第１の電源の
    第２の極との間に結合されたカレントミラー回路を更に
    備えた請求項１３のドライブ回路。
  16. 【請求項１６】 前記第１及び第３のスイッチが閉じて
    いる時に前記第２のスイッチが開いている請求項１３の
    ドライブ回路。
  17. 【請求項１７】 前記演算増幅器は、第１のトランジス
    タ端子、第２のトランジスタ端子及び制御トランジスタ
    端子を有する第３のトランジスタを含み、前記制御トラ
    ンジスタ端子は前記電界効果トランジスタの制御端子に
    結合され、そして前記第２のトランジスタ端子は前記演
    算増幅器の動作可能端子である請求項１１のドライブ回
    路。
  18. 【請求項１８】 前記第２のトランジスタ端子と前記制
    御トランジスタ端子との間に結合されたツェナーダイオ
    ードを更に備えた請求項１７のドライブ回路。
  19. 【請求項１９】 前記制御端子と前記第２の端子とを相
    互接続する少なくとも１個のツェナーダイオードを更に
    備えた請求項１１のドライブ回路。
JP6007809A 1993-01-29 1994-01-27 ドライブ回路 Pending JPH06318854A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT93830034.0 1993-01-29
EP93830034A EP0608667B1 (en) 1993-01-29 1993-01-29 Driving circuit for a field effect transistor in final semibridge stage

Publications (1)

Publication Number Publication Date
JPH06318854A true JPH06318854A (ja) 1994-11-15

Family

ID=8215115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6007809A Pending JPH06318854A (ja) 1993-01-29 1994-01-27 ドライブ回路

Country Status (4)

Country Link
US (1) US5422587A (ja)
EP (1) EP0608667B1 (ja)
JP (1) JPH06318854A (ja)
DE (1) DE69304189T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0684699B1 (en) * 1994-05-25 2001-10-24 STMicroelectronics S.r.l. Slew rate control and optimization of power consumption in a power stage
US5550412A (en) * 1994-09-12 1996-08-27 United Technologies Corporation Isolated MOSFET gate drive
FR2725307B1 (fr) * 1994-09-30 1996-12-20 Sgs Thomson Microelectronics Composant semiconducteur d'alimentation, de recirculation et de demagnetisation d'une charge selfique
US5796276A (en) * 1994-12-30 1998-08-18 Sgs-Thomson Microelectronics, Inc. High-side-driver gate drive circuit
EP1094606B1 (en) 1999-10-22 2004-03-03 STMicroelectronics S.r.l. Driver circuit for P-channel MOS switches
US6388477B1 (en) * 2001-06-28 2002-05-14 Sunplus Technology Col, Ltd. Switchable voltage follower and bridge driver using the same
DE102007050710A1 (de) * 2007-10-22 2009-04-23 Trinamic Motion Control Gmbh & Co. Kg Verahren und Schaltungsanordnung zum Betreiben einer induktiven Last

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672246A (en) * 1986-03-10 1987-06-09 Honeywell Inc. Low offset MOSFET transistor switch control
JPH04138077A (ja) * 1989-12-29 1992-05-12 Philips Gloeilampenfab:Nv ハーフブリッジ駆動装置
JPH04170815A (ja) * 1990-11-05 1992-06-18 Nissan Motor Co Ltd ハイサイド・スイッチ回路及び半導体装置
JPH0661826A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd パワーｍｏｓ制御回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603269A (en) * 1984-06-25 1986-07-29 Hochstein Peter A Gated solid state FET relay
US5017816A (en) * 1989-11-08 1991-05-21 National Semiconductor Corp. Adaptive gate discharge circuit for power FETS
US5083051A (en) * 1990-02-26 1992-01-21 Motorola, Inc. Output driver circuit with improved output stage biasing
JP2677730B2 (ja) * 1991-10-09 1997-11-17 山武ハネウエル株式会社 電流出力回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672246A (en) * 1986-03-10 1987-06-09 Honeywell Inc. Low offset MOSFET transistor switch control
JPH04138077A (ja) * 1989-12-29 1992-05-12 Philips Gloeilampenfab:Nv ハーフブリッジ駆動装置
JPH04170815A (ja) * 1990-11-05 1992-06-18 Nissan Motor Co Ltd ハイサイド・スイッチ回路及び半導体装置
JPH0661826A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd パワーｍｏｓ制御回路

Also Published As

Publication number Publication date
EP0608667A1 (en) 1994-08-03
EP0608667B1 (en) 1996-08-21
US5422587A (en) 1995-06-06
DE69304189T2 (de) 1997-01-23
DE69304189D1 (de) 1996-09-26

Similar Documents

Publication Publication Date Title
US5742193A (en) Driver circuit including preslewing circuit for improved slew rate control
US10979032B1 (en) Time-programmable failsafe pulldown circuit for GaN switch
US20200166960A1 (en) Driver circuit, corresponding device, apparatus and method
US10084446B2 (en) Driver circuit, corresponding integrated circuit and device
JPH09503116A (ja) ブートストラップダイオードエミュレータを用いるブリッジ回路用ドライバ回路
US5546043A (en) Circuit arrangement for driving an MOS field-effect transistor
US7782135B2 (en) Power amplifier
JP2007513543A (ja) ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ
JPH07326953A (ja) パワー段におけるスルーイング速度コントロール及び電力消費の最適化方法及び装置
US4275359A (en) MOS FET Amplifier
JPH06318854A (ja) ドライブ回路
JPH10154931A (ja) チャージポンプ回路
JP3118424B2 (ja) 自励式スイッチング電源
JPH061974B2 (ja) Ｄｃ−ｄｃ昇圧電源
JP3379556B2 (ja) スイッチング素子を有する回路装置
JP2003527023A (ja) 容量負荷を駆動するデジタルドライバを有する電子回路
US5166544A (en) Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
JPH11234108A (ja) 誘導負荷をスイッチングするためのスイッチング装置
JP2003198277A (ja) Ｍｏｓトランジスタ出力回路
JPH0722851A (ja) 零バイアス電流ローサイドドライバーコントロール回路
US6556055B2 (en) Drive circuit for controlled edge power elements
JPH04157813A (ja) ハイサイド・スイッチ駆動回路
JP2003158429A (ja) Ｄ級電力増幅器
JP3336184B2 (ja) 集積可能な切換スイッチ
JPH01291506A (ja) 半導体装置