JP2007513543A - ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ - Google Patents
ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ Download PDFInfo
- Publication number
- JP2007513543A JP2007513543A JP2006539841A JP2006539841A JP2007513543A JP 2007513543 A JP2007513543 A JP 2007513543A JP 2006539841 A JP2006539841 A JP 2006539841A JP 2006539841 A JP2006539841 A JP 2006539841A JP 2007513543 A JP2007513543 A JP 2007513543A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- coupled
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/31—Indexing scheme relating to amplifiers the switching power stage comprising circuitry for emulating the behaviour of a bootstrap diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路が提供される。スイッチング回路は、負荷ノードにおいてトーテムポール構造の形で互いに繋がれているトランジスタと、これらのトランジスタを駆動するための駆動回路と、高圧側駆動回路に電力を供給するためのブートストラップコンデンサとを含む。ブートストラップダイオードエミュレータ回路は、ゲート、バックゲート、ソース、およびドレインを有し、そのドレインを高圧側供給ノードに結合され、そのソースを低圧側供給ノードに結合されているLDMOSトランジスタと、LDMOSトランジスタのゲートに電気的に結合されているゲート制御回路と、LDMOSトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路とを備える。ダイナミックバックゲートバイアス回路は、LDMOSがオンにされたときに、LDMOSトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をLDMOSトランジスタのバックゲートに印加することによって、LDMOSトランジスタのバックゲートを動的にバイアスするように動作可能である。
【選択図】図3
【選択図】図3
Description
本発明は、高電圧ハーフブリッジ駆動回路と、ブートストラップコンデンサ充電回路においてブートストラップをエミュレートするための回路とに関する。
高電圧ハーフブリッジスイッチング回路は、モータドライブ、蛍光灯用の電子安定器、および電源などの各種の用途に用いられる。このハーフブリッジスイッチング回路は、直流高電圧電源の両端にトーテムポール(重層)構造の形で繋がれている一対のスイッチング素子(例えばトランジスタ、IGBT、および/またはFETデバイス)を用いている。例えば、図1には、従来技術で知られる従来のハーフブリッジスイッチング回路100が示されている。ハーフブリッジスイッチング回路100は、負荷ノード「A」においてトーテムポール構造の形で互いに繋がれているトランジスタ105a,105bと、トランジスタ105aのドレインおよびトランジスタ105bのソースに電気的に繋がれている直流電圧源110と、トランジスタ105a,105bのオン・オフ操作に適した制御信号を供給する目的でトランジスタ105a,105bのゲートにそれぞれ電気的に繋がれているゲート駆動バッファDRV1,DRV2と、FETデバイス105a,105bにそれぞれ電力を提供するための直流電圧器DC1,DC2と、を備える。トランジスタ105a,105bを正しく駆動するために必要とされるゲート駆動電圧レベルは、概して、直流電圧源110によって供給される電圧を大幅に下回るので、直流電圧器DC1,DC2は、概して、直流電圧源110よりも低電圧である。図1に示されるように、低圧側トランジスタ105b、直流電圧器DC2、直流電圧源110,およびDRV2は、全て、共通のノード「B」を共有しており、高圧側トランジスタ105a、直流電圧器DC1、およびDRV1は、全て、共通の負荷ノード「A」を共有している。
動作時には、トランジスタ105a,105bは、正反対に制御されるので、同時にオンされることは決してない。すなわち、トランジスタ105aがオンされたときは、トランジスタ105bはオフの状態に留まる。逆もまた同様である。このように、負荷ノード「A」の電圧(すなわち負荷に繋がれている出力ノード)は、固定されるのではなく、むしろ、ある瞬間に、トランジスタ105a,105bのどちらがオンであるかに応じて、直流電圧源110の電圧レベルまたはゼロボルトのいずれかを呈する。
直流電圧器DC2と直流電圧源110とは、共通のノードを共有しているので、直流電圧器DC2は、例えば、直流電圧源110から(例えば分圧器を用いて)適切な電圧レベルを分岐させることによって、比較的容易に得ることが可能である。しかしながら、直流電圧器DC1は、直流電圧源110に対して浮動であるので、直流電圧器DC1を得るためには、「ブートストラップ」技術が必要である。このため、直流電圧器DC1は、例えば、図2に示されるように、直流電圧器DC1と直流電圧器DC2との間に高電圧ダイオードDBSを接続することによって、直流電圧器DC2より得られる。コンデンサCBSは、電源駆動回路DRV1のための電圧器DC1として機能する。
トランジスタ105bがオンになると、負荷ノード「A」は、ゼロボルトに有効に繋がれ、ダイオードDBSは、電圧器DC2からコンデンサCBSへと電流を流すことによって、コンデンサCBSを直流電圧器DC2とほぼ同じ電圧レベルまで充電する。トランジスタTET105bがオフになり、トランジスタ105aがオンになると、負荷ノード「A」における電圧は、直流電圧源110とほぼ同じ電圧レベルを呈する。これは、ダイオードDBSを逆バイアス状態にするので、このとき、DC2からコンデンサCBSへは電流が流れない。ダイオードDBSが逆バイアス状態にあるあいだは、コンデンサCBSに蓄えられた電荷がバッファDRV1に電圧を供給する。しかしながら、コンデンサCBSからDRV1へと電圧が供給されるのは、有限時間内に限られるので、トランジスタM1をオフに、且つトランジスタ105bをオンにすることによって、コンデンサCBSに蓄えられた電荷を補充する必要がある。
今日のハーフブリッジ駆動回路の多くにおいて、ブートストラップコンデンサおよびブートストラップダイオードDBSは、オフチップの個別の部品から形成される。なぜなら、ブートストラップコンデンサに必要とされる容量、ならびにブートストラップダイオードに必要とされるブレークダウン電圧およびピーク電流容量は、チップ上に形成するには大きすぎるからである。
Warmerdamに属する米国特許第5,502,632号(以下では「参考文献‘632」と称する)は、ブートストラップダイオードエミュレータを用いた高電圧集積回路ドライバに関する。このエミュレータは、低圧側駆動回路が駆動状態にあるときのみブートストラップコンデンサを充電するように制御されているLDMOSトランジスタを含む。LDMOSトランジスタは、そのソース電極を低圧側パワー供給ノードに繋がれ、そのドレイン電極をブートストラップコンデンサに繋がれているソースフォロワ構造の形で動作する。LDMOSトランジスタが駆動状態にあるときは、寄生トランジスタを伝って流れる電流は制限される。なぜなら、このような伝導は、ブートストラップコンデンサC1の充電に使用できる電流を分流させるからである。更に、‘632によるLDMOSトランジスタのバックゲートは、LDMOSトランジスタをオンするために必要とされるゲート・ソース間電圧を4Vの定電圧にするために、通常動作のあいだ、バイアス電圧に固定される。
‘632特許に記載されたエミュレータのような、従来のブートストラップダイオードエミュレータは、寄生トランジスタを流れる電流を制限している。しかしながら、このようなエミュレータは、あいにく、少なくともいくらかの電流を寄生トランジスタによってアースへと分流させると考えられ、したがって、充電に必要とされる電流の少なくともいくらかをブートストラップコンデンサから奪う可能性がある。すると、ブートストラップコンデンサの充電は遅くなるので、このような従来のブートストラップダイオードエミュレータは、例えば高周波ハーフブリッジ駆動装置などの特定の用途において非効率的になる。
本発明の目的は、上述された従来のブートストラップダイオードエミュレータの欠点を克服することにある。この目的のため、本発明は、LDMOSがオンにされたときに、LDMOSトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をLDMOSトランジスタのバックゲートに印加することによって、LDMOSトランジスタのバックゲートを動的にバイアスするように動作可能であるブートストラップダイオードエミュレータを提供する。このようにすると、寄生トランジスタのベース・エミッタ接合は、逆バイアス状態に留まるので、決してオン状態になることはなく、したがって、ブートストラップコンデンサの充電から決して電流を分流させることはない。更に、このような動的なバイアス操作は、LDMOSトランジスタのターンオン閾値をゼロ電圧のバイアス振幅に近づけることによって、所定のゲート・ソース電圧に対するRdsonを最小にすることができる。
図3には、本発明にしたがったハーフブリッジスイッチング回路300が示されている。ハーフブリッジスイッチング回路300は、ダイオードDBSの代わりにブートストラップダイオードエミュレータ302を設けられていることを除き、図2の従来のスイッチング回路と同様である。低圧側ドライバDRV2が、FETデバイス105bをオンにするように動作されたとき、ブートストラップダイオードエミュレータ302は、低圧側電圧器DC2とほぼ等しい電圧を高圧側供給ノード305に提供するように動作する。具体的に言うと、トランジスタ105bがオンにされると、ブートストラップダイオードエミュレータ302は、電圧器D2からコンデンサCBSへと電流を流れさせ、それによって、コンデンサCBSを直流電圧器DC2とほぼ同じ電圧レベルまで充電する。トランジスタ105bがオフにされ、トランジスタ105aがオンにされると、ブートストラップダイオードエミュレータ302は、DC2からコンデンサCBSへの電流の流れを阻止するので、このとき、バッファDRV1は、ブートストラップコンデンサCBSに蓄えられた電荷によって電圧を供給される。なお、FETデバイス105a,105bは、IGBTなどの他のスイッチング素子を用いて構築することも可能である。また、高圧側制御入力HINおよび低圧側制御入力LINは、本発明に密接に結び付いたものではないので、例えばシングル制御入力など、任意の数の制御入力で置き換えることも可能である。このシングル制御入力は、バッファDRV1,DRV2の一方に直接に供給され、バッファDRV1,DRV2のもう一方は、このシングル制御入力の反転を受信する。この場合の「反転」は、例えば、当該分野で知られた従来のインバータゲートを用いて実現することが可能である。
図4には、本発明にしたがった代表的なブートストラップダイオードエミュレータ302が示されている。ブートストラップダイオードエミュレータ302は、LDMOSトランジスタ405と、LDMOSトランジスタ405のゲートに電気的に結合されているゲート制御回路410と、LDMOSトランジスタ405のバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路415とを含む。ゲート制御回路410およびダイナミックバックゲートバイアス回路415は、低圧側供給ノード、低圧側戻りノード、および低圧側制御入力LINにも繋がれている。LDMOSトランジスタ405のソースは、低圧側供給ノード(Vcc)に繋がれ、LDMOSトランジスタ405のドレイン端子は、ブートストラップコンデンサCBSに繋がれている。
LDMOSトランジスタ405は、高圧側ウェルの周囲に形成され、LDMOSトランジスタ405のオン抵抗は、高圧側ウェルの全周長に依存する。LDMOSトランジスタ405のオン抵抗は、LDMOSトランジスタ405の短いターンオン期間中にブートストラップコンデンサCBSを充電するために必要とされる電流をサポートできるように、充分に小さく作成される。
ゲート制御回路410は、低圧側ドライバDRV2がFETデバイス105bをオンにするように動作されたときに、LDMOSトランジスタ405をオンにするように動作することができる回路構成を含む。この目的のため、ゲート制御回路410は、低圧側ドライバDRV2が動作しているか否かを示す低圧側ドライバ制御入力LINを受信する。図5には、本発明にしたがった代表的なゲート制御回路410が示されている。ゲート制御回路410は、LDMOSトランジスタ405のゲートと低圧側戻りノード(Gnd)との間のノード「D」にトーテムポール構造の形で繋がれているトランジスタ530,535と、ノード「D」および低圧側供給ノード(Vcc)の両方に電気的に結合されているトランジスタ525と、LDMOSトランジスタ405のバックゲートと低圧側戻りノード(Gnd)との間に電気的に結合されているトランジスタ545と、トランジスタ525,530,535,545のゲートに電気的に結合されているインバータ505と、トランジスタ530のドレインに電気的に結合されているコンデンサ540と、コンデンサ540に電気的に結合されているインバータ515と、インバータ515と低圧側戻りノード(Gnd)との間に結合されている電流源510と、インバータ515と低圧側供給ノード(Vcc)との間にゲートをノード「D」に繋がれた状態で結合されているトランジスタ520とを含む。
動作時において、ゲート制御回路410は、低圧側ドライバ制御入力LINにしたがってLDMOSトランジスタ405をオンにする。この目的のため、ゲート制御回路410は、LDMOSトランジスタ405のゲートに対し、そのソースと比較して正の電圧を供給する。LDMOSトランジスタ405のソースは、低圧側供給ノード(Vcc)に繋がれているので、LDMOSトランジスタ405のゲートを低圧側供給ノード(Vcc)より高い状態に駆動するためには、電荷ポンプが必要である。これは、ブートストラップ充電用のコンデンサ540によって、このような電圧をLDMOSトランジスタ405のゲートに印加することによって実施される。
低圧側制御入力LINが低いとき(例えばゼロボルトであるとき)は、コンデンサ540の各ノードにおける電圧は、ゼロボルトに保持される。LDMOSトランジスタ405のゲートは、トランジスタ530,535によってゼロボルトに保持され、LDMOSトランジスタ405のバックゲートは、トランジスタ545によってゼロボルトに保持される。この状態のとき、LDMOSトランジスタ405のゲートおよびボディに印加される電圧は、LDMOSトランジスタ405のソースノードと比較して負である。したがって、LDMOSトランジスタ405はオフ状態に留まり、LDMOSトランジスタ405のターンオン閾値は、「ボディ効果」によって、ゼロボルトのボディ/ソースバイアスレベルよりも高いレベルまで増大する。これが重要であるのは、とりわけ負荷ノード「A」の電圧遷移中などの間違ったタイミングでLDMOSトランジスタ405をオンにしてはならないからである。負荷ノード「A」におけるdV/dtが高い用途では、LDMOSトランジスタ405のミラー効果電流がかなり大きいので、LDMOSトランジスタ405のゲートにおいて電圧の上昇が引き起こされる。したがって、「ボディ効果」によってLDMOSトランジスタ405のターンオン閾値を最大にすれば、LDMOSトランジスタ405が意図に反してオンになる可能性を最小限に抑えることができる。
低圧側制御入力LINが高いときは、トランジスタ530,535はオフにされ、トランジスタ525はオンにされる。ノード「D」における電圧は、有限の遅延の後に、トランジスタ525によってVccとされる。この有限の遅延は、LDMOSトランジスタ405のゲートおよびコンデンサ540によってトランジスタ530のボディダイオードを介して行われるノード「D」の容量性の装荷に起因する。この有限の時間中、トランジスタ520はオン状態に留まり、ノード「E」は高く保持され、ノード「F」は低く駆動される。これは、コンデンサ540の両端にかかる電圧を、ノード「F」に対して増大させる。ノード「D」における電圧が、ほぼ低圧側供給ノード(Vcc)電圧まで上昇すると、トランジスタ520はオフになり、ノード「E」における電圧は、電流源510によって引き下げられる。これは、ノード「F」における電圧を、インバータ515によって低圧側供給ノード(Vcc)電圧とされ、ノード「G」における電圧は、コンデンサ540に維持されている充電電圧に等しい量の電圧ぶんだけ低圧側供給ノード(Vcc)より高く引き上げられる。このとき、ノード「G」における実効電圧振幅は、低圧側供給ノード(Vcc)の2倍に等しいのが理想的である。しかしながら、ノード「G」における実際の電圧は、通常は、トランジスタ530のボディダイオードにおける電圧降下とトランジスタ520の閾値電圧との和にほぼ等しい量だけ低くなる。にもかかわらず、ノード「G」における電圧(すなわち低圧側供給ノード(Vcc)のほぼ2倍の電圧)は、LDMOSトランジスタ405の閾値電圧よりも大幅に高いので、LDMOSトランジスタ405はオンになる。これは、LDMOSトランジスタ405のドレインノードを、ブートストラップコンデンサCBSを充電するためのほぼ低圧側供給ノード(Vcc)まで充電する。
図6には、本発明にしたがった代表的なダイナミックバックゲートバイアス回路415が示されている。ダイナミックバックゲートバイアス回路415は、トランジスタ635と、トランジスタ635のゲートに電気的に結合されているインバータ605と、低圧側戻りノード(Gnd)に電気的に結合されている電流源と、低圧側供給ノード(Vcc)と電流源610との間に電気的に結合されているトランジスタ620と、低圧側戻りノード(Gnd)に電気的に結合されている電流源615と、電流源615とLDMOSトランジスタ405のドレインとの間に電気的に結合されているトランジスタ625と、LDMOSトランジスタ405のバックゲートと低圧側戻りノード(Gnd)との間に電気的に結合されている寄生トランジスタ630とを含む。
LDMOSトランジスタ405がオンになると、ブートストラップコンデンサCBSは、低圧側供給ノード(Vcc)にほぼ等しい電圧への充電を開始する。ブートストラップコンデンサの充電にかかる時間の長さは、ブートストラップコンデンサCBSの容量と、LDMOSトランジスタ405のRdsonとに依存する。LDMOSトランジスタ405のRdson値は、LDMOSトランジスタ405の大きさと、LDMOSトランジスタ405のゲートに印加される電圧の、LDMOSトランジスタ405のターンオン閾値に対する相対値との両方に依存する。前述のように、LDMOSトランジスタ405のバックゲートに印加される電圧は、LDMOSトランジスタ405が不適切なタイミングでオンになることのないように、ソース電圧に対して負に維持される。しかしながら、これは、とある所定のゲート・ソース電圧の場合において、LDMOSトランジスタ405のRdsonを、LDMOSトランジスタ405のバックゲートがそのソースと同じ電位に保持される場合よりも大きくする。LDMOSトランジスタ405のRdson値の増大は、あいにく、ブートストラップコンデンサCBSの充電に必要な時間を増大させる。
したがって、Rdsonの増大を補正するためには、ブートストラップコンデンサCBSの充電中に、バックゲートの電圧を上昇させることが望まれる。こうすれば、ブートストラップコンデンサCBSの充電に必要な時間を減少させることができる。しかしながら、LDMOSトランジスタ405,625において、もしバックゲート電圧がドレイン電圧と同じまたは同電圧に近いレベルに上昇すると、LDMOSトランジスタ405、625は、そのLDMOS構成ゆえに、電流の寄生分流を生じる可能性がある。電流の寄生分流は、寄生PNPトランジスタ630によってモデル化される。寄生PNPトランジスタ630は、オンになると、LDMOSトランジスタ405,625のドレインから低圧側供給ノード(Gnd)へと電流を分流させるように動作することによって、ブートストラップコンデンサCBSを充電するために必要な電流を迂回させる。
この欠点を正すために、トランジスタ620,625,630,635および電流源610,615は、ダイナミックバックゲートバイアス回路415を形成する。この回路415は、LDMOSトランジスタ405,625のドレイン電圧に近いけれども常に同電圧よりも僅かに低い電圧をLDMOSトランジスタ405,625のバックゲートに印加するように動作する。このようにすれば、寄生トランジスタ630のベース・エミッタ接合は逆バイアス状態に留まるので、寄生トランジスタ630はオンにならない。
ダイナミックバックゲートバイアス回路415は、LDMOSトランジスタ405のターンオン期間中にLDMOSトランジスタ405のドレインにおける電圧を検出することによって動作する。ターンオン期間中、トランジスタ635は、オン状態にあり、ノード「H」および「I」は、トランジスタ635,545によってそれぞれゼロボルトに保持される。トランジスタ620は、そのゲートおよびソースを同じ電位に保持されるので、オフ状態にある。トランジスタ625も、そのゲートをゼロボルトに保持されるので、やはりこの期間中はオフ状態にある。LDMOSトランジスタ405,625のバックゲート接続は、低圧側制御入力LINを引き上げられたときに、トランジスタ545によってゼロボルトに保持される。
図7には、本発明にしたがった代表的なハーフブリッジ集積回路700が示されている。集積回路700は、ゲート制御回路410と、LDMOSトランジスタ405と、ダイナミックバックゲートバイアス回路415と、高圧側ドライバDRV1と、低圧側ドライバDRV2とを、フラット化された非階層表示の形で含む。ハーフブリッジ集積回路700は、モータドライブ、蛍光灯用の電子安定器、および電源などの各種の用途のために、従来のハーフブリッジ駆動回路においてトランジスタ105a,105bを駆動するために用いることができる。
Claims (12)
- ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路であって、
前記スイッチング回路は、負荷ノードにおいてトーテムポール(重層)構造の形で互いに繋がれ、それぞれにゲートノードを有している低圧側トランジスタおよび高圧側トランジスタと、前記低圧側トランジスタおよび前記高圧側トランジスタのゲートノードに電気的に結合され、少なくとも一つの制御入力によって制御可能である駆動回路と、低圧側供給ノードに低圧側電圧を発生させるための低圧側電圧器と、高圧側供給ノードと前記負荷ノードとの間に結合されているブートストラップコンデンサとを含み、前記ブートストラップダイオードエミュレータ回路は、
ゲート、バックゲート、ソース、およびドレインを有し、前記ドレインを前記高圧側供給ノードに結合され、前記ソースを前記低圧側供給ノードに結合されているLDMOSトランジスタと、
前記LDMOSトランジスタのゲートに電気的に結合されているゲート制御回路と、
前記LDMOSトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路と
を備え、前記ゲート制御回路は、前記少なくとも一つの制御入力にしたがってLDMOSトランジスタをオンにするように動作可能であり、前記ダイナミックバックゲートバイアス回路は、前記LDMOSがオンにされたときに、前記LDMOSトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧を前記LDMOSトランジスタのバックゲートに印加することによって、前記LDMOSトランジスタのバックゲートを動的にバイアスするように動作可能である、ブートストラップダイオードエミュレータ回路。 - 請求項1に記載のブートストラップダイオードエミュレータ回路であって、
前記低圧側トランジスタおよび前記高圧側トランジスタは、FETデバイスおよびIGBTデバイスのいずれかを含む、ブートストラップダイオードエミュレータ回路。 - 請求項1に記載のブートストラップダイオードエミュレータ回路であって、
前記駆動回路は、前記低圧側トランジスタのゲートノードおよび前記高圧側トランジスタのゲートノードにそれぞれ結合されている低圧側駆動回路および高圧側駆動回路を含む、ブートストラップダイオードエミュレータ回路。 - 請求項3に記載のブートストラップダイオードエミュレータ回路であって、
前記少なくとも一つの制御入力は、高圧側制御入力および低圧側制御入力を含み、前記高圧側駆動は、前記高圧側制御入力によって制御可能であり、前記低圧側駆動は、前記低圧側制御入力によって制御可能である、ブートストラップダイオードエミュレータ回路。 - 請求項1に記載のブートストラップダイオードエミュレータ回路であって、
前記ゲート制御回路は、
ソースノード、ドレインノード、およびゲートノードをそれぞれ有する第1のトランジスタおよび第2のトランジスタであって、前記第1のトランジスタのソースは、第1のノードにおいて前記第2のトランジスタのドレインに結合され、前記第1のトランジスタのドレインは、前記LDMOSトランジスタのゲートに結合され、前記第2のトランジスタのソースは、前記低圧側戻りノードに結合されている、第1のトランジスタおよび第2のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有する第3のトランジスタであって、前記第3のトランジスタのドレインは、前記第1のノードに結合され、前記第2のトランジスタのソースは、前記低圧側供給ノードに結合されている、第3のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記LDMOSトランジスタのバックゲートに結合され、前記ソースを前記低圧側戻りノードに結合されている第4のトランジスタと、
入力および出力を有し、前記入力を前記低圧側制御入力に結合され、前記出力を前記第1、第2、第3、および第4のトランジスタのゲートに結合されている第1のインバータと、
第1の端子および第2の端子を有し、前記第1の端子を前記LDMOSトランジスタのゲートに結合されているコンデンサと、
入力および出力を有し、前記出力を前記コンデンサの第2の端子に結合されている第2のインバータと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記第2のインバータの入力に結合され、前記ソースを前記低圧側供給ノードに結合され、前記ゲートを前記第1のノードに結合されている第5のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第2のインバータの入力に結合され、前記第2の端子を前記低圧側戻りノードに結合されている第1の電流源と、
を含む、ブートストラップダイオードエミュレータ回路。 - 請求項1に記載のブートストラップダイオードエミュレータ回路であって、
前記ダイナミックバックゲートバイアス回路は、
ソースノード、ドレインノード、およびゲートノードを有し、前記ゲートノードがインバータを介して前記低圧側制御入力に結合され、前記ソースを前記低圧側戻りノードに結合されている第1のトランジスタと、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ゲートを前記第1のトランジスタのドレインに結合され、前記バックゲートを前記LDMOSトランジスタのバックゲートに結合され、前記ドレインを前記低圧側供給ノードに結合されている第2のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第2のトランジスタのソースに結合され、前記第2の端子を前記低圧側戻りノードに結合されている第1の電流源と、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ソースを前記第2のトランジスタのゲートに結合され、前記ゲートを前記LDMOSトランジスタのゲートに結合され、前記ドレインを前記LDMOSトランジスタのドレインに結合されている第3のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第3のトランジスタのソースに結合され、前記第2の端子を前記低圧側戻りノードに結合されている第2の電流源と、
ベースノード、エミッタノード、およびコレクタノードを有し、前記ベースを前記LDMOSトランジスタのドレインに結合され、前記エミッタを前記LDMOSトランジスタのバックゲートに結合され、前記コレクタを前記低圧側戻りノードに結合されているPNP寄生トランジスタと
を含む、ブートストラップダイオードエミュレータ回路。 - 負荷ノードにおいてトーテムポール構造の形で互いに繋がれている低圧側トランジスタおよび高圧側トランジスタを制御するためのハーフブリッジスイッチング回路であって、前記低圧側トランジスタおよび前記高圧側トランジスタは、それぞれにゲートノードを有し、高圧側供給ノードと前記負荷ノードとの間には、ブートストラップコンデンサが電気的に結合され、前記ハーフブリッジスイッチング回路は、
前記低圧側トランジスタおよび前記高圧側トランジスタのゲートノードに電気的に結合され、少なくとも1つの制御入力によって制御可能である駆動回路と、
低圧側供給ノードに低圧側電圧を発生させるための低圧側電圧器と、
前記低圧側供給ノードに結合されているブートストラップダイオードエミュレータ回路であって、ソースノード、ゲートノード、ドレインノード、およびバックゲートノードを有するLDMOSトランジスタを含み、前記LDMOSトランジスタは、前記低圧側ドライバが動作されているときに、前記低圧側電圧にほぼ等しい電圧を前記高圧側供給ノードに供給するように制御可能であり、前記ブートストラップダイオードエミュレータは、前記LDMOSトランジスタのドレインノードの電圧に近いけれども同電圧よりも僅かに低い電圧を前記LDMOSトランジスタのバックゲートに印加することによって、前記LDMOSトランジスタのバックゲートを動的にバイアスするように動作可能である、ブートストラップダイオードエミュレータ回路と
を備えるハーフブリッジスイッチング回路。 - 請求項7に記載のハーフブリッジスイッチング回路であって、
前記低圧側トランジスタおよび前記高圧側トランジスタは、FETデバイスおよびIGBTデバイスのいずれかを含む、ハーフブリッジスイッチング回路。 - 請求項7に記載のハーフブリッジスイッチング回路であって、
前記駆動回路は、前記低圧側トランジスタのゲートノードおよび前記高圧側トランジスタのゲートノードにそれぞれ結合されている低圧側駆動回路および高圧側駆動回路を含む、ハーフブリッジスイッチング回路。 - 請求項9に記載のハーフブリッジスイッチング回路であって、
前記少なくとも一つの制御入力は、高圧側制御入力および低圧側制御入力を含み、前記高圧側駆動は、前記高圧側制御入力によって制御可能であり、前記低圧側駆動は、前記低圧側制御入力によって制御可能である、ハーフブリッジスイッチング回路。 - 請求項7に記載のハーフブリッジスイッチング回路であって、
前記ブートストラップダイオードエミュレータは、更に、少なくとも一つの制御入力にしたがって前記LDMOSトランジスタをオンにするように動作可能である、ゲート制御回路を含み、
前記ゲート制御回路は、
ソースノード、ドレインノード、およびゲートノードをそれぞれに有する第1のトランジスタおよび第2のトランジスタであって、前記第1のトランジスタのソースは、第1のノードにおいて前記第2のトランジスタのドレインに結合され、前記第1のトランジスタのドレインは、前記LDMOSトランジスタのゲートに結合され、前記第2のトランジスタのソースは、前記低圧側戻りノードに結合されている、第1のトランジスタおよび第2のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有する第3のトランジスタであって、前記第3のトランジスタのドレインは、前記第1のノードに結合され、前記第2のトランジスタのソースは、前記低圧側供給ノードに結合されている、第3のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記LDMOSトランジスタのバックゲートに結合され、前記ソースを前記低圧側戻りノードに結合されている第4のトランジスタと、
入力および出力を有し、前記入力を前記低圧側制御入力に結合され、前記出力を前記第1、第2、第3、および第4のトランジスタのゲートに結合されている第1のインバータと、
第1の端子および第2の端子を有し、前記第1の端子を前記LDMOSトランジスタのゲートに結合されているコンデンサと、
入力および出力を有し、前記出力を前記コンデンサの第2の端子に結合されている第2のインバータと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記第2のインバータの入力に結合され、前記ソースを前記低圧側供給ノードに結合され、前記ゲートを前記第1のノードに結合されている第5のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第2のインバータの入力に結合され、前記第2の端子を前記低圧側戻りノードに結合されている第1の電流源と、
を含む、ハーフブリッジスイッチング回路。 - 請求項7に記載のハーフブリッジスイッチング回路であって、
前記ブートストラップダイオードエミュレータは、前記LDMOSがオンにされたときに、前記LDMOSトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧を前記LDMOSトランジスタのバックゲートに印加することによって、前記LDMOSトランジスタのバックゲートを動的にバイアスするように動作可能である、ダイナミックバックゲートバイアス回路を含み、
前記ダイナミックバックゲートバイアス回路は、
ソースノード、ドレインノード、およびゲートノードを有し、前記ゲートノードをインバータを介して前記低圧側制御入力に結合され、前記ソースを前記低圧側戻りノードに結合されている第1のトランジスタと、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ゲートを前記第1のトランジスタのドレインに結合され、前記バックゲートを前記LDMOSトランジスタのバックゲートに結合され、前記ドレインを前記低圧側供給ノードに結合されている第2のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第2のトランジスタのソースに結合され、前記第2の端子を前記低圧側戻りノードに結合されている第1の電流源と、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ソースを前記第2のトランジスタのゲートに結合され、前記ゲートを前記LDMOSトランジスタのゲートに結合され、前記ドレインを前記LDMOSトランジスタのドレインに結合されている第3のトランジスタと、
第1の端子および第2の端子を有し、前記第1の端子を前記第3のトランジスタのソースに結合され、前記第2の端子を前記低圧側戻りノードに結合されている第2の電流源と、
ベースノード、エミッタノード、およびコレクタノードを有し、前記ベースを前記LDMOSトランジスタのドレインに結合され、前記エミッタを前記LDMOSトランジスタのバックゲートに結合され、前記コレクタを前記低圧側戻りノードに結合されているPNP寄生トランジスタと
を含む、ハーフブリッジスイッチング回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/712,893 US7215189B2 (en) | 2003-11-12 | 2003-11-12 | Bootstrap diode emulator with dynamic back-gate biasing |
PCT/US2004/037602 WO2005050703A2 (en) | 2003-11-12 | 2004-11-10 | Bootstrap diode emulator with dynamic back-gate biasing |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007513543A true JP2007513543A (ja) | 2007-05-24 |
Family
ID=34552717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006539841A Pending JP2007513543A (ja) | 2003-11-12 | 2004-11-10 | ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7215189B2 (ja) |
EP (1) | EP1685514A4 (ja) |
JP (1) | JP2007513543A (ja) |
KR (1) | KR100696719B1 (ja) |
CN (1) | CN100511248C (ja) |
WO (1) | WO2005050703A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009533899A (ja) * | 2006-04-07 | 2009-09-17 | インターナショナル レクティファイアー コーポレイション | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 |
JP2010263375A (ja) * | 2009-05-01 | 2010-11-18 | Freescale Semiconductor Inc | ドライバ回路 |
JP2020088549A (ja) * | 2018-11-22 | 2020-06-04 | 三菱電機株式会社 | 半導体装置 |
DE102021111963A1 (de) | 2020-08-27 | 2022-03-03 | Mitsubishi Electric Corporation | Treiberschaltung und Invertervorrichtung |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060044051A1 (en) * | 2004-08-24 | 2006-03-02 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection |
JP2007325480A (ja) * | 2006-06-05 | 2007-12-13 | National Institute Of Advanced Industrial & Technology | パワー集積化回路 |
US8149027B2 (en) * | 2008-07-02 | 2012-04-03 | Motorola Mobility, Inc. | Circuit with a voltage dependent resistor for controlling an on/off state of a transistor |
JP5152761B2 (ja) * | 2008-09-08 | 2013-02-27 | トレックス・セミコンダクター株式会社 | 昇圧形スイッチング電源回路 |
US7848125B2 (en) * | 2008-10-21 | 2010-12-07 | Texas Instruments Incorporated | Keep-alive for power stage with multiple switch nodes |
US8154334B2 (en) * | 2009-07-21 | 2012-04-10 | Intersil America Inc. | System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage |
EP2302772A1 (en) * | 2009-09-28 | 2011-03-30 | ABB Oy | Inverter |
JP4720941B1 (ja) * | 2010-01-18 | 2011-07-13 | ダイキン工業株式会社 | 電力変換装置 |
JP5537479B2 (ja) * | 2011-03-30 | 2014-07-02 | 株式会社日立製作所 | スイッチ回路及び半導体回路 |
US8829949B2 (en) * | 2012-01-17 | 2014-09-09 | Franc Zajc | Method and apparatus for driving a voltage controlled power switch device |
JP5236822B1 (ja) * | 2012-01-30 | 2013-07-17 | シャープ株式会社 | ドライバ回路 |
US9209793B2 (en) | 2012-02-17 | 2015-12-08 | Infineon Technologies Austria Ag | Bootstrap circuitry for an IGBT |
JP5510564B2 (ja) * | 2012-05-25 | 2014-06-04 | 日本電気株式会社 | スイッチングアンプおよびそれを用いた送信機 |
US9086705B2 (en) * | 2012-07-19 | 2015-07-21 | Infineon Technologies Austria Ag | Charge recovery in power converter driver stages |
US8558586B1 (en) * | 2012-08-30 | 2013-10-15 | Infineon Technologies Ag | Circuit arrangement for driving transistors in bridge circuits |
US9148054B2 (en) | 2013-03-14 | 2015-09-29 | Volterra Semiconductor LLC | Voltage regulators with kickback protection |
US9128502B2 (en) | 2013-08-07 | 2015-09-08 | Qualcomm Incorporated | Analog switch for RF front end |
CN104022776B (zh) * | 2014-06-27 | 2017-01-25 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
US9419509B2 (en) * | 2014-08-11 | 2016-08-16 | Texas Instruments Incorporated | Shared bootstrap capacitor for multiple phase buck converter circuit and methods |
CN104767381B (zh) * | 2015-04-29 | 2017-09-26 | 阳光电源股份有限公司 | Dc/dc变换电路、双向及多象限dc/dc变换电路 |
ITUB20155707A1 (it) | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti |
CN106981984B (zh) * | 2016-01-15 | 2019-10-22 | 上海贝岭股份有限公司 | 同步降压型电源变换器的电源充电电路 |
US9843322B2 (en) * | 2016-03-11 | 2017-12-12 | Texas Instruments Incorporated | Integrated high-side driver for P-N bimodal power device |
US9681265B1 (en) | 2016-06-28 | 2017-06-13 | Snap Inc. | System to track engagement of media items |
US10277224B2 (en) | 2016-12-14 | 2019-04-30 | Mosway Technologies Limited | Bootstrap diode emulator circuit |
US10103629B2 (en) | 2017-02-14 | 2018-10-16 | Nxp B.V. | High side driver without dedicated supply in high voltage applications |
US10180694B2 (en) * | 2017-04-03 | 2019-01-15 | Texas Instruments Incorporated | Adaptive body bias for voltage regulator |
CN106998200B (zh) * | 2017-04-13 | 2021-03-02 | 河北新华北集成电路有限公司 | 高电压pmos驱动电路 |
US10536070B1 (en) * | 2018-08-01 | 2020-01-14 | Infineon Technologies Ag | Driver for switching gallium nitride (GaN) devices |
US10862472B1 (en) | 2019-07-11 | 2020-12-08 | Infineon Technologies Ag | System and method of charging a buffer capacitor |
US11251691B2 (en) * | 2019-09-23 | 2022-02-15 | Stmicroelectronics Asia Pacific Pte Ltd | Floating power supply for a driver circuit configured to drive a high-side switching transistor |
CN113890526A (zh) | 2020-07-02 | 2022-01-04 | 意法半导体股份有限公司 | 驱动器电路、对应的设备及操作方法 |
IT202000016072A1 (it) | 2020-07-02 | 2022-01-02 | St Microelectronics Srl | Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti |
CN113271013B (zh) * | 2021-05-13 | 2022-06-03 | 浪潮商用机器有限公司 | 一种Buck芯片驱动电路及Buck芯片驱动系统 |
JP2023068926A (ja) * | 2021-11-04 | 2023-05-18 | 三菱電機株式会社 | 半導体装置 |
WO2023107885A1 (en) * | 2021-12-08 | 2023-06-15 | Efficient Power Conversion Corporation | Active bootstrapping drivers |
CN115242106A (zh) * | 2022-07-29 | 2022-10-25 | 无锡惠芯半导体有限公司 | 高频mosfet半桥智能功率模块 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5077490A (en) * | 1991-01-30 | 1991-12-31 | Northern Telecom Limited | Schottky-diode emulator for BiCMOS logic circuit |
US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
US5502632A (en) * | 1993-05-07 | 1996-03-26 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
EP0743752B1 (en) | 1995-05-17 | 2004-07-28 | STMicroelectronics S.r.l. | Charging of a bootstrap capacitance through an LDMOS transistor |
EP0887933A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Turn off circuit for an LDMOS in presence of a reverse current |
EP0887932A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Control of the body voltage of a high voltage LDMOS |
EP0887931A1 (en) * | 1997-06-24 | 1998-12-30 | STMicroelectronics S.r.l. | Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor |
IT1318239B1 (it) * | 2000-07-25 | 2003-07-28 | St Microelectronics Srl | Circuito autoelevatore nei convertitori statici dc/dc. |
US6643145B1 (en) * | 2002-07-26 | 2003-11-04 | Intersil Americas Inc. | High resolution digital diode emulator for DC-DC converters |
US6815936B2 (en) * | 2002-08-21 | 2004-11-09 | Intersil Americas Inc. | Closed loop diode emulator for DC-DC converter |
-
2003
- 2003-11-12 US US10/712,893 patent/US7215189B2/en active Active
-
2004
- 2004-11-10 EP EP04800980A patent/EP1685514A4/en active Pending
- 2004-11-10 JP JP2006539841A patent/JP2007513543A/ja active Pending
- 2004-11-10 WO PCT/US2004/037602 patent/WO2005050703A2/en active IP Right Grant
- 2004-11-10 KR KR1020067009351A patent/KR100696719B1/ko active IP Right Grant
- 2004-11-10 CN CNB2004800333574A patent/CN100511248C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009533899A (ja) * | 2006-04-07 | 2009-09-17 | インターナショナル レクティファイアー コーポレイション | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 |
JP2010263375A (ja) * | 2009-05-01 | 2010-11-18 | Freescale Semiconductor Inc | ドライバ回路 |
JP2020088549A (ja) * | 2018-11-22 | 2020-06-04 | 三菱電機株式会社 | 半導体装置 |
US10784856B2 (en) | 2018-11-22 | 2020-09-22 | Mitsubishi Electric Corporation | Semiconductor device |
JP7162505B2 (ja) | 2018-11-22 | 2022-10-28 | 三菱電機株式会社 | 半導体装置 |
DE102021111963A1 (de) | 2020-08-27 | 2022-03-03 | Mitsubishi Electric Corporation | Treiberschaltung und Invertervorrichtung |
DE102021111963B4 (de) | 2020-08-27 | 2022-11-03 | Mitsubishi Electric Corporation | Treiberschaltung und Invertervorrichtung |
US11711010B2 (en) | 2020-08-27 | 2023-07-25 | Mitsubishi Electric Corporation | Drive circuit and inverter device |
JP7388317B2 (ja) | 2020-08-27 | 2023-11-29 | 三菱電機株式会社 | 駆動回路およびインバータ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100511248C (zh) | 2009-07-08 |
KR20060090718A (ko) | 2006-08-14 |
WO2005050703A3 (en) | 2006-01-12 |
WO2005050703A2 (en) | 2005-06-02 |
CN1879111A (zh) | 2006-12-13 |
EP1685514A4 (en) | 2006-12-20 |
KR100696719B1 (ko) | 2007-03-20 |
US20050102128A1 (en) | 2005-05-12 |
US7215189B2 (en) | 2007-05-08 |
EP1685514A2 (en) | 2006-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007513543A (ja) | ダイナミックバックゲートバイアスを伴うブートストラップダイオードエミュレータ | |
US5502632A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
US5373435A (en) | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator | |
JP3937354B2 (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
US10084446B2 (en) | Driver circuit, corresponding integrated circuit and device | |
US5666280A (en) | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode | |
KR100720747B1 (ko) | 부트스트랩 커패시터 리프레쉬 회로 | |
US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP2007505544A (ja) | 半導体スイッチの高周波制御 | |
JPH07154962A (ja) | 定電圧発生回路 | |
JP7388317B2 (ja) | 駆動回路およびインバータ装置 | |
US6605976B2 (en) | Half-bridge circuit | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
JP4013011B2 (ja) | スイッチング電源回路 | |
CN111490706A (zh) | 一种h桥驱动电路的pwm调制组件 | |
WO1997012443A1 (en) | Pre-regulator with active current limiting for power transistor | |
CN1747295A (zh) | 带有动态背栅极偏置和短路保护的自举二极管仿真器 | |
JP2002315360A (ja) | インバーター回路およびel表示装置 | |
JP4137364B2 (ja) | チャージポンプ回路 | |
JP2022094668A (ja) | 電圧生成回路および半導体モジュール | |
JPH03141721A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |