CN100511248C - 具有动态背栅极偏置的自举二极管仿真器 - Google Patents

具有动态背栅极偏置的自举二极管仿真器 Download PDF

Info

Publication number
CN100511248C
CN100511248C CNB2004800333574A CN200480033357A CN100511248C CN 100511248 C CN100511248 C CN 100511248C CN B2004800333574 A CNB2004800333574 A CN B2004800333574A CN 200480033357 A CN200480033357 A CN 200480033357A CN 100511248 C CN100511248 C CN 100511248C
Authority
CN
China
Prior art keywords
transistor
coupled
node
grid
low limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800333574A
Other languages
English (en)
Other versions
CN1879111A (zh
Inventor
德纳·威廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1879111A publication Critical patent/CN1879111A/zh
Application granted granted Critical
Publication of CN100511248C publication Critical patent/CN100511248C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/31—Indexing scheme relating to amplifiers the switching power stage comprising circuitry for emulating the behaviour of a bootstrap diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Logic Circuits (AREA)

Abstract

一种在采用以推拉输出电路结构彼此相连的晶体管的半桥路开关电路中使用的自举二极管仿真器电路，一种用于驱动所述晶体管的驱动电路，以及用于给高边驱动电路提供电源的自举电容器。所述自举二极管仿真器电路包括：具有栅极、背栅极、源极以及漏极的LDMOS晶体管，所述LDMOS晶体管的漏极耦合到高边电源节点，所述LDMOS晶体管的源极耦合到低边电源节点；电耦合到所述LDMOS晶体管栅极的栅极控制电路；以及电耦合到所述LDMOS晶体管的背栅极的动态背栅极偏置电路。所述动态背栅极偏置电路用于通过给所述LDMOS晶体管的背栅极施加接近于但略低于所述LDMOS晶体管漏极电压的电压，而在所述LDMOS导通时，动态地给所述LDMOS晶体管的背栅极施加偏压。

Description

具有动态背栅极偏置的自举二极管仿真器
技术领域
本发明涉及高压半桥路驱动电路以及用于仿真自举电容器充电电路中的自举二极管(bootstrap diode)的电路。
背景技术
高压半桥路开关电路可以用于各种应用，例如电机驱动、用于荧光灯的电子镇流器以及电源。半桥路电路采用一对推拉输出电路(totempole)连接的开关元件(例如，晶体管、IGBT和/或FET器件)，所述开关元件设置在直流高压电源上。例如，参照图1，可以看到如现有技术中所公知的传统的半桥路开关电路100。半桥路开关电路100包括在负载节点“A”处以推拉输出电路结构彼此相连的晶体管105a、105b、电连接到晶体管105a的漏极和晶体管105b的源极的直流电压源110、分别电连接到晶体管105a、105b栅极用以提供适当的控制信号来使晶体管105a、105b导通和关断的栅极驱动缓冲器DRV1、DRV2、以及用于分别向FET器件105a、105b提供电源的直流电压源DC1、DC2。直流电压源DC1、DC2的电压通常比直流电压源110低，因为正常驱动晶体管105a、105b所需的栅极驱动电压水平通常比直流电压源110所提供的电压水平低得多。如图1所示，下部的晶体管105b、直流电压源DC2、直流电压源110以及DRV2共享公共节点“B”，并且上部的晶体管105a、直流电压源DC1、以及DRV1共享公共节点“A”。
在工作过程中，对立地控制晶体管105a、105b，以便晶体管105a、105b永远不会被同时导通。即，当晶体管105a导通时，晶体管105b保持关断，反之亦然。这样，负载节点“A”(即，连接到负载的输出节点)的电压不是固定不变的，而是在指定的时刻，根据晶体管105a、105b中哪一个是导通的来选用直流电压源110的电压水平或者零伏。
由于电压源DC2和直流电压源110共享公共节点，因此可以相对容易地导出直流电压源DC2，例如，通过从直流电压源110分出适当的电压水平(例如，通过使用分压器)。但是，需要利用“自举”技术来导出直流电压源DC1，这是因为电压源DC1需要相对于直流电压源110浮动。为此，电压源DC1源自于直流电压源DC2，例如，如图2所示，通过在直流电压源DC1和DC2之间连接高压二极管DBS。电容器CBS作为用于电源驱动器DRV1的直流电压源DC1。
当晶体管105b导通时，负载节点“A”有效地连接到零伏，并且二极管DBS允许电流从电源DC2流向电容器CBS，从而给电容器CBS充电到接近直流电源DC2的电压水平。当FET晶体管105b关断而晶体管105a导通时，负载节点“A”处的电压将近似为直流电压源110的电压水平，从而使得二极管DBS变为反向偏置，并且没有电流从DC2流向电容器CBS。当二极管DBS保持反向偏置时，存储于电容器CBS中的电荷为缓冲器DRV1提供电压。但是，电容器CBS仅在有限的时间内为DRV1提供电压，因而需要使得晶体管M1关断并使得晶体管105b导通来补充存储于电容器CBS中的电荷。
由于自举电容器所需的电容以及自举二极管所需的击穿电压和峰值电流容量太大以至于不能制造在芯片上，因此在目前许多半桥路驱动电路中，自举电容器和自举二级管DBS由未制造在芯片上的分立元件构成。
转让给Warmerdam的第5,502,632号美国专利(下文中称作“’632”)涉及采用自举二极管仿真器的高压集成电路驱动器。所述仿真器包括LDMOS晶体管，仅在驱动低边驱动电路时，控制所述LDMOS晶体管以对自举电容器充电。LDMOS晶体管以源极跟踪器(source follower)配置工作，其源极连接到低边电源节点，而其漏极连接到自举电容器。当驱动LDMOS晶体管时，通过寄生晶体管传导的电流是有限的，这是因为这种传导分流了用于对自举电容器C1充电的电流。此外，在正常操作过程中，“632”专利中LDMOS晶体管的背栅极被固定至偏压，以保证使LDMOS晶体管导通所需的恒定4V的栅-源电压。
尽管传统的自举二极管仿真器(例如“632”专利中描述的仿真器)限制了通过寄生晶体管的电流，但是这种仿真器被认为不利地使得至少一些电流被寄生晶体管分流到大地，从而剥夺了至少部分自举电容器充电所需的电流。这样，自举电容器充电更慢，使得这种传统的自举二极管仿真器不适合于某些应用，例如，高频半桥路驱动器应用。
发明内容
本发明的目的在于克服上述传统的自举二极管仿真器的缺陷。为此，本发明提供了一种自举二极管仿真器，其工作为通过给LDMOS晶体管的背栅极施加接近于但略低于LDMOS晶体管的漏极电压的电压，而在LDMOS导通时，动态地给LDMOS晶体管的背栅极施加偏压。这样，寄生晶体管的基极发射极结保持反向偏置，因而不会导通从而分流自举电容器的充电电流。此外，这种动态偏置使得LDMOS晶体管的导通阈值接近于其零电压偏置的量值，从而对于给定的栅源电压来说，其导通电阻(Rdson)达到最小。
附图说明
图1图解说明了传统的高压半桥路驱动电路；
图2图解说明了采用自举二极管和自举电容器的高压半桥路驱动电路；
图3图解说明了根据本发明的采用自举二极管仿真器的高压半桥路驱动电路；
图4是进一步示出图3的自举二极管仿真器细节的方框图；
图5图解说明了根据本发明的栅极控制电路；
图6图解说明了根据本发明的示例性动态背栅极偏置电路；
图7图解说明了根据本发明的半桥路栅极驱动集成电路。
具体实施方式
现在参照图3，其示出了根据本发明的半桥路开关电路300。半桥路开关电路300除了设置自举二极管仿真器302来取代二极管DBS之外，与图2的传统开关电路相似。当低边驱动器DRV2工作为使FET器件105b导通时，自举二极管仿真器302工作为给高边电源节点305提供近似等于低边电压源DC2的电压。具体来说，当晶体管105b导通时，自举二极管仿真器302允许电流从电源DC2流向电容器CBS，从而对电容器CBS充电到接近于直流电源DC2的电压水平。当晶体管105b关断而晶体管105a导通时，自举二极管仿真器302阻止电流从电源DC2流向电容器CBS，从而存储于自举电容器CBS中的电荷为缓冲器DRV1提供电压。可以理解，可以采用其它开关器件来实现FET器件105a、105b，例如IGBT。还可以理解，高边和低边控制输入HIN和LIN与本发明并没有密切的关系，可以由任何数量的控制输入来代替，例如单个控制输入。可以直接将该单个控制输入馈送到缓冲器DRV1、DRV2之一，而缓冲器DRV1、DRV2中的另一个接收该单个控制输入的反相。例如，可以采用本领域中公知的传统的非门(inverter gate)来实现该“反相”。
现在参照图4，其示出了根据本发明的示例性自举二极管仿真器302。自举二极管仿真器302包括LDMOS晶体管405、电耦合到LDMOS晶体管405栅极的栅极驱动电路410，以及电耦合到LDMOS晶体管405的背栅极的动态背栅极偏置电路415。栅极控制电路410和动态背栅极偏置电路415还连接到低边电源节点、低边返回节点以及低边控制输入LIN。LDMOS晶体管405的源极连接到低边电源节点(Vcc)，而LDMOS晶体管405的漏极连接到自举电容器CBS。
LDMOS晶体管405沿着高边阱(high-side well)的周边形成，并且LDMOS晶体管405的导通电阻取决于高边阱的总周长。可以使得LDMOS晶体管405的导通电阻足够小，以在LDMOS晶体管405的短暂导通期间，提供对自举电容器CBS充电所需的电流。
栅极控制电路410包括在低边驱动器DRV2工作为使FET器件105b导通时使LDMOS晶体管405导通的电路。为此，栅极控制电路410接收低边驱动器的控制输入LIN，其表明低边驱动器DRV2是否工作。现在参照图5，其示出了根据本发明的示例性栅极驱动电路410。栅极驱动电路410包括：在介于LDMOS晶体管405的栅极和低边返回节点(Gnd)之间的节点“D”处以推拉输出电路结构相连的晶体管530、535，电耦合到节点“D”和低边电源节点(Vcc)的晶体管525，电耦合于LDMOS晶体管405的背栅极和低边返回节点(Gnd)之间的晶体管545，电耦合到晶体管525、530、535和545的栅极的反相器505，电耦合到晶体管530的漏极的电容器540，电耦合到电容器540的反相器515，耦合于反相器515和低边返回节点(Gnd)之间的电流源510，以及耦合于反相器515和低边电源节点(Vcc)之间的晶体管，并且，晶体管520的栅极连接到节点“D”。
在工作过程中，栅极控制电路410根据低边驱动器的控制输入LIN来使得LDMOS晶体管405导通。为此，相对于LDMOS晶体管405的源极，栅极控制电路410为LDMOS晶体管405的栅极提供正电压。由于LDMOS晶体管405的源极连接到低边电源节点(Vcc)，因此，需要电荷泵来驱动LDMOS晶体管405的栅极，使其电平高于低边电源节点(Vcc)。可以通过对电容器540自举充电并将该电压施加到LDMOS晶体管405的栅极来实现上述过程。
当低边控制输入LIN为低时(例如，零伏)，在电容器540的各个节点处的电压保持为零伏。通过晶体管530、535使得LDMOS晶体管405的栅极电压保持为零伏，并且通过晶体管545使得LDMOS晶体管405的背栅极电压保持为零伏。在该状态下，施加到LDMOS晶体管405的栅极和本体的电压相对于LDMOS晶体管405的源极节点为负电压。从而，LDMOS晶体管405保持关断，而“本体效应”使得LDMOS晶体管405的导通阈值增大为高于零伏的本体/源极偏压水平时的导通阈值。这一点是很重要的，因为LDMOS晶体管405不应当在不适当的时间导通，尤其不应在负载节点“A”的电压转换期间导通。当负载节点“A”处的dV/dt比值较大时，LDMOS晶体管405的密勒效应电流可能会很大，从而导致LDMOS晶体管405的栅极电压增大。通过利用“本体效应”而使LDMOS晶体管405的导通阈值最大化，能够最小化使LDMOS晶体管405非预期导通的电位。
当低边控制输入LIN为高时，晶体管530、535关断而晶体管525导通。在有限的延迟之后，晶体管525使得节点“D”处的电压变为Vcc的电压。该有限延迟是由LDMOS晶体管405的栅极和电容器540通过晶体管530的本体二极管而形成的节点“D”的电容性负载引起的。在该有限的延迟时间内，晶体管520保持导通，节点“E”保持高电压，而节点“F”被驱动为低电压。这就导致电容器540上的电压相对于节点“F”升高。一旦节点“D”的电压升高到接近于低边电源节点(Vcc)的电压，则晶体管520关断并且通过电流源510而使得节点“E”处的电压降低。这就导致节点“F”处的电压通过反相器515变为低边电源节点(Vcc)的电压，并且节点“G”处的电压变成高于低边电源节点(Vcc)电压，所高出的电压等于电容器540中保持的充电电压量。此时，节点“G”处的有效电压值在理想情况下是低边电源节点(Vcc)电压的两倍。但是，节点“G”处的电压通常小于这样的电压，即，该电压近似等于晶体管530的本体二极管的压降和晶体管520的阈值电压之和的电压量。但是，由于节点“G”处的电压(即，约为低边电源节点(Vcc)的两倍)基本上高于LDMOS晶体管405的阈值电压，因此使得LDMOS晶体管405导通。这就使得LDMOS晶体管405的漏极节点充电到近似等于低边电源节点(Vcc)，用于对自举电容器CBS充电。
现在参照图6，其示出了根据本发明的示例性动态背栅极偏置电路415。动态背栅极偏置电路415包括晶体管635，电耦合到晶体管635栅极的反相器605，电耦合到低边返回节点(Gnd)的电流源，电耦合于低边电源节点(Vcc)和电流源610之间的晶体管620，电耦合到低边返回节点(Gnd)的电流源615，电耦合于电流源615和LDMOS晶体管405的漏极之间的晶体管625，以及电耦合于LDMOS晶体管405的背栅极和低边返回节点(Gnd)之间的寄生晶体管630。
当LDMOS晶体管405导通时，开始对自举电容器CBS充电到近似等于低边电源节点(Vcc)的电压。对自举电容器充电所需的时间取决于自举电容器CBS的容量和LDMOS晶体管405的导通电阻。导通电阻值取决于LDMOS晶体管405的尺寸，以及施加在LDMOS晶体管405栅极、并与LDMOS晶体管405的导通阈值有关的电压。如上所述，保持施加在LDMOS晶体管405背栅极的电压相对于源极电压为负电压，从而确保LDMOS晶体管405不会在不适当的时刻导通。但是，这会导致对于给定的栅源电压来说，LDMOS晶体管405的导通电阻大于LDMOS晶体管405的背栅极保持与其源极相同电位时的导通电阻。LDMOS晶体管405的较大的导通电阻不利地延长了给自举电容器CBS充电到其最大电平所需的时间。
因此，为了纠正较大的导通电阻，在自举电容器充电时升高背栅极的电压是理想的。这样，缩短了给自举电容器CBS充电所需的时间。但是，由于晶体管405、625的LDMOS结构，因此，如果LDMOS晶体管405、625的背栅极电压升高到或接近于LDMOS晶体管405、625的漏极电压，则会出现电流的寄生分流。电流的寄生分流由寄生PNP晶体管630模拟，寄生PNP晶体管630在导通时，工作为使得从LDMOS晶体管405、625的漏极流至低边返回节点(Gnd)的电流分流，从而将给自举电容器CBS充电所需的电流转移。
为了纠正该缺陷，晶体管620、625、630、635以及电流源610、615形成动态背栅极偏置电路415。电路415工作为给LDMOS晶体管405、625的背栅极施加这样的电压，该电压接近于但又总是稍低于LDMOS晶体管405、625的漏极电压。这样，寄生晶体管630的基极发射极结保持反向偏置，因而不会导通。
动态背栅极偏置电路415通过检测在LDMOS晶体管405导通期间的LDMOS晶体管405的漏极电压而工作。在LDMOS晶体管405导通期间，晶体管635导通，并且，分别通过晶体管635、545使得节点“H”和“I”的电压保持为零伏。由于晶体管620的栅极和源极保持相同的电位，因此晶体管620关断。晶体管625的栅极保持为零伏，并且在此期间也关断。当使得低边控制输入LIN增大时，由晶体管545使得LDMOS晶体管405、625的背栅极连接保持为零伏。
现在参照图7，其示出了根据本发明的示例性半桥路集成电路700。在平面非等级表示法中，集成电路700包括栅极控制电路410，LDMOS晶体管405，动态背栅极偏置电路415，高边驱动器DRV1以及低边驱动器DRV2。半桥路集成电路700可以用于传统的半桥路驱动电路中，以驱动用于各种应用的晶体管105a、105b，例如电机驱动，用于荧光灯的电子镇流器以及电源。

Claims (15)

1.一种与半桥路开关电路一起使用的自举二极管仿真器，所述开关电路包括：在负载节点处以推拉输出电路结构彼此相连的低边晶体管和高边晶体管，所述低边晶体管和高边晶体管具有各自的栅极节点；电耦合于所述低边晶体管和高边晶体管的所述栅极节点的驱动电路，所述驱动电路由至少一个控制输入来控制；用于在低边电源节点上提供低边电压的低边电压源；以及电耦合在高边电源节点和所述负载节点之间的自举电容器，所述自举二极管仿真器电路包括：
LDMOS晶体管，其具有栅极、背栅极、源极以及漏极，所述LDMOS晶体管的漏极耦合到所述高边电源节点，所述LDMOS晶体管的源极耦合到所述低边电源节点；
栅极控制电路，其电耦合到所述LDMOS晶体管的栅极，所述栅极控制电路响应于所述至少一个控制输入，所述栅极控制电路连接到所述低边电压源、大地以及所述LDMOS晶体管的栅极和背栅极；以及
动态背栅极偏置电路，其电耦合到所述LDMOS晶体管的背栅极；
其中，所述栅极控制电路用于根据所述至少一个控制输入而使所述LDMOS晶体管导通，所述背栅极偏置电路用于在所述LDMOS导通时，动态地给所述LDMOS晶体管的背栅极施加偏置电压，所述偏置电压接近于但略低于所述LDMOS晶体管的漏极电压。
2.如权利要求1所述的自举二极管仿真器，其中，所述低边晶体管和高边晶体管均为FET器件和IGBT器件之一。
3.如权利要求1所述的自举二极管仿真器，其中，所述驱动电路包括分别耦合到所述低边晶体管和高边晶体管的所述栅极节点的低边驱动电路和高边驱动电路。
4.如权利要求3所述的自举二极管仿真器，其中，所述至少一个控制输入包括高边控制输入和低边控制输入，所述高边驱动器由所述高边控制输入来控制，所述低边驱动器由所述低边控制输入来控制。
5.如权利要求1所述的自举二极管仿真器，其中，所述栅极控制电路包括：
第一晶体管和第二晶体管，其具有各自的源极、漏极和栅极节点，所述第一晶体管的源极在第一节点处耦合到所述第二晶体管的漏极，所述第一晶体管的漏极耦合到所述LDMOS晶体管的栅极，所述第二晶体管的源极耦合到低边返回节点；
第三晶体管，其具有源极、漏极和栅极节点，所述第三晶体管的漏极耦合到所述第一节点，所述第三晶体管的源极耦合到所述低边电源节点；
第四晶体管，其具有源极、漏极和栅极节点，所述第四晶体管的漏极耦合到所述LDMOS晶体管的背栅极，所述第四晶体管的源极耦合到所述低边返回节点；
第一反相器，其具有输入和输出，所述第一反相器的输入耦合到所述低边控制输入，所述第一反相器的输出耦合到所述第一、第二、第三和第四晶体管的栅极；
电容器，其具有第一端和第二端，所述电容器的第一端耦合到所述LDMOS晶体管的栅极；
第二反相器，其具有输入和输出，所述第二反相器的输出耦合到所述电容器的第二端；
第五晶体管，其具有源极、漏极和栅极节点，所述第五晶体管的漏极耦合到所述第二反相器的输入，所述第五晶体管的源极耦合到所述低边电源节点，所述第五晶体管的栅极耦合到所述第一节点；以及
第一电流源，其具有第一端和第二端，所述第一电流源的第一端耦合到所述第二反相器的输入，所述第一电流源的第二端耦合到所述低边返回节点。
6.如权利要求1所述的自举二极管仿真器，其中，所述动态背栅极偏置电路包括：
第一晶体管，其具有源极、漏极和栅极节点，所述栅极节点经由反相器耦合到所述低边控制输入，所述第一晶体管的源极耦合到低边返回节点；
第二晶体管，其具有源极、漏极、栅极以及背栅极节点，所述第二晶体管的栅极耦合到所述第一晶体管的漏极，所述第二晶体管的背栅极耦合到所述LDMOS晶体管的背栅极，所述第二晶体管的漏极耦合到所述低边电源节点；
第一电流源，其具有第一端和第二端，所述第一电流源的第一端耦合到所述第二晶体管的源极，所述第一电流源的第二端耦合到所述低边返回节点；
第三晶体管，其具有源极、漏极、栅极以及背栅极节点，所述第三晶体管的源极耦合到所述第二晶体管的栅极，所述第三晶体管的栅极耦合到所述LDMOS晶体管的栅极，所述第三晶体管的漏极耦合到LDMOS晶体管的漏极；
第二电流源，其具有第一端和第二端，所述第二电流源的第一端耦合到所述第三晶体管的源极，所述第二电流源的第二端耦合到所述低边返回节点；以及
PNP寄生晶体管，其具有基极、发射极和集电极节点，所述寄生晶体管的基极耦合到所述LDMOS晶体管的漏极，所述寄生晶体管的发射极耦合到所述LDMOS晶体管的背栅极，所述寄生晶体管的集电极耦合到所述低边返回节点。
7.如权利要求1所述的自举二极管仿真器，其中，所述动态背栅极偏置电路响应于所述至少一个控制输入，所述动态背栅极偏置电路连接到所述低边电压源(DC2)、大地以及所述LDMOS晶体管的漏极和背栅极。
8.如权利要求1所述的自举二极管仿真器，其中，所述动态背栅极偏置电路进一步包括PNP寄生晶体管，其具有基极、发射极和集电极节点，所述寄生晶体管的基极耦合到所述LDMOS晶体管的漏极，所述寄生晶体管的发射极耦合到所述LDMOS晶体管的背栅极，所述寄生晶体管的集电极耦合到低边返回节点，
其中，当施加所述偏置电压时，所述寄生晶体管的基极发射极结保持反向偏置且不会导通。
9.一种半桥路开关电路，用于控制在负载节点处以推拉输出电路结构彼此电连接的低边晶体管和高边晶体管，所述低边晶体管和高边晶体管具有各自的栅极节点，高边电源节点和所述负载节点之间电耦合有自举电容器，所述半桥路开关电路包括：
驱动电路，其电耦合到所述低边晶体管和高边晶体管的栅极，所述驱动电路由至少一个控制输入来控制；
低边电压源，用于在低边电源节点上提供低边电压；以及
耦合到所述低边电源节点的自举二极管仿真器电路，所述自举二极管仿真器电路包括具有源极、栅极、漏极以及背栅极节点的LDMOS晶体管，所述LDMOS晶体管能够被控制为向所述高边电源节点提供与所述低边驱动器工作时的所述低边电压近似相等的第一电压，所述第一电压用于给所述自举电容器充电；
栅极控制电路，其电耦合到所述LDMOS晶体管的栅极，所述栅极控制电路用于根据所述至少一个控制输入而使所述LDMOS晶体管导通，所述栅极控制电路响应于所述至少一个控制输入，所述栅极控制电路连接到所述低边电压源、大地以及所述LDMOS晶体管的栅极和背栅极；以及
其中，所述自举二极管仿真器用于动态地给所述LDMOS晶体管的背栅极施加偏置电压，所述偏置电压接近于但略低于所述LDMOS晶体管的漏极节点电压。
10.如权利要求9所述的半桥路开关电路，其中，所述低边晶体管和高边晶体管均为FET器件和IGBT器件之一。
11.如权利要求9所述的半桥路开关电路，其中，所述驱动电路包括分别耦合到所述低边晶体管和高边晶体管的栅极节点的低边驱动电路和高边驱动电路。
12.如权利要求11所述的半桥路开关电路，其中，所述至少一个控制输入包括高边控制输入和低边控制输入，所述高边驱动器能够由所述高边控制输入来控制，所述低边驱动器能够由所述低边控制输入来控制。
13.如权利要求9所述的方法，其中，所述栅极控制电路包括：
第一晶体管和第二晶体管，其具有各自的源极、漏极和栅极节点，所述第一晶体管的源极在第一节点处耦合到所述第二晶体管的漏极，所述第一晶体管的漏极耦合到所述LDMOS晶体管的栅极，所述第二晶体管的源极耦合到低边返回节点；
第三晶体管，其具有源极、漏极和栅极节点，所述第三晶体管的漏极耦合到所述第一节点，所述第二晶体管的源极耦合到所述低边电源节点；
第四晶体管，其具有源极、漏极和栅极节点，所述第四晶体管的漏极耦合到所述LDMOS晶体管的背栅极，所述第四晶体管的源极耦合到所述低边返回节点；
第一反相器，其具有输入和输出，所述第一反相器的输入耦合到所述低边控制输入，所述第一反相器的输出耦合到所述第一、第二、第三和第四晶体管的栅极；
电容器，其具有第一端和第二端，所述电容器的第一端耦合到所述LDMOS晶体管的栅极；
第二反相器，其具有输入和输出，所述第二反相器的输出耦合到所述电容器的第二端；
第五晶体管，其具有源极、漏极和栅极节点，所述第五晶体管的漏极耦合到所述第二反相器的输入，所述第五晶体管的源极耦合到所述低边电源节点，所述第五晶体管的栅极耦合到所述第一节点；以及
第一电流源，其具有第一端和第二端，所述第一电流源的第一端耦合到所述第二反相器的输入，所述第一电流源的第二端耦合到所述低边返回节点。
14.如权利要求9所述的半桥路开关电路，其中，所述自举二极管仿真器包括动态背栅极偏置电路，所述动态背栅极偏置电路用于通过给所述LDMOS晶体管的背栅极施加接近于但略低于所述LDMOS晶体管的漏极电压的偏置电压，而在所述LDMOS导通时，动态地给所述LDMOS晶体管的背栅极施加偏压，所述动态背栅极偏置电路包括：
第一晶体管，其具有源极、漏极和栅极节点，所述栅极节点经由反相器耦合到所述低边控制输入，所述第一晶体管的源极耦合到低边返回节点；
第二晶体管，其具有源极、漏极、栅极以及背栅极节点，所述第二晶体管的栅极耦合到所述第一晶体管的漏极，所述第二晶体管的背栅极耦合到所述LDMOS晶体管的背栅极，所述第二晶体管的漏极耦合到所述低边电源节点；
第一电流源，其具有第一端和第二端，所述第一电流源的第一端耦合到所述第二晶体管的源极，所述第一电流源的第二端耦合到所述低边返回节点；
第三晶体管，其具有源极、漏极、栅极以及背栅极节点，所述第三晶体管的源极耦合到所述第二晶体管的栅极，所述第三晶体管的栅极耦合到所述LDMOS晶体管的栅极，所述第三晶体管的漏极耦合到所述LDMOS晶体管的漏极；
第二电流源，其具有第一端和第二端，所述第二电流源的第一端耦合到所述第三晶体管的源极，所述第二电流源的第二端耦合到所述低边返回节点；以及
PNP寄生晶体管，其具有基极、发射极和集电极节点，所述寄生晶体管的基极耦合到所述LDMOS晶体管漏极，所述寄生晶体管的发射极耦合到所述LDMOS晶体管的背栅极，所述寄生晶体管的集电极耦合到所述低边返回节点。
15.如权利要求14所述的半桥路开关电路，其中，当施加所述偏置电压时，所述寄生晶体管的基极发射极结保持反向偏置且不会导通。
CNB2004800333574A 2003-11-12 2004-11-10 具有动态背栅极偏置的自举二极管仿真器 Expired - Fee Related CN100511248C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/712,893 2003-11-12
US10/712,893 US7215189B2 (en) 2003-11-12 2003-11-12 Bootstrap diode emulator with dynamic back-gate biasing

Publications (2)

Publication Number Publication Date
CN1879111A CN1879111A (zh) 2006-12-13
CN100511248C true CN100511248C (zh) 2009-07-08

Family

ID=34552717

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800333574A Expired - Fee Related CN100511248C (zh) 2003-11-12 2004-11-10 具有动态背栅极偏置的自举二极管仿真器

Country Status (6)

Country Link
US (1) US7215189B2 (zh)
EP (1) EP1685514A4 (zh)
JP (1) JP2007513543A (zh)
KR (1) KR100696719B1 (zh)
CN (1) CN100511248C (zh)
WO (1) WO2005050703A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060044051A1 (en) * 2004-08-24 2006-03-02 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection
US7456658B2 (en) * 2006-04-07 2008-11-25 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
JP2007325480A (ja) * 2006-06-05 2007-12-13 National Institute Of Advanced Industrial & Technology パワー集積化回路
US8149027B2 (en) * 2008-07-02 2012-04-03 Motorola Mobility, Inc. Circuit with a voltage dependent resistor for controlling an on/off state of a transistor
JP5152761B2 (ja) * 2008-09-08 2013-02-27 トレックス・セミコンダクター株式会社 昇圧形スイッチング電源回路
US7848125B2 (en) * 2008-10-21 2010-12-07 Texas Instruments Incorporated Keep-alive for power stage with multiple switch nodes
JP5382702B2 (ja) * 2009-05-01 2014-01-08 フリースケール セミコンダクター インコーポレイテッド ドライバ回路
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
EP2302772A1 (en) * 2009-09-28 2011-03-30 ABB Oy Inverter
JP4720941B1 (ja) * 2010-01-18 2011-07-13 ダイキン工業株式会社 電力変換装置
JP5537479B2 (ja) * 2011-03-30 2014-07-02 株式会社日立製作所 スイッチ回路及び半導体回路
US8829949B2 (en) * 2012-01-17 2014-09-09 Franc Zajc Method and apparatus for driving a voltage controlled power switch device
JP5236822B1 (ja) * 2012-01-30 2013-07-17 シャープ株式会社 ドライバ回路
US9209793B2 (en) * 2012-02-17 2015-12-08 Infineon Technologies Austria Ag Bootstrap circuitry for an IGBT
JP5510564B2 (ja) * 2012-05-25 2014-06-04 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機
US9086705B2 (en) * 2012-07-19 2015-07-21 Infineon Technologies Austria Ag Charge recovery in power converter driver stages
US8558586B1 (en) * 2012-08-30 2013-10-15 Infineon Technologies Ag Circuit arrangement for driving transistors in bridge circuits
US9148054B2 (en) 2013-03-14 2015-09-29 Volterra Semiconductor LLC Voltage regulators with kickback protection
US9128502B2 (en) 2013-08-07 2015-09-08 Qualcomm Incorporated Analog switch for RF front end
CN104022776B (zh) * 2014-06-27 2017-01-25 东南大学 一种半桥驱动电路中的自举二极管仿真电路
US9419509B2 (en) * 2014-08-11 2016-08-16 Texas Instruments Incorporated Shared bootstrap capacitor for multiple phase buck converter circuit and methods
CN104767381B (zh) * 2015-04-29 2017-09-26 阳光电源股份有限公司 Dc/dc变换电路、双向及多象限dc/dc变换电路
ITUB20155707A1 (it) 2015-11-18 2017-05-18 St Microelectronics Srl Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti
CN106981984B (zh) * 2016-01-15 2019-10-22 上海贝岭股份有限公司 同步降压型电源变换器的电源充电电路
US9843322B2 (en) * 2016-03-11 2017-12-12 Texas Instruments Incorporated Integrated high-side driver for P-N bimodal power device
US9681265B1 (en) 2016-06-28 2017-06-13 Snap Inc. System to track engagement of media items
US10277224B2 (en) 2016-12-14 2019-04-30 Mosway Technologies Limited Bootstrap diode emulator circuit
US10103629B2 (en) 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
US10180694B2 (en) * 2017-04-03 2019-01-15 Texas Instruments Incorporated Adaptive body bias for voltage regulator
CN106998200B (zh) * 2017-04-13 2021-03-02 河北新华北集成电路有限公司 高电压pmos驱动电路
US10536070B1 (en) * 2018-08-01 2020-01-14 Infineon Technologies Ag Driver for switching gallium nitride (GaN) devices
JP7162505B2 (ja) 2018-11-22 2022-10-28 三菱電機株式会社 半導体装置
US10862472B1 (en) 2019-07-11 2020-12-08 Infineon Technologies Ag System and method of charging a buffer capacitor
US11251691B2 (en) * 2019-09-23 2022-02-15 Stmicroelectronics Asia Pacific Pte Ltd Floating power supply for a driver circuit configured to drive a high-side switching transistor
CN216672983U (zh) 2020-07-02 2022-06-03 意法半导体股份有限公司 电路及电子设备
IT202000016072A1 (it) 2020-07-02 2022-01-02 St Microelectronics Srl Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti
JP7388317B2 (ja) * 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置
CN113271013B (zh) * 2021-05-13 2022-06-03 浪潮商用机器有限公司 一种Buck芯片驱动电路及Buck芯片驱动系统
JP2023068926A (ja) * 2021-11-04 2023-05-18 三菱電機株式会社 半導体装置
WO2023107885A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Active bootstrapping drivers
CN115242106B (zh) * 2022-07-29 2024-08-02 无锡惠芯半导体有限公司 高频mosfet半桥智能功率模块

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077490A (en) * 1991-01-30 1991-12-31 Northern Telecom Limited Schottky-diode emulator for BiCMOS logic circuit
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US5373435A (en) * 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
EP0743752B1 (en) 1995-05-17 2004-07-28 STMicroelectronics S.r.l. Charging of a bootstrap capacitance through an LDMOS transistor
EP0887931A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor
EP0887933A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
EP0887932A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Control of the body voltage of a high voltage LDMOS
IT1318239B1 (it) * 2000-07-25 2003-07-28 St Microelectronics Srl Circuito autoelevatore nei convertitori statici dc/dc.
US6643145B1 (en) * 2002-07-26 2003-11-04 Intersil Americas Inc. High resolution digital diode emulator for DC-DC converters
US6815936B2 (en) * 2002-08-21 2004-11-09 Intersil Americas Inc. Closed loop diode emulator for DC-DC converter

Also Published As

Publication number Publication date
WO2005050703A3 (en) 2006-01-12
KR20060090718A (ko) 2006-08-14
US20050102128A1 (en) 2005-05-12
EP1685514A2 (en) 2006-08-02
CN1879111A (zh) 2006-12-13
JP2007513543A (ja) 2007-05-24
EP1685514A4 (en) 2006-12-20
WO2005050703A2 (en) 2005-06-02
US7215189B2 (en) 2007-05-08
KR100696719B1 (ko) 2007-03-20

Similar Documents

Publication Publication Date Title
CN100511248C (zh) 具有动态背栅极偏置的自举二极管仿真器
EP0649579B1 (en) Circuit for driving a half-bridge
US5502632A (en) High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
KR100854146B1 (ko) 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터
EP3621202B1 (en) Adaptive multi-level gate driver
US10084446B2 (en) Driver circuit, corresponding integrated circuit and device
EP2164155A1 (en) Electronic element driving circuit
JP2006270382A (ja) レベルシフト回路および電源装置
EP2212997B1 (en) Drive circuit for a power switch component
JPH11205112A (ja) 高耐圧パワー集積回路
JP2005501499A (ja) ハーフブリッジ回路
US6813169B2 (en) Inverter device capable of reducing through current
US11881759B2 (en) Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
EP0177148A2 (en) Power supplies using mosfet devices
CN1747295A (zh) 带有动态背栅极偏置和短路保护的自举二极管仿真器
JP3327011B2 (ja) 電力変換装置
CN220342218U (zh) 一种自举二极管替代电路及芯片
CN212752170U (zh) 一种h桥驱动电路的pwm调制组件
JP2001298943A (ja) スイッチング電源回路
JPH11235011A (ja) 電力用半導体スイッチのゲート／ベース駆動方法
JP2002325030A (ja) 半導体スイッチ素子の駆動回路
JPH0518128U (ja) Ｓｉサイリスタの駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20091210