CN106998200B - 高电压pmos驱动电路 - Google Patents

Abstract

本发明公开了一种高电压PMOS驱动电路，涉及应用于场效应晶体管的驱动电路技术领域。所述驱动电路包括与非门、脉冲信号产生电路、电平移位电路、触发器、缓冲电路以及VS电压产生电路，使能信号输入端EN以及信号输入端口INPUT分别同所述与非门的两个输入端口A、B连接，所述与非门的输出端口O接脉冲信号产生电路的输入端口IN，脉冲信号产生电路的两个输出端口O_1、O_2分别接电平移位电路的两个输入端口IN1、IN2，电平移位电路的两个输出端口O_1、O_2分别接触发器的两个输入端口，触发器的输出端口接缓冲电路的输入端口IN，缓冲电路输出端口OUT接驱动电压输出端口HO。所述驱动电路的结构简单、易于实现、功耗小、开关损耗小、转换效率高、工作电压范围广且不需自举电路。

Description

高电压PMOS驱动电路

技术领域

本发明涉及应用于场效应晶体管的驱动电路技术领域，尤其涉及一种高电压PMOS驱动电路。

背景技术

驱动电路是将低压逻辑控制信号进行功率放大，以驱动功率管可靠工作。功率管一般分为PMOS功率管及NMOS功率管，驱动电路设计的最终目标就是使功率开关器件工作在接近理想的开关状态下，降低其开关损耗，同时提高整体系统的效率和可靠性。传统的驱动器电路都被应用于驱动NMOS功率管。相较于NMOS功率管，驱动PMOS功率管具有更小的开关损耗。而且，驱动PMOS功率管不需要自举电路（升压电路）结构，且能够使功率管更长时间导通和关断甚至一直处于导通状态。传统的驱动电路驱动工作电压20V以下的PMOS功率管十分普遍，往往集成于芯片中作为单片电路使用。但由于高压的PMOS功率管的源栅极电压差也不超过20V（最大不超过30V），高压的PMOS功率管一般只能采用分立电路进行驱动，功耗、效率、频率都极大的受到了限制。

发明内容

本发明所要解决的技术问题是如何提供一种电路结构简单、易于实现、功耗小、开关损耗小、转换效率高、工作电压范围广且不需自举电路的PMOS驱动电路 。

为解决上述技术问题，本发明所采取的技术方案是：一种高电压PMOS驱动电路，其特征在于：包括与非门、脉冲信号产生电路、电平移位电路、触发器、缓冲电路以及VS电压产生电路，使能信号输入端EN以及信号输入端口INPUT分别同所述与非门的两个输入端口A、B连接，所述与非门的输出端口O接脉冲信号产生电路的输入端口IN，脉冲信号产生电路的两个输出端口O_1、O_2分别接电平移位电路的两个输入端口IN1、IN2，电平移位电路的两个输出端口O_1、O_2分别接触发器的两个输入端口，触发器的输出端口接缓冲电路的输入端口IN，缓冲电路输出端口OUT接驱动电压输出端口HO，VS电压产生电路的输出端口OUT接中间电平VS输出端口，所述与非门和脉冲信号产生电路的电源端和接地端分别接低电源电压VDD及地端口GND，所述电平移位电路的电源端接高电源电压VB、接地端接GND，所述触发器以及缓冲电路的电源端和接地端分别接高电源电压VB及中间电平VS。

进一步的技术方案在于：所述VS电压产生电路包括基准电压产生模块、第一至第二电压检测模块、减法器模块、误差放大器模块、功率管M1和电阻R1；所述第一电压检测模块的输入端口A接所述高电源电压VB，所述第二电压检测模块的输入端口A接所述中间电平VS，所述第一至第二电压检测模块的输出端口B分别接减法器模块的两输入端口，减法器模块的输出端口接误差放大器模块一个输入端IN，误差放大器模块的另一个输入端IP接基准电压产生模块的基准电压输出端口VREF，误差放大器模块的输出端口OUT接功率管M1的栅极，功率管M1的漏极接地、源极为中间电平VS输出端，电阻R1一端接高电源电压VB、另一端接中间电平VS；所述基准电压产生模块以及误差放大器模块的电源端接低电源电压VDD，所述误差放大器模块的接地端接地端口GND。

优选的，所述第一至第二电压检测模块为电压传感器。

优选的，所述高电源电压VB的变化范围为20V~80V。

优选的，所述高电源电压VB与中间电平VS之间的差值为12V±0.5V。

优选的，所述触发器为RS触发器。

采用上述技术方案所产生的有益效果在于：与现有技术相比，所述电路结构简单、易于实现、功耗小、开关损耗小、转换效率高、输入电压范围广，在保证高性能的同时能够将驱动电路集成在芯片中，使驱动电路能够更好的驱动高压PMOS功率管；同时本发明极大地减小了芯片面积，从而较大的降低了成本，可广泛应用于PMOS功率管栅极驱动、脉冲及连续波型功放调制及上电控制中。

附图说明

图1是本发明实施例所述驱动电路的原理图；

图2是图1中VS电压产生电路的电路原理图；

图3是本发明实施例中VS电压产生电路的波形图

图4是本发明实施例所述驱动电路输入、输出及供电端口的电压时序图;

其中：1、与非门2、脉冲信号产生电路3、电平移位电路4、触发器5、缓冲电路6、S电压产生电路61、基准电压产生模块62、第一电压检测模块63、第二电压检测模块64、减法器模块65、误差放大器模块。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

如图1所示，本发明实施例公开了一种高电压PMOS驱动电路，包括与非门1、脉冲信号产生电路2、电平移位电路3、RS触发器4、缓冲电路5以及VS电压产生电路6。使能信号输入端EN以及信号输入端口INPUT分别同所述与非门1的两个输入端口A、B连接，所述与非门1的输出端口O接脉冲信号产生电路2的输入端口IN；脉冲信号产生电路2的两个输出端口O_1、O_2分别接电平移位电路3的两个输入端口IN1、IN2，所述脉冲信号产生电路(PULSE GEN)对经过使能控制的INPUT输入信号的上升沿和下降沿进行采样，产生两路低压脉冲信号，用以降低电路功耗。

电平移位电路3的两个输出端口O_1、O_2分别接RS触发器4的两个输入端口R、S，RS触发器4的输出端口Q接缓冲电路5的输入端口IN；缓冲电路5的输出端口OUT接驱动电压输出端口HO，VS电压产生电路6的输出端口OUT接中间电平VS输出端口。所述与非门1和脉冲信号产生电路2的电源端和接地端分别接低电源电压VDD及地端口GND，所述电平移位电路3的电源端接高电源电压VB、接地端接GND，所述触发器4以及缓冲电路5的电源端和接地端分别接高电源电压VB及中间电平VS。

本发明具体工作原理为：使能信号EN经过与非门控制INPUT信号的输入，EN为高电平时，INPUT方波信号被脉冲信号产生电路(PULSE GEN)对其上升沿和下降沿进行采样，产生两路低压脉冲信号。两路低压脉冲信号经过电平移位电路(Level Shifter)产生高压脉冲信号，高压脉冲信号输入SR锁存器被恢复为高压方波信号。高压方波信号经过缓冲电路(BUF_H)产生输出信号HO，最终使得电路能够驱动功率管，保证器件按要求可靠的导通。图4所示为该驱动器电路的输入信号、输出信号及电源端口的时序图。

进一步的，如图2所示，所述VS电压产生电路6包括基准电压产生模块61、第一至第二电压检测模块62，63、减法器模块64、误差放大器模块65、功率管M1和电阻R1，优选的，所述第一至第二电压检测模块62，63使用电压传感器。如图2所示，所述第一电压检测模块62的输入端口A接所述高电源电压VB，所述第二电压检测模块63的输入端口A接所述中间电平VS，所述第一至第二电压检测模块62，63的输出端口B分别接减法器模块64的两输入端口，减法器模块64的输出端口接误差放大器模块65的一个输入端IN，误差放大器模块65的另一个输入端IP接基准电压产生模块61的基准电压输出端口VREF，误差放大器模块65的输出端口OUT接功率管M1的栅极，功率管M1的漏极接地、源极为中间电平VS输出端，电阻R1一端接高电源电压VB、另一端接中间电平VS；所述基准电压产生模块61以及误差放大器模块65的电源端接低电源电压VDD，所述误差放大器模块65的接地端接地端口GND。

所述VS电压产生电路6用以产生输出VB-VS值为定值的浮动VS电压。其具体实现方式为：基准电压产生模块61为误差放大模块65的正端提供基准电压VREF，两个电压检测模块分别对电压VB和VS进行等比例分压，分压比例均为β，将检测分压后的两个电压作减法，通过误差放大器将差值电压与VREF进行比较、放大后输出到功率管M1的栅极，得到比电压VB小固定值的电压VS，其中电阻R1起到限制功率管支路的电流的作用。整个VS电压产生电路为一负反馈结构，最终输出VB-VS值为定值的VS电压，回路中电压VB、VS和基准电压的关系为：

(VB-VS)/ β=VREF (1)

基准电压是定值，如果电压VB改变△V，电压VS会紧随电压VB改变△V。通过合理设置电压检测模块分压比例β，可以得到想要的VB-VS值，当电压VB变化范围为20~80V时，由图3可以看出VB与VS的差值恒等于12V，有0.5V的误差。

Claims (5)

1.一种高电压PMOS驱动电路，其特征在于：包括与非门(1)、脉冲信号产生电路(2)、电平移位电路(3)、触发器(4)、缓冲电路(5)以及VS电压产生电路(6)，使能信号输入端EN以及信号输入端口INPUT分别同所述与非门(1)的两个输入端口A、B连接，所述与非门(1)的输出端口O接脉冲信号产生电路(2)的输入端口IN，脉冲信号产生电路(2)的两个输出端口O_1、O_2分别接电平移位电路(3)的两个输入端口IN1、IN2，电平移位电路(3)的两个输出端口O_1、O_2分别接触发器(4)的两个输入端口，触发器(4)的输出端口接缓冲电路(5)的输入端口IN，缓冲电路(5)的输出端口OUT接驱动电压输出端口HO，VS电压产生电路(6)的输出端口OUT接中间电平VS输出端口，所述与非门(1)和脉冲信号产生电路(2)的电源端和接地端分别接低电源电压VDD及地端口GND，所述电平移位电路(3)的电源端接高电源电压VB、接地端接GND，所述触发器(4)以及缓冲电路(5)的电源端和接地端分别接高电源电压VB及中间电平VS；

所述VS电压产生电路(6)包括基准电压产生模块(61)、第一至第二电压检测模块(62，63)、减法器模块(64)、误差放大器模块(65)、功率管M1和电阻R1；所述第一电压检测模块(62)的输入端口A接所述高电源电压VB，所述第二电压检测模块(63)的输入端口A接所述中间电平VS，所述第一至第二电压检测模块(62，63)的输出端口B分别接减法器模块(64)的两输入端口，减法器模块(64)的输出端口接误差放大器模块(65)一个输入端IN，误差放大器模块(65)的另一个输入端IP接基准电压产生模块(61)的基准电压输出端口VREF，误差放大器模块(65)的输出端口OUT接功率管M1的栅极，功率管M1的漏极接地、源极为中间电平VS输出端，电阻R1一端接高电源电压VB、另一端接中间电平VS；所述基准电压产生模块(61)以及误差放大器模块(65)的电源端接低电源电压VDD，所述误差放大器模块(65)的接地端接地端口GND；

所述VS电压产生电路(6)用于产生输出VB-VS为定值的浮动VS电压；

所述VS电压与所述高电源电压VB的关系为：

(VB-VS)/β＝VREF；

其中β为第一检测模块(62)和第二检测模块(63)的分压比例；VREF为基准电压产生模块(61)输出的基准电压。

2.如权利要求1所述的高电压PMOS驱动电路，其特征在于：所述第一至第二电压检测模块(62，63)为电压传感器。

3.如权利要求1所述的高电压PMOS驱动电路，其特征在于：所述高电源电压VB的变化范围为20V～80V。

4.如权利要求1所述的高电压PMOS驱动电路，其特征在于：所述高电源电压VB与中间电平VS之间的差值为12V±0.5V。

5.如权利要求1所述的高电压PMOS驱动电路，其特征在于：所述触发器(4)为RS触发器。

Images