CN107579728B - 采用电荷泵的功率场效应管的驱动电路 - Google Patents

Abstract

本发明涉及一种采用电荷泵的功率场效应管的驱动电路，包括：延时单元(10)，电平移位单元(20)，电荷泵单元(30)和驱动单元(40)，其中，所述延时单元(10)，所述电平移位单元(20)，所述电荷泵单元(30)和所述驱动单元(40)依次串接，所述驱动单元(40)输出驱动电压用于驱动功率场效应管；本发明简化了电路结构，减少了电路元件，并且能够满足源极电压超过150V的功率场效应管的驱动。

Description

采用电荷泵的功率场效应管的驱动电路

技术领域

本发明属于电子技术领域，具体涉及一种采用电荷泵的功率场效应管的驱动电路。

背景技术

功率MOSFET以其开关速度快，驱动功率小等优点而广泛应用于变换器设计中，因而在电力电子应用中，需要设计驱动电路来为MOSFET提供足够的驱动能力并使其稳定可靠地工作。MOSFET对驱动电路的要求有：1、栅极电压必须高于母线电压l0～l5V，而且栅极电压可能是系统中的最高电压；2、栅极的驱动电压应随源极电位的变化而相对地浮动；3、驱动电路吸收的功率很小，对系统总效率的影响几乎可以忽略不计。因而必须设计符合以上三点的驱动电路，同时驱动电路体积尽可能小。

苏州贝克微电子有限公司在其专利申请文件“一种微功率门电荷泵的功率场效应管”(申请公布号CN103618527A，申请号201310613604.9，申请日期2013.11.27)中公开了一种MOFET驱动电路，该电路中一个高效电源电路对一个晶体管开关的栅极充电，其中电荷泵浦的电压超过提供的电源电压。该电路包括一个电流控制振荡器，该震荡器产生震荡的波形来驱动一个电容的充电泵电路。该电路监测该晶体管的栅极电压，并降低摆动波形的频率，从而降低功耗，此时栅极电压超过一个频率交换值，该值指示晶体管开关已被充分打开，从而允许电路进入微模式。该电路提供一种高效的电源电路，它可以迅速增加电源电压，以便驱动电压超过电源电压的MOSFET的栅极。但是该电路适用于对电荷泵工作效率要求较高，电池供电的应用程序上，并不适用于电力电子应用中源极电压为150V高压的功率MOSFET驱动。

薛涛在其专利申请文件“一种大功率MOSFET负压驱动电路”(申请号201320215600.0，申请日期2013.04.25)中公开了一种利用电荷泵原理来实现定时关断的半桥式大功率MOSFET负压驱动电路。该电路包括半桥式驱动电路、保护电路、负压电路和MOSFET管Q。所述的半桥式驱动电路由NPN型三极管T1和PNP型三极管T2组成；所述的保护电路由电容C1、二极管D和电阻R1组成；所述的负压电路由电容C2、C3和电阻R2、R3组成；所述的MOSFET管Q的栅极G接在电容C1的负极；微处理器输出的PWM信号同时接在双极性三极管T1和T2的基极。该电路结构简单、成本低廉，使用单一电源实现功率MOSFET的负压驱动，提高了驱动电路的抗干扰性，防止干扰波对功率MOSFET的误出发，同时保证MOSFET定时关断，在微处理器故障时，避免MOSFET长时间开通导致电流过大引起的器件损害。该电路保证在晶体管开通瞬时，驱动电路提供足够大的充电电流使MOSFET栅源极间电压迅速上升至所需值，防止上升沿高频震荡，但该电路适用于驱动源极接地的MOSFET，并不适用于电力电子应用中源极电压为150V高压的功率MOSFET驱动。

王志强，王莉发表的“一种新颖的MOSFET驱动电路”(电力电子技术，2015.02：1-3)论文中提出了一种新颖的MOSFET驱动电路。电荷泵组成的MOSFET驱动电路由稳压源电路、电荷泵电路、驱动电路和输入控制电路组成。该电路通过使加在驱动电路的电压经电荷泵提升后的值大于MOSFET的栅源开启电压Vgs来维持功率管的导通；当输入控制信号为高电平时MOSFET关断，这时加在驱动电路的电压经电荷泵电路虽有提升，但控制电路的作用使功率管关断，电荷泵电路对MOSFET没有影响。这篇论文所公开的电路存在的问题是：该电路采用两级电荷泵电路，电荷泵电路结构复杂。稳压源电路为电荷泵电路中时钟脉冲的产生电路提供一个工作电源，这样便不适用于开关电源应用场合中，MOSFET源端电压刚开始为一个逐渐上升的值，一段时间后稳定在150V高压的MOSFET的驱动。

因此，如何设计一种结构简单且不需要提供额外稳压源的可满足150V高压的功率场效应管的驱动电路是目前研究的热点问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种采用电荷泵的功率场效应管的驱动电路。

本发明实施例提供一种采用电荷泵的功率场效应管的驱动电路，包括：延时单元，电平移位单元，电荷泵单元和驱动单元，其中，

所述延时单元，所述电平移位单元，所述电荷泵单元和所述驱动单元依次串接，所述驱动单元输出驱动电压用于驱动功率场效应管。

在本发明的一个实施例中，所述功率场效应管的源极电连接至高压负载，所述功率场效应管的漏极电连接至前端电路。

在本发明的一个实施例中，所述延时单元包括：脉冲源，第一反相器，第二反相器，第三反相器，第四反相器，第一电容，第二电容和两输入与门，其中，

所述脉冲源的输出端分别电连接至所述第一反相器的输入端和所述第二反向器的输入端，所述脉冲源的输入端接地；所述第一反相器的输出端分别电连接至所述两输入与门的第一输入端及所述电平移位单元；所述第二反相器的输出端分别电连接至所述第一电容的第一端及所述第三反相器的输入端，且所述第一电容的第二端接地，所述第三反相器的输出端电连接至所述第四反相器的输入端，所述第四反相器的输出端分别电连接至所述第二电容的第一端及所述两输入与门的第二输入端，所述第二电容的第二端接地；所述两输入与门的输出端电连接至所述电平移位单元。

在本发明的一个实施例中，所述第一反相器、所述第二反相器、所述第三反相器和所述第四反相器为各自独立控制，或者同步控制。

在本发明的一个实施例中，所述两输入与门的型号为74HC08。

在本发明的一个实施例中，所述电平移位单元包括电源，第一晶体管，第二晶体管，第三晶体管和第一电阻，其中，

所述第一晶体管的栅极电连接至所述延时单元，所述第一晶体管的源极接地，所述第一晶体管的漏极分别电连接至所述第一电阻的第一端及所述第三晶体管的栅极；

所述第三晶体管的漏极分别电连接所述电源和所述第一电阻的第二端，所述第三晶体管的源极与所述第二晶体管的漏极串接形成的节点A电连接至所述电荷泵单元；

所述第二晶体管的栅极电连接至所述延时单元，所述第二晶体管的源极接地。

在本发明的一个实施例中，所述第一晶体管和所述第二晶体管均为N型晶体管，所述第三晶体管为P型晶体管。

在本发明的一个实施例中，所述电荷泵单元包括：第一二极管，第二二极管，第三电容，第四电容，其中，

所述第三电容的第一端电连接至所述电平移位单元，所述第三电容的第二端分别电连接至所述第一二极管的阳极和所述第二二极管的阴极；

所述第一二极管的阴极电连接至所述驱动单元，所述第二二极管的阳极分别电连接至所述第四电容的第一端和所述驱动单元，且所述第四电容的第二端电连接至所述第一二极管的阴极。

在本发明的一个实施例中，所述第一二极管和所述第二二极管的型号均为MURS369BT3G。

在本发明的一个实施例中，所述驱动单元包括：驱动芯片，第五电容，第六电容，第二电阻，其中，

所述驱动芯片包括六个引脚，所述第五电容的第一端电连接至所述驱动芯片的第一引脚，所述第五电容的第二输入端接地；所述驱动芯片的第二引脚电连接至控制脉冲产生电路，所述驱动芯片的第三引脚接地，所述驱动芯片的第四引脚分别电连接至所述电荷泵单元和所述第六电容的第一端；所述驱动芯片的第五引脚电连接至所述第二电阻的第一端；所述驱动芯片的第六引脚分别电连接至所述第六电容的第二端、所述电荷泵单元、所述功率场效应管的源极、高压负载；所述第二电阻的第二端电连接至所述功率场效应管的栅极。

本发明的有益效果为：

1、利用电荷泵单元来为驱动芯片单元提供恒定的直流电压从而实现源极电压为150V以上高压的功率场效应管的驱动；

2、电路结构简单，优化了现有电路采用两级电荷泵电路从而导致电路结构复杂的问题；

3、输出电压稳定，适用于开关电源。

附图说明

图1为本发明实施例提供的一种采用电荷泵的功率场效应管的驱动电路结构框图；

图2为本发明实施例提供的一种延时单元的结构示意图；

图3为本发明实施例提供的一种电平移位单元的结构示意图；

图4为本发明实施例提供的一种电荷泵单元的结构示意图；

图5为本发明实施例提供的一种驱动单元的结构示意图；

图6为本发明实施例提供的一种采用电荷泵的功率场效应管的驱动电路的驱动电压的时序示意图。

具体实施方式

下面结合具体实施例对本发明作进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种采用电荷泵的功率场效应管的驱动电路结构框图；具体的，本发明实施例提供的采用电荷泵的功率场效应管的驱动电路，包括：延时单元10，电平移位单元20，电荷泵单元30和驱动单元40，其中，

所述延时单元10，所述电平移位单元20，所述电荷泵单元30和所述驱动单元40依次串接，所述驱动单元40输出驱动电压用于驱动功率场效应管。

其中，所述功率场效应管的源极电连接至高压负载，所述功率场效应管的漏极电连接至前端电路。

如图2所示，图2为本发明实施例提供的一种延时单元的结构示意图；其中，所述延时单元10包括：脉冲源CLK，第一反相器INV1，第二反相器INV2，第三反相器INV3，第四反相器INV4，第一电容C1，第二电容和两输入与门AND，其中，

所述脉冲源CLK的输出端分别电连接至所述第一反相器INV1的输入端和所述第二反向器INV2的输入端，所述脉冲源CLK的输入端接地；所述第一反相器INV1的输出端分别电连接至所述两输入与门AND的第一输入端及所述电平移位单元20；所述第二反相器INV2的输出端分别电连接至所述第一电容C1的第一端及所述第三反相器INV3的输入端，且所述第一电容C1的第二端接地，所述第三反相器INV3的输出端电连接至所述第四反相器INV4的输入端，所述第四反相器INV4的输出端分别电连接至所述第二电容的第一端及所述两输入与门AND的第二输入端，所述第二电容的第二端接地；所述两输入与门AND的输出端电连接至所述电平移位单元20。

其中，所述第一反相器INV1、所述第二反相器INV2、所述第三反相器INV3和所述第四反相器INV4为各自独立控制，或者同步控制。

其中，所述两输入与门AND的型号为74HC08。

如图3所示，图3为本发明实施例提供的一种电平移位单元的结构示意图；所述电平移位单元20包括电源VDD，第一晶体管M1，第二晶体管M2，第三晶体管M3和第一电阻R1，其中，

所述第一晶体管M1的栅极电连接至所述延时单元10，所述第一晶体管M1的源极接地，所述第一晶体管M1的漏极分别电连接至所述第一电阻R1的第一端及所述第三晶体管M3的栅极；

所述第三晶体管M3的漏极分别电连接所述电源VDD和所述第一电阻R1的第二端，所述第三晶体管M3的源极与所述第二晶体管M2的漏极串接形成的节点A电连接至所述电荷泵单元30；

所述第二晶体管M2的栅极电连接至所述延时单元10，所述第二晶体管M2的源极接地。

其中，所述第一晶体管M1和所述第二晶体管M2管均为N型晶体管，所述第三晶体管M3为P型晶体管。

如图4所示，图4为本发明实施例提供的一种电荷泵单元的结构示意图；所述电荷泵单元30包括：第一二极管D1，第二二极管D2，第三电容C3，第四电容C4，其中，

所述第三电容C3的第一端电连接至所述电平移位单元20，所述第三电容C3的第二端分别电连接至所述第一二极管D1的阳极和所述第二二极管D2的阴极；

所述第一二极管D1的阴极电连接至所述驱动单元40，所述第二二极管D2的阳极分别电连接至所述第四电容C4的第一端和所述驱动单元40，且所述第四电容C4的第二端电连接至所述第一二极管D1的阴极。

其中，所述第一二极管D1和所述第二二极管D2的型号均为MURS369BT3G。

如图5所示，图5为本发明实施例提供的一种驱动单元的结构示意图；所述驱动单元40包括：驱动芯片U1，第五电容C5，第六电容C6，第二电阻R2，其中，

所述驱动芯片U1包括六个引脚，所述第五电容C5的第一端电连接至所述驱动芯片U1的第一引脚VCC，所述第五电容C5的第二输入端接地；所述驱动芯片U1的第二引脚IN电连接至控制脉冲产生电路，所述驱动芯片U1的第三引脚COM接地，所述驱动芯片U1的第四引脚VB分别电连接至所述电荷泵单元30和所述第六电容C6的第一端；所述驱动芯片U1的第五引脚HO电连接至所述第二电阻R2的第一端；所述驱动芯片U1的第六引脚VS分别电连接至所述第六电容C6的第二端、所述电荷泵单元30、所述功率场效应管的源极、高压负载；所述第二电阻R2的第二端电连接至所述功率场效应管的栅极。

优选的，所述第一电阻R1的阻值为1kΩ，所述第二电阻R2的阻值为3Ω。

优选的，所述驱动芯片U1的型号为IRS21850。

实施例二

在上述实施例的基础上，本实施例重点介绍采用电荷泵的功率场效应管的驱动电路的工作原理。

请参照图6，图6为本发明实施例提供的一种采用电荷泵的功率场效应管的驱动电路的驱动电压的时序示意图。

脉冲源CLK的一端接地，另一端向第一反相器INV1发送脉冲信号，第一反相器INV1的输出端向电平移位单元20的第一输入端输出信号in1，该电平移位单元20的第一输入端也即电平移位单元20的第一晶体管M1的栅极，根据输出信号in1控制第一晶体管M1的开关；

脉冲源CLK的另一端还向第二反相器INV2发送脉冲信号，经过第一电容C1、第三反相器INV3、第四反相器INV4和第二电容C2之后，电连接至两输入与门AND的第二输入端中，第一反相器INV1的输出端也电连接至两输入与门AND的第一输入端，两输入与门AND的输出端也即延时单元10的第二输出端，向电平移位单元20的第二输入端输出信号in2，通过信号in2控制第二晶体管M2的开关。

通过四个反相器、两个电容和一个两输入与门AND，延时单元10可以向电平移位单元20提供两个互补全包的脉冲信号。

电平移位单元20中，电平移位单元20的第三晶体管M3的控制端电连接至第一晶体管M1的漏极，也即，第一晶体管M1的漏极向第三晶体管M3的控制端输出信号in3，根据信号in3控制第三晶体管M3的开关。

需要说明的是，第三晶体管M3的控制端的输入信号in3是信号in1经过一段延迟之后取反得到的。

第三晶体管M3的源极与第二晶体管M2的漏极串接形成的节点A电连接至所述电荷泵单元30的输入端，具体的，本实施例中，通过输入信号in1、in2和in3对三个晶体管的开关进行控制，从而控制该电平移位单元20向电荷泵单元30提供大电流，大功率，以满足电荷泵单元30对大功率的脉冲信号的要求。

具体的，电路处于第一工作时间T1时，延时单元10的第一个输出信号in1为低电平，延时单元10的第二个输出信号in2为高电平，信号in3为高电平，因而第一晶体管M1和第三晶体管M3处于关断状态，第二晶体管M2处于开通状态，但并不会形成从电源VDD经过第二晶体管M2到接地端GND的通路，因此，第二晶体管M2和第三晶体管M3串接形成的节点A处的输出信号Vout为低电平。

电路处于第二工作时间T2时，延时单元10的第一个输出信号in1为低电平，延时单元10的第二个输出信号in2为低电平，信号in3为高电平，因而第一晶体管M1、第二晶体管M2和第三晶体管M3均处于关断状态，此时节点A处的输出信号Vout保持与上一个工作时间的状态一致，输出信号Vout为低电平。

电路处于第三工作时间T3时，延时单元10的第一个输出信号in1为高电平，延时单元10的第二个输出信号in2为低电平，信号in3为高电平(由于延时，所以当in1为高电平时，in3并不会立即改变)，因而，第一晶体管M1处于开通状态，电阻R1和第一晶体管M1存在一个从电源VDD到接地端GND的通路；而第二晶体管M2和第三晶体管M3处于关断状态，第三晶体管M3和第二晶体管M2不会产生从电源VDD到接地端GND的通路，节点A处的输出信号Vout保持与上一个工作时间的状态一致，输出信号Vout为低电平。

电路处于第四工作时间T4时，延时单元10的第一个输出信号in1为高电平，延时单元10的第二个输出信号in2为低电平，信号in3为低电平，因而第一晶体管M1和第三晶体管M3处于开通状态，第二晶体管M2处于关断状态，电阻R1和第一晶体管M1存在一个从电源VDD到接地端GND的通路，且存在一个从电源VDD经过第三晶体管M3到输出节点A的通路，此时，节点A处的输出信号Vout为高电平。

电路处于第五工作时间T5时，延时单元10的第一个输出信号in1为低电平，延时单元10的第二个输出信号in2为低电平，信号in3为低电平(在信号in1跳转时，in3并不立即跳转)，因而第一晶体管M1和第二晶体管M2处于关断状态，第三晶体管M3处于开通状态，因此，存在一个从电源VDD经过第三晶体管M3到输出节点A的通路，此时，节点A处的输出信号Vout为高电平。

电路处于第六工作时间T6时，延时单元10的第一个输出信号in1为低电平，延时单元10的第二个输出信号in2为低电平，信号in3为高电平，因而，第一晶体管M1、第二晶体管M2和第三晶体管M3均处于关断状态，并不会形成从电源VDD经过第三晶体管M3到接地端GND的通路，因此，节点A处的输出信号Vout保持与上一个工作时间的状态一致，此时输出信号Vout为高电平。

第六工作时间结束后，电路重新开始从第一工作模式开始工作。

电平移位单元20的第三晶体管M3采用PMOS作为上拉，第二晶体管M2采用NMOS下拉，使得PMOS和NMOS的驱动信号具有互补全包的特性，不仅实现了电平移位功能，同时输出信号具有足够的驱动能力来驱动后级电荷泵单元30。

电平移位单元20的输出信号Vout向电荷泵单元30的输入端发送，电荷泵单元30根据电平移位单元20发送的大功率大电流输出信号，向驱动单元40提供恒定高压，具体的，如图6所示，在第一工作时间T1至第三工作时间T3，电平移位单元20的输出信号Vout为低电平，此时，电荷泵单元30中，由于第四电容C4上的电压通过驱动芯片U1内部的电阻和第四电容C4缓慢放电，因此，电荷泵单元30的第三电容C3的输出端VC3+节点的电平基本保持不变，在此以VS表示，据此，第一二极管D1的阴极输出端VB的电平为VS，电阻R2的输出端的电平为VS，因此，连接到功率场效应管的栅极的电平Vg的大小也为VS。

电平移位单元20的输出信号Vout为高电平时，电荷泵单元30的第三电容C3的输出端VC3+节点的电压为VS+电源VDD的电压(电源VDD的电压在图6中以VDD表示)，第一二极管D1的阴极输出端VB的电平为VS+VDD，电阻R2的输出端口的电平为VS+VDD，因此，连接到功率场效应管的栅极的电平Vg的大小也为VS+VDD。

需要说明的是，电荷泵单元30的第二输出端VB输出的电平，由于电容C4的充放电作用，使得Vout为高电平时VB节点被充电，Vout为低电平时，VB节点放电，因此，VB的电压是在Vs+VDD附近波动的，呈波浪状。

电荷泵单元30的第一输出端和第二输出端保持恒定的直流电压，从而为后级的驱动单元40的VB和VS两个引脚提供一个恒定的直流电压，而且本发明实施例中的电荷泵单元30利用第一输出端VS和第二输出端VB克服了现有技术中的采用两级电荷泵电路结构使得结构复杂的缺点，简化了电路结构，减少了电路元件。

驱动芯片U1的第二引脚外接控制脉冲产生电路，控制脉冲产生电路是外围电路，产生一个控制脉冲，通过驱动芯片U1的第二引脚IN输入到驱动芯片U1中，用于驱动功率场效应管，而为了满足场效应管的源极电压为150V的恒定高压的要求，本实施例中，电荷泵单元30的第一输出端连接至驱动芯片U1的第六引脚VS，驱动芯片U1的第六引脚VS连接至功率场效应管的源极，具体的，电荷泵单元30的第二输出端连接至驱动芯片U1的第四引脚VB，而第四引脚VB电连接至第六电容C6的第一端，第六电容C6的第二端连接至驱动芯片U1的第六引脚VS，因此可知，本发明实施例通过对第六电容C6充电或者放电时，来实现与第六电容C6连接的引脚VS的电压恒定，从而为功率场效应管的源极提供恒定的高压驱动。

需要说明的是，由于电平移位单元20输出的脉冲信号的高电平为电源VDD的电压值，因此电荷泵单元30的两个输出端之间保持一个数值大小恒为电源电压的直流压差，电荷泵单元30的两个输出端与驱动芯片U1的VB和VS引脚电连接，向驱动芯片U1提供恒定的直流电压，因此，MOS管的栅极为一个比MOS源极恒定高VDD的脉冲信号，克服了现有技术中需要额外的稳压源电路为电荷泵单元30提供工作电源的问题，并且满足源极电压为150V高压的场效应管的驱动要求。

需要说明的是，本发明实施例中，四个反相器INV1、INV2、INV3、INV4可以用同一片74HC04芯片来控制，也可以各自独立，每一个反相器配置一个控制芯片，本实施例对此不作限制。

本发明实施例是利用电荷泵单元30来为驱动单元40提供恒定的直流电压从而实现源极电压为150V以上高压的功率场效应管的驱动。利用延时单元10向电平移位单元20提供的互补全包的脉冲信号，而电平移位单元20采用PMOS作为上拉，NMOS作为下拉，在实现电平移位的同时使输出脉冲信号具备足够的驱动能力，给电荷泵单元30提供足够的驱动能力，从而实现电荷泵单元30向驱动单元40提供恒定的直流电压，从而实现源极电压为150V以上高压的场效应管的驱动，此外本发明还具有结构简单，可适用于开关电源，输出电压稳定等特点。

以上内容是结合具体的优选实施方式对本发明实施例所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种采用电荷泵的功率场效应管的驱动电路，其特征在于，包括：延时单元(10)，电平移位单元(20)，电荷泵单元(30)和驱动单元(40)，其中，

所述延时单元(10)，所述电平移位单元(20)，所述电荷泵单元(30)和所述驱动单元(40)依次串接，所述驱动单元(40)输出驱动电压用于驱动功率场效应管，其中，

所述电荷泵单元(30)包括：第一二极管(D1)，第二二极管(D2)，第三电容(C3)，第四电容(C4)，其中，所述第三电容(C3)的第一端电连接至所述电平移位单元(20)，所述第三电容(C3)的第二端分别电连接至所述第一二极管(D1)的阳极和所述第二二极管(D2)的阴极，所述第一二极管(D1)的阴极电连接至所述驱动单元(40)，所述第二二极管(D2)的阳极分别电连接至所述第四电容(C4)的第一端和所述驱动单元(40)，且所述第四电容(C4)的第二端电连接至所述第一二极管(D1)的阴极；

所述驱动单元(40)包括：驱动芯片(U1)，第五电容(C5)，第六电容(C6)，第二电阻(R2)，其中，所述驱动芯片(U1)包括六个引脚，所述第五电容(C5)的第一端电连接至所述驱动芯片(U1)的第一引脚(VCC)，所述第五电容(C5)的第二输入端接地；所述驱动芯片(U1)的第二引脚(IN)电连接至控制脉冲产生电路，所述驱动芯片(U1)的第三引脚(COM)接地，所述驱动芯片(U1)的第四引脚(VB)分别电连接至所述电荷泵单元(30)和所述第六电容(C6)的第一端；所述驱动芯片(U1)的第五引脚(HO)电连接至所述第二电阻(R2)的第一端；所述驱动芯片(U1)的第六引脚(VS)分别电连接至所述第六电容(C6)的第二端、所述电荷泵单元(30)、所述功率场效应管的源极、高压负载；所述第二电阻(R2)的第二端电连接至所述功率场效应管的栅极。

2.根据权利要求1所述的驱动电路，其特征在于，所述功率场效应管的源极电连接至高压负载，所述功率场效应管的漏极电连接至前端电路。

3.根据权利要求1所述的驱动电路，其特征在于，所述延时单元(10)包括：脉冲源(CLK)，第一反相器(INV1)，第二反相器(INV2)，第三反相器(INV3)，第四反相器(INV4)，第一电容(C1)，第二电容和两输入与门(AND)，其中，

所述脉冲源(CLK)的输出端分别电连接至所述第一反相器(INV1)的输入端和所述第二反相器 (INV2)的输入端，所述脉冲源(CLK)的输入端接地；所述第一反相器(INV1)的输出端分别电连接至所述两输入与门(AND)的第一输入端及所述电平移位单元(20)；所述第二反相器(INV2)的输出端分别电连接至所述第一电容(C1)的第一端及所述第三反相器(INV3)的输入端，且所述第一电容(C1)的第二端接地，所述第三反相器(INV3)的输出端电连接至所述第四反相器(INV4)的输入端，所述第四反相器(INV4)的输出端分别电连接至所述第二电容的第一端及所述两输入与门(AND)的第二输入端，所述第二电容的第二端接地；所述两输入与门(AND)的输出端电连接至所述电平移位单元(20)。

4.根据权利要求3所述的驱动电路，其特征在于，所述第一反相器(INV1)、所述第二反相器(INV2)、所述第三反相器(INV3)和所述第四反相器(INV4)为各自独立控制，或者同步控制。

5.根据权利要求3所述的驱动电路，其特征在于，所述两输入与门(AND)的型号为74HC08。

6.根据权利要求1所述的驱动电路，其特征在于，所述电平移位单元(20)包括电源(VDD)，第一晶体管(M1)，第二晶体管(M2)，第三晶体管(M3)和第一电阻(R1)，其中，

所述第一晶体管(M1)的栅极电连接至所述延时单元(10)，所述第一晶体管(M1)的源极接地，所述第一晶体管(M1)的漏极分别电连接至所述第一电阻(R1)的第一端及所述第三晶体管(M3)的栅极；

所述第三晶体管(M3)的漏极分别电连接所述电源(VDD)和所述第一电阻(R1)的第二端，所述第三晶体管(M3)的源极与所述第二晶体管(M2)的漏极串接形成的节点A电连接至所述电荷泵单元(30)；

所述第二晶体管(M2)的栅极电连接至所述延时单元(10)，所述第二晶体管(M2)的源极接地。

7.根据权利要求6所述的驱动电路，其特征在于，所述第一晶体管(M1)和所述第二晶体(M2)管均为N型晶体管，所述第三晶体管(M3)为P型晶体管。

8.根据权利要求1所述的驱动电路，其特征在于，所述第一二极管(D1)和所述第二二极管(D2)的型号均为MURS369BT3G。

Images