ITUB20155707A1 - Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti - Google Patents

Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti Download PDF

Info

Publication number
ITUB20155707A1
ITUB20155707A1 ITUB2015A005707A ITUB20155707A ITUB20155707A1 IT UB20155707 A1 ITUB20155707 A1 IT UB20155707A1 IT UB2015A005707 A ITUB2015A005707 A IT UB2015A005707A IT UB20155707 A ITUB20155707 A IT UB20155707A IT UB20155707 A1 ITUB20155707 A1 IT UB20155707A1
Authority
IT
Italy
Prior art keywords
voltage
terminal
transistors
boot
vcc
Prior art date
Application number
ITUB2015A005707A
Other languages
English (en)
Inventor
Giovanni Caggegi
Francesco Pulvirenti
Giuseppe Cantone
Vincenzo Palumbo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITUB2015A005707A priority Critical patent/ITUB20155707A1/it
Priority to DE102016109333.5A priority patent/DE102016109333A1/de
Priority to CN201620481090.5U priority patent/CN206135703U/zh
Priority to US15/163,142 priority patent/US10084446B2/en
Priority to CN201610350469.7A priority patent/CN106712473B/zh
Publication of ITUB20155707A1 publication Critical patent/ITUB20155707A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Transmitters (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

"Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti"
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti di pilotaggio ("driver").
Una o più forme di attuazione possono riguardare circuiti di pilotaggio per l'uso per es. nei circuiti di commutazione a semionda (haif-bridge) ad alta tensione.
Sfondo tecnologico
I circuiti di commutazione a semionda o semiponte ad alta tensione (HV, "High-Voltage") possono essere usati in varie applicazioni guali per es. gli azionamenti per motori, i ballast elettronici per le lampade a fluorescenza e gli alimentatori . Un tale circuito a semionda può impiegare una coppia di elementi di commutazione connessi a totem-pole (per es., dei dispositivi GaN, FET, degli IGBT e dei MOSFET di potenza) interposti in un'alimentazione di tensione HV in continua.
In considerazione della varietà delle applicazioni possibili, si ricercano continui miglioramenti dei circuiti di pilotaggio.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è contribuire a fornire tali miglioramenti.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito di pilotaggio avente le caratteristiche richiamate nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche riguardare un corrispondente circuito integrato e un corrispondente dispositivo (per es. un circuito di commutazione a semiponte ad alta tensione).
Le rivendicazioni formano parte integrante della descrizione di una o più forme di attuazione come gui fornita.
Una o più forme di attuazione possono comprendere un circuito per caricare una capacità per es. per mezzo di transistori a svuotamento (depletion) ad alta tensione integrati, controllati in modo tale da agire come un diodo ad alta tensione con caduta di tensione (diretta) molto bassa.
Una o più forme di attuazione possono comprendere come tali transistori dei transistori a svuotamento MOS (come per es. transistori laterally dif fused metal oxide semiconductor o LDMOS.
In una o più forme di attuazione, tali transistori possono essere integrati in una sacca di pozzo ("well pocket") isolante, che sopporta la sollecitazione ad alta tensione tra 1'alimentazione ad alta tensione e il potenziale di massa del circuito integrato.
In una o più forme di attuazione, un circuito equivalente di diodo di bootstrap può comprendere un primo transistore (per es. LDMOS a svuotamento ad alta tensione), che può agire come un dispositivo cascode ad alta tensione, e un secondo transistore (per es. LDMOS a svuotamento ad alta tensione), che può agire come transistore di disaccoppiamento per un comparatore di rilevazione ("sense") a bassa tensione, i due transistori avendo i gate, i corpi ( "body") e i drain in comune, ma terminali di source differenti.
In una o più forme di attuazione , i drain dei transistori possono essere accoppiati con un nodo di alimentazione del lato alto ( "high-side"), mentre i gate possono essere accoppiati direttamente con un nodo di alimentazione del lato basso ("low-side"); un circuito di polarizzazione del body, accoppiato con i body dei transistori, può essere usato per es. in modo da evitare 1'attivazione ( "switch-on") di transistori bipolari intrinseci LDMOS in varie condizioni di applicazione.
In una o più forme di attuazione, il source di un primo transistore può essere connesso a un nodo di alimentazione del lato basso per mezzo di uno switch a bassa tensione, con un tale switch controllato da un segnale logico attivo durante la fase in cui il segnale di pilotaggio di gate del lato basso è alto e il drain di un secondo transistore è basso rispetto alle alimentazioni in tensione del lato basso.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle guali:
- la Figura 1 è una rappresentazione schematica di un circuito di commutazione a semiponte,
- la Figura 2 è uno schema a blocchi di un circuito di pilotaggio secondo una o più forme di attuazione,
- la Figura 3 è un esempio di uno schema circuitale di un circuito di pilotaggio secondo una o più forme di attuazione, e
le Figure 4 e 5 sono esempi della possibile integrazione di una o più forme di attuazione in un dispositivo integrato a semiconduttore.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a "una forma di attuazione" nel guadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come "in una forma di attuazione" che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione . Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato gualsiasi in una o più forme di attuazione.
I riferimenti usati gui sono forniti semplicemente per convenienza e guindi non definiscono 1'ambito di protezione o 1'ambito delle forme di attuazione.
I circuiti di commutazione a semiponte ad alta tensione possono essere usati in varie applicazioni quali gli azionamenti di motori, i ballast elettronici per le lampade a fluorescenza e gli alimentatori.
I documenti come per es. US 5 883 547 A (al quale corrisponde EP 0743 752 Bl), US 6031 412 A, US 6060 948 A, US 6 075 391 A, e WO 94/27370 Al sono in generale esemplificativi della tecnica relativa.
Un circuito a semiponte può impiegare una coppia di elementi di commutazione connessi a totem-pole (per es., dispositivi GaN, FET, degli IGBT e dei MOSFET di potenza) che sono interposti in un'alimentazione ad alta tensione (HV) con una linea (rail) di tensione in continua.
Per esempio, un tradizionale circuito di commutazione a semiponte può comprendere:
un primo e un secondo transistore di potenza, accoppiati 1'uno all'altro in una configurazione totem-pole in corrispondenza di un nodo del carico, per es. con il source del primo transistore e il drain del secondo transistore interconnessi in corrispondenza del nodo di carico;
- una sorgente di tensione in continua con linea ad alta tensione (HV rail), connessa elettricamente al drain del primo transistore e al source del secondo transistore;
dei buffer di pilotaggio di gate accoppiati elettricamente ai gate dei transistori, al fine di fornire segnali di controllo per accendere e spegnere i transistori; e
- alimentazioni di tensione in continua per fornire potenza elettrica ai dispositivi di potenza.
Nelle condizioni di funzionamento, i transistori nella coppia sono controllati "diametralmente" (vale a dire, sono attivati e disattivati alternativamente), in modo tale da non essere accesi nello stesso tempo. In questo modo, la tensione nel nodo di carico (vale a dire, il nodo di uscita connesso al carico) non è fissa, ma può essere portata al livello di tensione della sorgente di tensione in continua della linea ad HV o a zero volt, a seconda di quale dei due transistori sia acceso in un dato istante.
Per ricavare un'alimentazione di tensione in continua flottante rispetto alla sorgente di tensione in continua della linea ad HV si può usare una tecnica di bootstrap.
Lo schema a blocchi della Figura 1 è un esempio di un tale approccio.
Nello schema della Figura 1, un dispositivo a semiponte HB può comprendere un primo switch di potenza PW1 e un secondo switch di potenza PW2 (per es., transistori di potenza quali dei MOSFET di potenza) accoppiati in una configurazione totem-poie con il source del primo transistore PW1 e il drain del secondo transistore PW2 interconnessi in corrispondenza di un nodo del carico OUT e una sorgente di tensione in continua a linea ad HV connessa elettricamente al drain del primo transistore e al source del secondo transistore. Dei buffer di pilotaggio di gate HS_DRV (lato alto) e LS_DRV (lato basso), pilotati da rispettivi segnali di controllo del lato alto e del lato basso HIN e LIN, sono accoppiati (per es., in HVG e LVG) ai gate (elettrodi di controllo) dei transistori PW1, PW2 al fine di fornire segnali di controllo per accendere e spegnere i transistori.
In una o più forme di attuazione, un diodo ad alta tensione DB può essere connesso tra un'alimentazione di tensione in continua VCC e un piedino ( "pin") di tensione di BOOT. Il diodo DB e un condensatore GB possono quindi essere usati per ricavare dall'alimentazione di tensione di LS_DRV (VCC) un'alimentazione di tensione di HS_DRV (VBO) che è flottante rispetto alla sorgente di tensione in continua della linea ad alta tensione (HV rail).
Quando il secondo transistore PW2 è acceso, il nodo di carico OUT è effettivamente connesso a una bassa tensione (per es., zero volt - massa GND) e il diodo ad alta tensione DB consente alla corrente di scorrere dall'alimentazione in continua (VCC) al condensatore CB, caricando in tal modo il condensatore approssimativamente al livello di tensione dell'alimentazione in continua. Quando il secondo transistore PW2 è spento e il primo transistore PW1 è acceso, la tensione nel nodo di carico OUT assume approssimativamente il livello di tensione dell'alimentazione di tensione in continua della linea ad HV, il che fa sì che il diodo DB sia polarizzato inversamente, senza che scorra corrente dall'alimentazione di potenza in continua al condensatore CB. Mentre il diodo DB rimane polarizzato inversamente, la carica immagazzinata nel condensatore alimenta il buffer HS_DRV. Tuttavia, il condensatore CB è in una posizione tale da fornire tale tensione soltanto per un ammontare di tempo finito, cosicché il primo transistore PW1 viene spento e il secondo transistore PW2 acceso al fine di ripristinare la carica sul condensatore CB.
Nei circuiti integrati che comprendono stadi di uscita per pilotare dispositivi di potenza discreti o integrati in uno stesso microcircuito integrato ("chip") contenente sia la circuiteria di pilotaggio sia guella di controllo, si può impiegare una funzione di bootstrap, così da facilitare il fornire una alimentazione adeguata dello stadio di pilotaggio dei dispositivi di potenza.
Questi tipi di sistemi possono usare un transistore LDMOS ad alta tensione, invece di una giunzione PN, per implementare il diodo di bootstrap al fine di facilitare un comportamento con commutazione veloce del terminale di OUT.
In certe implementazioni , un transistore LDMQS integrato può fornire un comportamento di un diodo di bootstrap. Per esempio, i terminali di source e di gate del LDMOS possono essere comuni (cioè cortocircuitati 1'uno con 1'altro) e connessi a una alimentazione di tensione esterna. Una tale topologia facilita 1'ottenimento di un percorso di corrente unidirezionale dal terminale di source a quello di drain del LDMOS con VGS mantenuta a zero V e con una circuiteria di polarizzazione sofisticata del terminale di body prevista al fine di evitare 1'innesco dei transistori bipolari intrinseci integrati nella struttura LDMOS durante la escursione veloce ( "swing") del terminale di drain.
Un inconveniente di questo approccio può consistere nella caduta di tensione diretta del diodo equivalente tra i pin di VCC e di BOOT. Questa può essere superiore a 1 V, poiché la caduta di tensione diretta del diodo equivalente può essere uguale alla tensione di soglia del LDMOS, che è funzione dei parametri di processo e della caduta di tensione positiva tra i terminali di body e di source del LDMOS. La struttura presentata in US 6 075 391 A (già citato) può essere impiegata al fine di controllare il LDMOS ad alta tensione evitando l innesco dei transistori bipolari intrinseci e riducendo la caduta di tensione diretta del diodo equivalente.
In tal caso, una tensione di pilotaggio per il gate del LDMOS integrato può essere ottenuta da una tensione di sorgente VCC per mezzo di una pompa di carica, al fine di accendere 1'LDMOS quando il dispositivo di potenza del lato basso è acceso e quindi il pin di OUT (terminale di uscita) è circa a zero volt. Un diodo zener posto tra il terminale di source e 1'alimentazione di tensione esterna del lato basso può proteggere la giunzione body-source del LDMOS e inibire il percorso di corrente dal drain del transistore LDMOS integrato al nodo di alimentazione VCC in varie condizioni. Questa corrente inversa può danneggiare il dispositivo o in ogni caso scaricare il condensatore di bootstrap. Infine, si può usare un circuito di polarizzazione appropriato per il terminale di body al fine di evitare 1'innesco dei transistori bipolari intrinseci integrati nella struttura LDMOS.
Un inconveniente di questo approccio può consistere nella complessità del circuito di spegnimento del LDMOS e nell'elevato consumo di area della circuiteria di controllo del terminale di gate del LDMOS dovuto alla presenza di un condensatore di pompa di carica piuttosto ingombrante. Per esempio, una tale architettura può presentare una caduta di tensione diretta del diodo equivalente tra i pin di VCC e di bootstrap di circa 700 mV (come un diodo ideale) soltanto quando un segnale di controllo del lato basso è alto e per un ammontare di tempo finito, a causa delle limitazioni del circuito di controllo di gate di pompa di carica.
E stato osservato che il continuo perfezionamento della tecnologia dei dispositivi di potenza GaN e SiC e gli stringenti requisiti in termini di alimentazioni di tensione minima per gli stadi di pilotaggio, per es. 5 V o inferiori, possono suggerire di ridurre drasticamente la caduta di tensione diretta del diodo integrato equivalente connesso tra i pin di VCC e di (BOOT).
Una o più forme di attuazione come esemplificate nella Figura 2 possono affrontare il problema della differenza di tensione apprezzabile tra VCC e VBO (teoricamente, la tensione attraverso il diodo DB in condizioni di stato stazionario) preservando 1'occupazione di area, al fine di superare le limitazioni per lo sviluppo di un IC di pilotaggio di gate ad alta tensione.
Nella Figura 2 per indicare parti ed elementi già introdotti con riferimento alla Figura 1 sono stati usati gli stessi riferimenti. Una descrizione corrispondente non sarà ripetuta qui per brevità; questo può applicarsi al fatto che i due switch (per es. transistori) PW1, PW2 possono essere controllati ''diametralmente" (vale a dire, attivati e disattivati alternativamente) affinché non siano accesi, vale a dire resi conduttivi, allo stesso tempo.
In una o più forme di attuazione come esemplificate nella Figura 2, il diodo di bootstrap DB della Figura 1 tra i pin di VCC e di BOOT dell'IC può essere sostituito da un percorso conduttivo a guisa di diodo (diode-like) fornito tra due transistori per es. LDMOS a svuotamento ad alta tensione LD1, LD2, come descritto in dettaglio in seguito. In una o più forme di attuazione, questi transistori possono essere integrati in una sacca di pozzo isolante, che può sopportare la sollecitazione ad alta tensione tra 1'alimentazione ad alta tensione e il potenziale di massa, per es., del circuito integrato.
La Figura 2 è dunque un esempio di una o più forme di attuazione di un circuito per fornire un percorso conduttivo a guisa di diodo o diode-like ad alta tensione con bassa caduta (di tensione diretta), tra un terminale di alimentazione di tensione in continua VCC e un terminale di bootstrap BOOT nel caricare un condensatore di alimentazione CB per pilotare (per es., in HS_DRV) uno switch di potenza quale PW1 con il condensatore CB posto tra il terminale di bootstrap BOOT e un terminale di uscita OUT, con il terminale di uscita OUT alternativamente commutabile (per es., attraverso PW1 e PW2) tra una bassa tensione, quale GND, e una tensione in continua ad alta tensione, quale una linea ad HV.
In una o più forme di attuazione come esemplificate nella Figura 2, un circuito equivalente di diodo di bootstrap può comprendere un transistore a svuotamento per es. LDMOS ad alta tensione LD1, che può agire come un dispositivo cascode ad alta tensione, così come un secondo transistore a svuotamento per es. LDMOS ad alta tensione LD2, che può agire come transistore di disaccoppiamento tra il terminale di BOOT ad alta tensione e il comparatore di sense CMP a bassa tensione.
In una o più forme di attuazione, i transistori LD1 e LD2 possono avere dei gate G (terminali di controllo), dei body B e dei drain D comuni (vale a dire, terminali di accoppiamento comuni al terminale di bootstrap BOOT).
In una o più forme di attuazione, i due transistori LD1, LD2 possono avere terminali di source (vale a dire, emettitore di corrente) differenti.
In una o più forme di attuazione, i drain di LD1 e LD2 possono essere accoppiati con il nodo di alimentazione del lato alto BOOT, mentre i gate possono essere accoppiati con il nodo di alimentazione del lato basso VCC.
In una o più forme di attuazione, può essere fornito un circuito di polarizzazione di body, accoppiato con i body dei transistori, per es., al fine di evitare una attivazione indesiderata dei transistori bipolari intrinseci LDMOS in varie condizioni applicative.
In una o più forme di attuazione, il source di LD1 può essere accoppiato con il nodo di alimentazione del lato basso VCC per mezzo di uno switch SW a bassa tensione posto tra 1'alimentazione di tensione in continua VCC e il terminale di source di LD1.
In una o più forme di attuazione, il source di LD2 può essere accoppiato con 1'ingresso non invertente di un comparatore CMP a bassa tensione, il cui ingresso invertente è accoppiato con VCC.
In una o più forme di attuazione, una logica di controllo CL può accendere lo switch SW a bassa tensione (soltanto) guando il dispositivo di potenza del lato basso (PW2 nella Figura 1) è acceso e guando la tensione di BOOT è inferiore all'alimentazione di tensione di VCC, come rilevato dal comparatore CMP a bassa tensione attraverso il transistore LDMOS a svuotamento LD2 ad alta tensione, che ha la funzione di disaccoppiatore dall'alta tensione.
In una o più forme di attuazione, gli ingressi nella logica di controllo CL possono comprendere il segnale di controllo del lato basso LIN (si veda anche la Figura 1) e un segnale di abilitazione EN allo scopo di porre il diodo in condizioni di sicurezza.
In una o più forme di attuazione, il primo e il secondo transistore LD1, LD2 possono avere i loro body B accoppiati con un circuito di polarizzazione di body Vb al fine di contrastare 1'attivazione dei transistori bipolari intrinseci in essi.
In una o più forme di attuazione, un elemento di livellamento ( "clamp") CP può essere posto tra il body di LD1 (comune a LD2) e la massa GND.
Lo schema della Figura 3, nel guaie per indicare parti ed elementi già introdotti con riferimento alla Figura 1 e alla Figura 2 sono stati usati gli stessi riferimenti, rappresenta vari transistori a bassa tensione da MI a M6 usati per fornire una possibile implementazione di un terminale di tensione di source di LD2 e di un comparatore CMP di alimentazione di tensione di VCC.
In una possibile implementazione, il comparatore CMP della Figura 2 può essere realizzato per mezzo di una coppia differenziale a gate comune (MI e M2) con generatori di corrente (M4, M5 e M6 - corrente IB) e uno switch di abilitazione M3 pilotato dal segnale di controllo del lato basso LIN al fine di ridurre il consumo di corrente tra i pin di BOOT e di GND.
In una o più forme di attuazione, guando il segnale di controllo del lato basso LIN (si veda anche la Figura 1) è alto (con il segnale EN in AND con LIN), il comparatore CMP è abilitato (per es., con il segnale EN e il segnale LIN che sono combinati in AND) e un segnale di VSNS tra i drain di M2 e M3 diventerà basso soltanto guando il terminale di tensione di BOOT e guando il terminale di tensione di source di LD2 sono inferiori all'alimentazione di tensione di VCC.
In una o più forme di attuazione, con LIN alto e VSNS basso, lo switch SW può attivare un percorso di corrente bidirezionale tra i pin di VCC e di BOOT, portando ad avere VCC = VBOOT. In gueste condizioni di funzionamento, la struttura eguivalente tra i pin di VCC e di BOOT è sostanzialmente un resistore.
Altrimenti, lo switch SW può essere aperto con il percorso di corrente tra BOOT e VCC automaticamente inibito, il che può facilitare il fatto di evitare dei danni per 1'IC e di preservare la carica immagazzinata nel condensatore di bootstrap CB.
Con lo switch SW aperto, si può ancora fornire un percorso di corrente monodirezionale tra i pin di VCC e di BOOT per mezzo del diodo intrinseco dello switch SW, anche se il dispositivo di potenza del lato basso (PW2 nella Figura 1) è spento. In tale condizione, la caduta di tensione diretta del diodo equivalente tra i pin di VCC e di BOOT è circa 700 mV.
In una o più forme di attuazione, un'architettura circuitale come qui esemplificata può avere un comportamento di un diodo con bassa caduta di tensione (diretta) tra i pin di VCC e di BOOT in varie condizioni di funzionamento .
In una o più forme di attuazione, la possibilità di integrare in una stessa sacca di pozzo isolante un LDMOS a svuotamento ad alta tensione per rilevare il pin di BOOT può permettere di ridurre a zero la caduta di tensione tra VCC e VBO alla fine della fase di caricamento della capacità di bootstrap CB.
In una o più forme di attuazione, un MOS a svuotamento ad alta tensione può essere integrato nello stesso anello di isolamento della sacca flottante ( "Floating Pocket") ad HV, come illustrato schematicamente nelle Figure 4 e 5. La Figura 4 comprende due parti, indicate con a) e b) esemplificative di possibili implementazioni di pozzi flottanti ad alta tensione (HV) con un MOS a svuotamento ad alta tensione integrato.
La Figura 5 è una vista in sezione trasversale lungo le linee V-V' nella (in entrambe le porzioni della) Figura 4.
Nelle porzioni della Figura 4, si applicano le seguenti denominazioni:
10: sacca flottante
12: isolamento ad alta tensione
14: variatore di livello ( "level shifter")
16: MOS a svuotamento
18: MOS a svuotamento di sense.
Nella Figura 5, si applicano le seguenti denominazioni :
20: substrato P
22: epitassia N
24: pozzo N ad alta tensione
26: isolamento P+
28: pozzo P
30: pozzo flottante
32: substrato
34: svuotamento N
S: source
D: drain
G: gate
B: body.
In una o più forme di attuazione, una impianto a svuotamento N 34 può stabilire un percorso di conduzione per gli elettroni tra il drain D (N+/HVWELL) e il source S (N+). Questo percorso di conduzione può essere inibito con una polarizzazione appropriata del gate G, inferiore al source S.
Sia il MOS a svuotamento 16 per caricare il condensatore di bootstrap GB sia il MOS a svuotamento di sense 18 che agisce come un transistore disaccoppiatore tra la tensione di BOOT e la circuiteria di sense a bassa tensione possono essere integrati. I drain di guesti due MOS a svuotamento possono essere condivisi e connessi fisicamente alla sacca flottante 10. Le tensioni di soglia dei due MOS a svuotamento 16, 18 possono essere allineate per costruzione.
Una o più forme di attuazione possono essere pertanto utilizzate al posto di un diodo (per es., DB nella Figura 1) al fine di fornire un percorso conduttivo a guisa di diodo ad alta tensione e con bassa caduta tra un terminale di alimentazione di tensione in continua ed un terminale di bootstrap nel caricare un condensatore di alimentazione per pilotare uno switch di potenza con il condensatore posto tra il terminale di bootstrap e un terminale di uscita alternativamente commutabile tra una bassa tensione (per es., GND) e una tensione in continua ad alta tensione (per es. una linea ad HV).
In una o più forme di attuazione, il circuito può comprendere un primo e un secondo transistore (per es., LD1, LD2) con il primo transistore posto in una disposizione cascode tra il terminale di bootstrap e il terminale di alimentazione di tensione in continua e il secondo transistore accoppiato tra il terminale di BOOT e un comparatore (per es., CMP) di sense (a bassa tensione), con detto comparatore di sense posto tra il secondo transistore (LD2) e detto terminale di alimentazione di tensione in continua (VCC).
In una o più forme di attuazione, il primo e il secondo transistore possono avere terminali di controllo comuni (per es., i gate G) accoppiati con il terminale di alimentazione di tensione in continua e terminali di accoppiamento comuni (per es., i drain D) al terminale di bootstrap.
In una o più forme di attuazione, il primo e il secondo transistore possono avere body comuni.
In una o più forme di attuazione, il primo transistore può avere un terminale di source (vale a dire, emettitore di corrente) accoppiato con il terminale di alimentazione di tensione in continua a bassa tensione tramite uno switch, lo switch essendo attivabile quando il terminale (per es., il drain) del primo transistore accoppiato al terminale di bootstrap è basso in confronto al terminale di alimentazione di tensione in DC.
In una o più forme di attuazione, si può provvedere un comparatore per confrontare la tensione nel terminale di bootstrap per mezzo del secondo transistore con la tensione nel terminale di alimentazione in continua a bassa tensione e attivare lo switch in funzione del confronto.
In una o più forme di attuazione, il primo e il secondo transistore possono comprendere transistori a svuotamento.
In una o più forme di attuazione, il primo e il secondo transistore possono comprendere transistori MOS, opzionalmente transistori LDMOS.
In una o più forme di attuazione, il primo e il secondo transistore possono comprendere transistori a svuotamento LDMOS.
In una o più forme di attuazione, il primo e il secondo transistore possono avere i loro body (per es. B) accoppiati con un circuito di polarizzazione di body per contrastare 1'attivazione dei transistori bipolari intrinseci in essi.
In una o più forme di attuazione, il primo e il secondo transistore possono essere integrati in una sacca di pozzo isolante di un circuito a semiconduttore integrato.
In una o più forme di attuazione, un dispositivo, quale per es. un dispositivo di commutazione a semiponte, può comprendere:
- un condensatore per pilotare uno switch di potenza (per es. PW1) con il condensatore posto tra un terminale di bootstrap e un terminale di uscita alternativamente commutabile tra una bassa tensione (per es., GND) e una tensione in continua ad alta tensione (per es., una HV rail) ,
- un circuito di pilotaggio secondo una o più forme di attuazione per fornire un percorso conduttivo a guisa di diodo ad alta tensione e con bassa caduta tra un terminale di alimentazione di tensione in continua e il terminale di bootstrap nel caricare il condensatore di alimentazione .
Una o più forme di attuazione possono comprendere un ulteriore switch di potenza (per es. PW2) per commutare il terminale di uscita tra una bassa tensione (per es., GND) e una tensione in continua ad alta tensione (per es., una HV rail) , con lo switch di potenza e 1'ulteriore switch di potenza configurati in modo da essere attivati e disattivati alternativamente (vale a dire, evitando che essi possano essere entrambi conduttivi allo stesso tempo).
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare , anche in modo apprezzabile , rispetto a guanto è stato descritto puramente a titolo di esempio, senza uscire dall' ambito di protezione .
L'ambito di protezione è definito dalle rivendicazioni annesse .

Claims (10)

  1. RIVENDICAZIONI 1. Circuito per fornire un percorso conduttivo a guisa di diodo (diode-like) ad alta tensione con bassa caduta tra un terminale di alimentazione di tensione in continua (VCC) e un terminale di bootstrap (BOOT) nel caricare un condensatore di alimentazione (CB) per pilotare (HS_DRV) uno switch di potenza (PW1) con il condensatore (CB) posto tra il terminale di bootstrap (BOOT) e un terminale di uscita (OUT) alternativamente commutabile (PW2) tra una bassa tensione (GND) e una tensione in continua ad alta tensione (HV rail), in cui: - il circuito comprende un primo (LD1) e un secondo (LD2) transistore, con il primo (LD1) transistore posto in una disposizione a cascode tra il terminale di bootstrap (BOOT) e il terminale di alimentazione di tensione in continua (VCC) e il secondo transistore (LD2) accoppiato tra il terminale di boostrap (BOOT) e un comparatore di sense (CMP), con detto comparatore di sense (CMP) posto tra il secondo transistore (LD2) e detto terminale di alimentazione di tensione in continua (VCC), - il primo (LD1) e il secondo (LD2) transistore hanno terminali di controllo comuni (G) accoppiati con il terminale di alimentazione di tensione in continua (VCC) e terminali comuni di accoppiamento (D) al terminale di bootstrap (BOOT).
  2. 2. Circuito di pilotaggio secondo la rivendicazione 1 o la rivendicazione 2, in cui il primo (LD1) e il secondo (LD2) transistore hanno body comuni (B).
  3. 3. Circuito di pilotaggio secondo la rivendicazione 10la rivendicazione 2, in cui il primo transistore (LD1) ha un terminale sorgente di corrente (S) accoppiato con il terminale di alimentazione di tensione in continua (VCC) attraverso uno switch (SW), lo switch essendo attivabile (CL) quando il terminale (D) del primo transistore (LD1) accoppiato al terminale di bootstrap (BOOT) è basso in confronto al terminale di alimentazione di tensione in continua (VCC).
  4. 4. Circuito di pilotaggio secondo la rivendicazione 3, comprendente detto comparatore (CMP) configurato per confrontare la tensione nel terminale di bootstrap (BOOT) tramite detto secondo transistore (LD2) con la tensione in detto terminale di alimentazione di tensione in continua (VCC) e attivare lo switch (SW) in funzione di detto confronto.
  5. 5. Circuito di pilotaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo (LD1) e il secondo (LD2) transistore comprendono transistori a svuotamento.
  6. 6. Circuito di pilotaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo (LD1) e il secondo (LD2) transistore comprendono transistori MOS, preferibilmente transistori LDMOS.
  7. 7. Circuito di pilotaggio secondo la rivendicazione 6, in cui il primo (LD1) e il secondo (LD2) transistore hanno 1 loro body (B) accoppiati con un circuito di polarizzazione di body (Vb) per contrastare 1'attivazione dei transistori bipolari intrinseci in essi.
  8. 8. Circuito a semiconduttore integrato comprendente una sacca di pozzo isolante (10) con il primo (LD1) e il secondo (LD2) transistore di un circuito di pilotaggio secondo una gualsiasi delle rivendicazioni precedenti integrati in detta sacca di pozzo isolante (10).
  9. 9. Dispositivo, preferibilmente dispositivo di commutazione a semiponte, comprendente: un condensatore (CB) per pilotare (HS_DRV) uno switch di potenza (PW1) con il condensatore (CB) posto tra un terminale di bootstrap (BOOT) e un terminale di uscita (OUT) alternativamente commutabile (PW2) tra una bassa tensione (GND) e una tensione in continua ad alta tensione (HV rail), un circuito di pilotaggio secondo una qualsiasi delle rivendicazioni da 1 a 7 per fornire un percorso conduttivo a guisa di diodo (diode-like) ad alta tensione con bassa caduta tra un terminale di alimentazione di tensione in continua (VCC) e il terminale di bootstrap (BOOT) nel caricare il condensatore di alimentazione (CB).
  10. 10. Dispositivo secondo la rivendicazione 9, comprendente un ulteriore switch di potenza (PW2) per commutare il terminale di uscita (OUT) tra detta bassa tensione (GND) e detta tensione in continua ad alta tensione (HV rail), detto switch di potenza (PW1) e detto ulteriore switch di potenza (PW2) essendo configurati in modo da essere attivati e disattivati alternativamente.
ITUB2015A005707A 2015-11-18 2015-11-18 Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti ITUB20155707A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ITUB2015A005707A ITUB20155707A1 (it) 2015-11-18 2015-11-18 Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti
DE102016109333.5A DE102016109333A1 (de) 2015-11-18 2016-05-20 Treiberschaltung, entsprechende integrierte Schaltung und Vorrichtung
CN201620481090.5U CN206135703U (zh) 2015-11-18 2016-05-24 驱动电路、集成半导体电路和用于驱动电路的器件
US15/163,142 US10084446B2 (en) 2015-11-18 2016-05-24 Driver circuit, corresponding integrated circuit and device
CN201610350469.7A CN106712473B (zh) 2015-11-18 2016-05-24 驱动电路、对应的集成电路和器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITUB2015A005707A ITUB20155707A1 (it) 2015-11-18 2015-11-18 Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti

Publications (1)

Publication Number Publication Date
ITUB20155707A1 true ITUB20155707A1 (it) 2017-05-18

Family

ID=55359676

Family Applications (1)

Application Number Title Priority Date Filing Date
ITUB2015A005707A ITUB20155707A1 (it) 2015-11-18 2015-11-18 Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti

Country Status (4)

Country Link
US (1) US10084446B2 (it)
CN (2) CN206135703U (it)
DE (1) DE102016109333A1 (it)
IT (1) ITUB20155707A1 (it)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155707A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti
JP6984244B2 (ja) * 2017-09-04 2021-12-17 トヨタ自動車株式会社 電源システム
CN112005498B (zh) * 2018-04-02 2024-04-09 罗姆股份有限公司 开关驱动装置
US11251691B2 (en) * 2019-09-23 2022-02-15 Stmicroelectronics Asia Pacific Pte Ltd Floating power supply for a driver circuit configured to drive a high-side switching transistor
US10897251B1 (en) * 2020-04-20 2021-01-19 Infineon Technologies Austria Ag Isolation barrier communication system in a package for isolated gate driver communication
CN215835383U (zh) 2020-05-06 2022-02-15 意法半导体股份有限公司 电子电路
US11451130B2 (en) 2020-05-06 2022-09-20 Stmicroelectronics S.R.L. Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal
CN113179095B (zh) * 2021-04-23 2023-08-15 无锡安趋电子有限公司 一种基于氮化镓工艺集成电路的输出级电路及其级联应用
CN113193865B (zh) * 2021-05-07 2022-08-26 电子科技大学 一种适用于GaN半桥栅驱动的电平位移电路
CN113541249B (zh) * 2021-07-09 2023-08-01 旋智电子科技（上海）有限公司 基于预驱动模块实现充电路径控制的电路装置及电子设备
CN114967808B (zh) * 2022-05-24 2024-03-26 中国电子科技集团公司第二十四研究所 一种用于dcdc自举驱动电路的压差限制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070236283A1 (en) * 2006-04-07 2007-10-11 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US20110018613A1 (en) * 2009-07-21 2011-01-27 Intersil Americas Inc. System and method for pre-charging a boot capacitor in a switching regulator with high pre-bias voltage
US20140049293A1 (en) * 2012-08-17 2014-02-20 Alpha & Omega Semiconductor, Inc. Three-Dimensional High Voltage Gate Driver Integrated Circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204809A (en) * 1992-04-03 1993-04-20 International Business Machines Corporation H-driver DC-to-DC converter utilizing mutual inductance
US5373435A (en) 1993-05-07 1994-12-13 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
DE69533309D1 (de) 1995-05-17 2004-09-02 St Microelectronics Srl Laden eines Bootstrap-Kondensators mittels eines lateralen DMOS-Transistors
EP0887932A1 (en) 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Control of the body voltage of a high voltage LDMOS
EP0887931A1 (en) 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Protection circuit for controlling the gate voltage of a high voltage LDMOS transistor
EP0887933A1 (en) 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
US6060943A (en) * 1998-04-14 2000-05-09 Nmb (Usa) Inc. Circuit simulating a diode
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US7215189B2 (en) 2003-11-12 2007-05-08 International Rectifier Corporation Bootstrap diode emulator with dynamic back-gate biasing
TWI231093B (en) * 2004-05-14 2005-04-11 Quanta Comp Inc One-way conduction device
US7106105B2 (en) 2004-07-21 2006-09-12 Fairchild Semiconductor Corporation High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator
JP4849907B2 (ja) * 2006-02-22 2012-01-11 セイコーインスツル株式会社 チャージポンプ回路
US9263439B2 (en) * 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
CN103187951B (zh) 2011-12-31 2016-09-07 意法半导体研发(深圳)有限公司 用于生成斜坡信号的全集成电路
US9484913B2 (en) * 2014-03-11 2016-11-01 Texas Instruments Incorporated Emulation of LED input characteristics in BICMOS process
ITUB20155707A1 (it) * 2015-11-18 2017-05-18 St Microelectronics Srl Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070236283A1 (en) * 2006-04-07 2007-10-11 International Rectifier Corporation Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator
US20110018613A1 (en) * 2009-07-21 2011-01-27 Intersil Americas Inc. System and method for pre-charging a boot capacitor in a switching regulator with high pre-bias voltage
US20140049293A1 (en) * 2012-08-17 2014-02-20 Alpha & Omega Semiconductor, Inc. Three-Dimensional High Voltage Gate Driver Integrated Circuit

Also Published As

Publication number Publication date
CN106712473A (zh) 2017-05-24
DE102016109333A1 (de) 2017-05-18
US20170141775A1 (en) 2017-05-18
CN206135703U (zh) 2017-04-26
US10084446B2 (en) 2018-09-25
CN106712473B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
ITUB20155707A1 (it) Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti
US20230327661A1 (en) Cascode switches including normally-off and normally-on devices and circuits comprising the switches
US8723564B2 (en) Driving circuit
US8729566B2 (en) Semiconductor switching arrangement having a normally on and a normally off transistor
US9935551B2 (en) Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith
CN104067495B (zh) 驱动器电路
EP2390919A2 (en) III-Nitride switching device with an emulated diode
US10069491B2 (en) Power-on reset circuit and under-voltage lockout circuit comprising the same
JP2010130822A (ja) 半導体装置
CN103168421A (zh) 驱动电路
KR100854146B1 (ko) 동적 백게이트 바이어싱과 단락을 방지하는 부트스트랩다이오드 에뮬레이터
US10277224B2 (en) Bootstrap diode emulator circuit
US9722593B2 (en) Gate driver circuit
US20180115311A1 (en) Configurable Clamp Circuit
ITUB20159684A1 (it) Interruttore elettronico, dispositivo e procedimento corrispondenti
EP3934097A1 (en) A driver circuit, corresponding device and method of operation
WO2014128942A1 (ja) 半導体素子の駆動装置
US11398822B2 (en) Output driver with reverse current blocking capabilities
US20150236635A1 (en) Inverter output circuit
US10707870B2 (en) High-side driver circuit
US11791815B2 (en) Driver circuit, corresponding device and method of operation
TWI575855B (zh) Resonance control device
IT201800002257A1 (it) Circuito di commutazione, dispositivo e procedimento corrispondenti
US11290107B2 (en) High-voltage output driver for a sensor device with reverse current blocking
WO2022181479A1 (ja) 半導体装置