IT201800002257A1 - Circuito di commutazione, dispositivo e procedimento corrispondenti - Google Patents
Circuito di commutazione, dispositivo e procedimento corrispondenti Download PDFInfo
- Publication number
- IT201800002257A1 IT201800002257A1 IT201800002257A IT201800002257A IT201800002257A1 IT 201800002257 A1 IT201800002257 A1 IT 201800002257A1 IT 201800002257 A IT201800002257 A IT 201800002257A IT 201800002257 A IT201800002257 A IT 201800002257A IT 201800002257 A1 IT201800002257 A1 IT 201800002257A1
- Authority
- IT
- Italy
- Prior art keywords
- switch
- conductive
- current
- transistor
- node
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000005669 field effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001168730 Simo Species 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0009—AC switches, i.e. delivering AC power to a load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Communication Control (AREA)
Description
DESCRIZIONE dell’invenzione industriale dal titolo:
“Circuito di commutazione, dispositivo e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai circuiti a commutazione (switch circuit).
Una o più forme di attuazione possono essere relative ai circuiti a commutazione di potenza che comprendono transistori MOS (Metal Oxide Semiconductor).
Sfondo tecnologico
Varie applicazioni tecniche comportano degli switch di potenza previsti per agire come un circuito aperto o un circuito chiuso secondo una tensione di controllo, con la capacità di trattare correnti dell’ordine, per es., da 1 A a 10 A.
Ci si aspetta che questi switch siano atti a funzionare indifferentemente con correnti che scorrono attraverso lo switch nell’una o nell’altra direzione, eventualmente con terminali flottanti che, diversamente dai dispositivi HSD e LSD tradizionali, possono non comprendere terminali connessi a massa o a un rail di alimentazione positiva.
I cosiddetti dispositivi SIMO (Single Inductor Multiple Load) nei quali n carichi sono alimentati in sequenza per mezzo di n switch di potenza con terminali flottanti sono esempi di un possibile uso di questi switch.
Un altro possibile campo di applicazione sono i convertitori a risonanza, dove gli switch svolgono il ruolo di switch ausiliari per il circuito risonante.
Circuiti comprendenti transistori, per es., transistori MOS in un dispositivo anti-serie (back-to-back) sono spesso usati, eventualmente con i terminali di source connessi reciprocamente, con la capacità di pilotare i rispettivi gate con un singolo segnale di controllo.
In tal caso possono essere usati due transistori (MOS) nella misura in cui i diodi tra i terminali di drain e di source evitino di commutare su uno stato aperto (non conduttivo) in una condizione di polarizzazione, vale a dire quando il diodo è in una conduzione diretta (forward).
Un tale dispositivo ha il vantaggio di una dissipazione di potenza DC ridotta nella misura in cui la caduta attraverso lo switch è data dalla somma delle resistenze in “on” Rds(on) dei due transistori.
In certe applicazioni, specialmente quando entrano in gioco alte frequenze di commutazione, può essere vantaggioso agire sul gate di solo uno dei due transistori (vale a dire, usando l’altro transistore nella coppia come un diodo): anche se le perdite di conduzione possono essere più alte, la caduta di tensione relativa alla Rds(on) è generalmente più bassa della caduta di tensione relativa a un diodo in conduzione diretta (forward).
Spesso, quando è applicata una polarizzazione inversa a un transistore MOS, può essere vantaggioso usare i diodi intrinseci tra il drain e il source.
Nel caso di transistori MOS con una alta BVdss (per es., più alta di 20 V) il rapido spegnimento (“shutdown”) di questi diodi quando in funzionamento può condurre a una corrente supplementare apprezzabile causata dalla carica immagazzinata, un fenomeno noto come “corrente di recupero inversa” (“reverse recovery current”) del diodo di bodysource dello switch in conduzione diretta.
Specialmente in sistemi a commutazione ad alta frequenza, questo fenomeno può limitare le prestazioni o perfino impedire eventualmente un funzionamento soddisfacente.
Con riferimento (puramente a titolo di esempio) a switch che comprendono componenti a stato solido fabbricati con un processo BCD (Bipolar-CMOS-DMOS), in presenza di una corrente da commutare dell’ordine, per es., di 1 A, il picco di corrente supplementare può essere tanto alto quanto 10 A con corrispondenti tensioni Vds dell’ordine di 10 V, il che conduce a una dissipazione di potenza (molto) alta.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di superare gli inconvenienti delineati in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un circuito avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo corrispondente, quale un amplificatore a commutazione (in classe D). Una o più forme di attuazione possono essere relative a un procedimento corrispondente.
Le rivendicazioni fanno parte integrante della descrizione delle forme di attuazione come qui fornita.
Una o più forme di attuazione possono comprendere due transistori (di potenza) (per es., transistori MOS) disposti back-to-back (dispositivo in anti-serie) con un source comune e un gate comune atti a essere fatti commutare in on (resi conduttivi) connettendo il gate comune al drain di uno o l’altro dei transistori nella coppia, in funzione della direzione della corrente.
In una o più forme di attuazione, il transistore (per es., transistore MOS) polarizzato in un modo inverso può ridurre considerevolmente la corrente sul suo diodo intrinseco.
Oltre a una riduzione nel picco di recupero inverso, una o più forme di attuazione possono presentare una struttura semplice da pilotare.
Sebbene presentino eventualmente una caduta attraverso i terminali dello switch più alta in confronto alle soluzioni tradizionali, una o più forme di attuazione possono condurre a una dissipazione di potenza (considerevolmente) più bassa alle alte frequenze a commutazione in confronto a dispositivi tradizionali a causa dell’assenza quasi completa di corrente di recupero inversa.
Una o più forme di attuazione possono fornire uno o più dei vantaggi seguenti:
- riduzione dei picchi di corrente durante la commutazione, per es., allo spegnimento (“switch-off”); come indicato, questi picchi possono essere dannosi per il funzionamento o le prestazioni di un dispositivo comprendente lo switch;
-specialmente a frequenze a commutazione relativamente alte (per es., più alte di 1 MHz) e/o con tempi di attivazione (“turn-on”) ridotti dello switch (per es., minori di 100 ns), può essere ottenuta una riduzione apprezzabile nella potenza dissipata con una maggiore efficienza;
- il progetto della circuiteria del dispositivo di pilotaggio dello switch è reso apprezzabilmente più semplice.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è uno schema di forme di attuazione, - le Figure 2, 3 e 4 sono esempi di varie condizioni operative di un circuito corrispondente allo schema della Figura 1, e
- la Figura 5 è un esempio di possibili dettagli di implementazione di forme di attuazione.
Descrizione dettagliata di esempi di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Nelle figure, un riferimento 10 indica nel suo complesso un circuito a commutazione atto a essere incluso in una linea elettrica tra due nodi Va, Vb in un dispositivo elettrico D.
Un amplificatore a commutazione (in classe D) può essere un esempio di un tale dispositivo. Un tale amplificatore a commutazione, adatto per l’uso nei sistemi audio per auto che funziona a una frequenza a commutazione dell’ordine di 2 MHz, è descritto in una domanda di brevetto italiana depositata nella stessa data a nome della stessa Richiedente.
Regolatori ad alta efficienza e vari tipi di prodotti BCD possono essere ulteriori esempi di dispositivi nei quali possono essere usate le forme di attuazione.
Il circuito 10 come rappresentato come esempio nelle figure comprende un primo transistore M1 e un secondo transistore M2. I transistori MOS (Metal Oxide Semiconductor) possono essere esempi di tali transistori.
I due transistori M1, M2 sono disposti con i loro terminali di controllo (i gate, nel caso di transistori a effetto di campo quali i transistori MOS) accoppiati in un primo nodo comune A.
I due transistori M1, M2 sono anche accoppiati con i loro percorsi di corrente (source-drain, nel caso di un transistore a effetto di campo quale un transistore MOS) accoppiati in un secondo nodo comune B in un dispositivo in anti-serie.
La designazione “anti-serie” (indicata anche come connessione “back-to-back”) indica una connessione serie nella quale componenti polarizzati (bipoli) hanno i loro terminali omologhi accoppiati reciprocamente. Per esempio, due diodi possono essere connessi in un dispositivo antiserie (o back-to-back) connettendo reciprocamente i loro catodi e accedendo alla connessione serie tramite i loro anodi o, viceversa, connettendo reciprocamente i loro anodi e accedendo alla connessione serie tramite i catodi.
Nel caso di esempio discusso qui, i due transistori M1, M2 sono accoppiati in una disposizione anti-serie (back-to-back) avendo i loro terminali che generano corrente (i source, nel caso di un transistore a effetto di campo quale un transistore MOS) connessi reciprocamente e accedendo alla connessione serie (per es., a Va, Vb) attraverso i terminali di pozzo (“sink”) di corrente (qui, i terminali di drain) di M1, M2.
Un alternativo può comprendere due transistori accoppiati tramite i loro terminali di sink di corrente (i drain, nel caso di transistori a effetto di campo quali i transistori MOS) e di accedere alla connessione serie tramite i terminali di generazione di corrente (i source nel caso di transistori a effetto di campo quali i transistori MOS).
In una o più forme di attuazione come rappresentato come esempio nella Figura 1, un primo percorso elettrico è fornito tra il primo nodo comune A e il percorso di corrente attraverso il primo transistore M1 al terminale del primo transistore M1 in posizione opposta al secondo transistore M2, vale a dire al terminale di sink di corrente (qui il drain) di M1.
Un primo switch C1 è fornito nel primo percorso elettrico, con il primo switch C1 atto a essere fatto commutare (sotto il controllo di un segnale di controllo applicato a un nodo di controllo S2) tra uno stato conduttivo e uno stato non conduttivo.
In una o più forme di attuazione come rappresentato come esempio nella Figura 1, un secondo percorso elettrico è fornito tra il primo nodo comune A e il percorso di corrente attraverso il secondo transistore M2 al terminale del secondo transistore M2 in posizione opposta al primo transistore M1, vale a dire al terminale di sink di corrente (qui, di nuovo, il drain) di M2.
Un secondo switch C2 è fornito nel secondo percorso elettrico, con il secondo switch C2 atto a essere fatto commutare (secondo il controllo di un segnale di controllo applicato a un nodo di controllo S1) tra uno stato conduttivo e uno stato non conduttivo.
In una o più forme di attuazione come rappresentato come esempio nella Figura 1, un terzo percorso elettrico è fornito tra il primo nodo comune A e il secondo nodo comune B con un terzo switch C3 posto nel terzo percorso elettrico e atto a essere fatto commutare tra uno stato conduttivo e uno stato non conduttivo.
La commutazione del terzo switch C3 è controllata partendo dai terminali di controllo S1, S2 tramite un circuito logico (per es., una porta logica NAND 12) che ha i suoi ingressi accoppiati rispettivamente nel primo e nel secondo nodo di controllo S2, S1.
In un tale dispositivo, il terzo switch C3 sarà così in uno stato conduttivo (accoppiando così i due nodi comuni A, B) quando sia il primo switch C1 sia il secondo switch C2 sono nello stato non conduttivo.
Per contro, il terzo switch C3 sarà nello stato non conduttivo se l’uno o l’altro tra il primo switch C1 e il secondo switch C2 è nello stato conduttivo.
La Figura 2 è un esempio di una possibile condizione operativa del circuito a commutazione 10 della Figura 1 dove:
- entrambi gli switch C1, C2 sono in uno stato aperto (non conduttivo) cosicché il primo nodo comune A è disaccoppiato (separato) rispetto ai nodi Va, Vb,
- il terzo switch C3 è attivato (vale a dire, reso conduttivo) accoppiando con ciò i due nodi comuni A, B.
Nell’esempio di condizione della Figura 2, la linea elettrica tra Va, Vb è così non conduttiva nella misura in cui nessuna corrente apprezzabile può scorrere tra Va, Vb (nell’una o nell’altra direzione).
Nell’esempio della condizione della Figura 2, il circuito 10 (considerato nel suo complesso come uno switch) sarà così in uno stato “aperto” (vale a dire, non conduttivo).
La Figura 3 è un esempio di una condizione operativa del circuito 10 in cui lo switch C1 è conduttivo (per es., come risultato del fatto che S2 = 1), e il secondo switch C2 è non conduttivo (per es., come risultato del fatto che S1 = 0).
Nell’esempio di condizione della Figura 3, il terzo switch C3 sarà in uno stato aperto (non conduttivo) cosicché i due nodi comuni A, B saranno reciprocamente disaccoppiati (vale a dire, reciprocamente isolati).
Nell’esempio della condizione della Figura 3, potrà scorrere una corrente da Va verso Vb (vale a dire, da sinistra a destra nella Figura 3) attraverso il transistore M1 che ha il suo drain cortocircuitato al gate (nodo A) e al diodo intrinseco ID in M2 con il MOS polarizzato nel modo inverso che agisce per ridurre la corrente attraverso di esso.
La Figura 4 è un esempio di una condizione operativa del circuito 10 in cui lo switch C1 è non conduttivo (per es., come risultato del fatto che S2 = 0), e il secondo switch C2 è conduttivo (per es., come risultato del fatto che S1 = 1).
Nell’esempio di condizione della Figura 4, il terzo switch C3 sarà di nuovo in uno stato aperto (non conduttivo) cosicché i due nodi comuni A, B saranno reciprocamente disaccoppiati (vale a dire, reciprocamente isolati).
Nell’esempio della condizione della Figura 4, potrà scorrere una corrente da Vb verso Va (vale a dire, da destra a sinistra nella Figura 4) attraverso il transistore M2 che ha il suo drain cortocircuitato al gate (nodo A) e al diodo intrinseco ID in M1 con il MOS polarizzato nel modo inverso che agisce per ridurre la corrente attraverso di esso.
Nella Figura 5, le parti o gli elementi simili alle parti o agli elementi già discussi con riferimento alle Figure da 1 a 4 sono indicati con numeri/riferimenti simili, cosicché una descrizione dettagliata corrispondente non sarà ripetuta qui per brevità.
La Figura 5 è un esempio di varie opzioni di implementazione di forme di attuazione. Per brevità, nella Figura 5 queste opzioni sono esemplificate in combinazione, essendo inteso per il resto che non è necessario che queste opzioni siano adottate necessariamente in combinazione. Una o più forme di attuazione possono così adottare questi dettagli/queste caratteristiche individualmente e/o in combinazioni differenti rispetto alla combinazione rappresentata come esempio nella Figura 5.
Per esempio, in una o più forme di attuazione, lo switch C3 (che è previsto per mantenere “disattivate” le tensioni Vgs nei transistori di potenza M1, M2) può essere implementato per mezzo di un singolo transistore di “segnale”, per es., un singolo transistore MOS a canale N, che può essere pilotato con una tensione V3 tra 0 e Vgs riferita al nodo comune B tra i (source dei) transistori M1, M2 a una tensione Vs.
In una o più forme di attuazione, alla porta logica 12 può essere fornita una tensione indicata come Vs. Per esempio, i segnali logici dai nodi S1, S2 (che si ipotizza che siano riferiti a un livello 0) possono essere traslati da Vs a Vs Vgs tramite circuiti traslatori di livello (“level shifter”) 121, 122 (di un tipo noto qualsiasi).
In una o più forme di attuazione, il primo switch C1 e il secondo switch C2 possono comprendere due transistori di “segnale” (vale a dire, a bassa potenza) (per es., coppie di transistori MOS M4, M5 e M6, M7) in un disposizione anti-serie(back-to-back), per es., con i source comuni e i gate comuni (si vedano, per es., i nodi E1 ed E2).
Un tale dispositivo facilita il fatto di evitare l’attivazione di un percorso di flusso di corrente tra Va e Vb attraverso i diodi di corpo dei transistori di potenza M1, M2 (che andrebbe contro il fatto di ottenere la condizione di “aperto” dello switch 10 come rappresentato come esempio nella Figura 2).
In una o più forme di attuazione, i transistori M4, M5 (switch C1) e M6, M7 (switch C2) possono essere pilotati ai nodi E1, E2 tramite terminali di controllo comuni (i gate, nel caso di un transistore a effetto di campo quale un transistore MOS), per es., tramite rispettivi buffer 201, 202 alimentati tra una tensione Vs e una tensione Vs+Vgsw.
Può così essere previsto che la tensione tra Vs e i punti comuni E1, E2 delle coppie di transistori M4, M5 e M6, M7 piloti in serie le tensioni di gate-source sia per i transistori di “segnale” (a bassa potenza) negli switch C1, C2 sia per i transistori di potenza M1 o M2.
A tale riguardo, può applicarsi la relazione seguente: Vgs = VgsM1 VgsM4
dove VgsM1 e VgsM4 indicano rispettivamente le tensioni di gate-source dei transistori M1 e M4, con riferimento a un caso pessimo, cioè la più alta intensità di corrente è contemplata per lo switch 10, modelli minimi e la più alta temperatura operativa contemplata.
I riferimenti 301, 302 indicano corrispondenti traslatori di livello (di un tipo noto qualsiasi) progettati a tale scopo.
Uno o più dispositivi come rappresentato qui come esempio possono essere vantaggiosi, per es., per quanto riguarda la caduta di tensione attraverso lo switch 10.
Per esempio, considerando la condizione operativa come rappresentato come esempio nella Figura 3, si può notare che una tensione da gate a drain più alta nel transistore M2 produrrà una corrente più alta attraverso il transistore (che in questo caso funziona con il drain che agisce come il source), mentre la corrente nel diodo di corpo associato sarà (drasticamente) ridotta.
Di conseguenza, Vds > Vdn.
Attraverso il componente M1 si origina una caduta di tensione più alta nella misura in cui:
Vms = Iin * Rds(on) ;mentre Vmn = Vgs (M1) per quanto riguarda la corrente Iin. ;Di conseguenza, Vmn ≥ Vms ;Di conseguenza, nel caso, per es., di un processo BCD con transistori DMOS che hanno Vgs (max) = 5 V, si può stimare ;(Vmn Vdn) – (Vms Vds) circa 1 V, ;dove (Vmn Vdn) e (Vms Vds) sono rispettivamente le cadute di tensione attraverso i transistori M1 e M2, in un dispositivo secondo le forme di attuazione e in un dispositivo tradizionale che comprende transistori in antiserie. ;Le stesse considerazioni si applicano all’esempio di condizione della Figura 4 invertendo i ruoli di M1 e di M2. ;Alla DC (o in presenza di una frequenza a commutazione relativamente bassa), vale a dire quando la potenza dissipata dovuta alla conduzione domina sulla potenza dissipata dovuta alla commutazione, certi dispositivi tradizionali possono sembrare più vantaggiosi nei termini del consumo di potenza. Come indicato, questi dispositivi tradizionali possono essere esposti a problemi critici a causa del picco di corrente prodotto da una scarica del diodo che può dare origine a problemi di funzionamento per il circuito nel suo complesso. ;A frequenze operative più alte (per es., più alte che da 1 MHz a 2 MHz) o se il tempo Ton per il quale lo switch 10 è mantenuto attivo (cioè, conduttivo) è al di sotto di alcune centinaia di ns, una o più forme di attuazione possono fornire prestazioni di gran lunga perfezionate anche rispetto al consumo di potenza. ;Come indicato, in certi dispositivi tradizionali, la corrente di gate per i transistori (di potenza) è presa dall’alimentazione (positiva), in modo tale che la potenza (media) dissipata Pdiss possa essere espressa in funzione della tensione del dispositivo di pilotaggio Vdriver secondo la forma: ;Pdiss (gate) = Vdriver*Igate
dove Igate è la corrente (proporzionale alla frequenza di commutazione) che carica/scarica le capacità associate al terminale di gate.
Una o più forme di attuazione possono ottenere la corrente di gate dalla corrente di ingresso, evitando così un aumento della potenza dissipata.
Un’attivazione dello switch (che può essere implementato tramite transistori di “segnale” a bassa potenza) assorbe una corrente che è significativamente più bassa nella misura in cui questi transistori possono essere dimensionati per avere una dimensione complessiva che è, per es., circa 1/30 della dimensione dei transistori di potenza M1, M2.
Inoltre, la perdita di corrente verso il substrato prodotta dagli effetti parassiti di canale P associati al diodo sarà inferiore a causa del fatto che la corrente attraverso il diodo stesso è inferiore.
Questo fattore contribuisce ulteriormente a ridurre la dissipazione di potenza globale.
A causa della corrente ridotta che deve essere trattata tramite gli switch come C1, C2, progettare i circuiti di pilotaggio corrispondenti è reso più semplice in modo corrispondente.
Un circuito (per es., 10) secondo una o più forme di attuazione può comprendere:
- un primo (per es., M1) e un secondo (per es., M2) transistore che hanno i loro elettrodi di controllo (per es., i gate, nel caso di esempio di transistori a effetto di campo) accoppiati in un primo nodo comune (per es., A) e i percorsi di corrente attraverso di essi (per es., sourcedrain nel caso di esempio di transistori a effetto di campo) accoppiati in un secondo nodo comune (per es., B) in un dispositivo in anti-serie,
- un primo percorso elettrico tra il primo nodo comune e il percorso di corrente attraverso il primo transistore (al terminale, per es., il drain) in posizione opposta al secondo transistore, il primo percorso elettrico comprendendo un primo switch (per es., C1) atto a commutare (per es., S2) tra uno stato conduttivo e uno stato non conduttivo,
- un secondo percorso elettrico tra il primo nodo comune e il percorso di corrente attraverso il secondo transistore (al terminale, per es., il drain) in posizione opposta al primo transistore, il secondo percorso elettrico comprendendo un secondo switch (per es., C2) atto a commutare (per es., S1) tra uno stato conduttivo e uno stato non conduttivo,
- un terzo percorso elettrico tra il primo nodo comune e il secondo nodo comune, il terzo percorso elettrico comprendendo un terzo switch (per es., C3) atto a commutare tra uno stato conduttivo e uno stato non conduttivo,
- una rete logica (per es., 12) che accoppia il terzo switch con il primo e il secondo switch, la rete logica configurata per fare commutare il terzo switch:
a) allo stato conduttivo con sia il primo switch sia il secondo switch commutati allo stato non conduttivo, b) allo stato non conduttivo con l’uno o l’altro tra il primo switch e il secondo switch commutati allo stato conduttivo.
In una o più forme di attuazione, il primo transistore e il secondo transistore possono comprendere transistori MOS.
In una o più forme di attuazione, il primo transistore e il secondo transistore possono avere i loro terminali di generazione di corrente (per es., i source, nel caso di esempio di transistori a effetto di campo) accoppiati nel secondo nodo comune (B).
In una o più forme di attuazione, la rete logica può comprendere una porta logica NAND sensibile allo stato conduttivo rispettivamente non conduttivo del primo e del secondo switch, la porta logica NAND configurata per controllare (per es., tramite la sua uscita) lo stato conduttivo rispettivamente non conduttivo del terzo switch.
In una o più forme di attuazione, il primo, il secondo e il terzo switch possono comprendere transistori MOS (a bassa potenza o di “segnale”) (per es., M4, M5; M6, M7; M3).
In una o più forme di attuazione:
- il primo switch e il secondo switch possono comprendere rispettive coppie di transistori (per es., M4, M5 e M6, M7) accoppiate in un dispositivo in anti-serie;
- il terzo switch può comprendere un singolo transistore (per es., M3).
Una o più forme di attuazione possono comprendere:
- un primo (per es., S2) e un secondo (per es., S1) nodo di controllo degli switch accoppiati rispettivamente al primo switch e al secondo switch, in cui il primo e il secondo nodo di controllo degli switch sono accoppiati congiuntamente (per es., tramite il gate 12) al terzo switch,
- traslatori di livello (per es., 121, 122 e 301, 302) posti tra i nodi di controllo degli switch e il primo e il secondo switch.
Un dispositivo elettronico (D) secondo una o più forme di attuazione adatto per comprendere un circuito secondo una o più forme di attuazione può comprendere un amplificatore a commutazione (in Classe D) (D).
In una o più forme di attuazione, un procedimento per controllare un flusso di corrente tra un primo nodo di una linea elettrica (per es., Va) e un secondo nodo di una linea elettrica (per es., Vb) può comprendere:
- disporre un circuito secondo una o più forme di attuazione con i percorsi di corrente attraverso il primo e il secondo transistore che forniscono una linea di corrente tra il primo e il secondo nodo della linea elettrica, e - fare commutare il primo e il secondo switch nel circuito a una condizione operativa selezionata tra:
- i) una prima condizione operativa, nella quale il primo e il secondo switch sono non conduttivi, impedendo con ciò un flusso di corrente nella linea di corrente tra il primo e il secondo nodo della linea elettrica con il terzo switch conduttivo;
- ii) una seconda condizione operativa, nella quale il primo switch è conduttivo e il secondo switch è non conduttivo con il terzo switch non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente dal primo al secondo nodo della linea elettrica,
- iii) una terza condizione operativa, nella quale il primo switch è non conduttivo e il secondo switch è conduttivo con il terzo switch non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente dal secondo al primo nodo della linea elettrica.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, senza uscire dall’ambito di protezione. L’ambito di protezione è definito dalle rivendicazioni annesse.
Claims (10)
- RIVENDICAZIONI 1. Circuito (10), comprendente: - un primo (M1) e un secondo (M2) transistore che hanno i loro elettrodi di controllo accoppiati in un primo nodo comune (A) e i percorsi di corrente attraverso di essi accoppiati in un secondo nodo comune (B) in una disposizione in anti-serie, - un primo percorso elettrico tra il primo nodo comune (A) e il percorso di corrente attraverso il primo transistore (M1) in posizione opposta al secondo transistore (M2), il primo percorso elettrico comprendendo un primo switch (C1) atto a commutare (S2) tra uno stato conduttivo e uno stato non conduttivo, - un secondo percorso elettrico tra il primo nodo comune (A) e il percorso di corrente attraverso il secondo transistore (M2) in posizione opposta al primo transistore (M1), il secondo percorso elettrico comprendendo un secondo switch (C2) atto a commutare (S1) tra uno stato conduttivo e uno stato non conduttivo, - un terzo percorso elettrico tra il primo nodo comune (A) e il secondo nodo comune (B), il terzo percorso elettrico comprendendo un terzo switch (C3) atto a commutare tra uno stato conduttivo e uno stato non conduttivo, - una rete logica (12) che accoppia il terzo switch (C3) con il primo (C1) e il secondo (C2) switch, la rete logica (12) configurata per fare commutare il terzo switch (C3): a) allo stato conduttivo con sia il primo switch (C1) sia il secondo switch (C2) commutati allo stato non conduttivo, b) allo stato non conduttivo con l’uno o l’altro tra il primo switch (C1) e il secondo switch (C2) commutato allo stato conduttivo.
- 2. Circuito secondo la rivendicazione 1, in cui il primo transistore (M1) e il secondo transistore (M2) comprendono transistori MOS.
- 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, in cui il primo transistore (M1) e il secondo transistore (M2) hanno loro terminali di generazione di corrente accoppiati nel secondo nodo comune (B).
- 4. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui la rete logica (12) comprende una porta logica NAND (12) sensibile allo stato conduttivo rispettivamente non conduttivo del primo (C1) e del secondo (C2) switch, la porta logica NAND (12) configurata per controllare lo stato conduttivo rispettivamente non conduttivo del terzo switch (C3).
- 5. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo (C1), il secondo (C2) e il terzo (C3) switch comprendono transistori MOS (M4, M5; M6, M7; M3).
- 6. Circuito secondo una qualsiasi delle rivendicazioni precedenti, in cui: - il primo switch (C1) e il secondo switch (C2) comprendono rispettive coppie di transistori (M4, M5; M6, M7) accoppiate in un dispositivo in anti-serie; - il terzo switch (C3) comprende un singolo transistore (M3).
- 7. Circuito secondo una qualsiasi delle rivendicazioni precedenti, comprendente: - un primo (S2) e un secondo (S1) nodo di controllo degli switch accoppiati rispettivamente al primo switch (C1) e al secondo switch (C2), in cui il primo (S2) e il secondo (S1) nodo di controllo degli switch sono accoppiati congiuntamente (12) al terzo switch (C3), - traslatori di livello (121, 122; 301, 302) posti tra i nodi di controllo degli switch (S1, S2) e il primo (C1) e il secondo (C2) switch.
- 8. Dispositivo elettronico (D) comprendente un circuito secondo una qualsiasi delle rivendicazioni da 1 a 7.
- 9. Circuito elettronico secondo la rivendicazione 8, in cui il dispositivo elettronico (D) comprende un amplificatore a commutazione (D).
- 10. Procedimento per controllare un flusso di corrente tra un primo nodo di una linea elettrica (Va) e un secondo nodo di una linea elettrica (Vb) il procedimento comprendendo: - disporre un circuito (10) secondo una qualsiasi delle rivendicazioni da 1 a 7 con i percorsi di corrente attraverso il primo (M1) e il secondo (M2) transistore che forniscono una linea di corrente tra il primo (Va) e il secondo (Vb) nodo della linea elettrica, e - fare commutare (S2, S1) il primo (C1) e il secondo (C2) switch nel circuito (10) a una condizione operativa selezionata tra: - i) una prima condizione operativa, nella quale il primo (C1) e il secondo (C2) switch sono non conduttivi, impedendo con ciò un flusso di corrente nella linea di corrente tra il primo (Va) e il secondo (Vb) nodo della linea elettrica con il terzo switch (C3) conduttivo; - ii) una seconda condizione operativa, nella quale il primo switch (C1) è conduttivo e il secondo switch (C2) è non conduttivo con il terzo switch (C3) non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente dal primo (Va) al secondo (Vb) nodo della linea elettrica, - iii) una terza condizione operativa, nella quale il primo switch (C1) è non conduttivo e il secondo switch (C2) è conduttivo con il terzo switch (C3) non conduttivo, facilitando con ciò un flusso di corrente nella linea di corrente dal secondo (Vb) al primo (Va) nodo della linea elettrica.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800002257A IT201800002257A1 (it) | 2018-01-31 | 2018-01-31 | Circuito di commutazione, dispositivo e procedimento corrispondenti |
| EP19153365.2A EP3522374B1 (en) | 2018-01-31 | 2019-01-23 | A switch circuit, corresponding device and method |
| US16/261,267 US10523197B2 (en) | 2018-01-31 | 2019-01-29 | Switch circuit, corresponding device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT201800002257A IT201800002257A1 (it) | 2018-01-31 | 2018-01-31 | Circuito di commutazione, dispositivo e procedimento corrispondenti |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| IT201800002257A1 true IT201800002257A1 (it) | 2019-07-31 |
Family
ID=61952919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT201800002257A IT201800002257A1 (it) | 2018-01-31 | 2018-01-31 | Circuito di commutazione, dispositivo e procedimento corrispondenti |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10523197B2 (it) |
| EP (1) | EP3522374B1 (it) |
| IT (1) | IT201800002257A1 (it) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11489444B2 (en) | 2020-03-20 | 2022-11-01 | Stmicroelectronics S.R.L. | Switching converter and method |
| GB2601535B (en) * | 2020-12-03 | 2023-09-13 | Dyson Technology Ltd | Drive circuit for a brushless motor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080143421A1 (en) * | 2006-12-14 | 2008-06-19 | Manabu Yanagihara | Bidirectional switch and method for driving bidirectional switch |
| WO2009153965A1 (ja) * | 2008-06-18 | 2009-12-23 | パナソニック株式会社 | 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4953068A (en) | 1989-11-08 | 1990-08-28 | Unisys Corporation | Full bridge power converter with multiple zero voltage resonant transition switching |
| JP2991181B2 (ja) | 1998-02-27 | 1999-12-20 | 富士電機株式会社 | スイッチング電源 |
| JP3797885B2 (ja) | 2001-01-20 | 2006-07-19 | 天網電子股▲分▼有限公司 | Ｚｖｓ方法およびｚｖｓ電力転換装置 |
| KR20050061574A (ko) * | 2002-10-29 | 2005-06-22 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 스위치 및 이를 포함하는 시스템 |
| US7501889B2 (en) | 2004-04-26 | 2009-03-10 | Rgb Systems, Inc. | Method and apparatus for implementing soft switching in a class D amplifier |
| JP4902323B2 (ja) * | 2006-11-20 | 2012-03-21 | パナソニック株式会社 | 半導体スイッチ回路 |
| CN201018423Y (zh) | 2007-03-09 | 2008-02-06 | 珠海泰坦科技股份有限公司 | 一种滞后桥臂实现零电压、零电流开关的全桥变换器 |
| US8026704B2 (en) | 2008-06-06 | 2011-09-27 | Infineon Technologies Austria Ag | System and method for controlling a converter |
| US8942018B2 (en) | 2008-08-20 | 2015-01-27 | ConvenientPower HK Ltd. | Single-phase self-driven full-bridge synchronous rectification |
| US9755630B2 (en) * | 2009-04-30 | 2017-09-05 | The United States of America as represented by the Secretary of the Government | Solid-state circuit breakers and related circuits |
| CN101814840B (zh) | 2010-03-11 | 2012-04-25 | 南京航空航天大学 | 二极管加辅助变压器箝位的零电压开关全桥直流变换器 |
| US8830711B2 (en) | 2010-08-10 | 2014-09-09 | Virginia Tech Intellectual Properties, Inc. | Hybrid switch for resonant power converters |
| US8929114B2 (en) | 2011-02-24 | 2015-01-06 | Virginia Tech Intellectual Properties, Inc. | Three-level active neutral point clamped zero voltage switching converter |
| WO2013134573A1 (en) | 2012-03-08 | 2013-09-12 | Massachusetts Institute Of Technology | Resonant power converters using impedance control networks and related techniques |
| US10205397B2 (en) | 2014-07-10 | 2019-02-12 | Rompower Technology Holdings, Llc | Soft switching on all switching elements converter through current shaping “bucharest converter” |
| DE112014004142B4 (de) | 2013-09-10 | 2021-10-21 | Efficient Power Conversion Corporation | Topologie im Hochleistungsspannungsbetrieb der Klasse D |
| JP2016010045A (ja) * | 2014-06-25 | 2016-01-18 | 株式会社東芝 | 高周波スイッチ回路 |
| EP3295465A4 (en) | 2015-03-13 | 2018-11-07 | Rompower Energy Systems, Inc. | Method and apparatus for obtaining soft switching in all the switching elements through current shaping and intelligent control |
| US10122359B2 (en) * | 2015-08-07 | 2018-11-06 | Semiconductor Components Industries, Llc | Integrated circuit control of anti-series switches |
-
2018
- 2018-01-31 IT IT201800002257A patent/IT201800002257A1/it unknown
-
2019
- 2019-01-23 EP EP19153365.2A patent/EP3522374B1/en active Active
- 2019-01-29 US US16/261,267 patent/US10523197B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080143421A1 (en) * | 2006-12-14 | 2008-06-19 | Manabu Yanagihara | Bidirectional switch and method for driving bidirectional switch |
| WO2009153965A1 (ja) * | 2008-06-18 | 2009-12-23 | パナソニック株式会社 | 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3522374B1 (en) | 2020-07-15 |
| US10523197B2 (en) | 2019-12-31 |
| EP3522374A1 (en) | 2019-08-07 |
| US20190238130A1 (en) | 2019-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6209205B2 (ja) | ＧａＮＦＥＴのゲートの保護のためのドライバ回路のためのシステム及び装置 | |
| JP4528321B2 (ja) | スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路 | |
| JP4745010B2 (ja) | 半導体装置 | |
| US8847661B2 (en) | Level shift device | |
| US7330017B2 (en) | Driver for a power converter and a method of driving a switch thereof | |
| US7915946B2 (en) | Switch circuit for high frequency signals wherein distortion of the signals are suppressed | |
| US10211826B2 (en) | Electronic switch, and corresponding device and method | |
| US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
| US20160065064A1 (en) | System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor | |
| US20160065203A1 (en) | System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor | |
| KR20130029337A (ko) | 반도체장치 | |
| WO2005002054A1 (ja) | 半導体スイッチ | |
| ITUB20155707A1 (it) | Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti | |
| CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
| US20140320197A1 (en) | Gate driver circuit | |
| US8729927B2 (en) | Cascode drive circuitry | |
| CN107810421B (zh) | 电压监测器 | |
| IT201800002257A1 (it) | Circuito di commutazione, dispositivo e procedimento corrispondenti | |
| US20150236635A1 (en) | Inverter output circuit | |
| US20120274385A1 (en) | Transmission Gate | |
| US20080211541A1 (en) | Precision voltage level shifter based on thin gate oxide transistors | |
| US20160191027A1 (en) | Voltage level shifter for high voltage applications | |
| CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
| US10498337B2 (en) | Level shift device and IC device | |
| US6731156B1 (en) | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages |