WO2022181479A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022181479A1
WO2022181479A1 PCT/JP2022/006628 JP2022006628W WO2022181479A1 WO 2022181479 A1 WO2022181479 A1 WO 2022181479A1 JP 2022006628 W JP2022006628 W JP 2022006628W WO 2022181479 A1 WO2022181479 A1 WO 2022181479A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
circuit
terminal
signal
detection circuit
Prior art date
Application number
PCT/JP2022/006628
Other languages
English (en)
French (fr)
Inventor
淳 福原
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2022181479A1 publication Critical patent/WO2022181479A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation

Definitions

  • the present disclosure relates to a semiconductor device that performs control according to the potential difference between terminals of a switching element.
  • this semiconductor device includes a MOSFET (abbreviation for metal oxide semiconductor field effect transistor) as a switching element, and the switching element is connected to a load.
  • the semiconductor device is provided with a clamp circuit between the drain terminal and the gate terminal, and a monitoring unit for monitoring the voltage between the gate terminal and the source terminal between the gate terminal and the source terminal. is provided.
  • a monitoring unit for monitoring the voltage between the gate terminal and the source terminal between the gate terminal and the source terminal.
  • An object of the present disclosure is to provide a semiconductor device capable of facilitating sufficient resistance of a switching element.
  • a semiconductor device has a first terminal, a second terminal, and a control terminal for controlling current flowing between the first terminal and the second terminal, and A switching element connected in series, a state detection circuit that detects the state of the switching element, and a control circuit that causes the switching element to perform an active clamp operation or an avalanche operation based on the detection result of the state detection circuit.
  • the switching element switches between the active clamping operation and the avalanche operation according to the state. Therefore, it is possible to easily draw out the tolerance of the switching element.
  • FIG. 1 is a block diagram showing the configuration of a semiconductor device according to a first embodiment
  • FIG. 2 is a timing chart showing the operation of the semiconductor device shown in FIG. 1
  • It is a block diagram which shows the structure of the semiconductor device in 2nd Embodiment.
  • It is a block diagram which shows the structure of the semiconductor device in 3rd Embodiment.
  • a semiconductor device according to the first embodiment will be described with reference to FIG. It should be noted that the semiconductor device of the present embodiment is preferably used in, for example, a vehicle equipped with a switching element 10 that controls the current flowing through the load 1 .
  • the semiconductor device of this embodiment includes a switching element 10 that controls the current flowing through the load 1, as shown in FIG.
  • the switching element 10 is composed of, for example, an n-channel MOSFET, and has a three-terminal element configuration having a gate electrode G1 serving as a control terminal, and a drain electrode D1 and a source electrode S1 through which an output current Iout flows.
  • the drain electrode D1 corresponds to the first terminal
  • the source electrode S1 corresponds to the second terminal.
  • the switching element 10 may be composed of an IGBT (abbreviation of insulated gate bipolar transistor) or the like instead of the MOSFET.
  • the switching element 10 is composed of an IGBT, the collector electrode corresponds to the first terminal and the emitter electrode corresponds to the second terminal.
  • the load 1 is composed of, for example, a predetermined circuit element, a resistor having a predetermined resistance value, or the like.
  • the switching element 10 and the load 1 are connected in series between a first node N1 on the high potential side and a second node N2 on the low potential side, which are connected to the power supply Vbat.
  • the potential of the first node N1 is set to VCC by a parasitic inductance PI formed in wiring such as a wire harness connected to the power supply Vbat, and the potential of the second node N2 is set to ground.
  • the switching element 10 has the drain electrode D1 connected to the first node N1 and the source electrode S1 connected to the second node N2 via the load 1 .
  • the wiring connected to the power supply Vbat through the first node N1 is referred to as the power supply line 100
  • the wiring connected to the third node N3 between the source electrode S1 and the load is referred to as the output line 110.
  • the semiconductor device includes a switching element 10 as well as a current detection circuit 20 , a driver circuit 30 , and an active clamp/avalanche switching circuit (hereinafter also simply referred to as a switching circuit) 40 .
  • the switching circuit 40 corresponds to the control circuit.
  • the current detection circuit 20 is arranged between the power supply line 100 and the output line 110, and includes a sense element 21, a detection resistor 22, a comparator 23, a first changeover switch 24, a first reference power supply 25, and a second changeover switch. 26, a second reference power supply 27, a logic circuit 28, and the like.
  • the current detection circuit 20 corresponds to the state detection circuit.
  • the sense element 21 has the same configuration as the switching element 10, and is connected in parallel with the switching element 10 so that a detection current that is several hundredths to several thousandths of the output current Iout flowing through the switching element 10 flows. It is configured.
  • the sense element 21 and the switching element 10 are formed on a common semiconductor substrate. Further, the sense element 21 is formed so as to have a predetermined area ratio with respect to the switching element 10 because the flowing current depends on the area ratio.
  • the switching element 10 has the drain electrode D ⁇ b>2 connected to the power supply line 100 and the source electrode S ⁇ b>2 connected to the output line 110 via the detection resistor 22 .
  • the detection resistor 22 is arranged between the source electrode S2 of the sense element 21 and the output line 110, and is adjusted to a predetermined resistance value.
  • the comparator 23 is configured to have a first input terminal 23a, a second input terminal 23b, and an output terminal 23c, and outputs a reference signal R corresponding to voltages input to the first input terminal 23a and the second input terminal 23b. Output from the terminal 23c.
  • the detection voltage Vs between the source electrode S2 of the sense element 21 and the detection resistor 22 is input to the first input terminal 23a of the comparator 23 .
  • the comparator 23 has a second input terminal 23b to which the first reference voltage V1 is input from the first reference power source 25 via the first changeover switch 24, or a second reference voltage V1 via the second changeover switch 26.
  • a second reference voltage V2 is input from the reference power supply 27 .
  • the first changeover switch 24 and the second changeover switch 26 are composed of, for example, MOSFETs, etc., and are switched between an on state and an off state by a first control signal L1 from a logic circuit 28, which will be described later.
  • first control signal L1 is an L signal
  • the first changeover switch 24 and the second changeover switch 26 are turned on and the second changeover switch 26 is turned off.
  • the first changeover switch 24 and the second changeover switch 26 are configured so that the first changeover switch 24 is turned off and the second changeover switch 26 is turned on when the first control signal L1 is an H signal. ing.
  • the first reference voltage V1 serves as an overcurrent threshold.
  • the first reference voltage V1 in this embodiment is set based on the voltage at which the load 1 can be driven, and is set to a voltage equal to or higher than the minimum voltage at which the load 1 can be driven.
  • the second reference voltage V2 serves as a switching threshold for switching the operation of the switching element 10 .
  • the second reference voltage V2 in this embodiment is set based on the breakdown voltage of the switching element 10, and is set to a voltage less than the minimum voltage at which the switching element 10 is destroyed. Note that in this embodiment, the first reference voltage V1 is set higher than the second reference voltage V2.
  • the comparator 23 then outputs to the logic circuit 28 a reference signal R obtained by comparing the detected voltage Vs with the first reference voltage V1 or the second reference voltage V2.
  • the first changeover switch 24 and the second changeover switch 26 are switched between an ON state and an OFF state according to the detected voltage Vs, although the details will be described later.
  • the comparator 23 outputs the reference signal R if the detected voltage Vs is lower than the first reference voltage V1 Outputs an L signal. After that, the comparator 23 outputs an H signal as the reference signal R when the detected voltage Vs becomes the first reference voltage V1.
  • the comparator 23 When the reference signal R switches from the L signal to the H signal, the first changeover switch 24 and the second changeover switch 26 are turned off and the second changeover switch 26 is turned on. be. After that, the comparator 23 outputs an H signal as the reference signal R until the detected voltage Vs becomes equal to or lower than the second reference voltage V2. Then, the comparator 23 outputs an L signal as the reference signal R when the detected voltage Vs becomes less than the second reference voltage V2.
  • the sense element 21 is configured so that a detection current corresponding to the output current Iout flowing through the switching element 10 flows. Therefore, the detected voltage Vs can also be regarded as a voltage corresponding to the output current Iout flowing through the switching element 10 .
  • the comparator 23 outputs an H signal as the reference signal R when the detected voltage Vs exceeds the first reference voltage V1, and outputs an L signal as the reference signal R when the detected voltage Vs falls below the second reference voltage V2. . Therefore, in the present embodiment, it can be considered that the output current Iout flowing through the switching element 10 is compared with the first reference voltage V1 as the first threshold or the second reference voltage V2 as the second threshold.
  • the logic circuit 28 is composed of a latch circuit or the like that maintains the edge of the reference signal R output from the comparator 23, and outputs a first control signal L1 and a second control signal L2.
  • the logic circuit 28 outputs the first control signal L1 to the first selector switch 24 and the second selector switch 26 .
  • the logic circuit 28 outputs the first control signal L1 to the driver circuit 30 and the first switch 43 and the second switch 45, which will be described later.
  • the logic circuit 28 outputs the second control signal L2 to the first switch 43, which will be described later.
  • the logic circuit 28 receives an L signal as the reference signal R from the comparator 23 and outputs an L signal as the first control signal L1 and the second control signal L2. Then, when the reference signal R is switched from the L signal to the H signal, the logic circuit 28 outputs the H signal as the first control signal L1. Also, the logic circuit 28 outputs an H signal as the second control signal L2 when the reference signal R switches from the H signal to the L signal.
  • the driver circuit 30 is arranged between the power supply line 100 and the output line 110 and connected to the gate electrode G1 of the switching element 10 and the gate electrode G2 of the sense element 21 .
  • the driver circuit 30 receives an H signal as an input signal from an external circuit (not shown)
  • the driver circuit 30 applies a predetermined gate voltage to each of the gate electrodes G1 and G2.
  • the driver circuit 30 stops applying the predetermined gate voltage to the gate electrodes G1 and G2 of the switching element 10 and the sense element 21.
  • FIG. As the driver circuit 30, a general one capable of applying an appropriate gate voltage to the gate electrodes G1 and G2 according to the gate capacitances of the switching element 10 and the sense element 21 and the flowing current is used.
  • the switching circuit 40 is arranged between the power supply line 100 and the output line 110, and has a first Zener diode 41, a second Zener diode 42, a first switch 43, a resistor 44, and a second switch 45. there is These are arranged in the order of the first Zener diode 41 , the second Zener diode 42 , the first switch 43 , the resistor 44 and the second switch 45 from the power line 100 toward the output line 110 .
  • the cathode of the first Zener diode 41 is connected to the power supply line 100, and the anode of the second Zener diode 42 is connected to the anode of the first Zener diode.
  • a fourth node N4 is connected between the first switch 43 and the resistor 44, and the gate electrode G1 of the switching element 10 and the gate electrode G2 of the sensing element 21 are connected to the fourth node N4.
  • the first switch 43 and the second switch 45 are switched between an on state and an off state by the first control signal L1 or the second control signal L2 input from the logic circuit 28, and are configured by MOSFETs, for example. .
  • the first switch 43 receives the first control signal L1 and the second control signal L2 from the logic circuit 28 .
  • the second switch 45 receives the second control signal L2 from the logic circuit 28 .
  • the first switch 43 is turned on when the second control signal L2 is an L signal, and turned off when the second control signal L2 is an H signal.
  • the second switch 45 is turned off when the first control signal L1 is an L signal, and turned on when the first control signal L1 is an H signal.
  • the switching element 10 is in the active clamp state when the first switch 43 and the second switch 45 are on.
  • the drain-source voltage Vds with reference to the source electrode S1 ie, output line 110
  • VZe+Vt is clamped to VZe+Vt with reference to VCC.
  • VZe is a voltage defined by the first Zener diode 41 and the second Zener diode 42, and is variable depending on the number of Zener diodes arranged.
  • Vt is the threshold voltage of the switching element 10;
  • the gate-source short circuit occurs and the switching element 10 enters the avalanche state.
  • the drain-source voltage Vds based on the source electrode S1 that is, the output line 110
  • the breakdown voltage BVDSS based on VCC that is, the switching circuit 40 starts a cutoff operation based on the detection result of the current detection circuit 20, and causes the switching element 10 to perform an active clamp operation or an avalanche operation.
  • an H signal is input as an input signal to the driver circuit 30, and a predetermined gate voltage is applied to the gate electrode G1 of the switching element 10 and the gate electrode G2 of the sense element 21.
  • FIG. 1 the gate potential of the switching element 10 gradually increases after time T1. 2 indicates the gate potential of the switching element 10, the same applies to the sense element 21.
  • the detection voltage Vs and the output current Iout flowing through the switching element 10 gradually increase.
  • the output current Iout flowing through the switching element 10 and the detection current flowing through the sensing element 21 flow according to the area ratio, for example, when the area ratio is adjusted.
  • the first changeover switch 24 is turned on and the second changeover switch 26 is turned off.
  • the comparator 23 receives the first reference voltage V1 at its second input terminal 23b, and outputs a reference signal R corresponding to the detection voltage Vs and the first reference voltage V1. Specifically, the comparator 23 outputs an L signal as the reference signal R because the detected voltage Vs is less than the first reference voltage.
  • the logic circuit 28 outputs L signals as the first control signal L1 and the second control signal L2. Then, the first switch 43 is turned on and the second switch 45 is turned off.
  • the comparator 23 After that, at time T3, when the detection voltage Vs input to the first input terminal 23a of the comparator 23 reaches the first reference voltage V1, the comparator 23 outputs an H signal as the reference signal R. Since the reference signal R has switched from the L signal to the H signal, the logic circuit 28 outputs the H signal as the first control signal L1. The second control signal L2 output from the logic circuit 28 remains the L signal.
  • the driver circuit 30 receives the H signal as the first control signal L1, and stops applying the predetermined gate voltage to the gate electrode G1 of the switching element 10 and the gate electrode G2 of the sense element 21. .
  • the first control signal L1 becomes an H signal
  • the first switch 43 and the second switch 45 are turned on, and the switching element 10 is in an active clamp state.
  • the drain-source voltage Vds based on the source electrode S1 that is, the output line 110
  • VZe+Vt based on VCC
  • the first changeover switch 24 and the second changeover switch 26 receive the H signal as the first control signal L1
  • the first changeover switch 24 is turned off and the second changeover switch 26 is turned on.
  • the second input terminal 23b of the comparator 23 is connected to the second reference power supply 27 and receives the second reference voltage V2.
  • the output current Iout gradually decreases and the detection voltage Vs gradually decreases.
  • the reference signal R is inverted and changes from the H signal to the L signal, and the second control signal L2 output from the logic circuit 28 becomes the H signal. . Note that the first control signal L1 output from the logic circuit 28 remains the H signal.
  • the first switch 43 is turned off, and the switching element 10 short-circuits between the gate and source and enters the avalanche operation.
  • the drain-source voltage Vds based on the source electrode S1 that is, the output line 110
  • the breakdown voltage BVDSS based on VCC the breakdown voltage BVDSS based on VCC.
  • the energy accumulated in the parasitic inductance PI of each wiring is absorbed by the switching element 10 performing an avalanche operation. After that, the current flowing through the switching element 10 becomes zero at time T5.
  • the switching element 10 switches between the active clamping operation and the avalanche operation according to the detection voltage Vs. For this reason, it becomes easy to sufficiently draw out the tolerance of the switching element 10 .
  • the logic circuit 28 includes a timer circuit 28a that measures the period. After switching the first control signal L1 from the L signal to the H signal at time T3, the logic circuit 28 determines that the predetermined period has elapsed based on the measurement result of the timer circuit 28a. is switched from L signal to H signal.
  • the predetermined period here corresponds to the period from time T3 to time T4 in the first embodiment, and is adjusted in advance according to the performance of the switching element 10 and the like. That is, the logic circuit 28 of the present embodiment outputs the H signal as the first control signal L1 at time T3, and then outputs the H signal as the second control signal at time T4 after a predetermined lapse.
  • the current detection circuit 20 is provided with the first changeover switch 24, the second changeover switch 26, and the second reference power supply 27. do not have.
  • the second input terminal 23b of the comparator 23 is always connected to the first reference power supply 25.
  • the switching element 10 can switch between the active clamping operation and the avalanche operation according to the detected voltage Vs, so that the same effects as in the first embodiment can be obtained.
  • the active clamp operation and the avalanche operation are switched after a predetermined period of time has elapsed. Therefore, it is not necessary to arrange the first changeover switch 24, the second changeover switch 26, etc. in the current detection circuit 20, and the configuration can be simplified.
  • a protection circuit 50 is arranged between the power supply line 100 and the output line 110 .
  • the protection circuit 50 has a third Zener diode 51 , a fourth Zener diode 52 , a resistor 53 and a third switch 54 .
  • a third Zener diode 51 and a fourth Zener diode 52 are connected in series, a resistor 53 and a third switch 54 are connected in parallel, and these are connected in series to the fourth Zener diode 52. It is configured as
  • the cathode of the third Zener diode 51 is connected to the power supply line 100
  • the anode of the fourth Zener diode 52 is connected to the anode of the third Zener diode 51 .
  • the third switch 54 is configured to be switched between an ON state and an OFF state by the second control signal L2 input from the logic circuit 28, and is composed of, for example, a MOSFET.
  • the third switch 54 is turned on when an L signal is input from the logic circuit 28 as the second control signal L2, and turned off when an H signal is input as the second control signal L2. is configured to In other words, the third switch 54 is configured to be on from time T1 to T4 and to be off from time T4 to time T5.
  • the fifth node N5 is between the fourth Zener diode 52, the resistor 53 and the third switch 54, and the wiring connected to the fifth node N5 is the reference potential line 120.
  • the current detection circuit 20, the driver circuit 30, and the switching circuit 40 are arranged between the power supply line 100 and the reference potential line 120, respectively.
  • the switching element 10 performs an avalanche operation, so that the switching element 10 is applied with the breakdown voltage BVDSS.
  • the breakdown voltage BVDSS is applied to the current detection circuit 20, the driver circuit 30, and the switching circuit 40 arranged between the power supply line 100 and the output line 110. . Therefore, in the semiconductor device of the first embodiment, there is a concern that the current detection circuit 20, the driver circuit 30, or the switching circuit 40 will be destroyed when the breakdown voltage BVDSS exceeds the withstand voltage of the circuit.
  • the protection circuit 50 is arranged between the power supply line 100 and the output line 110, and the current detection circuit 20, the driver circuit 30, and the switching circuit 40 are arranged between the power supply line 100 and the reference potential line 120. are placed in In the present embodiment, the third switch 54 is turned off from time T4 to time T5.
  • the voltage divided by the third Zener diode 51, the fourth Zener diode 52, and the resistor 53 is applied to the current detection circuit 20, the driver circuit 30, and the switching circuit 40. be. Therefore, it is possible to prevent the breakdown voltage BVDSS from being applied to the current detection circuit 20, the driver circuit 30, and the switching circuit 40 as it is. Therefore, breakage of the current detection circuit 20, the driver circuit 30, and the switching circuit 40 can be suppressed.
  • a third switch 54 is provided in parallel with the resistor 53 .
  • the third switch 54 is turned on during a period such as time T1 to time T4 when the second control signal L2 is an L signal, during which the switching element 10 performs an operation different from the avalanche operation.
  • the resistor 53 it is possible to prevent the resistor 53 from influencing the normal operation, especially during the normal operation when the detected voltage Vs does not reach the first reference voltage V1 from time T1 to time T2.
  • the switching element 10 can switch between the active clamping operation and the avalanche operation according to the detected voltage Vs, so that the same effect as in the first embodiment can be obtained.
  • the third Zener diode 51 and the fourth Zener diode 52 are arranged between the power supply line 100 and the reference potential line 120, and the resistor 53 is arranged between the reference potential line 120 and the output line 110. It has a protection circuit 50 arranged.
  • Current detection circuit 20 , driver circuit 30 , and switching circuit 40 are arranged between power supply line 100 and reference potential line 120 . Therefore, when the switching element 10 performs the avalanche operation, it is possible to prevent the breakdown voltage BVDSS from being applied to the current detection circuit 20, the driver circuit 30, and the switching circuit 40 as it is. Therefore, breakage of the current detection circuit 20, the driver circuit 30, and the switching circuit 40 can be suppressed.
  • the protection circuit 50 has a third switch 54 connected in parallel with the resistor 53 between the output line 110 and the reference potential line 120 .
  • the third switch 54 is turned on when the switching element 10 performs an operation different from the avalanche operation (for example, normal operation), and is turned off when the switching element 10 performs the avalanche operation. Therefore, it is possible to suppress the influence of the resistor 53 on the normal operation.
  • the first changeover switch 24 and the second changeover switch 26 in the current detection circuit 20 may be composed of one common switch.
  • the switch connects the first reference power supply 25 to the second input terminal 23b of the comparator 23 when the first control signal L1 is L, and connects the second input terminal 23b when the first control signal L1 is H.
  • a reference power supply 27 may be connected.
  • a voltage detection circuit for detecting the drain-source voltage Vds of the switching element 10 may be provided as the state detection circuit for the switching element 10.
  • the semiconductor device may switch between the active clamping operation and the avalanche operation of the switching element 10 based on the drain-source voltage Vds.
  • the first switch 43 may be configured and controlled to be in an off state from time T1 to time T3.
  • the detailed configurations of the current detection circuit 20 and the switching circuit 40 can be changed as appropriate. Also, the current detection circuit 20 and the switching circuit 40 may be integrated. Further, in the above-described third embodiment, the detailed configuration of the protection circuit 50 can be changed as appropriate.
  • the third switch 54 may not be provided. Even with such a configuration, the protection circuit 50 can prevent the current detection circuit 20, the driver circuit 30, and the switching circuit 40 from being destroyed.
  • the above embodiments can be combined.
  • the second embodiment may be combined with the third embodiment, and the protection circuit 50 may be provided while the logic circuit 28 is provided with the timer circuit 28a.
  • control circuitry and techniques described in this disclosure may be implemented by a dedicated computer provided by configuring a processor and memory programmed to perform one or more functions embodied by the computer program. may be Alternatively, the control circuitry and techniques described in this disclosure may be implemented by a dedicated computer provided by configuring a processor with one or more dedicated hardware logic circuits. Alternatively, the control circuitry and techniques described in this disclosure may be implemented by a combination of a processor and memory programmed to perform one or more functions and a processor configured by one or more hardware logic circuits. It may also be implemented by one or more dedicated computers configured.
  • the computer program may also be stored as computer-executable instructions on a computer-readable non-transitional tangible recording medium.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

第１端子（Ｄ１）、第２端子（Ｓ１）、第１端子（Ｄ１）と第２端子（Ｓ１）との間に流れる電流を制御するための制御端子（Ｇ１）を有し、負荷（１）に対して直列に接続されるスイッチング素子（１０）と、スイッチング素子（１０）の状態を検出する状態検出回路（２０）と、状態検出回路（２０）の検出結果に基づき、スイッチング素子（１０）をアクティブクランプ動作させる、またはアバランシェ動作させる制御回路（４０）とを備える。

Description

半導体装置 関連出願への相互参照
　本出願は、２０２１年２月２３日に出願された日本特許出願番号２０２１－２６８８７号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、スイッチング素子の端子間の電位差に応じた制御を行う半導体装置に関するものである。
　従来より、スイッチング素子の端子間の電位差に応じた制御を行う半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、スイッチング素子としてのＭＯＳＦＥＴ（metal oxide semiconductor field effect transistorの略）が備えられており、スイッチング素子が負荷に接続されている。また、半導体装置には、ドレイン端子とゲート端子との間にクランプ回路が備えられていると共に、ゲート端子とソース端子との間に、ゲート端子とソース端子との間の電圧を監視する監視部が備えられている。そして、この半導体装置では、監視部で検出される電圧に基づいてクランプ電圧を調整することにより、負荷が短絡した場合等にスイッチング素子が破壊されることを抑制するようにしている。
特許５８６３１８３号公報
　しかしながら、上記のような半導体装置では、クランプ電圧のみでスイッチング素子の作動を制御しているため、スイッチング素子の有する耐量を十分に引き出すことができない可能性がある。
　本開示は、スイッチング素子の有する耐量を十分に引き出し易くすることができる半導体装置を提供することを目的とする。
　本開示の１つの観点によれば、半導体装置は、第１端子、第２端子、第１端子と第２端子との間に流れる電流を制御するための制御端子を有し、負荷に対して直列に接続されるスイッチング素子と、スイッチング素子の状態を検出する状態検出回路と、状態検出回路の検出結果に基づき、スイッチング素子をアクティブクランプ動作させる、またはアバランシェ動作させる制御回路と、を備えている。
　これによれば、スイッチング素子は、状態に応じてアクティブクランプ動作とアバランシェ動作とが切り替えられる。このため、スイッチング素子の有する耐量を十分に引き出し易くできる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の構成を示すブロック図である。 図１に示す半導体装置の作動を示すタイミングチャートである。 第２実施形態における半導体装置の構成を示すブロック図である。 第３実施形態における半導体装置の構成を示すブロック図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態の半導体装置について、図１を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、車両に搭載され、負荷１に流れる電流を制御するスイッチング素子１０を備えるものに利用されると好適である。
　本実施形態の半導体装置は、図１に示されるように、負荷１に流れる電流を制御するスイッチング素子１０を備えている。スイッチング素子１０は、例えば、ｎチャネル型のＭＯＳＦＥＴで構成され、制御端子となるゲート電極Ｇ１と、出力電流Ｉｏｕｔが流れるドレイン電極Ｄ１およびソース電極Ｓ１を有する３端子素子構成とされている。なお、本実施形態では、ドレイン電極Ｄ１が第１端子に相当し、ソース電極Ｓ１が第２端子に相当している。但し、スイッチング素子１０は、ＭＯＳＦＥＴではなく、ＩＧＢＴ（insulated gate bipolar transistorの略）等で構成されていてもよい。そして、スイッチング素子１０がＩＧＢＴで構成される場合には、コレクタ電極が第１端子に相当し、エミッタ電極が第２端子に相当する。
　負荷１は、例えば、所定の回路素子や、所定の抵抗値を有する抵抗体等で構成される。そして、スイッチング素子１０と負荷１とは、電源Ｖｂａｔに接続される高電位側の第１ノードＮ１および低電位側の第２ノードＮ２との間において、直列に接続されている。本実施形態では、第１ノードＮ１は、電源Ｖｂａｔと接続されるワイヤハーネス等の配線に構成される寄生インダクタンスＰＩによって電位がＶＣＣとされており、第２ノードＮ２は、電位がグランドとされている。そして、スイッチング素子１０は、ドレイン電極Ｄ１が第１ノードＮ１に接続され、ソース電極Ｓ１が負荷１を介して第２ノードＮ２に接続されている。以下では、電源Ｖｂａｔと第１ノードＮ１を介して接続された配線を電源線１００とし、ソース電極Ｓ１と負荷との間の第３ノードＮ３と接続された配線を出力線１１０として説明する。
　半導体装置は、スイッチング素子１０と共に、電流検出回路２０、ドライバ回路３０、およびアクティブクランプ、アバランシェ切替回路（以下では、単に切替回路ともいう）４０を備えている。なお、本実施形態では、切替回路４０が制御回路に相当している。
　電流検出回路２０は、電源線１００と出力線１１０との間に配置されており、センス素子２１、検出抵抗２２、比較器２３、第１切替スイッチ２４、第１基準電源２５、第２切替スイッチ２６、第２基準電源２７、ロジック回路２８等を備えている。なお、本実施形態では、電流検出回路２０が状態検出回路に相当する。
　センス素子２１は、スイッチング素子１０と同様の構成とされており、スイッチング素子１０と並列に接続されてスイッチング素子１０に流れる出力電流Ｉｏｕｔの数百～数千分の１の検出電流が流れるように構成されている。例えば、センス素子２１は、スイッチング素子１０と共通の半導体基板に形成されている。また、センス素子２１は、流れる電流が面積比に依存するため、スイッチング素子１０に対して所定の面積比となるように形成されている。そして、スイッチング素子１０は、ドレイン電極Ｄ２が電源線１００に接続され、ソース電極Ｓ２が検出抵抗２２を介して出力線１１０に接続されている。
　検出抵抗２２は、センス素子２１のソース電極Ｓ２と出力線１１０との間に配置されており、所定の抵抗値に調整されている。
　比較器２３は、第１入力端子２３ａ、第２入力端子２３ｂ、出力端子２３ｃを有する構成とされ、第１入力端子２３ａおよび第２入力端子２３ｂに入力される電圧に応じた基準信号Ｒを出力端子２３ｃから出力する。本実施形態では、比較器２３は、第１入力端子２３ａに、センス素子２１のソース電極Ｓ２と検出抵抗２２との間の検出電圧Ｖｓが入力される。また、比較器２３は、第２入力端子２３ｂに、第１切替スイッチ２４を介して第１基準電源２５から第１基準電圧Ｖ１が入力されるか、または第２切替スイッチ２６を介して第２基準電源２７から第２基準電圧Ｖ２が入力される。
　なお、第１切替スイッチ２４および第２切替スイッチ２６は、例えば、ＭＯＳＦＥＴ等で構成され、後述するロジック回路２８からの第１制御信号Ｌ１によってオン状態、オフ状態が切り替えられる。本実施形態では、第１切替スイッチ２４および第２切替スイッチ２６は、第１制御信号Ｌ１がＬ信号である際に第１切替スイッチ２４がオン状態となると共に第２切替スイッチ２６がオフ状態となるように構成されている。第１切替スイッチ２４および第２切替スイッチ２６は、第１制御信号Ｌ１がＨ信号である際に第１切替スイッチ２４がオフ状態となると共に第２切替スイッチ２６がオン状態となるように構成されている。
　また、第１基準電圧Ｖ１は、過電流閾値となるものである。そして、本実施形態の第１基準電圧Ｖ１は、負荷１が駆動可能となる電圧に基づいて設定され、負荷１を駆動可能な最小電圧以上の電圧とされている。第２基準電圧Ｖ２は、スイッチング素子１０の動作を切り替える切替閾値となるものである。そして、本実施形態の第２基準電圧Ｖ２は、スイッチング素子１０の破壊耐圧に基づいて設定され、スイッチング素子１０が破壊される最小電圧未満の電圧とされている。なお、本実施形態では、第１基準電圧Ｖ１が第２基準電圧Ｖ２よりも高くされている。
　そして、比較器２３は、検出電圧Ｖｓと、第１基準電圧Ｖ１または第２基準電圧Ｖ２を比較した基準信号Ｒをロジック回路２８に出力する。本実施形態では、具体的には後述するが、第１切替スイッチ２４および第２切替スイッチ２６は、検出電圧Ｖｓに応じてオン状態、オフ状態が切り替えられる。そして、比較器２３は、第１切替スイッチ２４がオン状態とされると共に第２切替スイッチ２６がオフ状態である際、検出電圧Ｖｓが第１基準電圧Ｖ１より低い場合には、基準信号ＲとしてＬ信号を出力する。比較器２３は、その後に検出電圧Ｖｓが第１基準電圧Ｖ１となると基準信号ＲとしてＨ信号を出力する。そして、基準信号ＲがＬ信号からＨ信号に切り替わると、第１切替スイッチ２４および第２切替スイッチ２６は、第１切替スイッチ２４がオフ状態とされると共に第２切替スイッチ２６がオン状態とされる。その後、比較器２３は、検出電圧Ｖｓが第２基準電圧Ｖ２以下となるまで基準信号ＲとしてＨ信号を出力する。そして、比較器２３は、検出電圧Ｖｓが第２基準電圧Ｖ２未満となると基準信号ＲとしてＬ信号を出力する。
　ここで、上記のようにセンス素子２１は、スイッチング素子１０に流れる出力電流Ｉｏｕｔに応じた検出電流が流れるように構成されている。このため、検出電圧Ｖｓは、スイッチング素子１０に流れる出力電流Ｉｏｕｔに応じた電圧と捉えることもできる。そして、比較器２３は、検出電圧Ｖｓが第１基準電圧Ｖ１を上回ると基準信号ＲとしてＨ信号を出力し、検出電圧Ｖｓが第２基準電圧Ｖ２を下回ると基準信号ＲとしてＬ信号を出力する。したがって、本実施形態では、スイッチング素子１０に流れる出力電流Ｉｏｕｔを第１閾値としての第１基準電圧Ｖ１または第２閾値としての第２基準電圧Ｖ２と比較していると捉えることもできる。
　ロジック回路２８は、比較器２３から出力される基準信号Ｒのエッジを維持するラッチ回路等で構成されており、第１制御信号Ｌ１および第２制御信号Ｌ２を出力する。本実施形態では、ロジック回路２８は、第１切替スイッチ２４および第２切替スイッチ２６に第１制御信号Ｌ１を出力する。ロジック回路２８は、ドライバ回路３０、後述する第１スイッチ４３および第２スイッチ４５に第１制御信号Ｌ１を出力する。ロジック回路２８は、後述する第１スイッチ４３に第２制御信号Ｌ２を出力する。
　また、ロジック回路２８は、負荷短絡前の状態においては、比較器２３から基準信号ＲとしてＬ信号が入力され、第１制御信号Ｌ１および第２制御信号Ｌ２としてＬ信号を出力する。そして、ロジック回路２８は、基準信号ＲがＬ信号からＨ信号に切り替わると第１制御信号Ｌ１としてＨ信号を出力する。また、ロジック回路２８は、基準信号ＲがＨ信号からＬ信号に切り替わると第２制御信号Ｌ２としてＨ信号を出力する。
　ドライバ回路３０は、電源線１００と出力線１１０との間に配置されており、スイッチング素子１０のゲート電極Ｇ１およびセンス素子２１のゲート電極Ｇ２と接続されている。そして、ドライバ回路３０は、図示しない外部回路から入力信号としてＨ信号が入力されると、各ゲート電極Ｇ１、Ｇ２に所定のゲート電圧を印加する。また、ドライバ回路３０は、第１制御信号Ｌ１としてＨ信号が入力されると、スイッチング素子１０およびセンス素子２１のゲート電極Ｇ１、Ｇ２に所定のゲート電圧を印加することを停止する。なお、ドライバ回路３０は、スイッチング素子１０およびセンス素子２１のゲート容量や流れる電流に応じて適切なゲート電圧をゲート電極Ｇ１、Ｇ２に印加できる一般的なものが用いられる。
　切替回路４０は、電源線１００と出力線１１０との間に配置されており、第１ツェナーダイオード４１、第２ツェナーダイオード４２、第１スイッチ４３、抵抗４４、および第２スイッチ４５を有している。そして、これらは、電源線１００から出力線１１０に向かって、第１ツェナーダイオード４１、第２ツェナーダイオード４２、第１スイッチ４３、抵抗４４、第２スイッチ４５の順に配置されている。なお、第１ツェナーダイオード４１は、カソードが電源線１００と接続されており、第２ツェナーダイオード４２は、アノードが第１ツェナーダイオードのアノードと接続されている。そして、第１スイッチ４３と抵抗４４との間を第４ノードＮ４とすると、第４ノードＮ４がスイッチング素子１０のゲート電極Ｇ１およびセンス素子２１のゲート電極Ｇ２と接続されている。
　第１スイッチ４３および第２スイッチ４５は、ロジック回路２８から入力される第１制御信号Ｌ１または第２制御信号Ｌ２によってオン状態、オフ状態が切り替えられるものであり、例えば、ＭＯＳＦＥＴ等で構成される。本実施形態では、第１スイッチ４３は、ロジック回路２８から第１制御信号Ｌ１および第２制御信号Ｌ２が入力される。第２スイッチ４５は、ロジック回路２８から第２制御信号Ｌ２が入力される。
　第１スイッチ４３は、第２制御信号Ｌ２がＬ信号である場合にオン状態となり、第２制御信号Ｌ２がＨ信号である場合にオフ状態となる。第２スイッチ４５は、第１制御信号Ｌ１がＬ信号である場合にオフ状態となり、第１制御信号Ｌ１がＨ信号である場合にオン状態となる。
　そして、本実施形態の半導体装置では、第１スイッチ４３および第２スイッチ４５がオンしている際には、スイッチング素子１０がアクティブクランプ状態となる。この場合、ソース電極Ｓ１（すなわち、出力線１１０）を基準とするドレイン－ソース間電圧Ｖｄｓは、ＶＣＣ基準でＶＺｅ＋Ｖｔにクランプされる。なお、ＶＺｅは、第１ツェナーダイオード４１および第２ツェナーダイオード４２により規定される電圧であり、配置されるツェナーダイオードの数によって可変である。Ｖｔはスイッチング素子１０の閾値電圧である。
　また、本実施形態の半導体装置では、第１スイッチ４３がオフ状態であると共に第２スイッチ４５がオン状態である場合には、ゲート－ソース間がショートしてスイッチング素子１０がアバランシェ状態となる。そして、ソース電極Ｓ１（すなわち、出力線１１０）を基準とするドレイン－ソース間電圧Ｖｄｓは、ＶＣＣ基準で、ブレークダウン電圧ＢＶＤＳＳとなる。つまり、切替回路４０は、電流検出回路２０の検出結果に基づいて遮断動作を開始し、スイッチング素子１０をアクティブクランプ動作させるか、またはアバランシェ動作させる。
　以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の作動、効果について、図２を参照しつつ説明する。
　まず、時点Ｔ１において、ドライバ回路３０に入力信号としてＨ信号が入力され、スイッチング素子１０のゲート電極Ｇ１およびセンス素子２１のゲート電極Ｇ２に所定のゲート電圧が印加されるとする。これにより、時点Ｔ１を過ぎると、スイッチング素子１０のゲート電位が徐々に増加する。なお、図２中の電位におけるゲートは、スイッチング素子１０のゲート電位を示しているが、センス素子２１についても同様である。
　そして、検出電圧Ｖｓおよびスイッチング素子１０を流れる出力電流Ｉｏｕｔが徐々に増加する。なお、スイッチング素子１０を流れる出力電流Ｉｏｕｔとセンス素子２１を流れる検出電流は、例えば、面積比が調整されている場合には、面積比に応じて流れる。
　また、時点Ｔ１では、第１切替スイッチ２４がオン状態となると共に第２切替スイッチ２６がオフ状態となる。そして、比較器２３は、第２入力端子２３ｂに第１基準電圧Ｖ１が入力され、検出電圧Ｖｓおよび第１基準電圧Ｖ１に応じた基準信号Ｒを出力する。具体的には、検出電圧Ｖｓが第１基準電圧未満となるため、比較器２３は、基準信号ＲとしてＬ信号を出力する。これにより、ロジック回路２８は、第１制御信号Ｌ１および第２制御信号Ｌ２としてＬ信号を出力する。そして、第１スイッチ４３は、オン状態となり、第２スイッチ４５はオフ状態となる。
　次に、時点Ｔ２において、負荷１が短絡したとする。これにより、出力電流Ｉｏｕｔが急峻に増加し、比較器２３の第１入力端子２３ａに入力される検出電圧Ｖｓも急峻に増加する。
　その後、時点Ｔ３において、比較器２３の第１入力端子２３ａに入力される検出電圧Ｖｓが第１基準電圧Ｖ１に達すると、比較器２３は、基準信号ＲとしてＨ信号を出力する。そして、ロジック回路２８は、基準信号ＲがＬ信号からＨ信号に切り替わったため、第１制御信号Ｌ１としてＨ信号を出力する。なお、ロジック回路２８から出力される第２制御信号Ｌ２は、Ｌ信号のままである。
　これにより、ドライバ回路３０は、第１制御信号Ｌ１としてのＨ信号が入力されるため、スイッチング素子１０のゲート電極Ｇ１およびセンス素子２１のゲート電極Ｇ２に所定のゲート電圧を印加することを停止する。
　また、第１制御信号Ｌ１がＨ信号となるため、第１スイッチ４３および第２スイッチ４５がオン状態となり、スイッチング素子１０は、アクティブクランプ状態となる。なお、この際のソース電極Ｓ１（すなわち、出力線１１０）を基準とするドレイン－ソース間電圧Ｖｄｓは、ＶＣＣ基準でＶＺｅ＋Ｖｔとなる。そして、スイッチング素子１０がアクティブクランプ動作をすることにより、各配線の寄生インダクタンスＰＩ等に蓄積されているエネルギーが吸収される。
　さらに、第１切替スイッチ２４および第２切替スイッチ２６は、第１制御信号Ｌ１としてのＨ信号が入力されることにより、第１切替スイッチ２４がオフ状態となり、第２切替スイッチ２６がオン状態となる。これにより、比較器２３の第２入力端子２３ｂは、第２基準電源２７と接続されて第２基準電圧Ｖ２が入力される。そして、時点Ｔ３以降では、出力電流Ｉｏｕｔが徐々に小さくなると共に検出電圧Ｖｓが徐々に小さくなる。
　その後、時点Ｔ４において、検出電圧Ｖｓが第２基準電圧Ｖ２より低くなると、基準信号Ｒが反転してＨ信号からＬ信号となり、ロジック回路２８から出力される第２制御信号Ｌ２がＨ信号となる。なお、ロジック回路２８から出力される第１制御信号Ｌ１は、Ｈ信号のままである。
　これにより、第１スイッチ４３がオフされ、スイッチング素子１０は、ゲート－ソース間がショートしてアバランシェ動作に入る。なお、この際のソース電極Ｓ１（すなわち、出力線１１０）を基準とするドレイン－ソース間電圧Ｖｄｓは、ＶＣＣ基準でブレークダウン電圧ＢＶＤＳＳとなる。そして、スイッチング素子１０がアバランシェ動作をすることにより、各配線の寄生インダクタンスＰＩ等に蓄積されているエネルギーが吸収される。その後、時点Ｔ５にてスイッチング素子１０を流れる電流が０となる。
　以上説明した本実施形態によれば、負荷１が短絡した際、スイッチング素子１０は、検出電圧Ｖｓに応じてアクティブクランプ動作とアバランシェ動作とが切り替えられる。このため、スイッチング素子１０の有する耐量を十分に引き出し易くなる。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、第１実施形態に対し、ロジック回路２８の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態の半導体装置では、図３に示されるように、ロジック回路２８は、期間を計測するタイマー回路２８ａを備えている。そして、ロジック回路２８は、時点Ｔ３にて第１制御信号Ｌ１をＬ信号からＨ信号に切り替えた後、タイマー回路２８ａの計測結果に基づいて所定期間が経過したと判定すると、第２制御信号Ｌ２をＬ信号からＨ信号に切り替える。なお、ここでの所定期間は、上記第１実施形態における時点Ｔ３～時点Ｔ４の期間に相当する期間であり、スイッチング素子１０の性能等に応じて予め調整される。つまり、本実施形態のロジック回路２８は、時点Ｔ３にて第１制御信号Ｌ１としてＨ信号を出力した後、所定経過後の時点Ｔ４にて第２制御信号としてＨ信号を出力する。
　また、本実施形態では、上記のように第２制御信号Ｌ２が切り替えられるため、電流検出回路２０には、第１切替スイッチ２４、第２切替スイッチ２６、および第２基準電源２７が備えられていない。そして、比較器２３の第２入力端子２３ｂは、常に第１基準電源２５が接続された状態となる。
　このような構成としても、スイッチング素子１０は、検出電圧Ｖｓに応じてアクティブクランプ動作とアバランシェ動作とが切り替えられるため、上記第１実施形態と同様の効果を得ることができる。
　（１）本実施形態では、所定期間経過後にアクティブクランプ動作とアバランシェ動作とを切り替える。このため、電流検出回路２０に第１切替スイッチ２４や第２切替スイッチ２６等を配置する必要がなく、構成の簡素化を図ることができる。
　（第３実施形態）
　第３実施形態について説明する。本実施形態は、第１実施形態に対し、保護回路を備えたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
　本実施形態の半導体装置では、図４に示されるように、電源線１００と出力線１１０との間に保護回路５０が配置されている。保護回路５０は、第３ツェナーダイオード５１、第４ツェナーダイオード５２、抵抗５３、および第３スイッチ５４を有している。そして、保護回路５０は、第３ツェナーダイオード５１、第４ツェナーダイオード５２とが直列に接続され、抵抗５３および第３スイッチ５４が並列に接続されると共にこれらが第４ツェナーダイオード５２に直列に接続された構成とされている。
　なお、第３ツェナーダイオード５１は、カソードが電源線１００と接続されており、第４ツェナーダイオード５２は、アノードが第３ツェナーダイオード５１のアノードと接続されている。また、第３スイッチ５４は、ロジック回路２８から入力される第２制御信号Ｌ２によってオン状態、オフ状態が切り替えられる構成とされており、例えば、ＭＯＳＦＥＴ等で構成される。本実施形態では、第３スイッチ５４は、ロジック回路２８から第２制御信号Ｌ２としてＬ信号が入力されるとオン状態となり、第２制御信号Ｌ２としてＨ信号が入力されるとオフ状態となるように構成されている。つまり、第３スイッチ５４は、時点Ｔ１～Ｔ４にてオン状態となり、時点Ｔ４～時点Ｔ５にてオフ状態となるように構成されている。
　また、本実施形態では、第４ツェナーダイオード５２と、抵抗５３および第３スイッチ５４との間を第５ノードＮ５とし、第５ノードＮ５と接続される配線を基準電位線１２０とする。この場合、電流検出回路２０、ドライバ回路３０、切替回路４０は、それぞれ電源線１００と基準電位線１２０との間に配置されている。
　次に、上記半導体装置の作動、効果について、第１実施形態と異なる部分について説明する。
　上記第１実施形態で説明したように、時点Ｔ４～時点Ｔ５においては、スイッチング素子１０がアバランシェ動作をするため、スイッチング素子１０にはブレークダウン電圧ＢＶＤＳＳが印加される。この場合、上記第１実施形態の半導体装置では、電源線１００と出力線１１０との間に配置されている電流検出回路２０、ドライバ回路３０、および切替回路４０にブレークダウン電圧ＢＶＤＳＳが印加される。このため、上記第１実施形態の半導体装置では、ブレークダウン電圧ＢＶＤＳＳが当該回路の耐圧を上回ることで電流検出回路２０、ドライバ回路３０、または切替回路４０が破壊される懸念がある。
　したがって、本実施形態では、電源線１００と出力線１１０との間に保護回路５０を配置し、電流検出回路２０、ドライバ回路３０、および切替回路４０を電源線１００と基準電位線１２０との間に配置している。そして、本実施形態では、時点Ｔ４～時点Ｔ５においては、第３スイッチ５４をオフ状態とする。これにより、スイッチング素子１０のアバランシェ動作時には、第３ツェナーダイオード５１および第４ツェナーダイオード５２と、抵抗５３とで分圧された電圧が電流検出回路２０、ドライバ回路３０、および切替回路４０に印加される。このため、ブレークダウン電圧ＢＶＤＳＳがそのまま電流検出回路２０、ドライバ回路３０、および切替回路４０に印加されることを抑制できる。したがって、電流検出回路２０、ドライバ回路３０、および切替回路４０が破壊されることを抑制できる。
　また、本実施形態では、抵抗５３と並列に第３スイッチ５４が備えられている。そして、第３スイッチ５４は、第２制御信号Ｌ２がＬ信号である時点Ｔ１～時点Ｔ４等のスイッチング素子１０がアバランシェ動作と異なる動作を行う期間等では、オン状態とされる。これにより、特に、時点Ｔ１～時点Ｔ２等の検出電圧Ｖｓが第１基準電圧Ｖ１に達していない通常動作時において、抵抗５３が通常動作に影響することを抑制できる。
　以上説明した本実施形態によれば、スイッチング素子１０は、検出電圧Ｖｓに応じてアクティブクランプ動作とアバランシェ動作とが切り替えられるため、上記第１実施形態と同様の効果を得ることができる。
　（１）本実施形態では、電源線１００と基準電位線１２０との間に第３ツェナーダイオード５１および第４ツェナーダイオード５２が配置され、基準電位線１２０と出力線１１０との間に抵抗５３が配置される保護回路５０を備えている。そして、電流検出回路２０、ドライバ回路３０、および切替回路４０は、電源線１００と基準電位線１２０との間に配置されている。このため、スイッチング素子１０がアバランシェ動作した際、ブレークダウン電圧ＢＶＤＳＳがそのまま電流検出回路２０、ドライバ回路３０、および切替回路４０に印加されることを抑制できる。したがって、電流検出回路２０、ドライバ回路３０、および切替回路４０が破壊されることを抑制できる。
　（２）本実施形態では、保護回路５０は、出力線１１０と基準電位線１２０との間に、抵抗５３と並列に接続される第３スイッチ５４を有している。そして、第３スイッチ５４は、スイッチング素子１０がアバランシェ動作と異なる動作（例えば、通常動作）を行う際にオン状態とされ、スイッチング素子１０がアバランシェ動作を行う際にオフ状態とされる。このため、抵抗５３が通常動作に影響することを抑制できる。
　（他の実施形態）
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記第１、第３実施形態において、電流検出回路２０における第１切替スイッチ２４および第２切替スイッチ２６は、１つの共通のスイッチで構成されていてもよい。そして、当該スイッチは、比較器２３の第２入力端子２３ｂに、第１制御信号Ｌ１がＬである際に第１基準電源２５を接続し、第１制御信号Ｌ１がＨである際に第２基準電源２７を接続するようにしてもよい。
　また、上記各実施形態において、電流検出回路２０を備える代わりに、スイッチング素子１０の状態検出回路として、スイッチング素子１０のドレイン－ソース間電圧Ｖｄｓを検出する電圧検出回路を備えるようにしてもよい。そして、半導体装置は、ドレイン－ソース間電圧Ｖｄｓに基づいてスイッチング素子１０のアクティブクランプ動作とアバランシェ動作とを切り替えるようにしてもよい。
　さらに、上記各実施形態において、第１スイッチ４３は、時点Ｔ１～時点Ｔ３において、オフ状態となるように構成、制御されるようにしてもよい。
　また、上記各実施形態において、電流検出回路２０および切替回路４０の詳細な構成は、適宜変更可能である。また、電流検出回路２０および切替回路４０は、一体化されていてもよい。また、上記第３実施形態において、保護回路５０の詳細な構成は、適宜変更可能である。
　さらに、上記第３実施形態において、第３スイッチ５４が備えられていなくてもよい。このような構成としても、保護回路５０により、電流検出回路２０、ドライバ回路３０、および切替回路４０が破壊されることを抑制できる。
　そして、上記各実施形態を組み合わせることもできる。例えば、上記第２実施形態を上記第３実施形態に組み合わせ、ロジック回路２８にタイマー回路２８ａを備えつつ、保護回路５０を備えるようにしてもよい。
　本開示に記載の制御回路及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御回路及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御回路及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

Claims (5)

  1. 　スイッチング素子（１０）を有する半導体装置であって、
    　第１端子（Ｄ１）、第２端子（Ｓ１）、前記第１端子と前記第２端子との間に流れる電流を制御するための制御端子（Ｇ１）を有し、負荷（１）に対して直列に接続される前記スイッチング素子と、
    　前記スイッチング素子の状態を検出する状態検出回路（２０）と、
    　前記状態検出回路の検出結果に基づき、前記スイッチング素子をアクティブクランプ動作させる、またはアバランシェ動作させる制御回路（４０）と、を備えている半導体装置。
  2. 　前記状態検出回路は、前記スイッチング素子に流れる電流を検出する電流検出回路であり、
    　前記制御回路は、前記スイッチング素子に流れる電流が第１閾値を上回ると、遮断動作を開始して前記スイッチング素子に流れる電流が低下するように前記スイッチング素子をアクティブクランプ動作させ、その後に前記スイッチング素子に流れる電流が前記第１閾値より小さい第２閾値を下回ると、前記スイッチング素子をアバランシェ動作させる請求項１に記載の半導体装置。
  3. 　前記状態検出回路は、前記スイッチング素子に流れる電流を検出する電流検出回路であり、
    　前記制御回路は、前記スイッチング素子に流れる電流が閾値を上回ると、遮断動作を開始して前記スイッチング素子に流れる電流が低下するように前記スイッチング素子をアクティブクランプ動作させ、前記スイッチング素子をアクティブクランプ動作させてから所定期間経過後に、前記スイッチング素子をアバランシェ動作させる請求項１に記載の半導体装置。
  4. 　前記スイッチング素子の第１端子が接続される電源線（１００）と、前記スイッチング素子の第２端子が接続される出力線（１１０）との間に配置される保護回路（５０）を備え、
    　前記保護回路は、前記電源線と接続されるツェナーダイオード（５１、５２）と、前記ツェナーダイオードと直列に接続されて前記出力線と接続される抵抗（５３）と、を有し、
    　前記状態検出回路および前記制御回路は、前記ツェナーダイオードと前記抵抗との間に接続される基準電位線（１２０）と、前記電源線との間に配置されている請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 　前記保護回路は、前記出力線と前記基準電位線との間に、前記抵抗と並列に接続され、前記スイッチング素子がアバランシェ動作と異なる動作をしている際にオン状態とされて前記出力線と前記基準電位線とを接続し、前記スイッチング素子がアバランシェ動作をしている際にオフ状態とされるスイッチ（５４）を有している請求項４に記載の半導体装置。
PCT/JP2022/006628 2021-02-23 2022-02-18 半導体装置 WO2022181479A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-026887 2021-02-23
JP2021026887A JP2022128552A (ja) 2021-02-23 2021-02-23 半導体装置

Publications (1)

Publication Number Publication Date
WO2022181479A1 true WO2022181479A1 (ja) 2022-09-01

Family

ID=83048962

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006628 WO2022181479A1 (ja) 2021-02-23 2022-02-18 半導体装置

Country Status (2)

Country Link
JP (1) JP2022128552A (ja)
WO (1) WO2022181479A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052452U (ja) * 1991-02-21 1993-01-14 三菱電機株式会社 半導体遮断器
JPH1132429A (ja) * 1997-07-09 1999-02-02 Nissan Motor Co Ltd 半導体集積回路
JP2001160748A (ja) * 1999-09-20 2001-06-12 Denso Corp 電気負荷駆動回路
US20050088216A1 (en) * 2003-08-28 2005-04-28 Infineon Technologies Ag Circuit arrangement having a load transistor and a voltage limiting circuit and method for driving a load transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052452U (ja) * 1991-02-21 1993-01-14 三菱電機株式会社 半導体遮断器
JPH1132429A (ja) * 1997-07-09 1999-02-02 Nissan Motor Co Ltd 半導体集積回路
JP2001160748A (ja) * 1999-09-20 2001-06-12 Denso Corp 電気負荷駆動回路
US20050088216A1 (en) * 2003-08-28 2005-04-28 Infineon Technologies Ag Circuit arrangement having a load transistor and a voltage limiting circuit and method for driving a load transistor

Also Published As

Publication number Publication date
JP2022128552A (ja) 2022-09-02

Similar Documents

Publication Publication Date Title
CN107132466B (zh) 用于功率半导体开关中的短路检测的方法和器件
US10727661B2 (en) Method of operating an electronic circuit with an electronic switch
US8040162B2 (en) Switch matrix drive circuit for a power element
US9755639B2 (en) Device and method for an electronic circuit having a driver and rectifier
US8710878B2 (en) Output circuit
US9059709B2 (en) Gate drive circuit for transistor
US9203393B2 (en) Semiconductor apparatus
JP4740320B2 (ja) 半導体素子の駆動回路
US10707862B2 (en) Power-on reset circuit and under-voltage lockout circuit comprising the same
JP2016092907A (ja) 半導体装置
US10804791B2 (en) Driver circuit, circuit arrangement comprising a driver circuit, and inverter comprising a circuit arrangement
JP2017079534A (ja) ゲート制御回路
JP2012205356A (ja) 整流スイッチユニット、整流回路及びスイッチング電源装置
WO2022181479A1 (ja) 半導体装置
US20170248645A1 (en) Method and Device for Short Circuit Detection in Power Semiconductor Switches
JP2018074676A (ja) ゲート駆動回路
US11916544B2 (en) Short circuit detection and limiting channel current in transistor before turn off in short circuit condition
US10581425B2 (en) Semiconductor device
JP2021005950A (ja) トランジスタ駆動回路及びトランジスタのゲート電圧制御方法
US20040227193A1 (en) Mosfet gate driver with a negative gate bias voltage
US11349474B1 (en) Cascaded gate driver outputs for power conversion circuits
US11283442B2 (en) Semiconductor device
WO2022255009A1 (ja) ゲート駆動装置
US20230361673A1 (en) Power supply semiconductor device and switched capacitor converter
WO2023195487A1 (ja) 半導体装置および過電流保護装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22759515

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22759515

Country of ref document: EP

Kind code of ref document: A1