JPH1132429A

JPH1132429A - 半導体集積回路

Info

Publication number: JPH1132429A
Application number: JP9199344A
Authority: JP
Inventors: Tomohiko Gonda; 友彦権田; Shigeyuki Kiyota; 茂之清田
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1997-07-09
Filing date: 1997-07-09
Publication date: 1999-02-02
Anticipated expiration: 2017-07-09
Also published as: JP3814958B2; US6087877A

Abstract

(57)【要約】【課題】出力端子に印加される過電圧から出力用のト
ランジスタを保護すると同時に、小型化が可能な半導体
集積回路を提供する。【解決手段】トランジスタＴｒ１を制御するトランジ
スタ制御回路１３の制御信号の立ち下がりエッジをクラ
ンプ制御回路１５のエッジ検出回路１６で検出し、ソレ
ノイド１がターンオフされた直後の所定時間のみ、タイ
マー１７でトランジスタＴｒ２をオンにして、クランプ
回路１４を導通させ、インダクタンスＬ１での逆起電圧
によるサージ電圧をトランジスタＴｒ１で吸収する。通
常動作時には、クランプ回路１４は出力端子１２から遮
断されているので、クランプ電圧をＩＧＮライン２の通
常電圧まで、下げて設定できるため、サージ電圧により
トランジスタＴｒ１で生じるパワー損失のピークパワー
値を低くでき、トランジスタＴｒ１での発熱を低減でき
るので、小型化が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力用のトランジ
スタを出力端子に印加される過電圧から保護するアクテ
ィブクランプ回路を有する半導体集積回路に関する。

【０００２】

【従来の技術】従来、出力端子に印加される過電圧とし
ては、静電気によるサージ電圧や負荷の異常による高電
圧が問題とされ、出力用のトランジスタをこれらの過電
圧から保護する過電圧保護回路が種々考案されてきた。
近年、出力用のトランジスタのスイッチング動作の高速
化が進み、スイッチの切り替え時に、負荷回路のインダ
クタンスにより逆起電圧が発生し、特にターンオフ時に
発生する逆起電圧は、出力用のトランジスタが解放状態
となるためブレークダウンを引き起こすことがあり、こ
れらのサージ電圧に対する対策が求められるようになっ
てきた。特に負荷として、ソレノイドを用いる場合に
は、ソレノイドをターンオフする過程で発生する逆起電
圧によるサージ電圧から、出力用のトランジスタを保護
する保護回路が必要とされる。

【０００３】図８は、ターンオフ過程でソレノイドによ
り発生するサージ電圧から、出力用のトランジスタを保
護するために、アクティブクランプ回路を使用した過電
圧保護回路の一例である。ソレノイド１はインダクタン
ス成分Ｌ１および抵抗成分Ｒ１を有し、一方の端子は、
ＩＧＮライン２によりオルタネータ３とバッテリ４に接
続され、他方の端子は半導体集積回路４０の出力端子１
２へ接続されている。

【０００４】半導体集積回路４０は、ＣＰＵ５から入力
端子１１を介して入力した制御信号によりソレノイド１
を駆動する駆動回路であり、出力用のトランジスタＴｒ
１と、トランジスタＴｒ１を制御するトランジスタ制御
回路１３と、トランジスタＴｒ１を出力端子１２から入
ってくるサージ電圧から保護するクランプ回路４１と、
抵抗Ｒ２およびＲ３から構成される。クランプ回路４１
は、アノード側で直列接続されたダイオードＤ１とツェ
ナーダイオードＺＤ３から構成される。

【０００５】入力端子１１はトランジスタ制御回路１３
に接続され、トランジスタ制御回路１３は、他方が接地
されている抵抗Ｒ２とクランプ回路４１のダイオードＤ
１のカソード側と抵抗Ｒ３に接続されている。抵抗Ｒ３
の他端はトランジスタＴｒ１のゲートｇ１に接続されて
いる。トランジスタＴｒ１のドレインｄ１は出力端子１
２とクランプ回路４１のツェナーダイオードＺＤ３のカ
ソード側に接続され、ソースｓ１は接地されている。

【０００６】これらの構成により、ターンオフの過程
で、ソレノイド１により発生したサージ電圧が、トラン
ジスタＴｒ１のドレインｄ１に印加され、オフ状態のト
ランジスタＴｒ１がブレークダウンする前に、クランプ
回路４１のツェナーダイオードＺＤ３が導通し、トラン
ジスタＴｒ１のゲートｇ１がオンになり、サージ電圧は
トランジスタＴｒ１のドレインｄ１からソースｓ１へ流
れる。トランジスタＴｒ１がオン状態なので、ドレイン
ーソース間に過大な高電圧が印加されることはなく、素
子が破壊されることはない。ダイオードＤ１は、トラン
ジスタ制御回路１３からの制御信号によりトランジスタ
Ｔｒ１をオンさせたときに、ゲートｇ１からドレインｄ
１を経由する電流を遮断するために設置されている。

【０００７】次に、半導体集積回路４０の各部位におけ
る詳細な動作を説明する。ＣＰＵ５からソレノイド１の
オンまたはオフを制御する図９に示すようなソレノイド
制御信号ａが出力されると、トランジスタ制御回路１３
はトランジスタＴｒ１をオンまたはオフにするトランジ
スタ制御信号ｂを出力する。図９の時刻ｔ７において、
ソレノイド制御信号ａがオンになると、トランジスタ制
御信号ｂもオンになり、抵抗成分Ｒ１のソレノイド１が
オンになる。このとき、トランジスタＴｒ１のドレイン
ーソース間に流れるドレイン電流をＩｄ、トランジスタ
Ｔｒ１のオン抵抗の抵抗値をＲｏｎ、ＩＧＮラインの通
常電圧をＶｉｇｎ、とすると、トランジスタＴｒ１のオ
ン状態のドレイン電流Ｉｄｏｎは、Ｉｄｏｎ＝Ｖｉｇｎ／（Ｒ１＋Ｒｏｎ）と表せる。

【０００８】トランジスタＴｒ１のオン抵抗Ｒｏｎとソ
レノイド１の抵抗成分Ｒ１はＲｏｎ〓Ｒ１であるので、トランジスタＴｒ１のオン状態でのドレイ
ン電流ＩｄｏｎはＩｄｏｎ〓Ｖｉｇｎ／Ｒ１（１）とみなすことができる。トランジスタＴｒ１のオン状態
のドレイン電流Ｉｄｏｎはソレノイド１に流れる電流で
もあるので、このときソレノイド１に蓄積されるソレノ
イドエネルギーＥｓは、Ｅｓ＝１／２・Ｌ１・（Ｖｉｇｎ／Ｒ１）^２となる。

【０００９】次に、図９における時刻ｔ８において、ソ
レノイド制御信号ａがオン制御からオフ制御に切り替え
られると、トランジスタ制御信号ｂはオフになり、トラ
ンジスタＴｒ１もオフになり、ソレノイド１には逆起電
圧が発生し、この電圧は、サージ電圧として半導体集積
回路４０の出力端子１２へ印加される。このサージ電圧
は、ツェナーダイオードＺＤ３のツェナー電圧Ｖｚ３お
よびダイオードＤ１の順方向電圧Ｖｄ１およびトランジ
スタＴｒ１のゲートしきい電圧Ｖｇｓ（ｔｈ）でクラン
プされる。したがって、クランプ電圧Ｖｃ４は、Ｖｃ４＝Ｖｚ３＋Ｖｄ１＋Ｖｇｓ（ｔｈ）（２）となる。

【００１０】トランジスタＴｒ１のゲートーソース間電
圧Ｖｇｓは、図９に示すように、トランジスタ制御信号
ｂがオフになった時刻ｔ８で、瞬間的に低減し、トラン
ジスタＴｒ１はオフになるが、直後には、ソレノイド１
から発生した逆起電圧によりクランプ回路４１が導通
し、ゲートｇ１には電圧が印加され、ゲートｇ１に印加
された電圧がゲートしきい値Ｖｇｓ（ｔｈ）を越える
と、トランジスタＴｒ１は、再びオン状態になる。トラ
ンジスタＴｒ１のドレイン−ソース電圧Ｖｄｓは、サー
ジ電圧により、クランプ回路４１が導通している時刻ｔ
８から時刻ｔ９の間は、クランプ電圧Ｖｃ４に保たれ、
サージ電圧が失われクランプ回路４１が導通しなくなっ
た時刻ｔ９以後は、ＩＧＮライン通常電圧Ｖｉｇｎに保
たれる。

【００１１】ソレノイド１がオン制御からオフ制御に切
り替えられた直後に、トランジスタＴｒ１で消費される
パワ−Ｐ４の瞬時値であるピークパワー値ＰＰ４は、ク
ランプ電圧Ｖｃ４×ドレイン電流Ｉｄｏｎであり、式
（１）と式（２）よりＰＰ４＝Ｖｃ４×Ｉｄｏｎ＝（Ｖｚ３＋Ｖｄ１＋Ｖｇｓ（ｔｈ））×（Ｖｉｇｎ／Ｒ１）（３）となる。トランジスタＴｒ１でサージ電圧エネルギーＥ
ｓを消費する時間をＴ４とすると、サージ電圧による、
パワー損失Ｐ４ｓは式（３）からＰ４ｓ〓（Ｔ４×ＰＰ４）／２〓Ｔ４×（Ｖｚ３＋Ｖｄ１＋Ｖｇｓ（ｔｈ））×（Ｖｉｇｎ／Ｒ１）／２となる。

【００１２】パワー損失Ｐ４ｓとサージ電圧エネルギー
Ｅｓは等しいことから、時間Ｔ４は、Ｔ４〓｛Ｌ１×（Ｖｉｇｎ／Ｒ１）｝／（Ｖｚ３＋Ｖｄ１＋Ｖｇｓ（ｔｈ））〓１／２・Ｌ１・（Ｖｉｇｎ／Ｒ１）^２／ＰＰ４となる。つまり、トランジスタＴｒ１で消費されるソレ
ノイドオフ直後のピークパワー値ＰＰ４が大きければ時
間Ｔ４は小さく、ピークパワー値ＰＰ４が小さければ、
時間Ｔ４は大きい。

【００１３】次にクランプ電圧Ｖｃ４の範囲について図
１０を用いて説明する。ＩＧＮライン２はバッテリ４と
オルタネータ３に接続され、ＩＧＮライン２には、通常
は、バッテリ４の電圧が印加されている。しかし、何ら
かの原因で、バッテリ４のプラス端子が外れると、ＩＧ
Ｎライン２には、ＩＧＮライン通常電圧Ｖｉｇｎを越え
たオルタネータ３からの過電圧Ｖａが直接印加される。

【００１４】このオルタネータからの過電圧Ｖａによ
り、トランジスタＴｒ１がオンしてしまうと、ソレノイ
ド１は誤動作してしまうので、一般には、トランジスタ
Ｔｒ１がオフしている間に、オルタネータ３からの過電
圧ＶａによりトランジスタＴｒ１がオンすることのない
ように、クランプ電圧Ｖｃ４は、ソレノイド１のオン電
圧をＶｏｎとすると、Ｖｃ４＞Ｖａ−Ｖｏｎ（５）となるように設定される。

【００１５】また、クランプ電圧Ｖｃ４がトランジスタ
Ｔｒ１のドレイン−ソース間耐圧ＢＶｄｓよりも高い
と、ソレノイド１で発生するサージ電圧によりトランジ
スタＴｒ１が破壊されるため、クランプ電圧Ｖｃ４は、
トランジスタＴｒ１のドレイン−ソース間耐圧ＢＶｄｓ
よりも小さくなければならない。すなわちクランプ電圧
Ｖｃ４は、Ｖｃ４＜ＢＶｄｓ（６）となるように設定される。従って、式（５）と式（６）
より、クランプ電圧Ｖｃ４の範囲は、Ｖａ−Ｖｏｎ＜Ｖｃ４＜ＢＶｄｓ（７）となる。

【００１６】従って、式（２）と式（７）から、ダイオ
ードＤ１の順方向電圧Ｖｄ１とツェナーダイオードＺＤ
３のツェナー電圧Ｖｚ３をＶａーＶｏｎ＜Ｖｚ３＋Ｖｄ１＋Ｖｇｓ（ｔｈ）＜ＢＶ
ｄｓとなるように設定することにより、クランプ回路４０
は、トランジスタＴｒ１を過電圧から保護することがで
きる。

【００１７】

【発明が解決しようとする課題】近年、電子機器におけ
る機能向上は目覚ましく、種々の機能を小型機器に搭載
するために、半導体集積回路に対する小型化の要求がま
っている。しかしながら、半導体集積回路を小型化し、
チップ面積が小さくなると、半導体集積回路の放熱効果
が低減してしまう。半導体素子で発生した熱は、チップ
面から接着剤を介して放熱板へ伝導し、放熱されるた
め、放熱効果の低減は、素子の熱暴走を招く。特にパワ
ー損失の大きい出力用のトランジスタにおける発熱は、
半導体集積回路の小型化を妨げる要因のひとつである。
トランジスタのパワー損失が大きければ、温度上昇値が
大きくなることは、当然であるが、パワー損失が同量で
あるときには、トランジスタの発熱は、パワー損失のピ
ークパワー値により影響される。

【００１８】ソレノイド１により発生したサージ電圧に
よる、トランジスタＴｒ１におけるパワー損失のピーク
パワー値と、トランジスタＴｒ１の発熱の関係を説明す
る。クランプ電圧Ｖｃ４は、オルタネータの過電圧Ｖ
ａ、ソレノイド１のオン電圧Ｖｏｎと、トランジスタＴ
ｒ１のドレインーソース間耐圧ＢＶｄｓによりＶａ−Ｖｏｎ＜Ｖｃ４＜ＢＶｄｓの範囲に設定されている。ピークパワ−値ＰＰ４は、ク
ランプ電圧Ｖｃ４がオルタネータの過電圧Ｖａとソレノ
イド１のオン電圧Ｖｏｎの差（Ｖａ−Ｖｏｎ）である時
のピークパワー値をＰＰ４ａ、クランプ電圧Ｖｃ４がド
レインーソース間耐圧ＢＶｄｓである時のピークパワー
値をＰＰ４ｂとするとピークパワー値ＰＰ４は、ＰＰ４ａ＜ＰＰ４＜ＰＰ４ｂとなる。

【００１９】パワー損失が同じであれば、ピークパワー
値ＰＰ４が大きく、パワー損失の消費時間Ｔ４が小さい
場合には、熱伝導による放熱効果が少ないために、半導
体集積回路４０の温度は、大きく上昇し、ピークパワー
値ＰＰ４が小さく、消費時間Ｔ４が大きい場合には、放
熱効果が大きいため、温度上昇は抑えられる。よって、
ピークパワー値ＰＰ４ａに対する半導体集積回路４０の
上昇した温度をＴｅ４ａ、ピークパワー値ＰＰ４ｂに対
する上昇した温度をＴｅ４ｂとすると、半導体集積回路
４０の上昇した温度Ｔｅ４はＴｅ４ａ＜Ｔｅ４＜Ｔｅ４ｂとなる。

【００２０】図１１に、シュミレーション結果を示す。
図１１の（ａ）は、時間とトランジスタで消費されるパ
ワーの関係を、図１１の（ｂ）は、時間と半導体集積回
路の温度の関係を示している。サージ電圧エネルギーを
１ｍｍ^２あたり５０ｍｊとし、ピークパワー値ＰＰ４ｃ
が５０Ｗで、時間Ｔ４ｃが２ｍｓの場合には、温度Ｔｅ
４ｃは７５℃となり、ピークパワー値ＰＰ４ｄが４０Ｗ
で、時間Ｔ４ｄが２、５ｍｓの場合の温度Ｔｅ４ｃは６
６℃となる。

【００２１】上記のように、従来のトランジスタ保護回
路では、クランプ回路のクランプ電圧の設定可能範囲が
狭く、そのために、ソレノイドにより発生したサージ電
圧から、アクティブクランプ動作で出力用のトランジス
タを保護する時に発生するパワー損失のピークパワー値
ＰＰ４の範囲も狭くなり、半導体集積回路の温度上昇を
低減できないため、小型化が妨げられている。本発明
は、このような従来の問題点に鑑み、出力端子に印加さ
れる過電圧から出力用のトランジスタを保護すると同時
に、小型化が可能な半導体集積回路を提供することを目
的とする。

【００２２】

【課題を解決するための手段】このため、本発明は、出
力端子を介して外部に接続された負荷を駆動するトラン
ジスタと、トランジスタを制御するトランジスタ制御回
路と、出力端子とトランジスタのゲート間に所定の電圧
以上で導通する過電圧保護手段を設けたクランプ回路を
有する半導体集積回路において、トランジスタ制御回路
の制御信号の変化を検知し、検知結果に基づいて、クラ
ンプ回路の動作を制御するクランプ制御回路を有するも
のとする。また、クランプ制御回路は、トランジスタ制
御回路の出力信号の立ち下がりエッジを検出するエッジ
検出回路と、エッジ検出回路で立ち下がりエッジを検出
後、トランジスタを保護するに十分な所定時間の間、ク
ランプ回路を制御する信号を出力するタイマーを有する
ことができる。

【００２３】さらに、出力端子を介して外部に接続され
た負荷を駆動するトランジスタと、トランジスタを制御
するトランジスタ制御回路と、出力端子と前記トランジ
スタのゲート間に所定の電圧以上で導通する過電圧保護
手段を設けたクランプ回路を有する半導体集積回路にお
いて、出力端子の電圧を検知し、検知した電圧に基づい
て、クランプ回路の動作を制御するクランプ制御回路を
有することもできる。クランプ制御回路は、出力端子の
電圧と基準電圧を比較するコンパレータと、該コンパレ
ータの出力信号のエッジを検出するエッジ検出回路と、
エッジ検出回路でエッジを検出後、トランジスタを保護
するに十分な所定時間の間、クランプ回路を制御する信
号を出力するタイマーを有することができる。

【００２４】なお、負荷はソレノイドであり、クランプ
回路は、ソレノイドがオンからオフに切り替わる過程で
生じる逆起電圧により発生するサージ電圧をクランプす
ることが好ましい。また、クランプ制御回路は、クラン
プ回路を導通させる場合と、導通させない場合に切り替
えるスイッチを有するものとした。さらに、クランプ回
路は複数の直列に接続された過電圧保護手段を有し、ク
ランプ制御回路は前記複数の過電圧保護手段の接続を切
り替えるスイッチを有することもできる。過電圧保護手
段は、ツェナーダイオードを有することが好ましい。

【００２５】

【作用】ソレノイド等のインダクタンスを有する外部の
負荷を駆動するトランジスタを制御するトランジスタ制
御回路の制御信号の立ち下がり等の変化を検知して、検
知結果に基づいて、出力端子とトランジスタのゲート間
に所定の電圧以上で導通するツェナーダイオード等から
構成される過電圧保護手段を設けたクランプ回路の動作
を制御することにより、クランプ回路が導通する電圧を
出力端子の通常電圧まで下げて設定することができ、ト
ランジスタで消費されるパワー損失のピークパワー値を
小さくすることができ、半導体集積回路の温度上昇を少
なくできる。トランジスタ制御回路の出力信号の立ち下
がりエッジを検出し、トランジスタを保護するに十分な
所定時間の間、クランプ回路を制御する信号を出力する
タイマーをそなえることにより、トランジスタのターン
オフとほぼ同時にクランプ回路の動作を制御できる。

【００２６】出力端子の電圧を検知して、検知結果に基
づいて、出力端子とトランジスタのゲート間に所定の電
圧以上で導通する過電圧保護手段を設けたクランプ回路
の動作を制御することにより、クランプ回路が動作する
電圧を出力端子の通常電圧まで下げて設定することがで
き、過電圧により生じるトランジスタで消費されるパワ
ー損失のピークパワー値を小さくすることができ、半導
体集積回路の温度上昇を少なくできるとともに、トラン
ジスタ制御回路の信号に変化のない、静電気等を原因と
する過電圧からもトランジスタを保護することができ
る。

【００２７】クランプ回路を導通させる場合と、導通さ
せない場合に切り替えるスイッチを有することにより、
トランジスタをオンからオフにするオフ過程以外の時
は、確実にクランプ回路を出力端子から切り離すことが
でき、クランプ動作以外の時の半導体集積回路の動作の
信頼性を向上できる。また、クランプ回路は複数の過電
圧保護手段を有し、クランプ制御回路は過電圧保護手段
を切り替えるスイッチを有することにより、クランプ制
御回路が動作しない場合にも、出力端子に印加された過
電圧からトランジスタ回路を保護することができる。

【００２８】

【発明の実施の形態】本発明の実施の形態を実施例によ
り説明する。図１は第１の実施例の構成を示し、図２は
各信号のタイミングチャートを示す。また図３はクラン
プ電圧の許容範囲を、図４はシュミレーション結果を示
す。半導体集積回路１０のクランプ回路１４は、アノー
ド側で直列接続されたダイオードＤ１とツェナーダイオ
ードＺＤ１から構成され、クランプ制御回路１５は、エ
ッジ検出回路１６、タイマー１７およびスイッチング用
のトランジスタＴｒ２から構成される。エッジ検出回路
１６は、入力側が、トランジスタ制御回路１３の出力に
接続され、出力側はタイマー１７に接続され、トランジ
スタ制御回路１３の出力の立ち下がりエッジを検出し、
エッジ検出信号をタイマー１７に出力する。タイマー１
７の出力はスイッチング用のトランジスタＴｒ２のゲー
トｇ２に接続されている。トランジスタＴｒ２のソース
ｓ２は、クランプ回路１４のツェナーダイオードＺＤ１
に接続され、ドレインｄ２は出力端子１２とトランジス
タＴｒ１のドレインｄ１に接続されている。その他の構
成は図８に示す従来例と同様である。

【００２９】図２に示すタイミングチャートを用いて、
半導体集積回路１０の動作を説明する。ＣＰＵ５からソ
レノイド１を制御するソレノイド制御信号ａが出力され
ると、ソレノイド制御信号ａのオン、オフに従って、ト
ランジスタ制御回路１３はトランジスタＴｒ１をオンま
たはオフにするトランジスタ制御信号ｂを出力する。ト
ランジスタＴｒ２により、クランプ回路１４は、出力端
子１２から切り離されているため、ソレノイド制御信号
ａがオン状態の場合や、オフ状態の場合、またターンオ
ンのときには、クランプ回路１４により、出力端子電圧
がクランプされることはない。

【００３０】トランジスタ制御信号ｂがオンからオフに
切り替わる時刻ｔ１で、、クランプ制御回路１５のエッ
ジ検出回路１６は、トランジスタ制御回路１３のトラン
ジスタ制御信号ｂの立ち下がりエッジｂ１を検出し、パ
ルス状のエッジ検出信号ｃをタイマー１７に出力する。
タイマー１７では、エッジ検出信号ｃが入力されると、
予め設定された時間Ｔ１の間、トランジスタＴｒ２のゲ
ートをオンにするクランプ制御信号ｄを出力する。時間
Ｔ１は、ソレノイド１により発生するサージ電圧をトラ
ンジスタＴｒ１が吸収するために必要な時間を求め、設
計マージン等を考慮して、適切な時間を設定してある。
従って、トランジスタＴｒ２のゲートは時間Ｔ１の間オ
ンになり、クランプ回路１４のツェナーダイオードＺＤ
１のカソード側と出力端子１２およびトランジスタＴｒ
１のドレインが接続される。

【００３１】時間Ｔ１が終了し、クランプ制御信号ｄが
オフになる時刻ｔ２で、トランジスタＴｒ２はオフにな
る。すなわち、クランプ回路１４は、タイマー１７から
クランプ制御信号ｄが出力され、トランジスタＴｒ２が
オンにされている時間Ｔ１の間のみ、出力端子１２とト
ランジスタＴｒ１のゲートｇ１間に接続され、出力端子
１２に印加された電圧をクランプし、それ以外の期間
は、トランジスタＴｒ２がオフにされているため、動作
しない。

【００３２】ここで、図３を用いてクランプ回路１４の
クランプ電圧Ｖｃ１の範囲について説明する。クランプ
回路１４は、トランジスタＴｒ１がソレノイドにより発
生するサージ電圧を吸収する時間Ｔ１の間のみ出力端子
１２とトランジスタＴｒ１のゲート間に接続され、それ
以外の期間は、トランジスタＴｒ２により、出力端子１
２から切り離されている。そのため、クランプ電圧Ｖｃ
１は、ＩＧＮライン通常電圧Ｖｉｇｎより高ければ、十
分であり、オルタネータ３からの過電圧Ｖａとソレノイ
ドオン電圧Ｖｏｎの差（ＶａーＶｏｎ）より低くなって
も、なんら差し支えない。従って、クランプ電圧Ｖｃ１
の最小値はＩＧＮライン通常電圧Ｖｉｇｎとなる。ま
た、クランプ電圧Ｖｃ１の最大値は、従来例と同様にト
ランジスタＴｒ１のドレインーソース間耐圧ＢＶｄｓで
ある。

【００３３】半導体集積回路１０の発熱を抑えるため
に、クランプ電圧Ｖｃ１として、最小値であるＩＧＮラ
イン通常電圧Ｖｉｇｎとほぼ等しく、かつ、電圧誤差を
考慮してＶｉｇｎより若干高い電圧を設定する。図２に
戻り、トランジスタＴｒ１のドレインーソース電圧Ｖｄ
ｓは、クランプ回路１４が接続されている時間Ｔ１の間
は、ＩＧＮライン通常電圧Ｖｉｇｎと略等しいクランプ
電圧Ｖｃ１に保たれ、時間Ｔ１の終了後、ランプ回路１
４が出力端子１２すなわちトランジスタＴｒ１のドレイ
ンから切り離されたときには、ＩＧＮライン通常電圧Ｖ
ｉｇｎとなる。

【００３４】クランプ電圧Ｖｃ１が従来例におけるクラ
ンプ電圧Ｖｃ４より小さくなったため、トランジスタＴ
ｒ１で消費されるパワーＰ１のターンオフ時におけるピ
ークパワー値ＰＰ１の値は、従来例におけるピークパワ
ー値ＰＰ４より小さくなる。トランジスタＴｒ１で吸収
するサージ電圧エネルギーが同一であれば、トランジス
タＴｒ１がサージ電圧エネルギーを吸収するためにかか
る時間は、ピークパワー値と反比例するので、時間Ｔ１
は、従来例における時間Ｔ４より長くなる。図４にシュ
ミレーション結果を示す。図４の（ａ）は、時間とトラ
ンジスタで消費されるパワーの関係を、図４の（ｂ）
は、時間と半導体集積回路の温度の関係を示している。
ピークパワー値ＰＰ１が２５Ｗで、時間Ｔ１が４ｍｓの
場合、半導体集積回路１０のサージ電圧吸収による発熱
温度Ｔｅ１は、５４℃までの上昇に抑えられる。

【００３５】以上説明したように、本発明の半導体集積
回路によれば、ソレノイド１を駆動するトランジスタＴ
ｒ１を制御するトランジスタ制御回路１３の制御信号の
立ち下がりを、クランプ制御回路１５のエッジ検出回路
１６で検知して、タイマー１７で所定の時間、トランジ
スタＴｒ２をオンにし、クランプ回路１４を導通させる
ことにより、ソレノイド１がターンオフし、逆起電圧に
よるサージ電圧が出力端子１２に印加される期間だけ、
クランプ回路１４を、出力端子１２に電気的に接続し、
その他の期間は、クランプ回路１４は出力端子１２から
電気的に遮断されているので、クランプ回路１４のクラ
ンプ電圧Ｖｃ１をほぼＩＧＮラインの通常電圧まで下げ
て設定することができる。

【００３６】従って、トランジスタで消費されるパワー
損失のピークパワー値も小さくすることができ、半導体
集積回路の温度上昇を少なくできるので、放熱効果が低
下しても動作温度範囲で動作する範囲内において、半導
体集積回路を小型化することができる。すなわち、出力
端子に印加される過電圧から出力用のトランジスタを保
護すると同時に、半導体集積回路の小型化が可能な半導
体集積回路を提供できる。

【００３７】次にクランプ制御回路の構成を変えた本発
明の第２の実施例を説明する。図５は構成を示す図であ
り、図６は各信号のタイミングチャートである。半導体
集積回路２０内のクランプ制御回路２１は、出力端子電
圧モニター回路２２、エッジ検出回路２３およびタイマ
ー２４から構成される。出力端子電圧モニター回路２２
は、基準電圧を出力する基準電圧発生回路２５と、出力
端子１２に接続される抵抗Ｒ４と、抵抗Ｒ４とグランド
に接続される抵抗Ｒ５と、出力端子１２の電圧を抵抗Ｒ
４およびＲ５で分圧した電圧と基準電圧を比較するコン
パレータ２６から構成されている。

【００３８】出力端子電圧モニター回路２２の抵抗Ｒ４
およびＲ５の抵抗値と基準電圧発生回路２５の基準電圧
は、出力端子電圧が、オルタネータ３からの過電圧より
大きく、トランジスタＴｒ１のドレインーソース間耐圧
ＢＶｄｓより小さいサージ電圧検出判定レベルＶｓより
大きくなったときに、コンパレータ２６の出力信号がハ
イレベルからロウレベルに変化するように設定されてい
る。エッジ検出回路２３は、コンパレータ２６の出力に
接続され、コンパレータ２６の出力の立ち下がりエッジ
を検出し、エッジ検出信号をタイマー２４に出力する。
タイマー２４の出力はスイッチング用のトランジスタＴ
ｒ２に接続されている。

【００３９】図６に示すタイミングチャートを用いて、
半導体集積回路２０の動作を説明する。ＣＰＵ５からソ
レノイド１を制御するソレノイド制御信号ａが出力され
ると、ソレノイド制御信号ａがオンからオフに切り替わ
ると、トランジスタ制御回路１３によりトランジスタＴ
ｒ１もオンからオフに切り替わる。トランジスタＴｒ１
がオンからオフに切り替わる時、ソレノイド１の有する
インダクタンス成分Ｌ１により、逆起電圧が発生し、出
力端子１２には、逆起電圧によるサージ電圧が印加され
る。

【００４０】出力端子１２に印加されたサージ電圧が、
サージ電圧検出レベルＶｓより大きくなると、出力端子
電圧モニター回路２２のコンパレータ２６から出力され
るコンパレータ出力信号ｅがハイレベルからロウレベル
に切り替わる。エッジ検出回路２３は、コンパレータ出
力信号ｅの立ち下がりエッジｅ１を検出し、パルス状の
エッジ検出信号ｆをタイマー２４に出力する。タイマー
２４は、エッジ検出信号ｆが入力されると、予め設定さ
れた時間Ｔ１の間、トランジスタＴｒ２のゲートｇ２を
オンにするクランプ制御信号ｇを出力する。実施例１と
同様に、クランプ回路１４は、タイマー２４からクラン
プ制御信号ｇが出力され、トランジスタＴｒ２がオンに
されている時間Ｔ１の間のみ、出力端子１２とトランジ
スタＴｒ１のゲート間に電気的に接続され、出力端子１
２に印加された電圧をクランプし、それ以外の期間は、
トランジスタＴｒ２がオフにされているため、動作しな
い。その他の構成および動作は第１の実施例と同様であ
る。

【００４１】第２の実施例では、出力端子にサージ電圧
検出判定レベルＶｓを越えた電圧が印加されたときに、
クランプ回路を動作させるようにしたので、第１の実施
例の効果に加え、ソレノイド１をターンオフした時以外
に静電気等を原因とするサージ電圧が印加されても、出
力トランジスタＴｒ１を過電圧による破壊から保護する
ことができる。

【００４２】次にクランプ回路の構成を変えた本発明の
第３の実施例を説明する。図７は構成を示す図である。
半導体集積回路３０のクランプ回路３１は、アノード側
で直列接続されたダイオードＤ１とツェナーダイオード
ＺＤ１と、ツェナーダイオードＺＤ２から構成されてい
る。ツェナーダイオードＺＤ２のアノード側は、ツェナ
ーダイオードＺＤ１のカソード側とクランプ制御回路３
２のスイッチング用のトランジスタＴｒ２のソースｓ２
に接続され、カソード側はトランジスタＴｒ２のドレイ
ンｄ２と出力端子１２に接続されている。

【００４３】スイッチング用のトランジスタＴｒ２がオ
ンのときには、クランプ回路３１のツェナーダイオード
ＺＤ２は、クランプ動作に影響を与えないため、クラン
プ回路３１は、第１の実施例と同様にクランプ電圧Ｖｃ
１で出力端子１２の電圧をクランプする。スイッチング
用のトランジスタＴｒ２がオフのときには、ツェナーダ
イオードＺＤ２がクランプ回路３１に加わるので、クラ
ンプ電圧Ｖｃ２は、ツェナーダイオードＺＤ２のツェナ
ー電圧をＶｚ２とすると、Ｖｃ２＝Ｖｃ１＋Ｖｚ２となる。クランプ電圧Ｖｃ２が、オルタネータの過電圧
をＶａ、ソレノイドのオン電圧をＶｏｎ、トランジスタ
Ｔｒ１のドレインーソース間耐圧をＢＶｄｓとすると、Ｖａ−Ｖｏｎ＜Ｖｃ２＜ＢＶｄｓとなるように、ツェナーダイオードＺＤ２のツェナー電
圧Ｖｚ２は設定されている。

【００４４】第３の実施例では、クランプ制御回路が動
作していない時にも、クランプ動作が行われるようにし
たので、第１の実施例の効果に加え、半導体集積回路３
０の電源がオフになっていても、出力トランジスタＴｒ
１を過電圧による破壊から保護することができる。

【００４５】

【発明の効果】以上説明したように、本発明の半導体集
積回路によれば、ソレノイド等のインダクタンスを有す
る外部の負荷を駆動するトランジスタを制御するトラン
ジスタ制御回路の制御信号の立ち下がり等の変化を検知
して、検知結果に基づいて、出力端子とトランジスタの
ゲート間に所定の電圧以上で導通するツェナーダイオー
ド等から構成される過電圧保護手段を設けたクランプ回
路の動作を制御することにより、クランプ回路が導通す
る電圧を出力端子の通常電圧まで下げて設定することが
できる。これにより、トランジスタで消費されるパワー
のピークパワー値を小さくすることができ、半導体集積
回路の温度上昇を少なくできるので、放熱効果が低下し
ても動作温度範囲で動作する範囲内において、半導体集
積回路を小型化することができる。トランジスタ制御回
路の出力信号の立ち下がりエッジを検出し、トランジス
タを保護するに十分な所定時間の間、クランプ回路を制
御する信号を出力するタイマーをそなえることにより、
トランジスタのターンオフとほぼ同時にクランプ回路の
動作を制御できるので、クランプ動作の信頼性を保こと
ができる。

【００４６】また、出力端子の電圧を検知して、検知結
果に基づいて、出力端子とトランジスタのゲート間に所
定の電圧以上で導通する過電圧保護手段を設けたクラン
プ回路の動作を制御することにより、クランプ回路が動
作する電圧を、出力電圧の通常電圧まで下げて設定する
ことがでる。これにより、過電圧によりトランジスタで
消費されるパワーのピークパワー値を小さくすることが
でき、半導体集積回路の温度上昇を少なくできるととも
に、トランジスタ制御回路から出力されるトランジスタ
制御信号に変化のない、静電気等を原因とする過電圧か
らもトランジスタを保護することができる。

【００４７】クランプ回路を導通させる場合と、導通さ
せない場合に切り替えるスイッチを有することにより、
トランジスタをオンからオフにするオフ過程以外の時
は、確実にクランプ回路を出力端子から切り離すことが
でき、クランプ動作以外の時の半導体集積回路の動作の
信頼性を向上できる。また、クランプ回路は複数の過電
圧保護手段を有し、クランプ制御回路は過電圧保護手段
を切り替えるスイッチを有することにより、クランプ制
御回路が動作しない場合にも、出力端子に印加された過
電圧からトランジスタ回路を保護することができる。

【図面の簡単な説明】

【図１】第１の実施例の構成を示す図である。

【図２】第１の実施例における各信号のタイミングチャ
ートである。

【図３】クランプ電圧の範囲を説明する図である。

【図４】半導体集積回路の温度上昇のシュミレーション
結果を示す図である。

【図５】第２の実施例の構成を示す図である。

【図６】第２の実施例における各信号のタイミングチャ
ートである。

【図７】第３の実施例の構成を示す図である。

【図８】従来例の構成を示す図である。

【図９】従来例における各信号のタイミングチャートで
ある。

【図１０】クランプ電圧の範囲を説明する図である。

【図１１】半導体集積回路の温度上昇のシュミレーショ
ン結果を示す図である。

【符号の説明】

１ソレノイド２ＩＧＮライン３オルタネータ４バッテリ５ＣＰＵ１０、２０、３０、４０半導体集積回路１１入力端子１２出力端子１３トランジスタ制御回路１４、３１、４１クランプ回路１５、２１クランプ制御回路１６、２３エッジ検出回路１７、２４タイマー２２出力電圧モニター回路２５基準電圧発生回路２６コンパレータＤ１ダイオードｄ１、ｄ２ドレインｇ１、ｇ２ゲートＬ１インダクタンス成分Ｒ１抵抗成分Ｒ２、Ｒ３、Ｒ４、Ｒ５抵抗ｓ１、ｓ２ソースＴｒ１、Ｔｒ２トランジスタＺＤ１、ＺＤ２、ＺＤ３ツェナーダイオー
ド

Claims

【特許請求の範囲】

【請求項１】出力端子を介して外部に接続された負荷
を駆動するトランジスタと、該トランジスタを制御する
トランジスタ制御回路と、前記出力端子と前記トランジ
スタのゲート間に所定の電圧以上で導通する過電圧保護
手段を設けたクランプ回路を有する半導体集積回路にお
いて、前記トランジスタ制御回路の制御信号の変化を検
知し、検知結果に基づいて、クランプ回路の動作を制御
するクランプ制御回路を有することを特徴とする半導体
集積回路。
【請求項２】前記クランプ制御回路は、前記トランジ
スタ制御回路の出力信号の立ち下がりエッジを検出する
エッジ検出回路と、該エッジ検出回路で立ち下がりエッ
ジを検出後、前記トランジスタを保護するに十分な所定
時間の間、前記クランプ回路を制御する信号を出力する
タイマーを有することを特徴とする請求項１記載の半導
体集積回路。
【請求項３】出力端子を介して外部に接続された負荷
を駆動するトランジスタと、該トランジスタを制御する
トランジスタ制御回路と、前記出力端子と前記トランジ
スタのゲート間に所定の電圧以上で導通する過電圧保護
手段を設けたクランプ回路を有する半導体集積回路にお
いて、前記出力端子の電圧を検知し、検知した電圧に基
づいて、前記クランプ回路の動作を制御するクランプ制
御回路を有することを特徴とする半導体集積回路。
【請求項４】前記クランプ制御回路は、前記出力端子
の電圧と基準電圧を比較するコンパレータと、該コンパ
レータの出力信号のエッジを検出するエッジ検出回路
と、該エッジ検出回路でエッジを検出後、前記トランジ
スタを保護するに十分な所定時間の間、前記クランプ回
路を制御する信号を出力するタイマーを有することを特
徴とする請求項３記載の半導体集積回路。
【請求項５】前記負荷はソレノイドであり、前記クラ
ンプ回路は、ソレノイドがオンからオフに切り替わる過
程で生じる逆起電圧により発生するサージ電圧をクラン
プすることを特徴とする請求項１、２、３または４記載
の半導体集積回路。
【請求項６】前記クランプ制御回路は、クランプ回路
を導通させる場合と、導通させない場合に切り替えるス
イッチを有することを特徴とする請求項１、２、３、４
または５記載の半導体集積回路。
【請求項７】前記クランプ回路は複数の直列に接続さ
れた過電圧保護手段を有し、前記クランプ制御回路は前
記複数の過電圧保護手段の接続を切り替えるスイッチを
有することを特徴とする請求項１、２、３、４または５
記載の半導体集積回路。
【請求項８】前記過電圧保護手段は、ツェナーダイオ
ードを有することを特徴とする請求項１、２、３、４、
５、６または７記載の半導体集積回路。