JP2016167693A - 半導体装置 - Google Patents

Abstract

【課題】クランプ電圧を高く維持しつつ、ＭＯＳＦＥＴをより確実に保護することができる半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、負荷への電力を供給しあるいは遮断することが可能な第１トランジスタを備える。クランプ部は、第１トランジスタの一端と該トランジスタのゲートとの間に直列に接続された第１クランプ部および第２クランプ部を含み、トランジスタの一端の電圧が所定電圧を超えた場合に導通状態となる。クランプ動作検出部は、第１クランプ部と第２クランプ部との間に設けられている。第２トランジスタは、第２クランプ部に対して並列に接続されている。遅延回路は、クランプ動作検出部と第２トランジスタのゲートとの間に設けられている。
【選択図】図１

Description

本発明による実施形態は、半導体装置に関する。

従来からクランプ回路は、負荷（インダクタ）によって生じる誘導起電力からスイッチを保護するために設けられている。近年、スイッチとして用いられるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の微細化が進み、セカンダリブレークダウン電圧が低下している。このため、ＭＯＳＦＥＴのソース−ドレイン間電圧の高い領域においてＭＯＳＦＥＴに流すことが可能な電流値が小さくなっている。即ち、ＭＯＳＦＥＴの安全動作領域が狭くなっている。この場合、ＭＯＳＦＥＴは、負荷からの誘導起電力によって破壊されるおそれが高くなる。

そこで、クランプ回路の耐圧（クランプ電圧）を低下させることが考えられる。しかしながらロードダンプサージ電圧等、出力オフ時に印加されうる電圧より低い値のアクティブクランプ電圧を設定することはできない。

特開２０１４−１３８３０３号公報

クランプ電圧を高く維持しつつ、ＭＯＳＦＥＴをより確実に保護することができる半導体装置を提供する。

本実施形態による半導体装置は、負荷への電力を供給しあるいは遮断することが可能な第１トランジスタを備える。クランプ部は、第１トランジスタの一端と該トランジスタのゲートとの間に直列に接続された第１クランプ部および第２クランプ部を含み、トランジスタの一端の電圧が所定電圧を超えた場合に導通状態となる。クランプ動作検出部は、第１クランプ部と第２クランプ部との間に設けられている。第２トランジスタは、第２クランプ部に対して並列に接続されている。遅延回路は、クランプ動作検出部と第２トランジスタのゲートとの間に設けられている。

本実施形態による半導体装置１の構成の一例を示す回路図。 クランプ動作検出部ＤＴの内部構成の一例を示す図。 遅延回路ＤＬの内部構成の例を示す図。 本実施形態による半導体装置１の動作の一例を示すタイミング図。 本実施形態による第１トランジスタＴｒ１の安全動作領域を示すグラフ。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

図１は、本実施形態による半導体装置１の構成の一例を示す回路図である。半導体装置１は、第1トランジスタＴｒ１と、第２トランジスタＴｒ２と、クランプ部ＣＬと、クランプ動作検出部ＤＴと、遅延回路ＤＬと、抵抗Ｒ３、Ｒ２とを備えている。半導体装置１は、単一の半導体チップとして構成されてもよく、複数の半導体チップを含む単一の半導体パッケージとして構成されてもよい。

第１トランジスタＴｒ１は、負荷（インダクタ）Ｌと低レベル電圧源ＶＳＳとの間に接続されたＭＯＳＦＥＴである。第１トランジスタＴｒ１は、例えば、Ｎ型トランジスタである。第１トランジスタＴｒ１および負荷Ｌは、高レベル電圧源ＶＤＤと低レベル電圧源ＶＳＳとの間に直列に接続されている。第１トランジスタＴｒ１の一端としてのドレインは負荷Ｌに接続されている。第１トランジスタＴｒ１のソースは、低レベル電圧源ＶＳＳに接続されている。第１トランジスタＴｒ１のゲートは、抵抗Ｒ３を介してコントローラＣＮＴに接続されている。これにより、第１トランジスタＴｒ１は、コントローラＣＮＴからの制御を受けて、オン状態またはオフ状態になる。第１トランジスタＴｒ１がオン状態になると、負荷Ｌは電圧源ＶＳＳに接続されるので、電圧源ＶＤＤからの電流ＩＬが負荷Ｌおよび第１トランジスタＴｒ１を介して電圧源ＶＳＳへ流れ得る。第１トランジスタＴｒ１がオフ状態になると、負荷Ｌは電圧源ＶＳＳから切断されるので、電圧源ＶＤＤからの電流ＩＬは、負荷Ｌを流れない。このように、第１トランジスタＴｒ１は、負荷Ｌに電流ＩＬを流し、あるいは、負荷Ｌに流れる電流を停止させるスイッチとして機能する。

クランプ部ＣＬは、第１クランプ部ＣＬ１および第２クランプ部ＣＬ２を含む。第１クランプ部ＣＬ１および第２クランプ部ＣＬ２は、第１トランジスタＴｒ１のドレインとゲートとの間に直列に接続されている。

第１クランプ部ＣＬ１は、第１トランジスタＴｒ１のドレインとノードＮ１との間に接続されており、２つのツェナーダイオードＺＤ１＿１、ＺＤ１＿２を含む。２つのツェナーダイオードＺＤ１＿１、ＺＤ１＿２は、第１トランジスタＴｒ１のドレインとノードＮ１との間に直列に接続されている。ツェナーダイオードＺＤ１＿１のカソードは第１トランジスタＴｒ１のドレインに接続されている。ツェナーダイオードＺＤ１＿１のアノードはツェナーダイオードＺＤ１＿２のカソードに接続されている。ツェナーダイオードＺＤ１＿２のアノードは第１ノードＮ１に接続されている。尚、第１ノードＮ１は、第１クランプ部ＣＬ１と第２クランプ部ＣＬ２との間の接続点である。

第２クランプ部ＣＬ２は、ノードＮ２と第１トランジスタＴｒ１のゲートとの間に接続されており、２つのツェナーダイオードＺＤ２＿１、ＺＤ２＿２を含む。２つのツェナーダイオードＺＤ２＿１、ＺＤ２＿２は、ノードＮ２と第１トランジスタＴｒ１のゲートとの間に直列に接続されている。ツェナーダイオードＺＤ２＿１のカソードはノードＮ２に接続されている。ツェナーダイオードＺＤ２＿１のアノードはツェナーダイオードＺＤ２＿２のカソードに接続されている。ツェナーダイオードＺＤ２＿２のアノードは第１トランジスタＴｒ１のゲートに接続されている。このように、ツェナーダイオードＺＤ１＿１〜ＺＤ２＿２は、第１トランジスタＴｒ１のゲートからドレインに向かって順方向となるように接続されている。即ち、第１および第２クランプ部ＣＬ１、ＣＬ２に含まれるツェナーダイオードＺＤ１＿１〜ＺＤ２＿２は、第１トランジスタＴｒ１のゲートとドレインとの間において、該ドレインから該ゲートへの電流方向が逆方向になるように接続されている。このような構成により、クランプ部ＣＬは、第１トランジスタＴｒ１のドレイン電圧が所定電圧（ツェナーダイオードＺＤ１＿１〜ＺＤ２＿２の耐圧の和）を超えた場合にアバランシェ降伏し、導通状態となる。クランプ部ＣＬが導通状態になると、クランプ部ＣＬは、ドレイン電圧を所定電圧にクランプする。

尚、第１クランプ部ＣＬ１および第２クランプ部ＣＬ２は、上述の通り、それぞれ直列に接続された複数のツェナーダイオードで構成されているが、それぞれ単一のツェナーダイオードで構成されていてもよい。また、第１クランプ部ＣＬ１および第２クランプ部ＣＬ２を構成するツェナーダイオードの個数は、３つ以上であってもよい。

第２トランジスタＴｒ２は、ノードＮ２と第１トランジスタＴｒ１のゲートとの間に、第２クランプ部ＣＬ２に対して並列に接続されている。第２トランジスタＴｒ２は、例えば、Ｎ型トランジスタである。第２トランジスタＴｒ２のゲートは、遅延回路ＤＬに接続されている。第２トランジスタＴｒ２は、遅延回路ＤＬからの信号によってオン状態またはオフ状態となる。第２トランジスタＴｒ２がオフ状態のときには、第２クランプ部ＣＬ２がノードＮ２と第１トランジスタＴｒ１のゲートとの間に有効に接続された状態となる。即ち、第１および第２クランプ部ＣＬ１、ＣＬ２がともに有効に機能する。このとき、クランプ部ＣＬのクランプ電圧は、４つのツェナーダイオードＺＤ１＿１〜ＺＤ２＿２の耐圧の和となる。一方、第２トランジスタＴｒ２がオン状態のときには、第２トランジスタＴｒ２がノードＮ２と第１トランジスタＴｒ１のゲートとの間を短絡する。従って、第２クランプ部ＣＬ２が無効状態となる。即ち、この場合、第１クランプ部ＣＬ１は有効に機能するが、第２クランプ部ＣＬ２はクランプ回路として有効に機能しない状態となる。このとき、クランプ部ＣＬのクランプ電圧は、２つのツェナーダイオードＺＤ１＿１、ＺＤ１＿２の耐圧の和となる。このように、半導体装置１は、第２クランプ部ＣＬ２のクランプ機能を有効にし、あるいは、無効にすることによって、クランプ部ＣＬのクランプ電圧を変更することができる。

クランプ動作検出部ＤＴは、ノードＮ１とノードＮ２との間に接続されている。即ち、クランプ動作検出部ＤＴは、第１クランプ部ＣＬ１と第２クランプ部ＣＬ２との間に接続されている。クランプ動作検出部ＤＴは、クランプ部ＣＬのツェナーダイオードＺＤ１＿１〜ＺＤ２＿２がアバランシェ降伏したときに、ノードＮ１、Ｎ２に流れる電流を検知する回路である。即ち、クランプ動作検出部ＤＴは、クランプ部ＣＬのクランプ動作を検知する。クランプ部ＣＬのクランプ動作を検知すると、クランプ動作検出部ＤＴは、遅延回路ＤＬの動作を開始させる。

図２は、クランプ動作検出部ＤＴの内部構成の一例を示す図である。クランプ動作検出部ＤＴは、第１抵抗素子Ｒ１と、差動増幅部ＤＩＦＦと、オペアンプＡＭＰとを備えている。

第１抵抗素子Ｒ１は、ノードＮ１とＮ２との間に接続されている。即ち、第１抵抗素子Ｒ１は、第１クランプ部ＣＬ１と第２クランプ部ＣＬ２との間に接続されている。ノードＮ１、Ｎ２に電流が流れた場合、第１抵抗素子Ｒ１の両端には電圧差が発生する。クランプ動作検出部ＤＴは、第１抵抗素子Ｒ１の両端の電圧差を検出することによって、クランプ動作の開始を検知する。

差動部としての差動増幅部ＤＩＦＦは、ノードＮ１、Ｎ２に接続されており、第１抵抗素子Ｒ１の両端の電圧差を所定電圧に増幅して出力する。

比較部としてのオペアンプＡＭＰは、差動増幅部ＤＩＦＦの出力と参照電圧Ｖｒｅｆを生成する電源ＰＳとに接続されており、差動増幅部ＤＩＦＦからの出力電圧が参照電圧Ｖｒｅｆを超えたときに遅延回路ＤＬへ検知信号を出力する。

オペアンプＡＭＰの出力は、遅延回路ＤＬに接続されている。これにより、第１抵抗素子Ｒ１の両端（Ｎ１、Ｎ２）の電圧差が上昇し、差動増幅部ＤＩＦＦからの出力電圧が参照電圧Ｖｒｅｆを超えると、オペアンプＡＭＰは、検知信号（例えば、高レベル電圧ＶＤＤ）を遅延回路ＤＬへ出力する。図１の遅延回路ＤＬは、クランプ動作検出部ＤＴからの検知信号を受けてから所定時間経過後に第２トランジスタＴｒ２をオン状態にする。

遅延回路ＤＬは、クランプ動作検出部ＤＴと第２トランジスタＴｒ２のゲートとの間に接続されている。遅延回路ＤＬは、クランプ動作検出部ＤＴから第１クランプ部ＣＬ１のクランプ動作の検知信号を受けると、所定期間の経過後に第２トランジスタＴｒ２をオン状態にする。

図３（Ａ）および図３（Ｂ）は、遅延回路ＤＬの内部構成の例を示す図である。遅延回路ＤＬは、例えば、図３（Ａ）に示すような抵抗およびキャパシタからなるＲＣ遅延回路でよい。あるいは、遅延回路ＤＬは、図３（Ｂ）に示すような半導体装置１の外部または内部で生成されるクロック信号ＣＬＫをカウントするカウンタやシフトレジスタであってもよい。図３（Ｂ）のＦＦは、フリップフロップである。

このように、本実施形態による半導体装置１は、クランプ動作の開始当初とクランプ動作開始から所定期間の経過後とにおいて、クランプ電圧を変更することができる。これにより、半導体装置１は、後述するように、クランプ部ＣＬの耐圧を比較的高く維持しつつ、クランプ動作において第１トランジスタＴｒ１を安全動作領域内で動作させることができる。

次に、半導体装置１の動作をより詳細に説明する。

図４は、本実施形態による半導体装置１の動作の一例を示すタイミング図である。横軸は、時間を示す。縦軸において、ＶＩＮは、コントローラＣＮＴが第１トランジスタＴｒ１のゲートに印加するゲート電圧である。ＶＤＳは、第１トランジスタＴｒ１のソース−ドレイン間にかかる電圧である。ＩＬは、負荷Ｌおよび第１トランジスタＴｒ１に流れる電流である。

まず、時点ｔ０以前において、コントローラＣＮＴがゲート電圧ＶＩＮを高レベル電圧にしており、第１トランジスタＴｒ１がオン状態になっている。従って、第１トランジスタＴｒ１は、低抵抗で比較的大きな電流ＩＬを負荷Ｌおよび第１トランジスタＴｒ１に流すことができる。

次に、時点ｔ０において、コントローラＣＮＴがゲート電圧ＶＩＮを低レベル電圧に低下させると、第１トランジスタＴｒ１がオフ状態になろうとする。しかし、負荷Ｌによる誘導起電力により、第１トランジスタＴｒ１のドレインに大きな電圧ＶＤＳが印加される。このとき、電圧ＶＤＳが、所定電圧としてのクランプ部ＣＬの耐圧（ツェナーダイオードＺＤ１＿１〜ＺＤ２＿２の耐圧の和）を超えると、クランプ部ＣＬがアバランシェ降伏して第１トランジスタＴｒ１のゲート電圧を上昇させる。これにより、第１トランジスタＴｒ１がオン状態になり、誘導電流Ｉｐｅａｋをドレインからソースへ流す。その結果、第１トランジスタＴｒ１が誘導起電力により破壊されることを抑制することができる。

このように、コントローラＣＮＴが第１トランジスタＴｒ１をオフ状態にした後、クランプ部ＣＬが導通状態になることによって、第１トランジスタＴｒ１をオン状態にする動作をクランプ動作という。クランプ動作において、クランプ部ＣＬは、電圧ＶＤＳを所定電圧にクランプしている。例えば、ツェナーダイオードＺＤ１＿１〜ＺＤ２＿２の各耐圧をＶＺとすると、クランプ部ＣＬの耐圧は、４×ＶＺとなる。従って、電圧ＶＤＳが４×ＶＺを超えようとすると、クランプ部ＣＬは、電圧ＶＤＳを４×ＶＺにクランプする。

クランプ部ＣＬがクランプ動作を開始すると、ノードＮ１、Ｎ２に電流が流れる。これにより、ノードＮ１とノードＮ２との間に電圧差が発生する。即ち、クランプ動作検出部ＤＴの第１抵抗素子Ｒ１の両端に電圧差が発生する。これにより、差動増幅部ＤＩＦＦの出力電圧が上昇し、参照電圧Ｖｒｅｆに接近する。ｔ０において、差動増幅部ＤＩＦＦの出力電圧が参照電圧Ｖｒｅｆを超えると、クランプ動作検出部ＤＴが検知信号を遅延回路ＤＬへ出力し、ｔ０から遅延回路ＤＬの動作を開始させる。遅延回路ＤＬは、ｔ０から遅延期間Ｔｄｅｌａｙ（ｔ０〜ｔ１）の経過後に第２トランジスタＴｒ２のゲートに所定電圧（例えば、高レベル電圧ＶＤＤ）を印加する。これにより、時点ｔ１において、第２トランジスタＴｒ２はオン状態になる。

時点ｔ１において、第２トランジスタＴｒ２がオン状態になると、ノードＮ２と第１トランジスタＴｒ１のゲートとの間が短絡する。これにより、第２クランプ部ＣＬ２はクランプ回路として有効に機能せず、第１クランプ部ＣＬ１が第１トランジスタＴｒ１のドレインとゲートとの間で有効に接続された状態となる。その結果、期間ｔ１〜ｔ２において、クランプ部ＣＬは、電圧ＶＤＳを２×ＶＺにクランプする。即ち、ｔ０〜ｔ１においてクランプ電圧は４×ＶＺであるが、ｔ１〜ｔ２においてクランプ電圧は２×ＶＺへ低下する。

クランプ期間Ｔｃｌａｍｐ（ｔ０〜ｔ２）の経過後、電流ＩＬが充分に小さくなると、第１トランジスタＴｒ１のドレイン電圧ＶＤＳが充分に低下し、クランプ部ＣＬが非導通状態となる。これにより、第１トランジスタＴｒ１がオフ状態になり、クランプ動作が終了する。

次に、第１トランジスタＴｒ１の動作と安全動作領域との関係を説明する。

図５は、本実施形態による第１トランジスタＴｒ１の安全動作領域を示すグラフである。横軸は、第１トランジスタＴｒ１のソース−ドレイン電圧ＶＤＳを示す。縦軸は、第１トランジスタＴｒ１のドレイン電流ＩＤを示す。図５を参照して、第１トランジスタＴｒ１の動作と安全動作領域との関係を説明する。尚、ここでは、第１トランジスタＴｒ１のドレイン電流ＩＤは、図４に示す負荷電流ＩＬと等しい。

ラインＬ１〜Ｌ５によって囲まれた範囲Ｒａｓｏ＿１、Ｒａｓｏ＿２が、第１トランジスタＴｒ１の安全動作領域である。安全動作領域Ｒａｓｏ＿１、Ｒａｓｏ＿２は、第１トランジスタＴｒ１がブレークダウンせずに動作可能なドレイン電流ＩＤおよびソース−ドレイン電圧ＶＤＳの範囲である。

Ｒａｓｏ＿１は、クランプ動作の開始直後の安全動作領域を示し、ｘ軸、ｙ軸、Ｌ１、Ｌ２、Ｌ４＿１（破線）、Ｌ５で囲まれた領域である。Ｒａｓｏ＿２は、クランプ動作の開始から所定期間の経過後の安全動作領域を示し、ｘ軸、ｙ軸、Ｌ１、Ｌ２、Ｌ３、Ｌ４＿２、Ｌ５で囲まれた領域である。

ソース−ドレイン電圧ＶＤＳが０〜Ｖ２であるとき、安全動作領域Ｒａｓｏ＿１、Ｒａｓｏ＿２におけるドレイン電流ＩＤの上限は、ラインＬ１で決定される。ラインＬ１は、第１トランジスタＴｒ１のオン抵抗で決定される電流値を示す。即ち、ソース−ドレイン電圧ＶＤＳが低いときには、安全動作領域Ｒａｓｏは、第１トランジスタＴｒ１のオン抵抗で決定される。

ソース−ドレイン電圧ＶＤＳがＶ２〜Ｖ３であるとき、安全動作領域Ｒａｓｏ＿１、Ｒａｓｏ＿２におけるドレイン電流ＩＤの上限は、ラインＬ２で決定される。ラインＬ２は、第１トランジスタＴｒ１のソースまたはドレインに接続される配線の耐性によって決定される電流値を示す。ドレイン電流ＩＤがラインＬ２を超えた場合、配線が溶解し、不良の原因となる。

ソース−ドレイン電圧ＶＤＳがＶ３〜Ｖ４＿２であるとき、安全動作領域Ｒａｓｏ＿２におけるドレイン電流ＩＤの上限は、ラインＬ３で決定される。ラインＬ３は、半導体装置１（半導体チップ）の温度（以下、チップ温度ともいう）によって決定される電流値を示す。チップ温度が所定温度（例えば、１５０℃）を超えると、半導体装置１の素子が破損するおそれがある。従って、ソース−ドレイン電圧ＶＤＳがＶ３〜Ｖ４＿２であるときには、チップ温度が所定温度未満になるように、ドレイン電流ＩＤをラインＬ３以下に抑える。

ソース−ドレイン電圧ＶＤＳがＶ４＿１〜ＶｂｖまたはＶ４＿２〜Ｖｂｖであるとき、安全動作領域Ｒａｓｏ＿１、Ｒａｓｏ＿２におけるドレイン電流ＩＤの上限は、ラインＬ４＿１またはＬ４＿２で決定される。ラインＬ４＿１、Ｌ４＿２は、第１トランジスタＴｒ１のセカンダリブレークダウンによって決定される電流値を示す。ドレイン電流ＩＤがラインＬ４＿１、Ｌ４＿２で示す電流値を超えると、第１トランジスタＴｒ１は、ブレークダウンする可能性が高くなる。

Ｖｂｖは、第１トランジスタＴｒ１のブレークダウン電圧を示す。ソース−ドレイン電圧ＶＤＳがブレークダウン電圧Ｖｂｖを超えると、第１トランジスタＴｒ１は、ブレークダウンすると考えられる。従って、ドレイン電流ＩＤに関わらず、ソース−ドレイン電圧ＶＤＳは、ブレークダウン電圧Ｖｂｖ以下とする。

チップ温度は、クランプ動作開始当初において低いが、クランプ動作の開始後、時間の経過とともに上昇する。チップ温度の上昇は、第１トランジスタＴｒ１のセカンダリブレークダウン電圧を低下させる。このため、安全動作領域は、Ｒａｓｏ＿１に示すようにクランプ開始直後において比較的広く、Ｒａｓｏ＿２に示すように時間の経過とともに狭くなっていく。

このように、安全動作領域Ｒａｓｏ＿１は、クランプ動作の開始後、時間の経過とともに次第に狭くなり、Ｒａｓｏ＿２に接近する。従って、クランプ動作において、第１トランジスタＴｒ１のブレークダウンを抑制するためには、クランプ動作の開始後、所定時間の経過後に、ソース−ドレイン電圧ＶＤＳを小さくすることが考えられる。

そこで、本実施形態による半導体装置１は、クランプ動作の開始から所定期間の経過後にクランプ電圧を低下させる。即ち、クランプ動作の開始時において、クランプ電圧は高く維持されている。一方、クランプ動作の開始から所定期間（遅延時間Ｔｄｅｌａｙ）の経過後に、クランプ電圧は低下する。

例えば、上述のように、ツェナーダイオードＺＤ１＿１〜ＺＤ２＿２の各耐圧をＶＺとすると、クランプ動作開始時におけるクランプ電圧は４×ＶＺとなる。即ち、クランプ部ＣＬの耐圧は、第１および第２クランプ部ＣＬ１、ＣＬ２の両方の耐圧の和（例えば、４×ＶＺ）となる。このとき、安全動作領域は、Ｒａｓｏ＿１であり、比較的広い。従って、第１トランジスタＴｒ１は、図５の点Ｐ１に示すように、安全動作領域Ｒａｓｏ＿１の範囲内にある。

クランプ動作を開始してから図４に示す遅延期間Ｔｄｅｌａｙの経過後に、第２トランジスタＴｒ２がオン状態になる。これにより、クランプ電圧は、第１クランプ部ＣＬ１の耐圧（例えば、２×ＶＺ）へ低下する。このとき、安全動作領域は、Ｒａｓｏ＿１からＲａｓｏ＿２へ変化する。図５に示すように、クランプ電圧は、４×ＶＺから２×ＶＺへ低下し、ドレイン電流ＩＤは電流ＩｐｅａｋからＩｄｅｌａｙへ低下する。これにより、第１トランジスタＴｒ１は、図５の点Ｐ２に示すように、安全動作領域Ｒａｓｏ＿２の範囲内にある。

このように、本実施形態によれば、クランプ動作の開始前およびクランプ動作の開始から所定時間（図４のｔ２）までは、クランプ電圧は、第１および第２クランプ部ＣＬ１、ＣＬ２の両方の耐圧（例えば、４×ＶＺ）である。その後、所定時間（遅延時間Ｔｄｅｌａｙ）の経過後に、クランプ電圧は、第１クランプ部ＣＬ１の耐圧（例えば、２×ＶＺ）に低下する。即ち、本実施形態による半導体装置１は、クランプ動作においてクランプ電圧を複数段階に変化させることができる。これにより、クランプ動作開始前のクランプ部ＣＬの耐圧を高く維持しつつ、クランプ動作の開始後においては、第１トランジスタＴｒ１を安全動作領域（Ｒａｓｏ＿１、Ｒａｓｏ＿２）の範囲内で動作させることができる。

クランプ動作開始前のクランプ部ＣＬの耐圧を高く維持できるので、第１トランジスタＴｒ１がオフ状態であるときに印加可能な電圧（例えば、ロードダンプサージ電圧や電源電圧ＶＤＤ）を高くすることができる。一方、クランプ動作開始から所定時間の経過後、クランプ電圧を低くして、第１トランジスタＴｒ１を安全動作領域内で動作させることができる。

尚、安全動作領域は、第１トランジスタＴｒ１のサイズ（ゲート幅／ゲート長）、第１トランジスタＴｒ１の種類、パッケージによって変わる。このため、クランプ部ＣＬにおけるツェナーダイオードの耐圧ＶＺおよび遅延回路ＤＬにおける遅延時間Ｔｄｅｌａｙ等は、製品毎に設定する必要がある。

また、第１トランジスタＴｒ１のサイズが大きい場合には、安全動作領域は比較的広い。しかし、第１トランジスタＴｒ１のサイズが微細化されてくると、セカンダリブレークダウン電圧が低くなる。このため、第１トランジスタＴｒ１の微細化によって、安全動作領域は狭くなる。このような微細な第１トランジスタＴｒ１において、クランプ電圧が一定である場合、クランプ動作の開始後、安全動作領域がチップ温度の上昇とともにさらに狭くなることを想定して、クランプ部ＣＬのクランプ電圧は、予め低く設定する必要がある。この場合、クランプ動作開始前のクランプ部ＣＬの耐圧を高く維持することができない。

これに対し、本実施形態によれば、クランプ動作開始前のクランプ部ＣＬの耐圧を高く維持でき、かつ、クランプ動作開始から所定時間の経過後、クランプ電圧を低くして、第１トランジスタＴｒ１を安全動作領域内で動作させることができる。

従って、第１トランジスタＴｒ１のサイズが微細化されても、本実施形態による半導体装置１は、第１トランジスタＴｒ１を安全動作領域内で動作させることができる。即ち、本実施形態は、第１トランジスタＴｒ１のサイズを小さくしても、クランプ動作中におけるクランプ部ＣＬの耐圧を変更することによって、クランプ部ＣＬの耐圧を高く維持しつつ、第１トランジスタＴｒ１を安全動作領域内で動作させることができる。

上記実施形態において、クランプ部ＣＬは、第１および第２クランプ部ＣＬ１、ＣＬ２を有し、クランプ電圧を２段階に変更している。しかし、クランプ部ＣＬは、クランプ電圧を３段階以上に変更してもよい。この場合、遅延回路、第２トランジスタおよびクランプ動作検出部をそれぞれ複数設ければよい。

また、上記実施形態において、第２トランジスタＴｒ２は、ノードＮ２と第１トランジスタＴｒ１のゲートとの間に接続されている。しかし、第２トランジスタＴｒ２は、ノードＮ１と第１トランジスタＴｒ１のゲートとの間に接続されていてもよい。

また、上記実施形態において、第２トランジスタＴｒ２は、Ｎ型トランジスタである。しかし、第２トランジスタＴｒ２は、Ｐ型トランジスタであってもよい。この場合、ノードＮ１とＮ２との電圧差が上昇し、差動増幅部ＤＩＦＦの出力電圧が参照電圧Ｖｒｅｆを超えたときに、クランプ動作検出部ＤＴは、第２トランジスタＴｒ２をオン状態にするように低レベル電圧を出力すればよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１・・・半導体装置、Ｔｒ１・・・第1トランジスタ、Ｔｒ２・・・第２トランジスタ、ＣＬ１・・・第１クランプ部、ＣＬ２・・・第２クランプ部、ＤＴ・・・クランプ動作検出部、ＤＬ・・・遅延回路、Ｒ３、Ｒ２・・・抵抗

Claims (5)

1. 負荷への電力を供給しあるいは遮断することが可能な第１トランジスタと、
   前記第１トランジスタの一端と該第１トランジスタのゲートとの間に直列に接続された第１クランプ部および第２クランプ部を含み、前記トランジスタの前記一端の電圧が所定電圧を超えたときに導通状態となるクランプ部と、
   前記第１クランプ部と前記第２クランプ部との間に設けられたクランプ動作検出部と、
   前記第２クランプ部に対して並列に接続された第２トランジスタと、
   前記クランプ動作検出部と前記第２トランジスタのゲートとの間に設けられた遅延回路とを備えた半導体装置。
2. 前記第１および第２クランプ部は、それぞれ単一のツェナーダイオードまたは直列に接続された複数のツェナーダイオードを含む、請求項１に記載の半導体装置。
3. 前記第１および第２クランプ部に含まれる前記単一または複数のツェナーダイオードは、前記第１トランジスタの前記一端と前記ゲートとの間において、該ゲートから該一端への電流方向が順方向になるように接続されている、請求項２に記載の半導体装置。
4. 前記遅延回路は、前記クランプ部が導通状態になったことを示す検知信号を前記クランプ動作検出部から受けた時点から所定時間だけ経過後に前記第２トランジスタのゲートに所定電圧を印加し、
   前記第２トランジスタは、前記遅延回路から所定電圧を受けてオン状態となる、請求項１から請求項３のいずれか一項に記載の半導体装置。
5. 前記クランプ動作検出部は、前記第１クランプ部と前記第２クランプ部との間に接続された第１抵抗素子と、前記第１抵抗素子の両端の電圧差を所定電圧にして出力する差動部と、前記差動部からの出力電圧が参照電圧を超えたときに前記遅延回路へ検知信号を出力する比較部とを含む、請求項１から請求項４のいずれか一項に記載の半導体装置。

Images