JP2007173823A - 入力電圧感知回路 - Google Patents
入力電圧感知回路 Download PDFInfo
- Publication number
- JP2007173823A JP2007173823A JP2006342352A JP2006342352A JP2007173823A JP 2007173823 A JP2007173823 A JP 2007173823A JP 2006342352 A JP2006342352 A JP 2006342352A JP 2006342352 A JP2006342352 A JP 2006342352A JP 2007173823 A JP2007173823 A JP 2007173823A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- region
- sensing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Abstract
【課題】高速で正確な感知を可能にするとともに、ESD保護を行う、新規な入力電圧感知回路を提供する。
【解決手段】この入力電圧感知回路は、回路入力端子と、第1および第2の入力端子を有し、かつ、前記入力端子のうち第1の入力端子が、基準電圧に結合されている比較器と、回路入力端子と比較器の入力端子のうち、第2の入力端子との間に設けられたスイッチ回路であって、所定電圧を超える電圧から、比較器を保護するために設けられ、その所定電圧でスイッチがオフになるスイッチ回路と、所定の値を超える静電誘導電圧を放電するために、回路入力端子に結合された、静電放電回路とを備えている。
【選択図】図3
【解決手段】この入力電圧感知回路は、回路入力端子と、第1および第2の入力端子を有し、かつ、前記入力端子のうち第1の入力端子が、基準電圧に結合されている比較器と、回路入力端子と比較器の入力端子のうち、第2の入力端子との間に設けられたスイッチ回路であって、所定電圧を超える電圧から、比較器を保護するために設けられ、その所定電圧でスイッチがオフになるスイッチ回路と、所定の値を超える静電誘導電圧を放電するために、回路入力端子に結合された、静電放電回路とを備えている。
【選択図】図3
Description
本発明は、しきい値交差を正確かつ迅速に検出することができる、負の電圧から正の高電圧までの広い動的電圧範囲を有する電圧を感知するための入力電圧感知回路に関する。
本願は、2005年12月20日出願の、INPUT VOLTAGE SENSING CIRCUITという名称の特許文献1の利益および優先権を主張するものである。その開示の全体を本明細書に、参照用として組み込むものである。
このようなタイプの回路の要件は、入力信号範囲が広く、かつ回路に損傷を与えることなく、広い入力信号範囲を受け取ることができなければならないことである。例えば、−10V〜200Vの信号範囲が、本発明の適用範囲である。更に、入力段の遅延は、非常に小さくなければならず、しきい値検出は、非常に正確でなければならず、入力は静電放電(ESD)保護されなければならない。
図1は、入力電圧を感知するための従来技術の回路の例を示す。抵抗器R1およびR2を備える分圧器が、IC内にある高速比較器への集積回路入力ピンに設けられたツェナーダイオードD1によってクランプされている。この回路の欠点は、抵抗器R1および寄生容量によってもたらされる外部RC時定数のため、回路が遅いことである。更に、この回路は、入力が高電圧であるとき、分圧器内で電力を消費する。更に、この回路は高価であり、ICの外側の外部構成要素用のスペースを必要とする。
図2は、抵抗器R1およびツェナーダイオードD1を使用した、別の従来技術の回路を示す。この回路の利点は、回路をIC内に完全に集積できることである。欠点は、抵抗器R1内で消費される電力とRC時定数との間のトレードオフのために、RC遅延が依然として大きいことである。というのも、低電力消費を実現するには、高いR1の値が必要とされるからである。更に、この回路は、往々にして容易に入手することができない、高電圧抵抗器R1を必要とする。
米国仮出願第60/751,912号
本発明は、高速で正確な感知を可能とし、かつESD保護を提供する、新規の高電圧入力構造体を提供するものである。この構造体は、例えば−10V〜200V(それに限定されるものではない)の非常に広い範囲の入力電圧に耐えることもできる。別の利点は、この構造体をIC内に完全に集積して、直接感知による安価な解決策を提供することができることである。更に、この構造体は、高電圧IC製造プロセスにおいて利用できる標準構成要素を使用して製作することができる。
本発明によれば、回路入力端子と、第1および第2の入力端子を有し、前記入力端子のうち、第1の入力端子が基準電圧に結合されている比較器と、回路入力端子と比較器の入力端子のうち、第2の入力端子との間に設けられ、所定電圧を超える電圧から比較器を保護するようになっており、その所定電圧で、スイッチがオフになるスイッチ回路と、所定の値を超える静電誘導電圧を放電するために、回路入力端子に結合された、静電放電回路とを備える入力電圧感知回路が提供される。
本発明の他の目的、特徴、および利点は、次に続く詳細な説明から明らかとなると思う。
以下本発明を、図面を参照して、詳細に説明する。
図3は、本発明による入力電圧感知回路を示す。トランジスタM1は、高電圧MOSFET、例えばNMOSである。トランジスタM1は、入力電圧が、VCCより高くドレイン破壊電圧までのとき、例えば200Vよりも大きいとき、それ自体をオフにすることによって、高速比較器COMPの低電圧入力を保護する。
逆向きに結合されたダイオードD2およびD1が、高電圧ESD保護回路を形成している。D2は、高電圧終端ダイオードを備えることがある。そのようにすることにより、高電圧ESDデバイス(例えば200V)を形成すること、および抵抗器R1に高電圧基板をもたらすことの2つの目的が満たされる。このようにして、抵抗器R1のみが、高電圧抵抗器ではなく、通常の低電圧ポリシリコン抵抗器になる。そのことにより、感知の精度に影響が及ぼされることはない。
ダイオードD1は、入力が−10Vまでの負の電圧に設定されたとき、ESD回路を通じての伝導をブロックするのに使用される低電圧ダイオードを備えることがある。
抵抗器R1も、トランジスタM1を静電放電から保護し、入力電圧が負になるとき電流を制限し、負の電圧感知の実現性を提供する働きをする。電流Iを、電流源からM1のソースに注入し、VFORWARDMAXをM1のボディダイオード(図示せず)の両端間の最大許容順方向バイアス、例えば50mVと考えると、感知できる最小の負の電圧は、VFORWARDMAX×R1/RDSONM1となる。
高電圧ESD回路は、入力電圧が負になるとき、ラッチアップを回避するように設計するべきである。
図4では、図中のゾーン2とゾーン3の間に、通常の高電圧ダイオードD2を示す。ゾーン3は、ゾーン2(高電圧Nエピタキシアル領域)を取り囲む円形のP分離領域である。ゾーン4は、低電圧構成要素用の低電圧(最大20Vまで)Nエピタキシアルである。
図4に示す構造体は、ゾーン2、3および4内に、寄生NPNトランジスタを、またゾーン1、2および3内に、寄生PNPトランジスタを含んでいる。これらの2つの寄生デバイスは、入力電圧が負になるときオンになるサイリスタを形成している。本発明による高電圧回路では、ベータNPN×ベータPNPが1未満になって、サイリスタが常にオフになるように、NPN構造のベータ利得を激減させることによって、サイリスタがオンになるのを回避する。
本発明による高電圧ESD構造の一実施形態の断面を、図5に示してある。ゾーン4および5は、やはり円形である。ゾーン4は、そこを通って電流が流れないように、フローティングのままにする。寄生NPNトランジスタのコレクタが、ゾーン6である。ゾーン2によって注入された電流は、トランジスタ効果によって、ゾーン4に伝達されず、ゾーン6に伝達される電流はずっと小さくなる。したがって、寄生NPNトランジスタの電流利得は大きく低減される。NPNトランジスタ利得を更に低減するために、別のフローティングNエピタキシアルリング、およびP分離リングを追加することができる。
VINPUT(図3のVDノード)とゾーン2の間の抵抗器を使用して、ゾーン1、2、および3によって形成されるPNPトランジスタの破壊電圧VCE0を調整する。破壊電圧が低すぎると(抵抗器がないときが最も低い)、通常動作の際に入力上の最大電圧は制限され、破壊電圧が高すぎると、ESD能力は弱められる。
図6は、入力電圧感知回路の一適用例を示す。回路を、コントローラ60内(IN−およびIN+の入力端)に組み込んで、同期整流器70の両端間の電圧を感知することによって、電流がある方向に流れ始めたとき、同期整流器デバイスがコントローラ60によっていつオンにされるべきかを決定することができる。
以上、本発明を、その特定の実施形態に関して説明してきたが、他の多くの変形形態および修正形態、ならびに他の使用法が、当業者には明らかであると思う。したがって、本発明の範囲は、本明細書における特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるべきである。
R1 抵抗器
R2 抵抗器
D1 ツェナーダイオード、ダイオード
VD ノード
D2 高電圧ダイオード
M1 トランジスタ
I 電流
COMP 高速比較器
1 ゾーン
2 ゾーン、高電圧Nエピタキシアル領域
3 ゾーン、円形P分離領域
4 ゾーン、低電圧Nエピタキシアル
5 ゾーン
6 ゾーン、寄生NPNトランジスタのコレクタ
60 コントローラ
70 同期整流器
R2 抵抗器
D1 ツェナーダイオード、ダイオード
VD ノード
D2 高電圧ダイオード
M1 トランジスタ
I 電流
COMP 高速比較器
1 ゾーン
2 ゾーン、高電圧Nエピタキシアル領域
3 ゾーン、円形P分離領域
4 ゾーン、低電圧Nエピタキシアル
5 ゾーン
6 ゾーン、寄生NPNトランジスタのコレクタ
60 コントローラ
70 同期整流器
Claims (15)
- 入力電圧感知回路であって、
回路入力端子と、
第1および第2の入力端子を有し、前記入力端子のうち、前記第1の入力端子が基準電圧に結合されている比較器と、
前記回路入力端子と比較器の入力端子のうち、第2の入力端子との間に設けられ、所定電圧を超える電圧から、前記比較器を保護するようになっており、その所定電圧で、スイッチがオフになるスイッチ回路と、
所定の値を超える静電誘導電圧を放電するために、前記回路入力端子に結合された、静電放電回路とを備える入力電圧感知回路。 - 前記スイッチ回路は、トランジスタを備える、請求項1に記載の入力電圧感知回路。
- 前記トランジスタは、前記回路入力端子と第2の比較器入力端子との間で直列に接続されたドレイン端子およびソース端子を有し、かつほぼ前記トランジスタがオフになる電圧レベルに接続されているゲートを有するMOSFETを備える、請求項2に記載の入力電圧感知回路。
- 前記静電放電回路は、第1および第2の逆向きに直列接続されたダイオードを備え、前記第1のダイオードは、入力電圧が所定の負の電圧を超えたとき、伝導をブロックするための低電圧ダイオードを備え、かつ前記第2のダイオードは、高電圧終端ダイオードを備えている、請求項1に記載の入力電圧感知回路。
- 更に、前記スイッチと直列をなす抵抗器を備えている、請求項1に記載の入力電圧感知回路。
- 更に、前記スイッチと直列をなす抵抗器を備えている、請求項4に記載の入力電圧感知回路。
- 前記第2のダイオードは、前記抵抗器のための高電圧基板を提供している、請求項6に記載の入力電圧感知回路。
- 前記抵抗器は、低電圧ポリシリコン抵抗器を備えている、請求項5に記載の入力電圧感知回路。
- 前記比較器の第2の入力に結合され、負の入力電圧の感知を可能にするために、前記MOSFETのボディダイオードに、順方向バイアスをかける電流をもたらす電流源を更に備える、請求項3に記載の入力電圧感知回路。
- 前記静電放電回路は、前記第2のダイオードがPN接合を有し、前記ダイオードを形成するP領域は、前記ダイオードの前記N領域を形成するプレサム(presum)高電圧Nエピタキシアル領域を取り囲む円形の分離であり、低電圧Nエピタキシアル領域は、前記P領域の前記高電圧Nエピタキシアル領域とは反対側に設けられた構造体を備え、前記構造体は、前記Nエピタキシアル高電圧領域と、前記P領域と、前記低電圧Nエピタキシアル領域とを備える寄生NPNトランジスタを有し、更に前記回路入力端子に接続された更なるP領域と、前記Nエピタキシアル高電圧領域と、前記分離プレサムとによる寄生PNPトランジスタを備え、前記寄生NPNトランジスタおよび寄生PNPトランジスタがサイリスタを形成し、前記寄生NPNトランジスタの利得は、前記寄生NPNトランジスタの前記利得×前記寄生PNPトランジスタの利得が1未満になるように低減され、それによって、前記入力電圧が負になるとき、前記サイリスタがオンになるのが防止されるようになっている、請求項4に記載の入力電圧感知回路。
- 前記低電圧Nエピタキシアル領域を取り囲む第2のP分離領域が設けられ、前記低電圧Nエピタキシアル領域はフローティングのままにされ、かつ前記第2のP領域の反対側に、更なるNエピタキシアル領域が設けられている、請求項10に記載の入力電圧感知回路。
- 前記回路入力端子と前記高電圧Nエピタキシアル領域との間に、前記寄生PNPトランジスタのコレクタ−エミッタ破壊電圧を調整するための抵抗器が配設されている、請求項11に記載の入力電圧感知回路。
- 前記第2のP分離領域はグランドに結合され、前記第2のNエピタキシアル領域は電源に結合されている、請求項11に記載の入力電圧感知回路。
- 前記寄生NPNトランジスタの利得を更に低減するためにの、少なくとも1つの追加のフローティングNエピタキシアル領域、およびP分離領域を更に備える、請求項11に記載の入力電圧感知回路。
- 回路は、同期整流器として使用されるMOSFETのソース端子−ドレイン端子両端間の電圧を感知して、前記MOSFETをいつオンにするかを決定するために設けられている、請求項1に記載の入力電圧感知回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75191205P | 2005-12-20 | 2005-12-20 | |
US11/611,978 US7561391B2 (en) | 2005-12-20 | 2006-12-18 | Input voltage sensing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173823A true JP2007173823A (ja) | 2007-07-05 |
Family
ID=38172714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342352A Pending JP2007173823A (ja) | 2005-12-20 | 2006-12-20 | 入力電圧感知回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7561391B2 (ja) |
JP (1) | JP2007173823A (ja) |
KR (1) | KR20070065847A (ja) |
DE (1) | DE102006060075A1 (ja) |
TW (1) | TW200732676A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079527A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社日立製作所 | 整流器、それを用いたオルタネータおよび電源 |
JP2018121324A (ja) * | 2017-01-25 | 2018-08-02 | 株式会社東海理化電機製作所 | レベルシフタ |
JP2020120320A (ja) * | 2019-01-25 | 2020-08-06 | 株式会社東芝 | コンパレータ回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2896643B1 (fr) * | 2006-01-23 | 2009-01-09 | Valeo Equip Electr Moteur | Dispositif de commande d'un transistor mos |
US7764479B2 (en) * | 2007-04-18 | 2010-07-27 | Lutron Electronics Co., Inc. | Communication circuit for a digital electronic dimming ballast |
US8089095B2 (en) * | 2008-10-15 | 2012-01-03 | Semiconductor Components Industries, Llc | Two terminal multi-channel ESD device and method therefor |
JP2012251830A (ja) * | 2011-06-01 | 2012-12-20 | Toshiba Corp | 半導体装置、ecu、ecuを備えた自動車 |
CN102798794B (zh) * | 2012-08-13 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种检测电路及检测方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4815595B1 (ja) * | 1969-02-25 | 1973-05-16 | ||
JPS6464260A (en) * | 1987-09-03 | 1989-03-10 | Matsushita Electronics Corp | Semiconductor integrated circuit |
JPH0369155A (ja) * | 1989-08-08 | 1991-03-25 | Toyota Autom Loom Works Ltd | 半導体集積回路の入力保護装置 |
JPH0522099A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体入力保護回路 |
JPH11150236A (ja) * | 1997-09-12 | 1999-06-02 | Nec Corp | 半導体集積回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69309337T2 (de) | 1992-02-03 | 1997-10-23 | Philips Electronics Nv | Komparatorschaltung mit Eingangssignaldämpfungsglied |
US5545909A (en) | 1994-10-19 | 1996-08-13 | Siliconix Incorporated | Electrostatic discharge protection device for integrated circuit |
US6483386B1 (en) * | 2000-09-29 | 2002-11-19 | Cypress Semiconductor Corp. | Low voltage differential amplifier with high voltage protection |
US6806728B2 (en) * | 2001-08-15 | 2004-10-19 | Rambus, Inc. | Circuit and method for interfacing to a bus channel |
US6953980B2 (en) | 2002-06-11 | 2005-10-11 | Semiconductor Components Industries, Llc | Semiconductor filter circuit and method |
JP4015903B2 (ja) * | 2002-08-02 | 2007-11-28 | Necエレクトロニクス株式会社 | 入力保護回路 |
US7209333B2 (en) | 2004-02-27 | 2007-04-24 | Broadcom Corporation | Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry |
-
2006
- 2006-12-18 US US11/611,978 patent/US7561391B2/en active Active
- 2006-12-19 DE DE102006060075A patent/DE102006060075A1/de not_active Withdrawn
- 2006-12-19 TW TW095147600A patent/TW200732676A/zh unknown
- 2006-12-20 JP JP2006342352A patent/JP2007173823A/ja active Pending
- 2006-12-20 KR KR1020060131199A patent/KR20070065847A/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4815595B1 (ja) * | 1969-02-25 | 1973-05-16 | ||
JPS6464260A (en) * | 1987-09-03 | 1989-03-10 | Matsushita Electronics Corp | Semiconductor integrated circuit |
JPH0369155A (ja) * | 1989-08-08 | 1991-03-25 | Toyota Autom Loom Works Ltd | 半導体集積回路の入力保護装置 |
JPH0522099A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体入力保護回路 |
JPH11150236A (ja) * | 1997-09-12 | 1999-06-02 | Nec Corp | 半導体集積回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079527A (ja) * | 2015-10-20 | 2017-04-27 | 株式会社日立製作所 | 整流器、それを用いたオルタネータおよび電源 |
JP2018121324A (ja) * | 2017-01-25 | 2018-08-02 | 株式会社東海理化電機製作所 | レベルシフタ |
JP2020120320A (ja) * | 2019-01-25 | 2020-08-06 | 株式会社東芝 | コンパレータ回路 |
JP7301544B2 (ja) | 2019-01-25 | 2023-07-03 | 株式会社東芝 | コンパレータ回路 |
Also Published As
Publication number | Publication date |
---|---|
US20070139083A1 (en) | 2007-06-21 |
DE102006060075A9 (de) | 2007-12-27 |
US7561391B2 (en) | 2009-07-14 |
DE102006060075A1 (de) | 2007-09-06 |
KR20070065847A (ko) | 2007-06-25 |
TW200732676A (en) | 2007-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
JP2007173823A (ja) | 入力電圧感知回路 | |
US7586721B2 (en) | ESD detection circuit | |
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
KR100968647B1 (ko) | Esd 보호회로 | |
JP2009267072A (ja) | 保護回路 | |
US20090213507A1 (en) | System and method of electrostatic discharge protection for signals at various voltages | |
US20070047162A1 (en) | Electrostatic protection circuit | |
US9531263B2 (en) | Semiconductor device | |
KR20140042466A (ko) | 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법 | |
US20050200396A1 (en) | Power-rail esd clamp circuit for mixed-voltage i/o buffer | |
US8427798B2 (en) | Semiconductor integrated circuit device | |
US20090316316A1 (en) | Electrical circuit | |
US9825454B2 (en) | Protection device and method for electronic device | |
JP2012034079A (ja) | 絶縁ゲート型デバイスの駆動回路 | |
US20210311515A1 (en) | Supply voltage regulator | |
US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
JP5700145B2 (ja) | 絶縁ゲート型デバイスの駆動回路 | |
EP3306767B1 (en) | A circuit protection arrangement | |
US20150062764A1 (en) | Esd protection circuit | |
US20160087529A1 (en) | Bootstrap Circuit | |
WO2008102285A1 (en) | Electrostatic discharge protection circuit and protected device, and a protection method | |
US20060072260A1 (en) | Electrostatic protection circuit | |
JP2009059877A (ja) | 半導体装置および半導体装置システム | |
JP2010011012A (ja) | クランプ機能付コンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |