KR20140042466A - 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법 - Google Patents

Abstract

클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법이 개시된다. 본 발명의 일실시예에 따른 반도체 장치는, 제1 패드에 연결되고, 상기 제1 패드에 연결되는 제1 전극과 게이트 사이에 기생 커패시턴스를 갖는 제1 고전압 트랜지스터를 포함하는 트랜지스터부 및 상기 제1 고전압 트랜지스터의 게이트에 연결되고, ESD 이벤트에 따른 상기 제1 고전압 트랜지스터의 게이트 전압 레벨의 상승을 감지하며, 감지 결과에 따라 상기 제1 고전압 트랜지스터의 게이트 전압을 클램핑하는 클램핑 회로를 구비하는 것을 특징으로 한다.

Description

클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법{Clamping Circuit, Semiconductor having the same and Clamping method thereof}

본 발명은 클램핑 회로에 관한 것으로서, 구체적으로는 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법에 관한 것이다.

반도체 장치는, 패드를 통해 신호를 입출력하거나 내부 신호 처리에 이용되는 MOSFET 등의 트랜지스터 소자를 포함한다. 반도체 장치에 발생할 수 있는 소자(Device)의 손상 원인으로서 정전기 방전(Electro-Static Discharge, ESD)이 있으며, 반도체 장치는 이러한 원인으로부터 소자의 손상을 방지하기 위한 수단을 포함할 수 있다. 예컨대 반도체 장치는 ESD 이벤트로부터 소자를 보호하기 위한 ESD 보호회로를 포함함으로써 ESD에 의해 유입된 차지(ESD Charge)를 방출할 수 있다. 그러나, 다양한 형태로 구현되는 반도체 장치는 여전히 ESD에 의한 성능 저하 및 소자 손상의 위험 요소가 존재한다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 반도체 장치의 구현에 최적화된 클램핑 동작을 수행할 수 있는 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법을 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 반도체 장치는, 제1 패드에 연결되고, 상기 제1 패드에 연결되는 제1 전극과 게이트 사이에 기생 커패시턴스를 갖는 제1 고전압 트랜지스터를 포함하는 트랜지스터부 및 상기 제1 고전압 트랜지스터의 게이트에 연결되고, ESD 이벤트에 따른 상기 제1 고전압 트랜지스터의 게이트 전압 레벨의 변동을 감지하며, 감지 결과에 따라 상기 제1 고전압 트랜지스터의 게이트 전압을 클램핑하는 클램핑 회로를 구비하는 것을 특징으로 한다.

바람직하게는, 상기 제1 고전압 트랜지스터는 파워의 전달을 제어하는 파워 스위치인 것을 특징으로 한다.

또한 바람직하게는, 상기 제1 고전압 트랜지스터는, 제2 전극이 접지 전압에 연결되는 LDMOS(Lateral Diffused MOS)인 것을 특징으로 한다.

또한 바람직하게는, 상기 클램핑 회로는, 상기 제1 고전압 트랜지스터의 게이트 전압 레벨의 상승에 응답하여 그 레벨이 변동되는 트리거링 전압을 생성하는 트리거링 회로 및 상기 트리거링 전압에 응답하여 상기 제1 고전압 트랜지스터의 게이트와 접지전압 사이의 연결을 제어하는 클램핑 트랜지스터를 포함하는 것을 특징으로 한다.

또한 바람직하게는, 상기 트리거링 회로는, 상기 제1 고전압 트랜지스터의 게이트와 상기 클램핑 트랜지스터의 게이트 사이에 연결되어 상기 트리거링 전압을 풀업하는 풀업부 및 상기 풀업부와 접지전압 사이에 연결되며, 상기 트리거링 전압을 풀다운하는 풀다운부를 포함하는 것을 특징으로 한다.

또한 바람직하게는, 상기 풀업부는, 상기 제1 고전압 트랜지스터의 게이트의 제1 전압이 드레인에 제공되고, 제2 전압을 제공하는 제1 노드가 게이트에 연결되는 MOS 트랜지스터를 포함하고, 상기 MOS 트랜지스터의 벌크(Bulk)는 상기 제2 전압에 전기적으로 연결되는 것을 특징으로 한다.

또한 바람직하게는, 상기 제1 고전압 트랜지스터의 게이트와 상기 제1 노드 사이에 기생 다이오드 성분이 포함되는 것을 특징으로 한다.

또한 바람직하게는, 상기 트랜지스터부의 구동을 제어하기 위한 적어도 하나의 내부 회로를 포함하고, 그 내부의 일 노드의 전압이 상기 클램핑 회로의 동작전압으로 제공되는 구동 회로를 더 구비하는 것을 특징으로 한다.

또한 바람직하게는, 상기 트랜지스터부는, 제2 패드에 연결되고, 상기 제2 패드에 연결되는 제1 전극과 게이트 사이에 기생 커패시턴스 성분을 갖는 제2 고전압 트랜지스터를 더 포함하며, 상기 클램핑 회로는 상기 제1 및 제2 고전압 트랜지스터의 게이트들에 공통하게 연결되는 것을 특징으로 한다.

한편, 본 발명의 일실시예에 따른 클램핑 회로는, 엘디모스(Lateral Diffused MOS, LDMOS) 트랜지스터의 게이트에 연결되며, ESD 이벤트에 의한 상기 엘디모스 트랜지스터의 게이트의 포텐셜(Potential) 변동을 감지하여 제어신호를 출력하는 ESD 감지부 및 상기 엘디모스 트랜지스터의 게이트에 연결되고, 게이트를 통해 상기 제어신호를 수신하며, 상기 제어신호에 응답하여 상기 엘디모스 트랜지스터의 게이트를 클램핑하는 클램핑 트랜지스터를 구비하는 것을 특징으로 한다.

한편, 본 발명의 일실시예에 따른 반도체 장치의 클램핑 방법은, 고전압 트랜지스터의 게이트의 제1 전압이 클램핑 회로로 제공되는 단계와, ESD 이벤트에 의해 상기 제1 전압의 레벨이 변동될 때, 상기 제1 전압을 스위칭함에 의해 제어신호를 생성하는 단계 및 상기 제어신호에 응답하여, 상기 고전압 트랜지스터의 게이트에 연결된 상기 클램핑 회로 내의 클램핑 트랜지스터를 통해 상기 고전압 트랜지스터의 게이트 전압을 클램핑하는 단계를 구비하는 것을 특징으로 한다.

상기와 같은 본 발명의 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법에 따르면, 반도체 장치의 구현에 대응하여 ESD 이벤트 등의 원인으로부터 소자의 손상을 효율적으로 방지할 수 있는 효과가 있다.

또한, 본 발명의 실시예에 따르면, 고전압 트랜지스터에 최적화된 클램핑 회로 및 이를 포함하는 반도체 장치를 제공하므로, ESD 이벤트에 의한 반도체 장치의 성능 저하를 감소할 수 있는 효과가 있다.

도 1은 본 발명의 일실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 2는 도 1의 고전압 트랜지스터부(100)의 일 구현예를 나타내는 회로도이다.
도 3은 도 1의 클램핑 회로의 일 구현예를 나타내는 블록도이다.
도 4는 도 1의 반도체 장치의 일 구현예를 나타내는 회로도이다.
도 5a,b는 도 1의 반도체 장치의 다른 구현예를 나타내는 회로도이다.
도 6은 도 5a의 반도체 장치의 변형 예를 나타내는 블록도이다.
도 7은 ESD 펄스 인가 시 클램핑 회로의 유무에 따른 게이트 전압의 파형의 일예를 나타내는 그래프이다.
도 8은 본 발명의 일 실시예에 따른 반도체 장치의 클램핑 방법을 나타내는 플로우차트이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 일 구현예를 나타내는 블록도이다.
도 10은 도 9의 반도체 장치의 동작방법의 일예를 나타내는 플로우차트이다.
도 11은 본 발명의 실시예에 따른 반도체 장치가 채용된 반도체 시스템의 일 구현예를 나타내는 블록도이다.
도 12는 도 11의 반도체 시스템의 변형 예를 나타내는 블록도이다.
도 13은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 블록도이다.
도 14는 본 발명의 실시예에 따른 반도체 장치가 시스템에 장착된 일예를 나타내는 블록도이다.
도 15는 도 14의 반도체 시스템에서 각종 전압의 레벨을 나타내는 표이다.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.

도 1은 본 발명의 일실시예에 따른 반도체 장치를 나타내는 블록도이다. 도 1에 도시된 바와 같이, 반도체 장치(10)는 고전압 트랜지스터부(100), 클램핑 회로(200) 및 구동 회로(300)를 포함할 수 있다.

반도체 장치(10)는 전압이나 파워에 관련된 다양한 동작을 수행할 수 있다. 반도체 장치(10)는 하나 이상의 패드를 통해 신호를 입출력하는 반도체 칩 형태로 구현될 수 있다. 반도체 장치(10)가 주 전원을 공급받아 타 회로소자에 필요한 전압으로 변환하거나 분배하는 용도로 사용되거나, 외부의 집적 회로의 고전압 구동을 위하여 고전압 또는 고전류를 통하는 경로로 사용되는 경우, 고전압 트랜지스터부(100)는 상대적으로 큰 사이즈로 형성되는 하나 이상의 고전압 트랜지스터를 포함할 수 있다.

이러한 고전압 트랜지스터는, 실리콘 기반의 반도체를 이용하여 제조되거나, 갈륨나이트라이드(GaN)나 실리콘카바이드(SiC) 등의 화합물 반도체에 기반한 GaN 트랜지스터나 SiC 트랜지스터로 구현될 수 있으며, 또는 LDMOS(Lateral Diffused MOS) 트랜지스터로 구현될 수 있다. 일예로서, LDMOS(Lateral Diffused MOS) 트랜지스터는 필드 갭(Field(STI) Gap) 구조로 형성되며, 그 응용 상 패드(PAD)에 연결된 파워 트랜지스터로 이용될 수 있으므로 큰 사이즈로 설계될 필요가 있다. 이에 따라, LDMOS 트랜지스터는 일 전극(예컨대, 드레인)과 게이트 사이에 기생 커패시턴스가 크게 형성되며, 상기 기생 커패시턴스는 오버랩 커패시턴스 성분에 해당할 수 있다. 오버랩 커패시턴스 성분은, LDMOS 트랜지스터를 구현함에 있어서, 게이트를 구현하기 위한 전극이 소스 영역과 함께 채널의 적어도 일부에 오버랩됨에 따라, 게이트를 구현하는 전극과 드레인 영역 사이에 형성되는 기생 커패시턴스 성분일 수 있다. 이하에서는, 고전압 트랜지스터부(100)가 고전압 트랜지스터로서 LDMOS 트랜지스터를 포함하는 것으로 가정한다.

고전압 트랜지스터부(100)가 LDMOS 트랜지스터(미도시)를 포함하는 경우, ESD 이벤트 발생시 패드(PAD)를 통해 ESD 차지(ESD Charge)가 LDMOS 트랜지스터의 드레인으로 유입될 수 있다. 클램핑 회로(200)는 고전압 트랜지스터부(100)의 적어도 일 노드에 대한 클램핑 동작을 수행하며, 예컨대 ESD 이벤트 발생시 드레인과 게이트 사이의 커패시턴스 성분에 의하여 LDMOS 트랜지스터의 게이트에 포텐셜이 유기될 수 있으므로, 클램핑 회로(200)는 LDMOS 트랜지스터의 게이트에 인가되는 제1 전압(이하, 게이트 전압(Vg))에 대한 클램핑 동작을 수행할 수 있다.

고전압 트랜지스터부(100)는 반도체 장치(10)에 형성된 패드(PAD)에 전기적으로 연결되며, 고전압 트랜지스터부(100)에 구비되는 LDMOS 트랜지스터는 노드(a)를 통해 상기 패드(PAD)에 전기적으로 연결된다. 일예로서, LDMOS 트랜지스터는 상기 노드(a)와 접지전압(GND) 사이에 연결될 수 있다. 구동 회로(300)는 고전압 트랜지스터부(100)의 구동을 제어하는 회로로서, 예컨대 제2 전압(VIN)과 접지전압(GND)을 수신하여 동작하며, 고전압 트랜지스터부(100) 내에 구비되는 LDMOS 트랜지스터의 게이트를 구동할 수 있다. 제2 전압(VIN)은 클램핑 동작에 관여하기 위해 클램핑 회로(200)로 제공될 수 있으며, 예컨대 외부로부터 제공되는 전원전압을 이용하여 반도체 장치(10) 내부에서 생성되거나, 또는 반도체 장치(10) 외부에 다른 집적 회로(IC)가 배치되고, 상기 집적 회로(IC)에서 생성된 전압이 입력 전압(VIN)으로서 반도체 장치(10)로 제공될 수 있다. 이하, 클램핑 회로(200)로 제공되는 제2 전압을 입력 전압(VIN)으로 지칭한다.

클램핑 회로(200)는 고전압 트랜지스터부(100)의 적어도 일 노드에 연결되어 클램핑 동작을 수행한다. 예컨대, 클램핑 회로(200)는 LDMOS 트랜지스터의 게이트에 연결되어, LDMOS 트랜지스터의 게이트 전압(Vg)을 클램핑할 수 있다. 또한, 클램핑 회로(200)를 동작시키기 위한 전압으로서 또 다른 전압이 클램핑 회로(200)로 제공될 수 있으며, 예컨대 구동 회로(300)로 제공되는 입력 전압(VIN)이 클램핑 회로(200)로 공통하게 제공될 수 있다. 도 1에는 도시되지 않았으나, 클램핑 회로(200)는 반드시 동작 전압(VIN)을 공통하게 수신할 필요는 없으며, 예컨대 구동 회로(300) 내부의 일 노드에 연결됨에 따라 상기 입력 전압(VIN)과는 서로 다른 레벨을 갖는 전압을 수신할 수 있다.

도 1에 도시된 반도체 장치(10)의 클램핑 동작의 일예를 설명하면 다음과 같다.

ESD 이벤트가 발생됨에 따라 LDMOS 트랜지스터의 드레인에 연결된 노드(a)에 ESD 차지(ESD Charge)가 유입되며, LDMOS 트랜지스터의 드레인과 게이트 사이의 커패시턴스 성분에 따라 LDMOS 트랜지스터의 게이트의 포텐셜(또는 전압 레벨)이 증가한다. 클램핑 회로(200)는 LDMOS 트랜지스터의 게이트에 연결되어 게이트 전압(Vg)의 레벨 변동을 감지하며, 예컨대 ESD 이벤트에 의한 게이트 전압(Vg)의 상승을 감지한다. 또한, 감지 동작에 따라, 클램핑 회로(200)는 게이트 전압(Vg)의 레벨과 상기 입력 전압(VIN) 사이의 레벨 차이에 기반하는 내부 제어신호(미도시)를 생성하며, 생성된 제어신호를 클램핑 회로(200) 내의 클램핑 트랜지스터의 게이트로 제공한다. LDMOS 트랜지스터의 게이트에 연결된 클램핑 트랜지스터가 턴온됨에 따라 LDMOS 트랜지스터의 게이트 전압(Vg)이 클램핑 트랜지스터 및 접지전압(GND)를 통해 클램핑된다.

입력 전압(VIN)은 반도체 장치(10)의 정상 동작시, 또는 반도체 장치(10)가 적용되는 반도체 시스템의 정상 동작시에는 소정의 전압 레벨을 갖는다. 반면에, 반도체 장치(10)나 반도체 시스템 동작되지 않는 동안(비 동작구간), 또는 반도체 장치(10)가 반도체 시스템에 채용되기 전에는 입력 전압(VIN)은 접지전압 레벨을 유지할 수 있으며, ESD 이벤트 발생시 ESD 차지(ESD Charge) 유입 및 게이트 전압(Vg)의 레벨 상승에 따라 입력 전압(VIN)의 레벨이 변동될 수 있다. 예컨대, 클램핑 회로(200)로 입력 전압(VIN)을 제공하는 노드와 LDMOS 트랜지스터의 게이트 사이에 기생 다이오드 성분이 형성될 수 있으며, ESD 이벤트 초기 구간에서 LDMOS 트랜지스터의 게이트 전압(Vg)의 레벨 상승에 따라 입력 전압(VIN)의 레벨이 함께 상승할 수 있다.

도 2는 도 1의 고전압 트랜지스터부(100)의 일 구현예를 나타내는 회로도이다. 도 2에 도시된 바와 같이, 고전압 트랜지스터부(100)는 드레인이 패드(PAD)에 연결되고, 소스가 접지전압(GND)에 연결되는 LDMOS 트랜지스터를 포함할 수 있으며, LDMOS 트랜지스터는 도 1의 구동 회로(300)로부터의 구동 신호에 응답하여 게이트가 제어된다. 도 1에는 LDMOS 트랜지스터의 일 형태로서, N 타입 LDMOS 트랜지스터(NLDMOS)가 예시된다. 또한, LDMOS 트랜지스터는 드레인과 게이트 사이에 오버랩 커패시턴스 성분(또는, 기생 커패시턴스 성분)이 상대적으로 크게 형성될 수 있으며, 이에 따라 ESD 이벤트 발생시 패드(PAD)를 통해 ESD 차지(ESD Charge)가 LDMOS 트랜지스터의 드레인으로 유입됨에 따라, 상기 오버랩 커패시턴스 성분에 의하여 LDMOS 트랜지스터의 게이트 전압(Vg)의 레벨이 상승한다.

LDMOS 트랜지스터(LDMOS)는 고전압을 스위칭하기 위하여 상대적으로 큰 사이즈를 가질 수 있으며, 예컨대 수 천 um에서 수 십만 um 의 사이즈를 가질 수 있다. LDMOS 트랜지스터(LDMOS)가 패드(PAD)에 직접 연결되는 경우, ESD 이벤트 시 게이트 전압(Vg)의 레벨이 상승하여 채널이 온 됨에 따라 채널 히팅(Channel Heating)이 발생할 수 있다. 채널 히팅이 심한 경우 ESD 레벨이 저하될 수 있다.

도 3은 도 1의 클램핑 회로의 일 구현예를 나타내는 블록도이다. 도 3에 도시된 바와 같이, 클램핑 회로(200)는 클램핑 트랜지스터(210) 및 트리거링 회로(220)를 포함할 수 있다. 클램핑 트랜지스터(210)는 고전압 트랜지스터의 게이트 전압을 클램핑하기 위한 것으로서, 게이트 클램핑 트랜지스터로 지칭될 수 있다.

도 1 및 도 3을 참조하면, 클램핑 트랜지스터(210)는 LDMOS 트랜지스터의 게이트와 접지전압(GND) 사이에 연결되며, 트리거링 회로(220)로부터 출력되는 트리거링 전압(Vtrig)을 제어신호로서 수신하고, 이에 응답하여 LDMOS 트랜지스터의 게이트 전압(Vg)을 클램핑한다. 트리거링 회로(220)는 트리거링 전압(Vtrig)을 생성하기 위한 하나 이상의 회로들을 포함하며, 또한 트리거링 회로(220)의 적어도 하나의 노드는 상기 LDMOS 트랜지스터의 게이트에 연결된다. 또한, 트리거링 회로(220)는 입력 전압(VIN) 및 접지전압(GND)에 연결되며, LDMOS 트랜지스터의 게이트 전압(Vg)과 입력 전압(VIN)의 레벨 차이에 따라 서로 다른 레벨을 가지는 트리거링 전압(Vtrig)을 출력한다.

바람직하게는, 트리거링 회로(220)는 클램핑 트랜지스터(210)의 게이트로 트리거링 전압(Vtrig)을 출력하며, 전술한 게이트 전압(Vg)과 입력 전압(VIN)의 레벨 차이에 따라 트리거링 전압(Vtrig)을 풀업(pull-up)하거나 풀다운(pull-down)한다. 예컨대, 트리거링 회로(220)는 트리거링 전압(Vtrig)의 풀다운 상태를 유지하는 도중, ESD 이벤트 발생시 게이트 전압(Vg)의 레벨 상승에 따라 게이트 전압(Vg)과 입력 전압(VIN)의 레벨 차이를 검출하고, 이에 따라 트리거링 전압(Vtrig)을 풀업하여 출력한다.

도 4는 도 1의 반도체 장치의 일 구현예를 나타내는 회로도이다. 도 4에 도시된 바와 같이, 반도체 장치(10)는 고전압 트랜지스터부(100)로서 LDMOS 트랜지스터(LDMOS)를 포함할 수 있으며, LDMOS 트랜지스터(LDMOS)의 일예로서 NLDMOS 트랜지스터(NLDMOS)가 적용될 수 있다. N 타입 LDMOS 트랜지스터가 도면상에 도시되나, 이는 설명의 편의를 위한 것으로서 다른 타입의 LDMOS 트랜지스터(LDMOS)가 본 발명에 적용되어도 무방할 것이다.

LDMOS 트랜지스터(LDMOS)의 드레인과 게이트 사이에 오버랩 커패시턴스 성분이 형성될 수 있다. 또한, 클램핑 회로(200)는 클램핑 트랜지스터(210) 및 트리거링 회로(220)를 포함할 수 있으며, 클램핑 트랜지스터(210)는 일 전극(예컨대, 드레인)이 LDMOS 트랜지스터(LDMOS)의 게이트에 연결되고, 타 전극(예컨대, 소스)이 접지전압(GND)에 연결되는 제1 NMOS 트랜지스터(MN0)를 포함할 수 있다.

한편, 트리거링 회로(220)는 적어도 하나의 트랜지스터 및 저항을 포함할 수 있다. 도 4에 도시된 바와 같이, 트리거링 회로(220)는 CMOS 형태로 구현되어 LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)의 레벨 상승에 응답하여 그 레벨이 변동되는 트리거링 전압(Vtrig)을 생성할 수 있다. 트리거링 회로(220)는 LDMOS 트랜지스터(LDMOS)의 게이트와 제1 NMOS 트랜지스터(MN0)의 게이트 사이에 연결되어 트리거링 전압(Vtrig)을 풀업하는 풀업부와, 제1 NMOS 트랜지스터(MN0)의 게이트와 접지전압(GND) 사이에 연결되어 트리거링 전압(Vtrig)을 풀다운하는 풀다운부를 포함할 수 있다.

풀업부와 풀다운부는 소정의 전압에 응답하여 스위칭되는 MOS 트랜지스터를 각각 포함할 수 있다. 일예로서, 풀업부는 입력 전압(VIN)에 의해 스위칭이 제어되는 제1 PMOS 트랜지스터(MP1)를 포함할 수 있으며, 풀다운부는 입력 전압(VIN)에 의해 스위칭이 제어되는 제2 NMOS 트랜지스터(MN1)를 포함할 수 있다. 제1 PMOS 트랜지스터(MP1) 및 제2 NMOS 트랜지스터(MN1)는 각각 저항(R)을 통해 입력 전압(VIN)에 연결될 수 있다. 또한, 제1 PMOS 트랜지스터(MP1)의 벌크(Bulk)와 드레인은 서로 연결될 수 있으며, 제2 NMOS 트랜지스터(MN1)의 벌크(Bulk)는 접지전압(GND)에 연결될 수 있다.

제1 PMOS 트랜지스터(MP1)는 입력 전압(VIN)과 게이트 전압(Vg) 사이의 레벨 차이에 근거하여 턴온/턴오프가 제어된다. ESD 이벤트에 의해 게이트 전압(Vg)의 레벨이 상승하는 경우 제1 PMOS 트랜지스터(MP1)가 턴온되고, 게이트 전압(Vg)이 스위칭되어 제1 NMOS 트랜지스터(MN0)의 게이트로 전달된다. 즉, 제1 PMOS 트랜지스터(MP1)가 턴온됨에 따라 트리거링 전압(Vtrig)이 풀업되고, 풀업된 트리거링 전압(Vtrig)에 의해 클램핑 트랜지스터(210)의 제1 NMOS 트랜지스터(MN0)가 턴온된다. 이에 따라, LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)이 접지전압(GND)을 통해 클램핑되어 전압 레벨이 낮아진다.

도 4의 반도체 장치(10)의 동작의 일예를 구체적으로 설명하면, 반도체 장치(10)의 정상 동작시, 또는 반도체 장치(10)가 채용된 시스템의 정상 동작시에는 입력 전압(VIN)이 소정의 전압 레벨을 가지며, 또한 LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)보다 항상 큰 값을 갖는다. 이에 따라, 제1 PMOS 트랜지스터(MP1)는 항상 턴 오프되며, 제2 NMOS 트랜지스터(MN1)의 게이트는 파워에 연결되므로 항상 턴 온 상태를 유지한다. 이에 따라, LDMOS 트랜지스터(LDMOS)의 게이트에 연결된 클램핑 트랜지스터(210)는 항상 턴 오프 상태를 유지하므로 게이트 전압(Vg)에 대한 클램핑 동작이 비활성화된다. 즉, 반도체 장치(10)에 구비된 클램핑 회로(200)가, 반도체 장치(10)나 또는 반도체 장치(10)가 채용된 시스템의 정상 동작에 영향을 주지 않는다. 예컨대, 반도체 장치(10)나 또는 반도체 장치(10)가 적용된 시스템의 정상 동작시에는, 상기 패드(PAD)에 연결된 다른 회로 블록(미도시)에 의해 ESD 이벤트에 의해 유입된 차지의 클램핑이 수행될 수 있다.

한편, 반도체 장치(10)의 시스템 채용 전, 또는 반도체 장치(10)가 채용된 시스템의 비 동작구간에도 ESD 이벤트가 발생될 수 있으며, 클램핑 회로(200)는 상기 ESD 이벤트에 대응하여 클램핑 동작을 수행한다. 예컨대, ESD 이벤트에 의한 차지가 유입되어 게이트 전압(Vg)의 레벨이 상승하더라도, 상기 패드(PAD)와 직접적인 연결 관계를 갖지 않는 입력 전압(VIN)은 ESD 이벤트 초기에 접지전압 레벨을 유지한다. 도 4에 도시되지는 않았으나, LDMOS 트랜지스터(LDMOS)의 게이트와 입력 전압(VIN)을 제공하는 노드 사이에는 기생 다이오드 성분이 존재할 수 있으며, 이에 따라 입력 전압(VIN)은 게이트 전압(Vg)의 레벨을 따라 상승하다가, ESD 이벤트가 종료되면 다시 접지전압 레벨로 돌아간다.

이에 따라, ESD 이벤트 초기의 ESD 펄스가 상승하는 구간 동안 입력 전압(VIN)이 게이트 전압(Vg)의 레벨보다 낮게 유지되므로 제1 PMOS 트랜지스터(MP1)의 채널이 온 되고, 이에 따라 트리거링 전압(Vtrig)의 레벨이 제1 NMOS 트랜지스터(MN0)의 문턱전압 이상으로 상승한다. 한편, 제2 NMOS 트랜지스터(MN1)는 ESD 이벤트 시 트리거링 전압(Vtrig)의 레벨을 접지전압(GND) 레벨로 강하게 강제하지 않도록 풀다운 구동력(Strength)이 약하게 설계될 수 있다. 한편, 입력 전압(VIN)을 제공하는 노드에 ESD 차지(ESD Charge)가 유입됨에 따라 제2 NMOS 트랜지스터(MN1)가 손상되는 것을 방지하기 위하여, 저항(R)이 입력 전압(VIN)과 제2 NMOS 트랜지스터(MN1)의 게이트 사이에 연결될 수 있다.

도 5a,b는 도 1의 반도체 장치의 다른 구현예를 나타내는 회로도이다. 도 5a에 도시된 바와 같이, 반도체 장치(10)는 고전압 트랜지스터부(100)로서 LDMOS 트랜지스터(LDMOS)를 포함할 수 있으며, 또한, 클램핑 회로(200)는 클램핑 트랜지스터(210) 및 트리거링 회로(220)를 포함할 수 있다. 클램핑 트랜지스터(210)는 제1 NMOS 트랜지스터(MN0)를 포함하고, 트리거링 회로(220)는 제1 PMOS 트랜지스터(MP1) 및 제2 NMOS 트랜지스터(MN1)를 포함할 수 있다. 도 5a의 실시예를 설명함에 있어서, 도 4에 도시된 회로와 동일한 구성에 대해서는 그 동작이 동일 또는 유사하게 수행될 수 있으므로 이에 대한 자세한 설명은 생략한다.

도 5a를 참조하면, 제1 PMOS 트랜지스터(MP1)의 소스는 게이트 전압(Vg)에 연결되고 드레인은 제1 NMOS 트랜지스터(MN0)의 게이트에 연결된다. 또한, 제1 PMOS 트랜지스터(MP1)의 게이트는 저항(R)을 통해 입력 전압(VIN)에 연결되며, 제1 PMOS 트랜지스터(MP1)의 벌크(Bulk) 또한 입력 전압(VIN)에 연결된다.

또한, LDMOS 트랜지스터(LDMOS)의 게이트는 입력 전압(VIN)을 제공하는 노드(b)에 연결된다. 노드(b)는 입력 전압(VIN)에 직접 연결되는 노드일 수 있으며, 또는 입력 전압(VIN)을 수신하여 동작하는 별도의 회로(예컨대, 도 1의 구동 회로(300))가 반도체 장치(10)에 배치되고, 상기 노드(b)는 구동 회로(300) 내부의 어느 하나의 노드가 될 수 있다. 상기 노드(b)가 구동 회로(300) 내부의 노드이고 구동 회로(300)가 다른 전원전압을 수신하여 구동되는 경우, 상기 입력 전압(VIN)은 구동 회로(300) 내부의 노드(b)에 인가되는 전압으로서, 노드(b)의 전압이 클램핑 회로(200)로 제공될 수 있다. 또는, 구동 회로(300)가 입력 전압(VIN)을 수신하여 구동되는 경우, 상기 노드(b)는 입력 전압(VIN)과는 서로 다른 레벨을 갖는 전압을 클램핑 회로(200)로 제공하여도 무방하다.

LDMOS 트랜지스터(LDMOS)의 게이트와 노드(b) 사이에는 기생 다이오드 성분이 존재한다. 이에 따라, LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)의 레벨이 변동하면 입력 전압(예컨대, 노드(b)의 전압)의 레벨도 함께 변동된다. 구체적으로, 반도체 장치(10)의 시스템 채용 전, 또는 반도체 장치(10)가 채용된 시스템의 비 동작구간에서 입력 전압(VIN)은 접지전압(GND) 레벨을 가질 수 있으며, LDMOS 트랜지스터(LDMOS)가 연결된 패드(PAD)와 직접적인 연결관계를 갖지 않으므로 상기 패드(PAD)를 통한 ESD 이벤트 발생 초기 입력 전압(VIN)은 접지전압(GND) 레벨을 유지한다.

이후, 기생 커패시턴스 성분에 의해 LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)의 레벨이 변동함에 따라 입력 전압(VIN)의 레벨이 함께 변동한다. ESD 펄스의 상승 구간동안, 게이트 전압(Vg)의 레벨이 상승함에 따라, 입력 전압(VIN) 또한 게이트 전압(Vg)과 일정 레벨 차이를 가지며 함께 상승한다. 이후, ESD 이벤트가 종료되는 경우 입력 전압(VIN)은 다시 접지전압(GND) 레벨로 돌아온다.

ESD 펄스의 상승 구간동안 입력 전압(VIN)은 게이트 전압(Vg)보다 낮게 유지되며, 이에 따라 제1 PMOS 트랜지스터(MP1)의 채널이 온(ON) 되고, 트리거링 전압(Vtrig)의 전압이 제1 NMOS 트랜지스터(MN0)의 문턱전압 이상으로 상승한다. 또한, 제1 PMOS 트랜지스터(MP1)의 벌크(Bulk)가 입력 전압(VIN)에 연결됨에 따라, 제1 PMOS 트랜지스터(MP1)의 소스, 벌크(Bulk) 및 드레인에 의한 기생 PNP 바이폴라(Bipolar) 성분에 의하여 트리거링 전압(Vtrig)의 풀업이 가속화될 수 있다. 즉, ESD 이벤트 발생시 제1 PMOS 트랜지스터(MP1)의 MOS 채널을 통한 경로와 기생 바이폴라 성분에 의한 경로에 의하여 트리거링 전압(Vtrig)의 풀업 속도를 상승시킬 수 있으므로, ESD 이벤트 발생에 대응하여 제1 NMOS 트랜지스터(MN0)를 구동 타이밍을 향상시킬 수 있다.

한편, 도 5b는 LDMOS 트랜지스터(LDMOS)의 게이트와 노드(b)의 사이에 형성되는 기생 다이오드 성분의 예를 나타낸다. 도 5b에 도시된 바와 같이, LDMOS 트랜지스터(LDMOS)의 게이트는 도 1의 구동 회로(300)의 적어도 하나의 노드에 연결될 수 있으며, 구동 회로(300)는 LDMOS 트랜지스터(LDMOS)의 게이트를 구동하기 위한 적어도 하나의 트랜지스터(예컨대, PMOS 및 NMOS 트랜지스터)를 포함할 수 있다. 구동 회로(300)는 제어입력(C_IN)에 응답하여 LDMOS 트랜지스터(LDMOS)를 제어한다.

노드(b)가 PMOS 트랜지스터의 소스에 해당하는 경우, 도 5b의 (b)에 도시된 바와 같이 PMOS 트랜지스터의 드레인은 p 타입, 그리고 벌크(bulk)는 n 타입을 가짐에 따라 p-n형 기생 다이오드 성분이 형성될 수 있다. PMOS 트랜지스터의 벌크(bulk)와 소스는 연결될 수 있으며, 이에 따라 LDMOS 트랜지스터(LDMOS)의 게이트와 노드(b)의 사이에 기생 다이오드가 형성될 수 있다.

전술한 본 발명의 실시예들에 따르면, 클램핑 동작을 제어하기 위한 회로를 CMOS 및 저항만으로 구현할 수 있으므로, 기존회로에 부가적으로(예컨대, 추가의 공정 없이) 레이아웃을 시킬 수 있으므로 회로 구현에 소요된느 영역의 증가를 최소활 수 있다. 또한, 클램핑 제어가 채널 온 및 기생 PNP 바이폴라 온 동작을 모두 활용함에 의해 수행되므로 클램핑 응답속도를 향상시킬 수 있다.

도 6은 도 5a의 반도체 장치의 변형 예를 나타내는 블록도이다. 전술한 바와 같이 클램핑 회로(200)는 LDMOS 트랜지스터(LDMOS)의 게이트 전압(Vg)을 클램핑하며, 게이트 전압(Vg)의 레벨과 클램핑 회로(200)로 제공되는 적어도 하나의 입력 전압(도 6의 예에서는 내부 전압 VM)의 차이에 기반하여 게이트 전압(Vg)의 클램핑 동작을 제어할 수 있다.

전술한 입력 전압(VIN)은 구동 회로(300)의 동작 전압으로 제공될 수 있으며, 상기 입력 전압(VIN)은 반도체 장치(10)의 다른 패드를 통해 외부로부터 입력되거나, 또는 반도체 장치(10) 내부에서 전원전압을 이용하여 생성될 수 있다. 구동 회로(300)는 적어도 하나의 내부 회로를 포함할 수 있으며, 예컨대 제1 내부 회로(310)와 제2 내부 회로(320)를 포함할 수 있다. 구동 회로(300) 내부의 일 노드에 인가되는 전압이 내부 전압(VM)으로서 클램핑 회로(200)로 제공될 수 있으며, 예컨대 제1 내부 회로(310)와 제2 내부 회로(320) 사이의 노드(c)의 전압이 내부 전압(VM)으로서 클램핑 회로(200)로 제공될 수 있다.

또한, 전술한 바와 같이 클램핑 동작의 제어에 관여된 두 전압을 제공하는 노드로서, LDMOS 트랜지스터(LDMOS)의 게이트와 구동 회로(300) 내부의 노드(c) 사이에는 기생 다이오드 성분이 형성될 수 있다. 이에 따라, ESD 이벤트 시 게이트 전압(Vg)의 상승을 따라 노드(c)의 전압(내부 전압(VM))의 레벨이 상승할 수 있으며, ESD 펄스의 상승 구간 동안 내부 전압(VM) 및 게이트 전압(Vg)의 레벨 차이에 의한 클램핑 트랜지스터의 구동 및 클램핑 동작이 수행된다.

도 7은 ESD 펄스 인가 시 클램핑 회로의 유무에 따른 게이트 전압의 파형의 일예를 나타내는 그래프이다. 도 7의 (a)은 클램핑 회로가 적용되지 않은 경우이며, 도 7의 (b)은 클램핑 회로가 적용된 경우를 나타낸다. 일예로서, 휴먼 바디 모델(Humal Body Model, HBM)에 따라 LDMOS 트랜지스터(LDMOS)의 드레인 전극에 2kV에 해당하는 ESD 펄스를 인가하는 경우 게이트 전압(Vg)의 파형의 변화가 도시된다.

도 7의 (a)에 도시된 바와 같이, 클램핑 회로가 적용되지 않은 경우에는 ESD 펄스가 인가되고 난 후 일정 시간 이후에도 게이트 전압(Vg)은 수 볼트(V)의 전압 레벨을 유지하며, 일예로서 게이트 전압(Vg)은 피크 전압 레벨이 대략 10V에 해당하는 높은 값을 가질 수 있다. 또한 게이트 전압(Vg)은 ESD 펄스의 하강 구간인 150ns 이후까지도 5V 이상의 높은 전압 레벨이 유지되므로, ESD 이벤트시 LDMOS 트랜지스터(LDMOS)의 채널 히팅(Channel Heating)을 유발할 수 있다.

반면에, 도 7의 (b)에 도시된 바와 같이, 클램핑 회로가 적용되는 경우에는 ESD 이벤트 초기 대략 3ns까지는 게이트 전압(Vg)이 5V까지 유기될 수 있으나, 클램핑 회로가 적용되지 않은 경우에 비해 1/2배로 전압 상승을 감소할 수 있다. 또한, ESD 이벤트 시작 후 대략 5ns 이전까지는 게이트 전압(Vg)이 접지전압(GND) 레벨로 클램핑되기 때문에, LDMOS 트랜지스터(LDMOS)의 게이트가 턴온될 확률을 감소할 수 있다. 특히, HBM 모델에서 ESD 이벤트는 대략 6ns 정도의 상승 구간을 가지므로, 본 발명의 실시예에 따른 클램핑 회로를 적용하는 경우 시스템의 노멀 동작에 영향을 미치지 않으면서, ESD 이벤트 발생시에만 효과적으로 LDMOS 트랜지스터(LDMOS)의 게이트를 클램핑시킬 수 있다.

도 8은 본 발명의 일 실시예에 따른 반도체 장치의 클램핑 방법을 나타내는 플로우차트이다. 반도체 장치는 고전압 트랜지스터를 포함할 수 있으며, 도 8에는 클램핑 회로가 반도체 장치에 구비되어 ESD 이벤트 발생시 고전압 트랜지스터의 게이트를 클램핑하는 동작이 개시된다.

클램핑 회로는 고전압 트랜지스터의 게이트에 연결되어 게이트 전압을 클램핑하는 클램핑 트랜지스터와, 상기 클램핑 트랜지스터의 구동을 제어하는 트리거링 회로를 포함한다. 또한, 트리거링 회로는 클램핑 트랜지스터를 제어하는 제어신호로서 트리거링 전압을 출력하며, 상기 트리거링 전압을 풀업하기 위한 풀업부와, 상기 제어신호를 풀다운하기 위한 풀다운부를 포함한다. 풀업부 및 풀다운부는 각각 풀업 트랜지스터와 풀다운 트랜지스터를 포함할 수 있다.

먼저, 반도체 장치의 정상 동작이나, 또는 반도체 장치가 채용된 시스템의 정상 동작시에는 클램핑 트랜지스터는 오프 상태를 유지함으로써 반도체 장치나 시스템의 정상 동작시에 클램핑 회로에 따른 영향을 미치지 않도록 한다(S11).

이후, ESD 이벤트 발생이 감지된다(S12). 상기 ESD 이벤트는 반도체 장치의 시스템 내부로의 채용 전, 또는 반도체 장치나 시스템의 비 동작구간에서 외부의 요인에 의하여 수동적으로 입력되어 감지될 수 있으며, 또는 반도체 장치의 테스트 단계에서 전술한 바와 같은 HBM 모델에 따라 ESD 이벤트가 능동적으로 입력되어 감지될 수 있다. 또한, ESD 이벤트의 감지 동작은 다양한 형태로 수행될 수 있으며, 예컨대 전술한 바와 같이 고전압 트랜지스터의 게이트의 전압과 클램핑 회로로 제공되는 적어도 하나의 입력 전압의 레벨 차이를 검출하여 ESD 이벤트의 발생을 감지할 수 있다.

ESD 이벤트가 감지됨에 따라 트리거링 회로의 풀업 트랜지스터가 구동되어 트리거링 전압이 상승하며, 이에 따라 클램핑 트랜지스터를 제어하기 위한 트리거링 전압이 풀업 레벨을 가질 수 있다(S13). 트리거링 전압에 응답하여 클램핑 트랜지스터가 턴온되며(S14), 고전압 트랜지스터의 게이트 및 클램핑 트랜지스터를 통한 방전 경로가 형성된다(S15). 이에 따라, ESD 이벤트에 의해 상승된 고전압 트랜지스터의 게이트 전압이 상기 방전 경로를 따라 클램핑된다(S16).

도 9는 본 발명의 다른 실시예에 따른 반도체 장치의 일 구현예를 나타내는 블록도이다. 도 9의 실시예에서 도시되는 반도체 장치(400)의 구성은 도 1 및 도 3에 도시된 반도체 장치나 클램핑 회로의 구성과 동일 또는 유사할 수 있으며, 고전압 트랜지스터의 게이트 전압(Vg)을 클램핑하기 위한 클램핑 트랜지스터의 다른 제어 예를 나타낸다.

반도체 장치(400)는, 고전압 트랜지스터로서 LDMOS 트랜지스터(410)와, LDMOS 트랜지스터(410)의 게이트 전압(Vg)을 클램핑하기 위한 클램핑 트랜지스터(420)와, ESD 이벤트를 감지한 결과에 따라 클램핑 제어신호(Ctrl)를 출력하는 ESD 감지부(430)를 포함할 수 있다. 전술한 실시예에서와 같이, LDMOS 트랜지스터(410)의 일 전극은 패드(PAD)에 연결되며 타 전극은 접지전압(GND)에 연결된다. 또한, 클램핑 트랜지스터(420)는 LDMOS 트랜지스터(410)의 게이트와 접지전압(GND) 사이에 연결되며, ESD 감지부(430)로부터의 클램핑 제어신호(Ctrl)는 클램핑 트랜지스터(420)의 게이트로 제공된다. 또한, ESD 감지부(430)를 구동하기 위한 입력 전압(VIN)이 ESD 감지부(430)로 제공될 수 있다.

ESD 감지부(430)는 게이트 전압(Vg)의 상승을 검출할 수 있으며, 예컨대 클램핑 제어신호(Ctrl)의 레벨 변동의 기준이 되는 임계값이 설정되고, 게이트 전압(Vg)의 레벨이 임계값을 초과하는 경우 ESD 이벤트의 발생을 감지할 수 있다. ESD 감지부(430)는 도 4나 도 5a에 도시된 트리거링 회로와 동일 또는 유사하게 구현될 수 있으며, 이에 따라 하나 이상의 MOS 트랜지스터가 ESD 감지부(430)에 구비될 수 있다. 또한, ESD 감지부(430)가 입력 전압(VIN)에 연결되는 것으로 도시되었으나, 다른 일정한 레벨을 갖는 전압에 연결됨에 따라 게이트 전압(Vg)이 임계값 레벨 이상 상승할 때 클램핑 제어신호(Ctrl)가 활성화되도록 할 수 있다.

ESD 이벤트 감지 결과에 따라 클램핑 제어신호(Ctrl)의 레벨을 변동하여 클램핑 트랜지스터(420)를 턴온 시킬 수 있다. 즉, 클램핑 제어신호(Ctrl)의 레벨은 게이트 전압(Vg)에 응답하여 변동될 수 있으며, 클램핑 트랜지스터(420)가 턴온되는 경우 전술한 실시예에서와 동일하게 LDMOS 트랜지스터(410)의 게이트와 클램핑 트랜지스터(420)를 통한 방전 경로가 형성된다.

도 10은 도 9의 반도체 장치의 동작방법의 일예를 나타내는 플로우차트이다. 도 10에 도시된 바와 같이, 고전압 트랜지스터(예컨대, LDMOS 트랜지스터) 및 클램핑 트랜지스터를 포함하는 반도체 장치의 정상 동작이나, 또는 반도체 장치가 채용된 시스템의 정상 동작시에는 클램핑 트랜지스터는 오프 상태를 유지함으로써 고전압 트랜지스터의 게이트에 대한 클램핑 동작을 비활성화시킨다(S21).

LDMOS 트랜지스터의 게이트의 전압을 검출하며(S22), 예컨대 LDMOS 트랜지스터의 게이트 전압이 임계값을 초과하였는지를 검출한다. 검출 결과, LDMOS 트랜지스터의 게이트 전압이 임계값을 초과하지 않은 경우 ESD 이벤트가 발생하지 않은 것으로 판단하고 LDMOS 트랜지스터의 게이트 전압에 대한 검출 동작을 계속한다. 반면에, LDMOS 트랜지스터의 게이트 전압이 임계값을 초과한 경우에는 ESD 이벤트가 발생한 것으로 판단하고(S23), ESD 이벤트 감지 결과에 대응하는 클램핑 제어신호를 생성한다(S24).

셍성된 클램핑 제어신호는 클램핑 트랜지스터의 게이트로 제공되며, 이에 따라 클램핑 트랜지스터가 턴온됨에 따라 LDMOS 트랜지스터의 게이트의 클램핑이 활성화된다(S25). 즉, LDMOS 트랜지스터의 게이트와 접지전압(GND) 사이에 연결된 클램핑 트랜지스터가 턴온됨에 따라 방전 경로가 형성되며, 상기 경로를 통하여 LDMOS 트랜지스터의 게이트 전압이 클램핑된다(S26).

도 11은 본 발명의 실시예에 따른 반도체 장치가 채용된 반도체 시스템의 일 구현예를 나타내는 블록도이다. 도 11에서는 반도체 시스템(1000)이 모듈 보드(1100)를 포함하고, 반도체 장치(1300)가 모듈 보드(1100) 상에 장착된 예가 도시된다. 또한, 반도체 장치(1300)를 구동하기 위한 콘트롤러 칩(1200)이 모듈 보드(1100) 상에 더 장착된 예가 도시되며, 반도체 장치(1300)와 콘트롤러 칩(1200)은 서로 다른 반도체 칩으로 구현될 수 있다. 또한, 반도체 장치(1300)는 각종 레벨의 칩들 중 어느 하나로 구현될 수 있으며, 일예로서 웨이퍼(wafer) 레벨 칩 스케일 또는 다른 레벨의 스케일을 가질 수 있다.

반도체 장치(1300)는 반도체 시스템(1000) 내에 구비되어 다양한 기능을 제공할 수 있으며, 예컨대 주 전원을 공급받아 타 회로소자에 필요한 전압으로 변환하거나 분배하는 기능을 수행하거나 외부의 집적 회로의 고전압 구동을 위하여 고전압 또는 고전류 경로를 형성하는 기능을 수행할 수 있다. 일예로서, 도 11에는 반도체 장치(1300)가 전력 관리 기능을 수행하며, 이를 위하여 전력 스위치부(1310)는 고전압 트랜지스터를 포함하는 예가 도시된다.

콘트롤러 칩(1200)은 모듈 보드(1100) 상에 장착되어 모듈 보드(1100) 외부 장치와 통신할 수 있으며, 또한 반도체 장치(1300)를 제어하기 위한 제어신호(CON1)를 생성하여 모듈 보드(1100)에 형성된 전기적 배선을 통해 반도체 장치(1300)로 출력할 수 있다. 일예로서, 반도체 장치(1300)는 전력 스위치부(1310)의 고전압 트랜지스터를 구동하기 위한 구동 회로(1330)를 더 포함할 수 있으며, 콘트롤러 칩(1200)은 제어신호(CON1)를 출력하여 구동 회로(1330)를 제어할 수 있다. 반도체 장치(1300)는 하나 이상의 패드를 포함하며, 각각의 패드를 통하여 각종 신호를 수신하거나 출력할 수 있다. 예컨대, 반도체 장치(1300)의 동작에 이용되는 전원전압들(VDD1, VDD2)을 수신하며, 고전압 트랜지스터의 스위칭 동작에 기반하여 외부의 장치(미도시)로 전력을 제공할 수 있다.

전술한 실시예에서와 같이, 패드를 통해 반도체 장치(1300) 내부로 ESD 차지가 유입될 수 있으며, 고전압 트랜지스터의 드레인과 게이트 사이에 형성되는 기생 커패시턴스 성분에 따라 고전압 트랜지스터의 게이트의 전압이 상승할 수 있다. 고전압 트랜지스터의 게이트를 클램핑하기 위하여 클램핑 회로(1320)가 반도체 장치(1300) 내에 구비되며, 예컨대 클램핑 회로(1320)는 고전압 트랜지스터의 게이트와 접지전압(VSS1) 사이에 연결되어 고전압 트랜지스터의 게이트 전압(Vg)을 클램핑한다. 이외에도, 전원전압(VDD2)이 클램핑 회로(1320)로 제공되어, 상기 전원전압(VDD2)과 게이트 전압(Vg)을 이용한 ESD 이벤트 감지 동작이 수행될 수 있다. 도 11에 도시되지는 않았으나, 다른 전압 신호가 클램핑 회로(1320)로 제공될 수 있다. 예컨대, 구동 회로(1330)는 제어신호(CON1)를 처리하여 내부 신호를 생성하는 회로부와, 고전압 트랜지스터의 게이트를 구동하기 위한 게이트 구동부를 포함할 수 있으며, 전원전압(VDD2) 대신에 구동 회로(1330) 내부의 일 노드의 전압이 클램핑 회로(1320)로 제공될 수 있다.

도 11에서는 반도체 장치(1300)로서 전력 관리 동작을 수행하는 전력 관리 칩이 도시되었으나, 본 발명의 실시예는 이에 국한될 필요는 없다. 예컨대, 전술한 실시예에서와 같이 반도체 장치(1300)는 LDMOS 트랜지스터를 포함하여 타 집적회로와 연관되어 고전압 또는 고전류 경로 형성 기능을 제공하거나 기타 다른 기능을 제공하여도 무방하다.

도 12는 도 11의 반도체 시스템의 변형 예를 나타내는 블록도이다. 도 12에 도시된 바와 같이, 반도체 시스템(2000)은 모듈 보드(2100) 상에 장착된 콘트롤러 칩(2200)과 반도체 장치(2300)를 포함할 수 있다. 반도체 장치(2300)는 고전압을 스위칭하기 위한 전력 스위치부(2310)를 포함하며, 상기 전력 스위치부(2310)는 적어도 두 개의 고전압 트랜지스터들(2311, 2312)을 포함하여 전력을 관리할 수 있다. 도 12에는 전력 스위치부(2310)가 제1 및 제2 트랜지스터(2311, 2312)를 포함하는 예가 도시되며, 제1 및 제2 트랜지스터(2311, 2312) 중 적어도 하나가 고전압 트랜지스터로 구현될 수 있으며, 또는 제1 및 제2 트랜지스터(2311, 2312)가 모두 고전압 트랜지스터로 구현될 수 있다. 이하 설명에서는 제1 및 제2 트랜지스터(2311, 2312)가 모두 고전압 트랜지스터인 것으로 가정한다.

전력 스위치부(2310)의 구동을 위하여 제1 및 제2 구동 회로(2331, 2332)가 반도체 장치(2300)에 구비될 수 있다. 제1 구동 회로(2331)는 제1 고전압 트랜지스터(2311)의 게이트로 구동신호를 출력하여 제1 고전압 트랜지스터(2311)의 스위칭을 제어하며, 제2 구동 회로(2332)는 제2 고전압 트랜지스터(2312)의 게이트로 구동신호를 출력하여 제2 고전압 트랜지스터(2312)의 스위칭을 제어한다. 콘트롤러 칩(2200)은 제어신호(CON2a, CON2b)를 생성하여 제1 및 제2 구동 회로(2331, 2332)로 제공한다.

또한, 반도체 장치(2300)는 제1 및 제2 고전압 트랜지스터(2311, 2312)의 게이트를 클램핑하기 위한 클램핑 회로(2320)를 더 포함할 수 있다. 클램핑 회로(2320)는 전술한 실시예에서와 동일 또는 유사한 방식에 따라 제1 및 제2 고전압 트랜지스터(2311, 2312)의 게이트를 클램핑할 수 있다. 도 12의 예에서는, 클램핑 회로(2320)가 제1 및 제2 고전압 트랜지스터(2311, 2312)에 공통하게 연결되는 것이 도시되었으나, 제1 및 제2 고전압 트랜지스터(2311, 2312) 각각에 대응하여 별도의 클램핑 회로가 배치되어도 무방하다. ESD 이벤트 발생시, 클램핑 회로(2320)는 제1 고전압 트랜지스터(2311)의 제1 게이트 전압(Vg1)과 제2 고전압 트랜지스터(2312)의 제2 게이트 전압(Vg2)을 클램핑할 수 있다. 또한, 전원전압(VDD2)이 클램핑 회로(2320)로 제공되는 것으로 도시되었으나, 다른 전압(예컨대, 구동 회로 내부의 전압)이 클램핑 회로(2320)로 제공되어도 무방하다.

ESD 이벤트에 따른 ESD 차지가 제1 및 제2 고전압 트랜지스터(2311, 2312) 사이의 공통 노드(d)에 연결된 패드를 통해 유입되는 것으로 가정한다. ESD 차지 유입시 공통 노드(d)는 상대적으로 높은 전압 레벨을 가지므로, 공통 노드(d)는 제1 및 제2 고전압 트랜지스터(2311, 2312)의 드레인에 해당할 수 있다. 또한, 제1 및 제2 고전압 트랜지스터(2311, 2312) 각각은 드레인과 게이트 사이에 기생 커패시턴스 성분(미도시)이 형성될 수 있으며, 이에 따라 ESD 이벤트 시 공통 노드(d)의 전압 레벨 증가에 따라 제1 및 제2 고전압 트랜지스터(2311, 2312)의 게이트 전압(Vg1, Vg2)의 레벨이 상승할 수 있다.

클램핑 회로(2320)는 그 내부에 하나 이상의 클램핑 트랜지스터(미도시)를 포함하며, 상기 클램핑 트랜지스터는 ESD 이벤트의 감지 결과에 따라 턴온/턴오프가 제어된다. 또한, 상기 클램핑 트랜지스터는 제1 게이트 전압(Vg1)과 접지전압(VSS1)을 연결하는 트랜지스터와, 제2 게이트 전압(Vg2)과 접지전압(VSS1)을 연결하는 트랜지스터를 포함할 수 있다. 전술한 실시예에서와 동일 또는 유사한 제어 방식에 따라, 제1 및 제2 게이트 전압(Vg1, Vg2)을 클램핑할 수 있다.

도 13은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 블록도이다. 도 13의 실시예에서는 고전압 트랜지스터(3100), 구동 회로(3300), 클램핑 회로(3200) 외에 ESD 보호회로(3400)가 반도체 장치(3000)에 더 구비되는 예가 도시된다. 도 13의 반도체 장치의 동작을 설명함에 있어서, 전술한 실시예에서와 동일한 구성에 대해서는 그 동작 또한 동일 또는 유사하므로, 이에 대한 자세한 설명은 생략한다.

도 13에 도시된 바와 같이, ESD 이벤트에 의한 반도체 장치(3000) 내의 소자의 손상을 방지하기 위하여 ESD 보호회로(3400)가 패드(PAD)에 직접 연결될 수 있으며, 일예로서 ESD 보호회로(3400)는 고전압 트랜지스터(3100)와 병렬하게 연결되어 ESD 차지의 적어도 일부가 ESD 보호회로(3400)를 통해 분기되도록 한다.

ESD 보호회로(3400)가 배치된 경우에도, ESD 이벤트 시 ESD 보호회로(3400)에 의한 보호 동작보다 먼저 고전압 트랜지스터(3100)가 턴온될 수 있으며, 이에 따라 ESD 레벨이 저하될 수 있다. 본 실시예에 따르면, 고전압 트랜지스터(3100)와 병렬하게 배치되는 ESD 보호회로(3400) 외에, 고전압 트랜지스터(3100)의 게이트와 접지전압(GND) 사이에 연결되는 클램핑 회로(3200)가 더 구비됨으로써, ESD 보호회로(3400)에도 불구하고 고전압 트랜지스터(3100)의 게이트 전압(Vg)의 레벨이 상승하는 경우 이를 감지하여 게이트 전압(Vg)이 클램핑 되도록 한다. 이에 따라, 고전압 트랜지스터(3100)의 채널 히팅(Channel Heating)에 의한 ESD 레벨 저하 문제를 감소할 수 있다.

도 14는 본 발명의 실시예에 따른 반도체 장치가 시스템에 장착된 일예를 나타내는 블록도이며, 도 15는 도 14의 반도체 시스템에서 각종 전압의 레벨을 나타내는 표이다.

도 14에 도시된 바와 같이, 반도체 시스템(4000)은 시스템 내부의 집적회로(4100)와 이에 전기적으로 연결되는 반도체 장치(4200)를 구비할 수 있다. 전술한 바와 같이 반도체 장치(4200)는 반도체 시스템(4000) 내에 구비되어 각종 기능을 수행할 수 있으며, 예컨대 반도체 장치(4200)는 고전압 트랜지스터(4210)를 포함함으로써 내부 집적회로(4100)에 대한 전력 관리 등의 기능을 수행할 수 있다. 내부 집적회로(4100)와 반도체 장치(4200)는 하나 이상의 패드를 통해 각종 신호를 송수신할 수 있으며, 예컨대 내부 집적회로(4100)는 전원전압(VDD)을 이용하여 각종 동작을 수행할 수 있으며, 반도체 장치(4200)는 내부 집적회로(4100)로부터 하나 이상의 전압(예컨대, 전술한 동작 전압(VIN))을 수신할 수 있다. 반도체 장치(4200)는 고전압 트랜지스터(4210)를 구동하기 위한 구동 회로(4230)와 고전압 트랜지스터(4210)의 게이트 전압(Vg)을 클램핑하기 위한 클램핑 회로(4220)를 더 포함할 수 있다.

한편, 도 15의 표에 도시된 바와 같이, 반도체 장치(4200) 또는 반도체 시스템(4000)의 동작 모드에 따라 클램핑 동작에 관련된 각종 전압들의 레벨이 변동될 수 있으며, 또한 클램핑 회로(4220)의 활성화가 제어될 수 있다.

일예로서, 반도체 장치(4200) 또는 반도체 시스템(4000)의 정상 동작시에는 전술한 실시예에서와 같이 클램핑 회로(4220)가 반도체 장치(4200)나 반도체 시스템(4000)의 동작에 영향을 미치지 않는다. 즉, 정상 동작시에는 입력 전압(VIN)이 고전압 트랜지스터(4210)의 게이트 전압(Vg)보다 큰 전압 레벨을 가지며, 이에 따라 클램핑 회로(4220)에 구비되는 클램핑 트랜지스터는 항상 턴 오프됨에 따라 클램핑 회로(4220)가 비활성화된다.

반면에, 반도체 장치(4200)가 반도체 시스템(4000)에 채용되기 전, 또는 반도체 장치(4200)나 반도체 시스템(4000)의 비 동작구간(NOP)에서는 입력 전압(VIN)이 접지전압 레벨을 가지며 고전압 트랜지스터(4210)의 게이트는 플로팅 상태일 수 있다. 이 경우 또한 클램핑 트랜지스터는 턴 오프됨에 따라 클램핑 회로(4220)가 비활성화된다.

반면에, 상기 비 동작구간(NOP)에서 ESD 이벤트가 발생하는 경우, ESD 차지 유입 및 고전압 트랜지스터(4210)의 드레인 전극과 게이트 사이의 기생 커패시턴스 성분에 따라 고전압 트랜지스터(4210)의 게이트 전압(Vg)이 상승한다. 또한, 고전압 트랜지스터(4210)의 게이트와 입력 전압(VIN)이 제공되는 노드 사이에는 기생 다이오드 성분이 형성될 수 있으며, 이에 따라 게이트 전압(Vg)의 상승에 따라 입력 전압(VIN) 또한 접지레벨에서 게이트 전압(Vg)의 레벨을 따라 상승하게 된다. ESD 이벤트의 초기 구간으로서 ESD 펄스의 상승 구간에서 게이트 전압(Vg)은 입력 전압(VIN)보다 큰 전압 레벨을 갖는다.

게이트 전압(Vg)과 입력 전압(VIN)의 레벨 차이의 검출 결과에 따른 제어 신호가 생성되고, 생성된 제어 신호에 의해 클램핑 트랜지스터가 턴온 됨에 따라 클램핑 회로(4220)가 활성화되며, 고전압 트랜지스터(4210)의 게이트 전압(Vg)이 클램핑된다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (20)

1. 제1 패드에 연결되고, 상기 제1 패드에 연결되는 제1 전극과 게이트 사이에 기생 커패시턴스를 갖는 제1 고전압 트랜지스터를 포함하는 트랜지스터부; 및
   상기 제1 고전압 트랜지스터의 게이트에 연결되고, ESD 이벤트에 따른 상기 제1 고전압 트랜지스터의 게이트 전압 레벨의 변동을 감지하며, 감지 결과에 따라 상기 제1 고전압 트랜지스터의 게이트 전압을 클램핑하는 클램핑 회로를 구비하는 것을 특징으로 하는 반도체 장치.
2. 제1항에 있어서,
   상기 제1 고전압 트랜지스터는 파워의 전달을 제어하는 파워 스위치인 것을 특징으로 하는 반도체 장치.
3. 제1항에 있어서,
   상기 제1 고전압 트랜지스터는, 제2 전극이 접지 전압에 연결되는 LDMOS(Lateral Diffused MOS)인 것을 특징으로 하는 반도체 장치.
4. 제1항에 있어서, 상기 클램핑 회로는,
   상기 제1 고전압 트랜지스터의 게이트 전압 레벨의 상승에 응답하여 그 레벨이 변동되는 트리거링 전압을 생성하는 트리거링 회로; 및
   상기 트리거링 전압에 응답하여 상기 제1 고전압 트랜지스터의 게이트와 접지전압 사이의 연결을 제어하는 클램핑 트랜지스터를 포함하는 것을 특징으로 하는 반도체 장치.
5. 제4항에 있어서, 상기 트리거링 회로는,
   상기 제1 고전압 트랜지스터의 게이트와 상기 클램핑 트랜지스터의 게이트 사이에 연결되어 상기 트리거링 전압을 풀업하는 풀업부; 및
   상기 풀업부와 접지전압 사이에 연결되며, 상기 트리거링 전압을 풀다운하는 풀다운부를 포함하는 것을 특징으로 하는 반도체 장치.
6. 제5항에 있어서, 상기 풀업부는,
   상기 제1 고전압 트랜지스터의 게이트의 제1 전압이 드레인에 제공되고, 제2 전압을 제공하는 제1 노드가 게이트에 연결되는 MOS 트랜지스터를 포함하고,
   상기 MOS 트랜지스터의 벌크(Bulk)는 상기 제2 전압에 전기적으로 연결되는 것을 특징으로 하는 반도체 장치.
7. 제6항에 있어서,
   상기 제1 고전압 트랜지스터의 게이트와 상기 제1 노드 사이에 기생 다이오드 성분이 포함되는 것을 특징으로 하는 반도체 장치.
8. 제1항에 있어서,
   상기 트랜지스터부의 구동을 제어하기 위한 적어도 하나의 내부 회로를 포함하고, 그 내부의 일 노드의 전압이 상기 클램핑 회로의 동작전압으로 제공되는 구동 회로를 더 구비하는 것을 특징으로 하는 반도체 장치.
9. 제1항에 있어서, 상기 트랜지스터부는,
   제2 패드에 연결되고, 상기 제2 패드에 연결되는 제1 전극과 게이트 사이에 기생 커패시턴스 성분을 갖는 제2 고전압 트랜지스터를 더 포함하며,
   상기 클램핑 회로는 상기 제1 및 제2 고전압 트랜지스터의 게이트들에 공통하게 연결되는 것을 특징으로 하는 반도체 장치.
10. 엘디모스(Lateral Diffused MOS, LDMOS) 트랜지스터의 게이트에 연결되며,
    ESD 이벤트에 의한 상기 엘디모스 트랜지스터의 게이트의 포텐셜(Potential) 변동을 감지하여 제어신호를 출력하는 ESD 감지부; 및
    상기 엘디모스 트랜지스터의 게이트에 연결되고, 게이트를 통해 상기 제어신호를 수신하며, 상기 제어신호에 응답하여 상기 엘디모스 트랜지스터의 게이트를 클램핑하는 클램핑 트랜지스터를 구비하는 것을 특징으로 하는 클램핑 회로.
11. 제10항에 있어서, 상기 ESD 감지부는,
    제1 전극이 상기 엘디모스 트랜지스터의 게이트에 연결되고, 제2 전극이 상기 클램핑 트랜지스터의 게이트에 연결되며, 상기 엘디모스 트랜지스터의 게이트의 전압을 스위칭하여 상기 제어신호를 생성하는 제1 MOS 트랜지스터를 포함하는 것을 특징으로 하는 클램핑 회로.
12. 제11항에 있어서, 상기 제1 MOS 트랜지스터는,
    상기 제1 전극을 통해 상기 엘디모스 트랜지스터의 게이트의 제1 전압을 수신하고, 게이트 전극을 통해 제2 전압을 수신하며, ESD 이벤트 발생시 상기 제1 전압 및 제2 전압 사이의 전압 차에 의해 턴온되는 것을 특징으로 하는 클램핑 회로.
13. 제12항에 있어서,
    상기 제1 MOS 트랜지스터의 벌크(Bulk)는 상기 제2 전압에 전기적으로 연결되는 것을 특징으로 하는 클램핑 회로.
14. 제13항에 있어서,
    상기 ESD 이벤트 발생시, 상기 제1 MOS 트랜지스터는 MOS 채널을 통한 제1 경로 및 기생 바이폴라 성분을 통한 제2 경로를 통해 상기 제어신호를 생성하는 것을 특징으로 하는 클램핑 회로.
15. 제12항에 있어서,
    상기 엘디모스 트랜지스터의 게이트와 상기 제2 전압을 제공하는 노드 사이에는 기생 다이오드 성분이 형성되고,
    상기 ESD 이벤트 초기 구간동안, 상기 제1 전압은 상기 제2 전압보다 항상 큰 것을 특징으로 하는 클램핑 회로.
16. 제11항에 있어서, 상기 ESD 감지부는,
    상기 제1 MOS 트랜지스터의 제2 전극과 접지전압 사이에 연결되며, 상기 제어신호를 접지전압 레벨로 풀다운하는 제2 MOS 트랜지스터를 더 포함하는 것을 특징으로 하는 클램핑 회로.
17. 고전압 트랜지스터의 게이트의 제1 전압이 클램핑 회로로 제공되는 단계;
    ESD 이벤트에 의해 상기 제1 전압의 레벨이 변동될 때, 상기 제1 전압을 스위칭함에 의해 제어신호를 생성하는 단계; 및
    상기 제어신호에 응답하여, 상기 고전압 트랜지스터의 게이트에 연결된 상기 클램핑 회로 내의 클램핑 트랜지스터를 통해 상기 고전압 트랜지스터의 게이트 전압을 클램핑하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 클램핑 방법.
18. 제17항에 있어서,
    상기 고전압 트랜지스터는 엘디모스(Lateral Diffused MOS, LDMOS) 트랜지스터인 것을 특징으로 하는 반도체 장치의 클램핑 방법.
19. 제17항에 있어서,
    상기 반도체 장치의 내부의 제2 전압을 수신하는 단계를 더 구비하고,
    상기 제1 전압 및 제2 전압 사이의 전압 차가 임계값 이상일 때 상기 제어신호가 활성화되는 것을 특징으로 하는 반도체 장치의 클램핑 방법.
20. 제19항에 있어서,
    상기 제어신호는, 제1 전극이 상기 제1 전압에 연결되고 제2 전극이 상기 클램핑 트랜지스터의 게이트에 연결되며, 게이트가 상기 제2 전압에 연결되는 MOS 트랜지스터에 의해 생성되며,
    MOS 트랜지스터의 벌크(Bulk)는 상기 제2 전압에 전기적으로 연결되는 것을 특징으로 하는 반도체 장치의 클램핑 방법.

Images