CN109193601B - 一种esd保护电路 - Google Patents

一种esd保护电路 Download PDF

Info

Publication number
CN109193601B
CN109193601B CN201811113733.0A CN201811113733A CN109193601B CN 109193601 B CN109193601 B CN 109193601B CN 201811113733 A CN201811113733 A CN 201811113733A CN 109193601 B CN109193601 B CN 109193601B
Authority
CN
China
Prior art keywords
field effect
effect transistor
esd protection
power device
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811113733.0A
Other languages
English (en)
Other versions
CN109193601A (zh
Inventor
蒋其梦
李玉山
王汉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201811113733.0A priority Critical patent/CN109193601B/zh
Publication of CN109193601A publication Critical patent/CN109193601A/zh
Priority to PCT/CN2019/099113 priority patent/WO2020063109A1/zh
Priority to EP19865503.7A priority patent/EP3840157B1/en
Application granted granted Critical
Publication of CN109193601B publication Critical patent/CN109193601B/zh
Priority to US17/211,515 priority patent/US11411396B2/en
Priority to US17/863,128 priority patent/US11791627B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

本申请实施例公开了一种ESD保护电路，包括负向ESD保护模块和正向ESD保护模块，负向ESD保护模块包括第一电阻、充电电容、第一场效应管和第二场效应管，正向ESD保护模块包括第四场效应管。当出现负向ESD事件时，P型GAN增强型功率器的栅极相对于源极会出现一个较大的瞬态电压，从而再充电电容上产生一个从P型GAN增强型功率器的源极到栅极的位移电流，该位移电流在第一电阻上产生压降可以使得第一场效应管开启时，第一场效应管和第二场效应管形成一个通路，从而释放来自于栅极相对于源极的负向ESD能量。同时当栅极相对于源极施加一负向稳态电压时，第一场效应管处于关断状态，所以可以兼容稳态下的负向电压测试。

Description

一种ESD保护电路
技术领域
本申请涉及半导体技术领域，尤其涉及一种ESD保护电路。
背景技术
宽禁带半导体功率器件是基于第三代半导体材料的功率器件，主要包括金刚石功率器件、碳化硅SiC功率器件、氮化镓GaN功率器件等。其中，GaN功率器件由于具有高击穿电场、高电子饱和速度和异质结构中的高电子迁移率等优点，被业界广泛应用。当前主流的横向GaN功率器件是基于铝镓氮AlGaN/GaN异质结结构，通过引入特殊的栅极结构耗尽沟道下方的二维电子气实现增强型(即常关型器件，定义为阈值电压Vth>0)工作已适用于功率转化器及其相关驱动电路。所述的特殊栅极结构，包括并不只限于P型GaN栅极结构(含肖特基型栅极金属接触型与欧姆栅极金属接触型)栅极结构。
图1是一种基于P型GaN肖特基栅极金属接触型栅极结构的增强型横向GaN功率器件的结构示意图。其中源极和漏极通过欧姆金属与AlGaN/GaN界面的二维电子气相连，栅极金属与P型GaN相连，并与之形成肖特基接触。某种情形下，该器件由于栅极相连的P型GaN，AlGaN势垒层及AlGaN表面的介质(SiO2，SiN等)中的缺陷或制作工艺的残留物的存在，可能导致栅极漏电大，并影响该器件的正常工作和长期可靠性。为了保证器件的可靠性，需要通过相关的测试已筛除不正常工作或有可靠性风险的器件。其中一项有效的测试方法是通过在栅极施加一个负电压(此时源极接地)，观测其漏电电流的大小并判断其是否有可靠性风险。
另一方面，由于P型GaN栅极结构的GaN增强型功率器件具有栅极电容小的特点，且其栅极的最大耐受电压低(长时间直流电压小于6V，瞬态电压小于10V)，导致其器件自身对静电放电(electro-static discharge，ESD)事件的抵御能力较差。具体来讲，当带静电的人体或机器带与P型GaN增强型功率器件的引脚接触时，会产生静电放电事件将带电体的静电通过器件的管脚泄放到地。如静电泄放通道不通畅或器件自身电容较小，静电就会在器件上感应出一较高电压，当该感应电压高于器件各端之间的耐受电压时，器件就会烧毁。为了提升GaN器件的ESD能力，图2示出了一种传统的氮化镓基ESD保护电路，其两端分别与功率器件的栅极与源极相连。该ESD保护电路主要包含三个部分：钳位二极管串1，二维电子气电阻2，ESD泄放低压增强型器件3。其工作原理如下：当P型GAN增强型功率器件30的栅极相对于源极经历正向ESD事件时，钳位二极管串1导通，其导通电流在二维电子气电阻2上形成一个正向电压降。当该电压降的电压高于ESD泄放低压增强型器件3的阈值电压时，ESD泄放低压增强型器件3导通，释放来自于栅极的正向ESD能量，保证P型GAN增强型功率器件30的栅极电压不会超过其正向耐受电压。当P型GAN增强型功率器件30的栅极相对于源极经历负向ESD事件时，ESD泄放低压增强型器件3反向导通，释放栅极的负向ESD能量，保证P型GAN增强型功率器件30的栅极电压不会超过其正向耐受电压。
然而，由于上述ESD电路在P型GAN增强型功率器件30的栅极和源极有反向电压偏置时导通电流较大，导致该ESD电路与检测栅极相关缺陷的栅极负压测试不兼容，从而使器件很难同时兼顾可靠性和ESD耐受性。
发明内容
本申请提供了一种氮化镓基ESD保护电路，其可与P型GAN增强型功率器件的栅极负压测试兼容，且同时提升功率器件ESD事件耐受能力。
第一方面，本申请提供了一种ESD保护电路，包括：负向ESD保护模块和正向ESD保护模块，所述正向ESD保护模块和所述负向ESD保护模块并联连接，所述正向ESD保护模块和所述负向ESD保护模块的两端分别连接P型GaN增强型功率器件的栅极和源极；其中，所述负向ESD保护模块包括第一电阻、充电电容、第一场效应管和第二场效应管；所述第一电阻的一端与所述P型GaN增强型功率器件的栅极相连接，另一端分别连接所述第一场效应管的栅极和所述充电电容的一端；所述第一场效应管的漏极与所述P型GaN增强型功率器件的栅极相连接，源极与所述第二场效应管的漏极相连接；所述第二场效应管的栅极和源极连接所述P型GaN增强型功率器件的源极；所述正向ESD保护模块包括第四场效应管；所述第四场效应管的栅极和漏极与P型GaN增强型功率器件的栅极相连接，所述第四场效应管的源极连接所述P型GaN增强型功率器件的源极。
采用本实现方式，由于负向ESD是一个脉冲宽度很短的较高的负电压，当P型GAN增强型功率器出现负向ESD事件时，P型GAN增强型功率器的栅极相对于源极会出现一个较大的瞬态电压，从而再充电电容上产生一个从P型GAN增强型功率器的源极到栅极的位移电流，该位移电流在第一电阻上产生压降。当该电压降大于第一场效应管的阈值电压时，第一场效应管开启，第一场效应管和第二场效应管形成一个通路，从而释放来自于P型GAN增强型功率器栅极相对于源极的负向ESD能量。同时当P型GAN增强型功率器的栅极相对于源极施加一负向稳态电压时，由于没有位移电流，所以第一电阻两端没有电压降，第一场效应管处于关断状态。由于栅源之间的漏电很小，所以，该负向ESD保护电路单元可以兼容稳态下的负向电压测试。
结合第一方面的实现方式，在第一方面第一种可能的实现方式中，所述正向ESD保护模块还设置有钳位二极管串，所述钳位二极管串的阳极与所述P型GaN增强型功率器件的栅极相连接，所述钳位二极管串的阴极连接所述P型GaN增强型功率器件的源极。
结合第一方面第一种可能的实现方式，在第一方面第二种可能的实现方式中，所述钳位二极管串的阴极与所述P型GaN增强型功率器件之间还设置有第二电阻和第五场效应管；所述钳位二极管串的的阴极分别连接所述第二电阻的一端和所述第五场效应管的栅极，所述第五场效应管的漏极与所述第四场效应管的源极相连接，所述第二电阻的另一端和所述第五场效应管的源极连接所述P型GaN增强型功率器件的源极。
结合第一方面或第一方面第一至二种可能的实现方式其中任意一种，在第一方面第三种可能的实现方式中，当负向ESD时，所述第四场效应管截止。
结合第一方面第三种可能的实现方式，在第一方面第四种可能的实现方式中，当负向ESD时，所述第一电阻上产生电压，控制所述第一场效应管导通。
结合第一方面第四种可能的实现方式，在第一方面第五种可能的实现方式中，当正向ESD时，第二场效应管截止。
第二方面，本申请提供了一种ESD保护电路，其特征在于，包括：正向ESD保护模块和负向ESD保护模块，其中：所述负向ESD保护模块包括第一电阻、充电电容和第一场效应管，所述第一电阻的一端分别与所述第一场效应管的漏极和P型GaN增强型功率器件的栅极相连接，另一端分别与所述第一场效应管的栅极和充电电容的一端相连接；所述充电电容的另一端和所述第一场效应管的源极连接所述P型GaN增强型功率器件的源极；所述正向ESD保护模块包括第六场效应管，所述第六场效应管的源极连接所述P型GaN增强型功率器件的源极，栅极和漏极均与所述第一场效应管的漏极相连接；所述第一电阻与所述第一场效应管之间还连接一第三场效应管，所述第三场效应管的栅极与所述第一电阻的一端相连接，源极与所述第一场效应管的漏极相连接，漏极与P型GaN增强型功率器件的栅极相连接。
当P型GAN增强型功率器出现负向ESD事件时，P型GAN增强型功率器的栅极相对于源极会出现一个较大的瞬态电压，从而再充电电容上产生一个从P型GAN增强型功率器的源极到栅极的位移电流，该位移电流在第一电阻上产生压降。当该电压降大于第一场效应管和第三场效应管的阈值电压时，第一场效应管和第三场效应管开启，第一场效应管和第三场效应管形成一个通路，从而释放来自于P型GAN增强型功率器栅极相对于源极的负向ESD能量。同时当P型GAN增强型功率器的栅极相对于源极施加一负向稳态电压时，由于没有位移电流，所以第一电阻两端没有电压降，第一场效应管处于关断状态。由于栅源之间的漏电很小，所以，该负向ESD保护电路单元可以兼容稳态下的负向电压测试
结合第二方面的实现方式，在第二方面第一种可能的实现方式中，所述正向ESD保护模块还设置有钳位二极管串，所述钳位二极管串的阳极与所述P型GaN增强型功率器件的栅极相连接，所述钳位二极管串的阴极分别连接所述第一电阻的一端和所述第三场效应管的栅极。
结合第二方面第一种可能的实现方式，在第二方面第二种可能的实现方式中，所述钳位二极管串与所述第一电阻之间还设置有第三电阻，所述第三电阻的一端分别连接所述钳位二极管串的阴极和所述第三场效应管的栅极，另一端分别连接所述第一电阻的一端和所述第一场效应管的漏极。
结合第二方面或第二方面第一至二种可能的实现方式其中任意一种，在第二方面第三种可能的实现方式中，当负向ESD时，所述第一电阻上产生电压，控制所述第一场效应管和所述第三场效应管导通。
结合第二方面第三种可能的实现方式，在第二方面第四种可能的实现方式中，当正向ESD时，所述第三电阻上产生电压，控制所述第三场效应管导通。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为一种传统的P型GaN增强型功率器件的结构示意图；
图2为一种传统的ESD保护电路结构示意图；
图3为本申请实施例提供的一种负向ESD保护电路基本单元结构示意图；
图4为本申请实施例提供的一种基于图3的负向ESD保护电路单元的结构示意图；
图5为本申请实施例提供的另一种基于图3的负向ESD保护电路单元的结构示意图；
图6为本申请实施例提供的一种ESD保护电路的结构示意图；
图7为本申请实施例提供的另一种ESD保护电路的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请实施例中的技术方案，下面结合附图对本申请实施例中技术方案作进一步详细的说明。
P型GaN增强型功率器件栅极产生负向ESD时，传统技术中的ESD保护电路导致P型GaN增强型功率器件栅极负向电流大，从而将P型GaN增强型功率器件栅极的原负向漏电淹没。因此采用传统的ESD保护电路时，不能保证P型GaN增强型功率器件的产品可靠性。但是如果不采用ESD保护电路，则P型GaN增强型功率器件的合格率会存在一定的损失，为了本申请提出了新的ESD保护电路。需要指出的是：除了特别说明，后续描述中的增强型器件(或器件)包括但不仅限于P型GaN栅极结构的GaN增强型器件。除了特别说明，后续描述中的电阻包括但不仅限于二维电子气电阻，集成薄膜电阻。除了特别说明，后续描述中的电容包括但不仅限于MIM电容，P-GaN栅极MOS电容。
如图3所示，本申请首先提出一种负向ESD保护电路单元，该负向ESD保护电路单元包含第一电阻111、充电电容112和第一场效应管113，其中第一场效应管113作为负向ESD保护电路单元中的触发器件。应用于ESD保护电路中时，第一场效应管113的漏级与P型GAN增强型功率器件30的栅极相连接，第一场效应管113的源极与P型GAN增强型功率器件30的源极相连。当P型GAN增强型功率器件30出现负向ESD事件时，P型GAN增强型功率器件30的栅极相对于源极会出现一个较大的瞬态电压，从而再充电电容112上产生一个从P型GAN增强型功率器件30的源极到栅极的位移电流i，该位移电流在第一电阻111上产生压降。当该电压降大于第一场效应管113的阈值电压时，第一场效应管113开启，从而释放来自于P型GAN增强型功率器件30栅极相对于源极的负向ESD能量。
另一方面，当P型GAN增强型功率器件30的栅极相对于源极施加一负向稳态电压时，由于没有位移电流，所以第一电阻111两端没有电压降，第一场效应管113处于关断状态。由于栅源之间的漏电很小，所以，该负向ESD保护电路单元可以兼容稳态下的负向电压测试。
由于图3示出的电路单元正向漏电较大，所以基于图3结构衍生出图4和图5两种电路电源结构。
如图4所示，与图3相比添加了一个二极管接法的第二场效应管114，第二场效应管114的漏级与第一场效应管113的源极相连，从而阻断了正向漏电通道。而在负向ESD事件触发条件下，第二场效应管114一直处于导通状态，不会阻碍负向ESD能量的泄放。
如图5所示，与图3相比添加了一个二极管接法的第三场效应管115，第三场效应管115的源极与第一场效应管113的漏极相连，第三场效应管115的二极管接法也可有效地阻断正向漏电通道。
基于图4所示的负向ESD保护电路单元，本申请实施例提供的一种ESD保护电路10，如图6所示，为本申请实施例提供的一种ESD保护电路的结构示意图，本实施例中提供的ESD保护电路10包括正向ESD保护模块100和负向ESD保护模块110，正向ESD保护模块100和负向ESD保护模块110并联连接，正向ESD保护模块100和所述负向ESD保护模块110的两端分别连接P型GaN增强型功率器件200的栅极G和源极S。其中，正向ESD保护模块100和负向ESD保护模块110分别用于P型GaN增强型功率器件30栅极的正向ESD和负向ESD事件来临时，能量的释放。
正向ESD保护模块100包括二极管接法的第四场效应管101、多个增强型器件串联构成的钳位二极管串102、第二电阻103和第五场效应管104。其中：第四场效应管101的栅极和漏极与P型GaN增强型功率器件30的栅极相连接，第四场效应管101的源极与第五场效应管104的漏极相连。钳位二极管串102的阳极与所述P型GaN增强型功率器件30的栅极相连接，钳位二极管串102的阴极分别连接第二电阻103的一端和第五场效应管104的栅极，钳位二极管串102为多个二极管接法的器件串联连接组成，第二电阻103的另一端与第五场效应管104的源极与P型GaN增强型功率器件30的源极相连。需要指出的是，钳位二极管串102的器件串联个数可以根据实际应用场景进行调整，不限于当前图6所示的数量，图6中只是示意性的。其中，所述场效应管的二极管接法是将场效应管的漏级或源极与栅极相连的连接方式。
当P型GaN增强型功率器件30的栅极经历正向ESD事件时，栅极感应的正向电压使钳位二极管串102导通，形成电流流过第二电阻103。当第二电阻103上的正向电压超过第五场效应管104的阈值电压时，第四场效应管101导通，从而使第四场效应管101与第四场效应管101的串联支路导通，达到释放正向ESD能量的目的。
在本实施例中，由于第四场效应管101的连接方式二极管接法，其只能单向导通，所以当P型GaN增强型功率器件30的栅极相对于其源极为负电压时，正向ESD模块100不导通。
图6中的负向ESD保护模块110采用了图4所示的负向ESD保护电路单元，包括第一电阻111、充电电容112、第一场效应管113和第二场效应管114。第一电阻111的一端与P型GaN增强型功率器件30的栅极相连接，另一端分别连接第一场效应管113的栅极和充电电容112的一端。第一场效应管113的漏极与P型GaN增强型功率器件30的栅极相连接，源极与第二场效应管114的漏极相连接,第二场效应管114的栅极和源极，均与P型GaN增强型功率器件30的源极相连。
由于采用了图4所示的负向ESD保护电路单元，负向ESD保护模块110在P型GaN增强型功率器件30负向漏电测试栅极漏电的时候漏电很小，可以兼容P型GAN增强型功率器件30的栅极负向漏电测试。当P型GaN增强型功率器件30的栅极经历负向ESD事件时，如图4负向ESD保护电路单元功能所描述的一样，负向ESD事件使充电电容112上产生位移电流i，位移电流i流过第一电阻111产生电压降。当该电压降大于第一场效应管113的阈值电压时，第一场效应管113和第二场效应管114的串联通路导通，可释放负向ESD能量。
上述实施例提供的ESD保护电路包括正向ESD模块100及负向ESD模块110，所述ESD保护电路同时具有正负ESD事件保护能力，且兼容稳态的功率管栅极负压漏电测试。
基于图5所示的负向ESD保护电路单元，本申请实施例还提供了另外一种ESD保护电路20，参见图7，ESD保护电路20同样包括正向ESD保护模块200和负向ESD保护模块210，其中ESD保护模块200和负向ESD保护模块210共用第三场效应管115，其中负向ESD保护模块210采用了图5所述的负向ESD保护单元电路
负向ESD保护模块210包括第一电阻111、充电电容112和第三场效应管115，第一电阻111的一端分别与第一场效应管113的漏极和第三场效应管115的栅极相连接，另一端分别与第一场效应管113的栅极和充电电容112的一端相连接，充电电容112的另一端和第一场效应管113的源极均与P型GAN增强型功率器件30的源极相连接。第三场效应管115的源极与第三场效应管115的漏极相连接，第三场效应管115的漏极与P型GaN增强型功率器件30的栅极相连接。
当P型GaN增强型功率器件30经历负向ESD事件时，同上所述负向ESD事件会产生一个脉冲宽度很短、变化斜率很高的瞬态变化负电压，瞬态变化的负电压就会产生移位电流，产生的移位电流给充电电容112充电，进而在第一电阻111上产生电压，第一电阻111上的电压使第一场效应管113导通，此时第一场效应管113和第三场效应管115的通路导通，释放负向ESD能量。由于第一电阻111在稳态情况下并没有电压降，所以在P型GaN增强型功率器件30栅极负向稳态漏电测试条件下，第一场效应管113是关断的，从而负向不会有大的漏电流。换句话说，负向ESD保护模块210是与P型GaN增强型功率器件30栅极负向漏电测试是兼容的。
为了保证P型GaN增强型功率器件30的栅极发生正向ESD时，可以顺利释放正向ESD能量。本实施例提供的ESD保护电路中的正向ESD保护模块200包括器件第六场效应管201、钳位二极管串202和第三电阻203。
其中，第六场效应管201的源极与P型GaN增强型功率器件30的源极相连，栅极和漏极均与所述第三场效应管115的源极相连接。钳位二极管串202的阳极与P型GaN增强型功率器件30的栅极相连接，钳位二极管串202的信号阴极分别连接第三电阻203的一端和第三场效应管115的栅极。第三电阻203的另一端分别连接第一电阻111的一端和第一场效应管113的漏极。
当P型GaN增强型功率器件30的栅极经历正向ESD事件时，正向ESD事件感应的正向电压使钳位二极管串202、第三电阻203和第六场效应管201的串联通路导通，当第三电阻203上的电压降高于第三场效应管115的阈值电压时，第三场效应管115和第六场效应管201通路导通，泄放正向ESD能量。
基于所述的正向ESD模块200及负向ESD模块210的基本描述，本实例所提供的第二种氮化镓基ESD保护电路同时具有正负ESD事件保护能力，且兼容稳态的功率管栅极负压漏电测试。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述的本申请实施方式并不构成对本申请保护范围的限定。

Claims (11)

1.一种静电放电ESD保护电路，其特征在于，包括：负向ESD保护模块(110)和正向ESD保护模块(100)，所述正向ESD保护模块(100)和所述负向ESD保护模块(110)并联连接，所述正向ESD保护模块(100)和所述负向ESD保护模块(110)的两端分别连接P型GaN增强型功率器件(30)的栅极和源极；
其中，所述负向ESD保护模块(110)包括第一电阻(111)、充电电容(112)、第一场效应管(113)和第二场效应管(114)；所述第一电阻(111)的一端与所述P型GaN增强型功率器件(30)的栅极相连接，另一端分别连接所述第一场效应管(113)的栅极和所述充电电容(112)的一端；所述第一场效应管(113)的漏极与所述P型GaN增强型功率器件(200)的栅极相连接，源极与所述第二场效应管(114)的漏极相连接；所述第二场效应管(114)的栅极和源极连接所述P型GaN增强型功率器件(30)的源极；
所述正向ESD保护模块(100)包括第四场效应管(101)；所述第四场效应管(101)的栅极和漏极与P型GaN增强型功率器件(30)的栅极相连接，所述第四场效应管(101)的源极连接所述P型GaN增强型功率器件(30)的源极。
2.根据权利要求1所述的ESD保护电路，其特征在于，所述正向ESD保护模块(100)还设置有钳位二极管串(102)，所述钳位二极管串(102)的阳极与所述P型GaN增强型功率器件(30)的栅极相连接，所述钳位二极管串(102)的阴极连接所述P型GaN增强型功率器件(30)的源极。
3.根据权利要求2所述的ESD保护电路，其特征在于，所述钳位二极管串(102)的阴极与所述P型GaN增强型功率器件(30)之间还设置有第二电阻(103)和第五场效应管(104)；所述钳位二极管串(102)的的阴极分别连接所述第二电阻(103)的一端和所述第五场效应管(104)的栅极，所述第五场效应管(104)的漏极与所述第四场效应管(101)的源极相连接，所述第二电阻(103)的另一端和所述第五场效应管(104)的源极连接所述P型GaN增强型功率器件(30)的源极。
4.根据权利要求1-3任一项所述的ESD保护电路，其特征在于，当负向ESD时，所述第四场效应管(101)截止。
5.根据权利要求4所述的ESD保护电路，其特征在于，当负向ESD时，所述第一电阻(111)上产生电压，控制所述第一场效应管(113)导通。
6.根据权利要求5所述的ESD保护电路，其特征在于，当正向ESD时，第二场效应管(114)截止。
7.一种ESD保护电路，其特征在于，包括：正向ESD保护模块(200)和负向ESD保护模块(210)，其中：
所述负向ESD保护模块(210)包括第一电阻(111)、充电电容(112)和第一场效应管(113)，所述第一电阻(111)的一端分别与所述第一场效应管(113)的漏极和P型GaN增强型功率器件(30)的栅极相连接，另一端分别与所述第一场效应管(113)的栅极和充电电容(112)的一端相连接；所述充电电容(112)的另一端和所述第一场效应管(113)的源极连接所述P型GaN增强型功率器件(30)的源极；
所述正向ESD保护模块(200)包括第六场效应管(201)，所述第六场效应管(201)的源极连接所述P型GaN增强型功率器件(30)的源极，栅极和漏极均与所述第一场效应管(113)的漏极相连接；
所述第一电阻(111)与所述第一场效应管(113)之间还连接一第三场效应管(115)，所述第三场效应管(115)的栅极与所述第一电阻的一端相连接，源极与所述第一场效应管(113)的漏极相连接，漏极与P型GaN增强型功率器件(30)的栅极相连接。
8.根据权利要求7所述的ESD保护电路，其特征在于，所述正向ESD保护模块(200)还设置有钳位二极管串(202)，所述钳位二极管串(202)的阳极与所述P型GaN增强型功率器件(30)的栅极相连接，所述钳位二极管串(202)的阴极分别连接所述第一电阻(111)的一端和所述第三场效应管(115)的栅极。
9.根据权利要求8所述的ESD保护电路，其特征在于，所述钳位二极管串(202)与所述第一电阻(111)之间还设置有第三电阻(203)，所述第三电阻(203)的一端分别连接所述钳位二极管串(202)的阴极和所述第三场效应管(115)的栅极，另一端分别连接所述第一电阻(111)的一端和所述第一场效应管(113)的漏极。
10.根据权利要求7-9任一项所述的ESD保护电路，其特征在于，当负向ESD时，所述第一电阻(111)上产生电压，控制所述第一场效应管(113)和所述第三场效应管(115)导通。
11.根据权利要求9所述的ESD保护电路，其特征在于，当正向ESD时，所述第三电阻(203)上产生电压，控制所述第三场效应管(115)导通。
CN201811113733.0A 2018-09-25 2018-09-25 一种esd保护电路 Active CN109193601B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811113733.0A CN109193601B (zh) 2018-09-25 2018-09-25 一种esd保护电路
PCT/CN2019/099113 WO2020063109A1 (zh) 2018-09-25 2019-08-02 一种esd保护电路
EP19865503.7A EP3840157B1 (en) 2018-09-25 2019-08-02 Esd protection circuit
US17/211,515 US11411396B2 (en) 2018-09-25 2021-03-24 ESD protection circuit
US17/863,128 US11791627B2 (en) 2018-09-25 2022-07-12 ESD protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811113733.0A CN109193601B (zh) 2018-09-25 2018-09-25 一种esd保护电路

Publications (2)

Publication Number Publication Date
CN109193601A CN109193601A (zh) 2019-01-11
CN109193601B true CN109193601B (zh) 2020-04-21

Family

ID=64909621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811113733.0A Active CN109193601B (zh) 2018-09-25 2018-09-25 一种esd保护电路

Country Status (4)

Country Link
US (2) US11411396B2 (zh)
EP (1) EP3840157B1 (zh)
CN (1) CN109193601B (zh)
WO (1) WO2020063109A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109193601B (zh) * 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备
CN114023738B (zh) * 2019-05-15 2024-01-23 英诺赛科（珠海）科技有限公司 静电防护电路及电子装置
CN111192872A (zh) * 2020-01-07 2020-05-22 英诺赛科（珠海）科技有限公司 集成在氮化镓半导体装置上的嵌位电路及相关半导体装置
CN111398764B (zh) * 2020-03-31 2022-06-14 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 功率管电压测试方法、装置和测试电路
CN114172137A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法
CN112740498B (zh) * 2020-11-30 2023-03-31 英诺赛科(苏州)半导体有限公司 电子装置和静电放电保护电路
CN114975614A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113346721A (zh) * 2021-04-26 2021-09-03 深圳市比创达电子科技有限公司 一种利用铁氧体磁性材料进行高频抑制的滤波器
WO2024000184A1 (en) * 2022-06-28 2024-01-04 Innoscience (suzhou) Semiconductor Co., Ltd. Method for optimizing protection circuits of electronic device chips in wafer
CN115172366A (zh) * 2022-09-05 2022-10-11 晶通半导体(深圳)有限公司 一种单片集成分压器的氮化镓器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151769A (zh) * 2013-03-22 2013-06-12 无锡力芯微电子股份有限公司 静电释放保护电路及集成电路
CN104851880A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 基于iii族氮化物的esd保护器件
WO2017030591A1 (en) * 2015-08-20 2017-02-23 Hewlett Packard Enterprise Development Lp Supply clamp circuits with memristors
CN106505066A (zh) * 2015-09-03 2017-03-15 联咏科技股份有限公司 静电放电保护电路
CN108306273A (zh) * 2018-01-30 2018-07-20 广东美的制冷设备有限公司 带静电防护功能的电路、高压集成电路以及空调器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292046B1 (en) * 1998-09-30 2001-09-18 Conexant Systems, Inc. CMOS electrostatic discharge protection circuit with minimal loading for high speed circuit applications
US6118640A (en) * 1999-02-17 2000-09-12 Pericom Semiconductor Corp. Actively-driven thin-oxide MOS transistor shunt for ESD protection of multiple independent supply busses in a mixed-signal chip
US6400204B1 (en) * 2000-07-26 2002-06-04 Agere Systems Guardian Corp. Input stage ESD protection for an integrated circuit
JP2003243512A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 静電破壊保護回路
TWI251325B (en) * 2004-08-02 2006-03-11 Realtek Semiconductor Corp ESD circuit with an ESD bus
US8369053B2 (en) * 2006-03-31 2013-02-05 Freescale Semiconductor, Inc. Discharge protection apparatus and method of protecting an electronic device
CN101640411B (zh) * 2009-09-07 2011-07-06 北京时代民芯科技有限公司 基于rc触发的双通道静电放电保护电路
JP2011165749A (ja) * 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
CN102437559A (zh) * 2010-09-29 2012-05-02 北大方正集团有限公司 一种静电放电保护电路
US8395869B2 (en) * 2010-12-21 2013-03-12 Faraday Technology Corp. ESD protection circuit with EOS immunity
CN102280872B (zh) * 2011-08-10 2014-04-09 上海山景集成电路股份有限公司 防静电保护电路
US8792218B2 (en) * 2011-12-20 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit and method for radio frequency semiconductor device
CN102544115B (zh) * 2012-03-15 2013-12-11 电子科技大学 一种低触发电压高镇流电阻的scr esd保护器件
KR101926607B1 (ko) * 2012-09-28 2018-12-07 삼성전자 주식회사 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
US9054521B2 (en) * 2013-06-25 2015-06-09 Hong Kong Applied Science & Technology Research Institute Company, Ltd. Electro-static-discharge (ESD) protection structure with stacked implant junction transistor and parallel resistor and diode paths to lower trigger voltage and raise holding volatge
JP6398649B2 (ja) * 2014-11-25 2018-10-03 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
JP6256320B2 (ja) * 2014-11-28 2018-01-10 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ
US10290623B2 (en) * 2015-04-16 2019-05-14 Gan Systems Inc. Gate input protection for devices and systems comprising high power E-mode GaN transistors
US20160372920A1 (en) * 2015-06-18 2016-12-22 Navitas Semiconductor, Inc. Integrated esd protection circuits in gan
US20170126002A1 (en) * 2015-10-28 2017-05-04 Macom Technology Solutions Holdings, Inc. Esd protection and limiter circuit
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US20180026029A1 (en) * 2016-07-21 2018-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated ESD Protection Circuit for GaN Based Device
US11081881B2 (en) * 2017-12-20 2021-08-03 Stmicroelectronics International N.V. Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection
US10381828B1 (en) * 2018-01-29 2019-08-13 Dialog Semiconductor (Uk) Limited Overvoltage protection of transistor devices
CN110098183B (zh) * 2018-01-31 2021-09-07 台湾积体电路制造股份有限公司 静电放电保护电路和半导体电路
CN109193601B (zh) * 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151769A (zh) * 2013-03-22 2013-06-12 无锡力芯微电子股份有限公司 静电释放保护电路及集成电路
CN104851880A (zh) * 2014-02-14 2015-08-19 英飞凌科技股份有限公司 基于iii族氮化物的esd保护器件
WO2017030591A1 (en) * 2015-08-20 2017-02-23 Hewlett Packard Enterprise Development Lp Supply clamp circuits with memristors
CN106505066A (zh) * 2015-09-03 2017-03-15 联咏科技股份有限公司 静电放电保护电路
CN108306273A (zh) * 2018-01-30 2018-07-20 广东美的制冷设备有限公司 带静电防护功能的电路、高压集成电路以及空调器

Also Published As

Publication number Publication date
US11411396B2 (en) 2022-08-09
CN109193601A (zh) 2019-01-11
US20210210955A1 (en) 2021-07-08
US20230006440A1 (en) 2023-01-05
EP3840157B1 (en) 2023-03-01
US11791627B2 (en) 2023-10-17
EP3840157A1 (en) 2021-06-23
EP3840157A4 (en) 2021-10-20
WO2020063109A1 (zh) 2020-04-02

Similar Documents

Publication Publication Date Title
CN109193601B (zh) 一种esd保护电路
JP6201422B2 (ja) 半導体装置
Moens et al. An industrial process for 650V rated GaN-on-Si power devices using in-situ SiN as a gate dielectric
US9160326B2 (en) Gate protected semiconductor devices
EP2866250B1 (en) Semiconductor device
US9035318B2 (en) Avalanche energy handling capable III-nitride transistors
US20110305054A1 (en) Bi-directional switch, alternating-current two-wire switch, switching power source circuit, and method of driving bi-directional switch
CN218586887U (zh) 一种esd保护电路以及esd保护电路结构
KR102112299B1 (ko) 파워 스위치 소자의 구동 방법 및 구동 회로
US9490244B2 (en) Integrated circuit comprising a clamping structure and method of adjusting a threshold voltage of a clamping transistor
Shen et al. First experimental demonstration of solid state circuit breaker (SSCB) using 650V GaN-based monolithic bidirectional switch
Saito Reliability of GaN-HEMTs for high-voltage switching applications
CN113394285A (zh) 一种具有ESD栅极防护的p-GaN HEMT器件
Cingu et al. Reliability of p-GaN gate HEMTs in reverse conduction
Yang et al. Low-side GaN power device dynamic R on characteristics under different substrate biases
Borghese et al. Gate driver for p-GaN HEMTs with real-time monitoring capability of channel temperature
Tazzoli et al. ESD robustness of AlGaN/GaN HEMT devices
TW201351569A (zh) 一種化合物半導體晶圓結構
Savadi et al. Charge injection in normally-off p-GaN gate AlGaN/GaN-on-Si HFETs
CN105720095B (zh) 半导体器件
JP2015177094A (ja) 半導体装置
Lee et al. Gate-geometry dependence of dynamic V t in p-GaN gate HEMTs
Zhang et al. Electrical degradations of P-GaN HEMT under high off-state bias stress with negative gate voltage
Badawi et al. Evaluation of 600V GaN and SiC Schottky diodes at different temperatures
Jianzhi Experimental and microscopic analysis of 600V GaN-GIT under the short-circuit aging tests

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant