CN114172137A - 用于静电放电保护的电路和方法 - Google Patents

用于静电放电保护的电路和方法 Download PDF

Info

Publication number
CN114172137A
CN114172137A CN202011208888.XA CN202011208888A CN114172137A CN 114172137 A CN114172137 A CN 114172137A CN 202011208888 A CN202011208888 A CN 202011208888A CN 114172137 A CN114172137 A CN 114172137A
Authority
CN
China
Prior art keywords
voltage
circuit
transistor
esd
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011208888.XA
Other languages
English (en)
Other versions
CN114172137B (zh
Inventor
樊航
赖明芳
郑水明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSMC China Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical TSMC China Co Ltd
Priority to CN202011208888.XA priority Critical patent/CN114172137B/zh
Priority to US17/102,224 priority patent/US11418025B2/en
Priority to TW110134294A priority patent/TWI788011B/zh
Publication of CN114172137A publication Critical patent/CN114172137A/zh
Priority to US17/871,715 priority patent/US11764572B2/en
Application granted granted Critical
Publication of CN114172137B publication Critical patent/CN114172137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Gas-Insulated Switchgears (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Logic Circuits (AREA)

Abstract

本公开涉及用于静电放电保护的电路和方法。本文公开了一种电路。该电路包括静电放电(ESD)保护开关和ESD驱动器。ESD驱动器被配置为接收第一电压和第二电压。当第一电压和第二电压之间的电压差高于第一电压阈值时，ESD驱动器输出第一触发信号以导通ESD保护开关。当第一电压和第二电压之间的电压差低于第二电压阈值时，ESD驱动器输出第二触发信号以导通ESD保护开关。

Description

用于静电放电保护的电路和方法
技术领域
本公开涉及用于静电放电保护的电路和方法。
背景技术
基于氮化镓(GaN)的电路在商业应用中有着广泛的应用，特别是在大功率应用中。然而，难以用上述基于GaN的电路来制造能够处理双向静电放电(ESD)电流的ESD保护系统。
发明内容
根据本公开的一个实施例，提供了一种用于静电放电保护的电路，包括：静电放电ESD保护开关；以及ESD驱动器，被配置为接收第一电压和第二电压；其中，当所述第一电压和所述第二电压之间的电压差高于第一电压阈值时，所述ESD驱动器输出第一触发信号以导通所述ESD保护开关；其中，当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，所述ESD驱动器输出第二触发信号以导通所述ESD保护开关。
根据本公开的另一实施例，提供了一种用于静电放电保护的电路，包括：ESD保护晶体管；以及ESD驱动器，包括：第一晶体管，被配置为接收第一电压；第二晶体管，在耦合到所述ESD保护晶体管的控制端子的节点处耦合到所述第一晶体管，并且被配置为接收第二电压；第一触发电路，被配置为根据所述第一电压输出第一触发信号以导通所述第一晶体管，使得所述第一晶体管将所述第一电压传送到所述ESD保护晶体管的所述控制端子；以及第二触发电路，被配置为根据所述第二电压输出第二触发信号以导通所述第二晶体管，使得所述第二晶体管将所述第二电压传送到所述ESD保护晶体管的所述控制端子。
根据本公开的又一实施例，提供了一种用于静电放电保护的方法，包括：当第一电压和第二电压之间的电压差高于第一电压阈值时，输出第一触发信号以导通ESD保护开关；以及当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，输出第二触发信号以导通所述ESD保护开关。
附图说明
当与附图一起阅读时，根据以下详细描述将最好地理解本公开的各个方面。要注意的是，根据行业标准惯例，未按比例绘制各种特征。事实上，为了论述的清楚，可以任意增大或减小各种特征的尺寸。
图1是根据一些实施例的静电放电(ESD)保护电路的框图。
图2是根据本公开的各种实施例的用于操作如图1所示的ESD保护电路的方法的流程图。
图3是根据本公开的各种实施例的用于操作如图1所示的ESD保护电路的方法的流程图。
图4是根据一些实施例的如图1所示的ESD保护电路的电路图。
图5是根据本公开的各种实施例的用于操作如图4所示的ESD保护电路的方法的流程图。
具体实施方式
以下公开提供了用于实现所提供的主题的不同特征的许多不同实施例或示例。下面描述了组件和布置的特定示例以简化本公开。当然，这些仅仅是示例，而并不是要进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征的实施例，使得第一特征和第二特征可以不直接接触。此外，本公开可以在各种示例中重复附图标记和/或字母。这种重复是为了简单清晰的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
本说明书中使用的术语通常具有它们在本领域和使用每个术语的特定上下文中的普通含义。本说明书中对示例的使用(包括本文所讨论的任何术语的示例)仅是说明性的，并且绝不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
现在参考图1。图1是根据一些实施例的静电放电(ESD)保护电路100的框图。
如图1说明性地示出的，ESD保护电路100包括ESD保护开关110和ESD驱动器120。在一些实施例中，ESD保护电路100用于保护电子电路(未示出)不受损坏，并且在下面的段落中将详细描述保护方式。
在一些实施例中，当发生ESD事件时，ESD保护电路100的ESD驱动器120被配置为导通ESD保护开关110。因此，由ESD事件引起的过电压可以传导到地或虚拟地，以防止电子设备被上述过电压损坏。
现在参考图2。图2是根据本公开的各种实施例的用于操作图1中的ESD保护电路100的方法200的流程图。为了说明，图1中的ESD保护电路100的操作通过方法200描述。
参考图2中的方法200，在操作210中，ESD驱动器120被配置为接收电压V1和电压V2。在一些实施例中，ESD保护电路100被实施在电子设备的输入端，以防止电子设备被由ESD事件引起的过电压损坏。ESD驱动器120的端子T1、T2被配置为从诸如电源(未示出)之类的电力源和/或地接收输入电压，并且输入电压被视为电压V1和电压V2。然而，本公开的范围并不局限于这样的电力源，并且其他合适的电力源也在本公开的预期范围内。
参考图2中的方法200，在操作220中，当电压V1和电压V2之间的电压差高于电压阈值Vth1时，ESD驱动器120输出第一触发信号以导通ESD保护开关110。在一些实施例在，为了防止电子设备被由ESD事件引起的过电压而损坏，预先设置了电压阈值Vth1。电压阈值Vth1是根据实际需求设置的。例如，如果电子设备的正常工作电压约为5V(伏)，则电压阈值Vth1被设置为约10V。因此，当过电压高于电压阈值Vth1时，通过ESD保护开关110将该过电压传导至地或虚拟地。然而，本公开的范围并不旨在局限于这样的阈值(例如，10V)，并且其他合适的阈值在本公开的预期范围内。
在一些实施例中，当发生ESD事件时，产生过电压并且该过电压输入到ESD驱动器120的端子T1中，因此，电压V1和电压V2之间的电压差高于电压阈值Vth1，并且ESD驱动器120输出第一触发信号以导通ESD保护开关110。随后，通过ESD保护开关110将过电压传导至地或虚拟地。因此，过电压不会输入到电子设备中，并且不会损坏电子设备。
在各种实施例中，当发生ESD事件时，产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T1中。ESD驱动器120的端子T1接收到过电压，并且该过电压被视为电压V1。同时，ESD驱动器120的端子T2接地，并且电压V2约为0V，因此，电压V1和V2之间的电压差为例如15V，并且该电压差高于电压阈值Vth1(例如10V)。在这种情况下，ESD驱动器120输出第一触发信号以导通ESD保护开关110。随后，由ESD保护开关110将过电压传导到地或虚拟地，以防止电子设备被损坏。然而，本公开的范围不旨在局限于这样的过电压和阈值，并且其他过电压和合适的阈值在本公开的预期范围内。
参考图2中的方法200，在操作230中，当电压V1和电压V2之间的电压差低于电压阈值Vth2时，ESD驱动器120输出第二触发信号以导通ESD保护开关110。在一些实施例中，当发生ESD事件时，因此引入过电压并且输入到端子T1或端子T2中。为了防止电子设备被输入到ESD驱动器120的端子T2中的过电压损坏，电压阈值Vth2被预先设置。电压阈值Vth2是根据实际需求设置的。例如，如果电子设备的正常工作电压为约5V，则电压阈值被设置为约10V。然而，如果过电压输入到T2端子中，则通过V1减去电压V2所得出的电压差是负数。因此，电压阈值Vth2被设置为大约-10V。因此，当过电压低于电压阈值Vth2时，通过ESD保护开关110将该过电压传导至地或虚拟地。然而，本公开的范围不旨在局限于这样的阈值(例如，-10V)，并且其他合适的阈值在本公开的预期范围内。
在一些实施例中，当发生ESD事件时，产生过电压并且该过电压输入到ESD驱动器120的端子T2中。因此，通过电压V1减去电压V2所得出的电压差低于电压阈值Vth2，并且ESD驱动器120输出第二触发信号以导通ESD保护开关110。随后，通过ESD保护开关110将过电压传导到地或虚拟地。因此，该过电压不会输入到电子设备中，并且将不会损坏电子设备。
在一些实施例中，当发生ESD事件时，产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T2中。ESD驱动器120的端子T2接收过电压，并且该过电压被视为电压V2。同时，ESD驱动器120的端子T1接地，并且电压V1为约0V。因此，通过电压V1减去电压V2得出的电压差为例如-15V，该电压差低于电压阈值Vth2，例如，-10V。在这种情况下，ESD驱动器120输出第二触发信号以导通ESD保护开关110。随后，通过ESD保护开关110将过电压传导到地或虚拟地，以防止电子设备被损坏。然而，本公开的范围不旨在局限于这样的过电压和阈值，并且其他过电压和合适的阈值在本公开的预期范围内。
综上所述，当产生过电压并且该过电压输入到ESD驱动器120的端子T1时、或者当产生过电压并且该过电压输入到ESD驱动器120的端子T2时，ESD保护电路100的ESD驱动器120导通ESD保护开关110，使得过电压被传导到地或虚拟地以防止电子设备被损坏。因此，如图1所示的ESD保护电路100能够处理双向ESD电流。
尽管术语“第一”、“第二”等可用于描述各种元素，但这些元素不应受到这些术语的限制。这些术语用于将一个元素与另一元素区分开。例如，在不脱离实施例的范围的情况下，第一元素可以被称为第二元素，并且类似地，第二元素可以被称为第一元素。如本文中所使用的，术语“和/或”包括一个或多个相关列表项的任何和所有组合。
如图1说明性地示出的，ESD驱动器120包括控制电路121、触发电路123、触发电路125、电压调节器127、电压调节器129、电阻器R1和电阻器R2。触发电路123包括输入端子IN1和输出端子O1。触发电路125包括输入端子IN2和输出端子O2。
在一些实施例中，控制电路121耦合到ESD保护开关110。触发电路123和控制电路121在节点N1处彼此耦合。触发电路125和控制电路121在节点N2处彼此耦合
如图1说明性地示出的，电压调节器127与触发电路123并联耦合。电压调节器129与触发电路125并联耦合。电阻器R1和触发电路123在节点N1处彼此耦合。电阻器R2和触发电路125在节点N2处彼此耦合。
控制电路121的一个端子、触发电路123的一个端子、电压调节器127的一个端子和电阻器R2的一个端子耦合到端子T1。端子T1耦合到诸如电源之类的电力源或地。
控制电路121的另一端子、触发电路125的一个端子、电压调节器129的一个端子和电阻器R1的一个端子耦合到端子T2。端子T2耦合到诸如电源之类的电力源或地。
上面的讨论仅仅描述了可以根据各种替代实施例进行的示例性连接。可以理解，这样的各种替代实施例不限于上面描述的或图1中所示的特定连接。
现在参考图3。图3是根据本公开的各种实施例的用于操作图1中的ESD保护电路100的方法300的流程图。为了说明，图1中的ESD保护电路100的操作通过方法300描述。
参考图3中的方法300，在操作310中，触发电路123的输入端子IN1被配置为接收电压V1，并且触发电路125的输入端子IN2被配置为接收电压V2。在一些实施例中，ESD保护电路100被实施在电子设备的输入端，以防止电子设备被由ESD事件引起的过电压损坏。触发电路123的输入端子IN1和触发电路125的输入端子IN2被配置为从诸如电源之类的电力源和/或地接收输入电压，并且输入电压被视为电压V1和电压V2。然而，本公开的范围不旨在局限于这样的电力源，并且其他合适的电力源在本公开的预期范围内。
参考图3中的方法300，在操作320中，当电压V1和电压V2之间的电压差高于电压阈值Vth1时，触发电路123的输出端子O1输出第一触发信号以导通ESD保护开关110。在一些实施例中，为了防止电子设备被由ESD事件引起的过电压损坏，预先设置了电压阈值Vth1。电压阈值Vth1是根据实际需求设置的。例如，如果电子设备的正常工作电压为约5V，则电压阈值Vth1被设置为约10V。因此，当过电压高于电压阈值Vth1时，触发电路123的输出端子O1输出第一触发信号以导通ESD保护开关110，并且通过ESD保护开关110将过电压传导至地或虚拟地。然而，本公开的范围不局限于这样的阈值(例如，10V)，并且其他合适的阈值在本公开的预期范围内。
在一些实施例中，电压调节器129被配置为将输入端子IN2的电压和输出端子O2的电压调节为基本相同。当发生ESD事件时，电压V1和电压V2之间的电压差高于电压阈值Vth1，并且电压调节器129被配置为将输入端子IN2的电压和输出端子O2的电压调节为基本相同。此时，触发电路125的两个端子处的电压基本相同，并且触发电路125不输出任何信号。同时，触发电路123的输出端子O1响应于ESD事件将第一触发信号输出到控制电路121。随后，控制电路121根据第一触发信号导通ESD保护开关110。因此，通过ESD保护开关110将过电压传导至地或虚拟地，以防止电子设备损坏。
参照图3中的方法300，在操作330中，当电压V1和电压V2之间的电压差低于电压阈值Vth2时，触发电路125的输出端子O2输出第二触发信号以导通ESD保护开关110。在一些实施例中，当ESD事件发生时，因此会引入过电压，并且该过电压输入到端子T1或T2中。为了防止电子设备被输入到端子T2的过电压损坏，预先设置了电压阈值Vth2。电压阈值Vth2是根据实际需求设置的。例如，如果电子设备的正常工作电压为约5V，则电压阈值被设置为约10V。然而，如果过电压输入到端子T2中，则通过电压V1减去电压V2所得出的电压差为负数。因此，电压阈值Vth2被设置为约-10V。因此，当过电压低于电压阈值Vth2时，触发电路125的输出端子O2输出第二触发信号以导通ESD保护开关110，并且通过ESD保护开关110将该过电压传导至地或虚拟地。然而，本公开的范围不旨在局限于这样的阈值(例如，-10V)，并且其他合适的阈值在本公开的预期范围内。
在一些实施例中，电压调节器127被配置为将输入端子IN1的电压和输出端子O1的电压调节为基本相同。当发生ESD事件时，电压V1和电压V2之间的电压差低于电压阈值Vth2，并且电压调节器127被配置为将输入端子IN1的电压和输出端子O1的电压调节为基本相同。此时，触发电路123的两个端子处的电压基本相同，并且触发电路123不输出任何信号。同时，触发电路125的输出端子O2响应于ESD事件而向控制电路121输出第二触发信号。随后，控制电路121根据第二触发信号而导通ESD保护开关110。因此，通过ESD保护开关110将过电压传导至地或虚拟地以防止电子设备被损坏。
图4是根据一些实施例的如图1所示的ESD保护电路100的电路图。
如图4所示，ESD保护开关110包括ESD保护晶体管SW，并且控制电路121包括晶体管M1和晶体管M2。晶体管M1和晶体管M2彼此串联耦合，并且晶体管M1的一个端子和晶体管M2的一个端子在节点N3处耦合。节点N3耦合到ESD保护晶体管SW的控制端子。晶体管M1的另一端子耦合到端子T1，并且晶体管M2的另一端子耦合到端子T2。
触发电路123包括至少一个晶体管D11。晶体管D11的一个端子和晶体管D11的控制端子耦合到端子T1。晶体管D11的另一端子耦合到节点N1，并且节点N1耦合到晶体管M1的控制端子。然而，本公开的范围不局限于通过晶体管实现触发电路123，并且通过其他合适的电气元件实现触发电路123在本公开的预期范围内。在一些实施例中，电阻器R1的一个端子耦合到节点N1，并且电阻器R1的另一端子耦合到端子T2。
现在参考图4，电压调节器127包括下拉电路。下拉电路127与触发电路123并联耦合。
在一些实施例中，下拉电路127包括晶体管M3和晶体管M4。晶体管M3的一个端子耦合到端子T1，晶体管M3的控制端子耦合到节点N2，并且晶体管M3的另一端子耦合到晶体管M4的一个端子。晶体管M4的另一端子耦合到节点N1，并且晶体管M4的控制端子耦合到端子T2。
如图4说明性地示出的，触发电路125包括至少一个晶体管D21。晶体管D21的一个端子和晶体管D21的控制端子耦合到端子T2。晶体管D21的另一端子耦合到节点N2，并且节点N2耦合到晶体管M2的控制端子。然而，本公开的范围不旨在局限于通过晶体管实现触发电路125，并且通过其他合适的电气元件实现触发电路125在本公开的预期范围内。在一些实施例中，电阻器R2的一个端子耦合到节点N2，并且电阻器R2的另一端子耦合到端子T1。
现在参考图4，电压调节器129包括下拉电路。下拉电路129与触发电路125并联耦合。
在一些实施例中，下拉电路129包括晶体管M5和晶体管M6。晶体管M6的一个端子耦合到端子T2，晶体管M6的控制端子耦合到节点N1，晶体管M6的另一端子耦合到晶体管M5的一个端子。晶体管M5的另一端子耦合到节点N2，并且晶体管M5的控制端子耦合到端子T1。
在一些实施例中，上述晶体管包括双极结型晶体管(BJT)、金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)
上面的讨论仅仅描述了可以根据各种替代实施例进行的示例性连接。可以理解，这样的各种替代实施例不限于上面描述的或图4中所示的具体连接。
现在参考图5。图5是根据本公开的各种实施例的用于操作图4中的ESD保护电路100的方法500的流程图。为了说明，图4中的ESD保护设备100的操作通过方法500描述。
参考图5中的方法500，在操作510中，晶体管D11的一个端子被配置为接收电压V1，并且晶体管D21的一个端子被配置为接收电压V2。在一些实施例中，ESD保护电路100被实现在电子设备的输入端中，以防止电子设备被由ESD事件引起的过电压损坏。触发电路123的晶体管D11和触发电路125的晶体管D21被配置为从诸如电源之类的电力源和/或地接收输入电压，并且输入电压被视为电压V1和电压V2。然而，本公开的范围并不局限于这样的电力源，并且其他合适的电力源也在本公开的预期范围内。
参考图5中的方法500，在操作520中，触发电路123的晶体管D11被配置为根据电压V1输出第一触发信号以导通控制电路121的晶体管M1，使得控制电路121的晶体管M1将电压V1传送到ESD保护晶体管SW的控制端子，以导通ESD保护晶体管SW。
在一些实施例中，触发电路123的晶体管D11根据电压V1和晶体管D11的阈值电压Vth1输出第一触发信号。在一些实施例中，为了防止电子设备被由ESD事件引起的过电压损坏，预先设置了电压阈值Vth1。电压阈值Vth1是根据实际需求而设置的。例如，如果电子设备的正常工作电压为约5V，则电压阈值Vth1被设置为约10V。为了将电压阈值Vth1设置为约10V，多个晶体管彼此串联耦合。例如，每个晶体管的阈值为2V，并且五个彼此串联耦合的晶体管可以提供约10V的阈值。如图4说明性地示出的，触发电路123包括彼此串联耦合的多个晶体管D11-D1n。如果多个晶体管D11-D1n中的每一者的阈值是2V，则触发电路123可以包括多个晶体管D11-D1n中的五个，并且触发电路123的电压阈值Vth1为约10V。然而，本公开的范围不旨在局限于这样的阈值(例如，10V)，并且其他合适的阈值在本公开的预期范围内。
在各种实施例中，当发生ESD事件时，产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T1中。如果过电压高于触发电路123的晶体管D11-D1n的电压阈值Vth1(例如10V)，则触发电路123的晶体管D11-D1n被配置为输出第一触发信号以导通控制电路121的晶体管M1。随后，通过晶体管M1将电压V1传送到ESD保护晶体管SW的控制端子。因此，ESD保护晶体管SW由电压V1导通，并且过电压通过ESD保护晶体管SW传导至地或虚拟地。然而，本公开的范围不局限于这样的过电压和阈值，并且其他过电压和合适的阈值在本公开的预期范围内。
在一些实施例中，当响应于ESD事件而产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T1中时，根据来自端子T1的电压V1导通晶体管M5，并且根据通过触发电路123从端子T1传送到节点N1的电压V1导通晶体管M6。因此，下拉电路129的晶体管M5和晶体管M6两者都被导通，并且触发电路125两端的电压被拉低到端子T2。因此，触发电路125不输出任何信号。
参考图5中的方法500，在操作530中，触发电路125的晶体管D21被配置为根据电压V2输出第二触发信号以导通控制电路121的晶体管M2，使得控制电路121的晶体管M2将电压V2传送到ESD保护晶体管SW的控制端子，以导通ESD保护晶体管SW。
在一些实施例中，触发电路125的晶体管D21根据电压V2和晶体管D21的阈值电压Vth2输出第二触发信号。在一些实施例中，为了防止电子设备被由ESD事件引起的过电压损坏，预先设置了电压阈值Vth2。电压阈值Vth2是根据实际需求设置的。例如，如果电子设备的正常工作电压为约5V，则电压阈值Vth2被设置为约10V。为了将电压阈值Vth2设置为约10V，多个晶体管彼此串联耦合。例如，每个晶体管的阈值为2V，并且五个彼此串联耦合的晶体管可以提供约10V的阈值。如图4说明性地示出的，触发电路125包括彼此串联耦合的多个晶体管D21-D2n。如果多个晶体管D21-D2n中的每一者的阈值是2V，则触发电路125可以包括多个晶体管D21-D2n中的五个，并且触发电路125的电压阈值Vth2约为10V。然而，本公开的范围不旨在局限于这样的阈值(例如，10V)，并且其他合适的阈值在本公开的预期范围内。
在各种实施例中，当发生ESD事件时，产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T2中。如果过电压高于触发电路125的晶体管D21-D2n的电压阈值Vth2(例如10V)，则触发电路125的晶体管D21-D2n被配置为输出第二触发信号以导通控制电路121的晶体管M2。随后，通过晶体管M2将电压V2传送到ESD保护晶体管SW的控制端子。因此，ESD保护晶体管SW由电压V2导通，并且过电压通过ESD保护晶体管SW传导至地或虚拟地。然而，本公开的范围不局限于这样的过电压和阈值，并且其他过电压和合适的阈值在本公开的预期范围内。
在一些实施例中，当响应于ESD事件而产生例如15V的过电压并且该过电压输入到ESD驱动器120的端子T2中时，根据通过触发电路125从端子T2发传送到节点N2的电压V2来导通晶体管M3，并且根据来自端子T2的电压V2导通晶体管M4。因此，下拉电路127的晶体管M3和晶体管M4两者都被导通，并且触发电路123两端的电压被拉低到端子T1。因此，触发电路123不输出任何信号。
综上所述，当过电压(例如15V)输入到ESD保护电路100的端子T1或T2时，ESD保护电路100导通ESD保护晶体管SW，使得过电压从端子T1或端子T2传导至地，以防止电子设备被损坏。因此，图4所示的ESD保护电路100能够处理双向ESD电流。
还公开了一种电路。该电路包括ESD保护开关以及ESD驱动器。该ESD驱动器被配置为接收第一电压和第二电压。当所述第一电压和所述第二电压之间的电压差高于第一电压阈值时，所述ESD驱动器输出第一触发信号以导通所述ESD保护开关。当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，所述ESD驱动器输出第二触发信号以导通所述ESD保护开关。
在一些实施例中，ESD驱动器包括第一触发电路。该第一触发电路包括第一输入端子和第二输入端子。第一触发电路的第一输入端子被配置为接收第一电压。当第一电压和第二电压之间的电压差高于第一电压阈值时，第一触发电路的第一输出端子输出第一触发信号。
在各种实施例中，ESD驱动器还包括第二触发电路。第二触发电路包括第二输入端子和第二输出端子。第二触发电路的第二输入端子被配置为接收所述第二电压。当第一电压和第二电压之间的电压差低于第二电压阈值时，第二触发电路的第二输出端子输出第二触发信号。
在一些实施例中，ESD驱动器还包括第一电压调节器。第一电压调节器与第一触发电路并联耦合，并且被配置为将第一输入端子的电压和第一输出端子的电压调节为基本相同。
在各种实施例中，所述ESD驱动器还包括第二电压调节器。第二电压调节器与第二触发电路并联耦合，并且被配置为将第二输入端子的电压和第二输出端子的电压调节为基本相同。
在一些实施例中，当第一电压和第二电压之间的电压差高于所述第一电压阈值时，第二电压调节器被配置为将第二输入端子的电压和第二输出端子的电压调节为基本相同，并且第一输出端子输出第一触发信号以导通ESD保护开关。
在各种实施例中，当第一电压和第二电压之间的电压差低于第二电压阈值时，第一电压调节器被配置为将第一输入端子的电压和第一输出端子的电压调节为基本相同，并且第二输出端子输出第二触发信号以导通ESD保护开关。
还公开了一种电路。该电路包括ESD保护晶体管和ESD驱动器。ESD驱动器包括第一晶体管、第二晶体管、第一触发电路和第二触发电路。第一晶体管被配置为接收第一电压。第二晶体管在耦合到ESD保护晶体管的控制端子的节点处耦合到第一晶体管，并且被配置为接收第二电压。第一触发电路被配置为根据第一电压输出第一触发信号以导通第一晶体管，使得第一晶体管将第一电压传送到ESD保护晶体管的控制端子。第二触发电路被配置为根据第二电压输出第二触发信号以导通第二晶体管，使得第二晶体管将第二电压传送到ESD保护晶体管的控制端子。
在一些实施例中，第一触发电路包括至少一个晶体管，并且第一触发电路根据第一电压和该至少一个晶体管的阈值电压输出第一触发信号。
在各种实施例中，当第一电压与第二电压之间的电压差高于该至少一个晶体管的阈值电压时，第一触发电路输出第一触发信号。
在一些实施例中，第二触发电路包括至少一个晶体管，并且第二触发电路根据第二电压和该至少一个晶体管的阈值电压输出第二触发信号。
在各种实施例中，当第一电压和第二电压之间的电压差低于该至少一个晶体管的阈值电压时，第二触发电路输出第二触发信号。
在一些实施例中，ESD驱动器还包括第一下拉电路。第一下拉电路与第一触发电路并联耦合，并且被配置为下拉第一触发电路两端的电压。
在各种实施例中，所述ESD驱动器还包括第二下拉电路。第二下拉电路与第二触发电路并联耦合，并且被配置为下拉第二触发电路两端的电压。
还公开了一种方法。该方法包括：当第一电压和第二电压之间的电压差高于第一电压阈值时，输出第一触发信号以导通ESD保护开关；以及当第一电压和第二电压之间的电压差低于第二电压阈值时，输出第二触发信号以导通ESD保护开关。
在一些实施例中，当第一电压和第二电压之间的电压差高于第一电压阈值时，输出第一触发信号以导通ESD保护开关包括：当第一电压和第二电压之间的电压差高于第一触发电路的至少一个第一晶体管的第一电压阈值时，由第一触发电路的第一输出端子输出第一触发信号。
在各种实施例中，当第一电压和第二电压之间的电压差低于第二电压阈值时，输出第二触发信号以导通ESD保护开关包括：当第一电压和第二电压之间的电压差低于第二触发电路的至少一个第二晶体管的第二电压阈值时，由第二触发电路的第二输出端子输出第二触发信号。
在一些实施例中，该方法还包括：下拉第一触发电路两端的电压；以及下拉第二触发电路两端的电压。
在各种实施例中，下拉第二触发电路两端的电压包括：当第一电压和第二电压之间的电压差高于第一电压阈值时，下拉第二触发电路两端的电压。
在一些实施例中，下拉第二触发电路两端的电压包括：当第一电压和第二电压之间的电压差低于第二电压阈值时，下拉第二触发电路两端的电压。
以上概述了若干实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应当认识到，这样的等效结构不背离本公开的精神和范围，并且他们可以在不背离本公开的精神和范围的情况下在本公开中进行各种改变、替换和更改。
示例1.一种用于静电放电保护的电路，包括：静电放电ESD保护开关；以及ESD驱动器，被配置为接收第一电压和第二电压；其中，当所述第一电压和所述第二电压之间的电压差高于第一电压阈值时，所述ESD驱动器输出第一触发信号以导通所述ESD保护开关；其中，当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，所述ESD驱动器输出第二触发信号以导通所述ESD保护开关。
示例2.根据示例1所述的电路，其中，所述ESD驱动器包括：第一触发电路，包括：第一输入端子，被配置为接收所述第一电压；以及第一输出端子，其中，当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，所述第一输出端子输出所述第一触发信号。
示例3.根据示例2所述的电路，其中，所述ESD驱动器还包括：第二触发电路，包括：第二输入端子，被配置为接收所述第二电压；以及第二输出端子，其中，当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，所述第二输出端子输出所述第二触发信号。
示例4.根据示例3所述的电路，其中，所述ESD驱动器还包括：第一电压调节器，与所述第一触发电路并联耦合，并且被配置为将所述第一输入端子的电压和所述第一输出端子的电压调节为相同。
示例5.根据示例4所述的电路，其中，所述ESD驱动器还包括：第二电压调节器，与所述第二触发电路并联耦合，并且被配置为将所述第二输入端子的电压和所述第二输出端子的电压调节为相同。
示例6.根据示例5所述的电路，其中，当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，所述第二电压调节器被配置为将所述第二输入端子的电压和所述第二输出端子的电压调节为相同，并且所述第一输出端子输出所述第一触发信号以导通所述ESD保护开关。
示例7.根据示例6所述的电路，其中，当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，所述第一电压调节器被配置为将所述第一输入端子的电压和所述第一输出端子的电压调节为相同，并且所述第二输出端子输出所述第二触发信号以导通所述ESD保护开关。
示例8.一种用于静电放电保护的电路，包括：ESD保护晶体管；以及ESD驱动器，包括：第一晶体管，被配置为接收第一电压；第二晶体管，在耦合到所述ESD保护晶体管的控制端子的节点处耦合到所述第一晶体管，并且被配置为接收第二电压；第一触发电路，被配置为根据所述第一电压输出第一触发信号以导通所述第一晶体管，使得所述第一晶体管将所述第一电压传送到所述ESD保护晶体管的所述控制端子；以及第二触发电路，被配置为根据所述第二电压输出第二触发信号以导通所述第二晶体管，使得所述第二晶体管将所述第二电压传送到所述ESD保护晶体管的所述控制端子。
示例9.根据示例8所述的电路，其中，所述第一触发电路包括至少一个晶体管，所述第一触发电路根据所述第一电压和所述至少一个晶体管的阈值电压输出所述第一触发信号。
示例10.根据示例9所述的电路，其中，当所述第一电压和所述第二电压之间的电压差高于所述至少一个晶体管的所述阈值电压时，所述第一触发电路输出所述第一触发信号。
示例11.根据示例8所述的电路，其中，所述第二触发电路包括至少一个晶体管，所述第二触发电路根据所述第二电压和所述至少一个晶体管的阈值电压输出所述第二触发信号。
示例12.根据示例11所述的电路，其中，当所述第一电压和所述第二电压之间的电压差低于所述至少一个晶体管的所述阈值电压时，所述第二触发电路输出所述第二触发信号。
示例13.根据示例8所述的电路，其中，所述ESD驱动器还包括：第一下拉电路，与所述第一触发电路并联耦合，并且被配置为下拉所述第一触发电路两端的电压。
示例14.根据示例13所述的电路，其中，所述ESD驱动器还包括：第二下拉电路，与所述第二触发电路并联耦合，并且被配置为下拉所述第二触发电路两端的电压。
示例15.一种用于静电放电保护的方法，包括：当第一电压和第二电压之间的电压差高于第一电压阈值时，输出第一触发信号以导通ESD保护开关；以及当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，输出第二触发信号以导通所述ESD保护开关。
示例16.根据示例15所述的方法，其中，当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，输出所述第一触发信号以导通所述ESD保护开关包括：当所述第一电压和所述第二电压之间的电压差高于第一触发电路的至少一个第一晶体管的第一电压阈值时，由所述第一触发电路的第一输出端子输出所述第一触发信号。
示例17.根据示例16所述的方法，其中，当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，输出所述第二触发信号以导通所述ESD保护开关包括：当所述第一电压和所述第二电压之间的电压差低于第二触发电路的至少一个第二晶体管的第二电压阈值时，由所述第二触发电路的第二输出端子输出所述第二触发信号。
示例18.根据示例17所述的方法，还包括：下拉所述第一触发电路两端的电压；以及下拉所述第二触发电路两端的电压。
示例19.根据示例18所述的方法，其中，下拉所述第二触发电路两端的电压包括：当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，下拉所述第二触发电路两端的电压。
示例20.根据示例19所述的方法，其中，下拉所述第二触发电路两端的电压包括：当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，下拉所述第二触发电路两端的电压。

Claims (10)

1.一种用于静电放电保护的电路，包括：
静电放电ESD保护开关；以及
ESD驱动器，被配置为接收第一电压和第二电压；
其中，当所述第一电压和所述第二电压之间的电压差高于第一电压阈值时，所述ESD驱动器输出第一触发信号以导通所述ESD保护开关；
其中，当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，所述ESD驱动器输出第二触发信号以导通所述ESD保护开关。
2.根据权利要求1所述的电路，其中，所述ESD驱动器包括：
第一触发电路，包括：
第一输入端子，被配置为接收所述第一电压；以及
第一输出端子，其中，当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，所述第一输出端子输出所述第一触发信号。
3.根据权利要求2所述的电路，其中，所述ESD驱动器还包括：
第二触发电路，包括：
第二输入端子，被配置为接收所述第二电压；以及
第二输出端子，其中，当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，所述第二输出端子输出所述第二触发信号。
4.根据权利要求3所述的电路，其中，所述ESD驱动器还包括：
第一电压调节器，与所述第一触发电路并联耦合，并且被配置为将所述第一输入端子的电压和所述第一输出端子的电压调节为相同。
5.根据权利要求4所述的电路，其中，所述ESD驱动器还包括：
第二电压调节器，与所述第二触发电路并联耦合，并且被配置为将所述第二输入端子的电压和所述第二输出端子的电压调节为相同。
6.根据权利要求5所述的电路，其中，当所述第一电压和所述第二电压之间的电压差高于所述第一电压阈值时，所述第二电压调节器被配置为将所述第二输入端子的电压和所述第二输出端子的电压调节为相同，并且所述第一输出端子输出所述第一触发信号以导通所述ESD保护开关。
7.根据权利要求6所述的电路，其中，当所述第一电压和所述第二电压之间的电压差低于所述第二电压阈值时，所述第一电压调节器被配置为将所述第一输入端子的电压和所述第一输出端子的电压调节为相同，并且所述第二输出端子输出所述第二触发信号以导通所述ESD保护开关。
8.一种用于静电放电保护的电路，包括：
ESD保护晶体管；以及
ESD驱动器，包括：
第一晶体管，被配置为接收第一电压；
第二晶体管，在耦合到所述ESD保护晶体管的控制端子的节点处耦合到所述第一晶体管，并且被配置为接收第二电压；
第一触发电路，被配置为根据所述第一电压输出第一触发信号以导通所述第一晶体管，使得所述第一晶体管将所述第一电压传送到所述ESD保护晶体管的所述控制端子；以及
第二触发电路，被配置为根据所述第二电压输出第二触发信号以导通所述第二晶体管，使得所述第二晶体管将所述第二电压传送到所述ESD保护晶体管的所述控制端子。
9.根据权利要求8所述的电路，其中，所述第一触发电路包括至少一个晶体管，所述第一触发电路根据所述第一电压和所述至少一个晶体管的阈值电压输出所述第一触发信号。
10.一种用于静电放电保护的方法，包括：
当第一电压和第二电压之间的电压差高于第一电压阈值时，输出第一触发信号以导通ESD保护开关；以及
当所述第一电压和所述第二电压之间的电压差低于第二电压阈值时，输出第二触发信号以导通所述ESD保护开关。
CN202011208888.XA 2020-11-03 2020-11-03 用于静电放电保护的电路和方法 Active CN114172137B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011208888.XA CN114172137B (zh) 2020-11-03 2020-11-03 用于静电放电保护的电路和方法
US17/102,224 US11418025B2 (en) 2020-11-03 2020-11-23 Device and method for electrostatic discharge protection
TW110134294A TWI788011B (zh) 2020-11-03 2021-09-14 用於靜電放電保護的裝置和方法
US17/871,715 US11764572B2 (en) 2020-11-03 2022-07-22 Device and method for electrostatic discharge protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011208888.XA CN114172137B (zh) 2020-11-03 2020-11-03 用于静电放电保护的电路和方法

Publications (2)

Publication Number Publication Date
CN114172137A true CN114172137A (zh) 2022-03-11
CN114172137B CN114172137B (zh) 2024-06-28

Family

ID=80476144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011208888.XA Active CN114172137B (zh) 2020-11-03 2020-11-03 用于静电放电保护的电路和方法

Country Status (3)

Country Link
US (2) US11418025B2 (zh)
CN (1) CN114172137B (zh)
TW (1) TWI788011B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114172137B (zh) * 2020-11-03 2024-06-28 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090237846A1 (en) * 2008-03-18 2009-09-24 I-Cheng Lin Esd protection circuit and method thereof
US20100027172A1 (en) * 2008-07-15 2010-02-04 Semiconductor Manufacturing International (Shanghai) Corporation Integrated electrostatic discharge (esd) device
CN101997304A (zh) * 2009-08-26 2011-03-30 瑞鼎科技股份有限公司 静电防护电路
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
CN109599851A (zh) * 2018-12-03 2019-04-09 惠科股份有限公司 保护电路、显示面板
US20190190256A1 (en) * 2017-12-20 2019-06-20 Stmicroelectronics International N.V. Full swing positive to negative mosfet supply clamp for electrostatic discharge (esd) protection
US20190237456A1 (en) * 2018-01-31 2019-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge protection circuit and semiconductor circuit

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671111A (en) * 1995-10-30 1997-09-23 Motorola, Inc. Apparatus for electro-static discharge protection in a semiconductor device
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
TWI284409B (en) * 2006-02-09 2007-07-21 Winbond Electronics Corp Electrostatic discharge protection device and integrated circuit utilizing the same
US7397641B2 (en) 2006-02-28 2008-07-08 International Business Machines Corporation Apparatus and method for improved triggering and oscillation suppression of ESD clamping devices
KR101034614B1 (ko) * 2007-02-15 2011-05-12 주식회사 하이닉스반도체 정전기 보호 회로
US7656627B2 (en) * 2007-07-17 2010-02-02 Amazing Microelectronic Corp. ESD protection circuit with active triggering
US7782580B2 (en) * 2007-10-02 2010-08-24 International Business Machines Corporation Stacked power clamp having a BigFET gate pull-up circuit
US8010927B2 (en) * 2007-10-02 2011-08-30 International Business Machines Corporation Structure for a stacked power clamp having a BigFET gate pull-up circuit
KR101389234B1 (ko) * 2007-10-30 2014-04-24 에이저 시스템즈 엘엘시 정전기 방전 보호 회로
US20090195951A1 (en) * 2008-02-05 2009-08-06 Bart Sorgeloos Method and Apparatus for Improved Electrostatic Discharge Protection
US8102633B2 (en) * 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Power supply equalization circuit using distributed high-voltage and low-voltage shunt circuits
US8861158B2 (en) * 2010-04-21 2014-10-14 Cypress Semiconductor Corporation ESD trigger for system level ESD events
DE102010030064B4 (de) * 2010-06-15 2022-04-28 Infineon Technologies Ag Schutzschaltung
US8179647B2 (en) * 2010-10-04 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. ESD power clamp for high-voltage applications
US8867183B2 (en) * 2011-08-25 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection techniques
US8743515B2 (en) * 2012-01-13 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. ESD clamp with novel RC triggered circuit
US8643988B1 (en) * 2012-09-25 2014-02-04 Hong Kong Applied Science & Technology Research Institute Company Ltd. ESD power clamp using a low-voltage transistor to clamp a high-voltage supply in a mixed-voltage chip
JP2014132717A (ja) * 2013-01-07 2014-07-17 Seiko Epson Corp 静電気放電保護回路及び半導体回路装置
JP2015153762A (ja) * 2014-02-10 2015-08-24 株式会社東芝 静電気保護回路
JP2016021536A (ja) * 2014-07-15 2016-02-04 株式会社東芝 静電気保護回路
US10339979B2 (en) * 2015-06-22 2019-07-02 Intel Corporation Secure protection block and function block system and method
US20180026029A1 (en) 2016-07-21 2018-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated ESD Protection Circuit for GaN Based Device
US10840237B2 (en) 2017-06-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge protection circuit
JP2019054370A (ja) 2017-09-14 2019-04-04 東芝メモリ株式会社 半導体記憶装置
KR102435672B1 (ko) * 2017-12-05 2022-08-24 삼성전자주식회사 정전기 방전 보호 회로 및 이를 포함하는 집적 회로
CN109193601B (zh) * 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
US11315919B2 (en) 2019-02-05 2022-04-26 Nxp Usa, Inc. Circuit for controlling a stacked snapback clamp
CN114172137B (zh) * 2020-11-03 2024-06-28 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090237846A1 (en) * 2008-03-18 2009-09-24 I-Cheng Lin Esd protection circuit and method thereof
US20100027172A1 (en) * 2008-07-15 2010-02-04 Semiconductor Manufacturing International (Shanghai) Corporation Integrated electrostatic discharge (esd) device
CN101997304A (zh) * 2009-08-26 2011-03-30 瑞鼎科技股份有限公司 静电防护电路
CN103915828A (zh) * 2014-03-31 2014-07-09 电子科技大学 一种用于集成电路的rc触发式esd保护电路
US20190190256A1 (en) * 2017-12-20 2019-06-20 Stmicroelectronics International N.V. Full swing positive to negative mosfet supply clamp for electrostatic discharge (esd) protection
US20190237456A1 (en) * 2018-01-31 2019-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Electrostatic discharge protection circuit and semiconductor circuit
CN109599851A (zh) * 2018-12-03 2019-04-09 惠科股份有限公司 保护电路、显示面板

Also Published As

Publication number Publication date
TWI788011B (zh) 2022-12-21
TW202220156A (zh) 2022-05-16
US11418025B2 (en) 2022-08-16
CN114172137B (zh) 2024-06-28
US11764572B2 (en) 2023-09-19
US20220360073A1 (en) 2022-11-10
US20220140599A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
JP5315026B2 (ja) 半導体装置
KR102283135B1 (ko) 정전기 방전 보호 회로
CN107959492B (zh) 用于驱动电子开关的方法和驱动电路及电子保险丝电路
US20160372920A1 (en) Integrated esd protection circuits in gan
EP2706664A2 (en) Level shift device
CN104319275A (zh) 静电放电保护电路
US11056875B2 (en) Systems and methods for gate driver with field-adjustable UVLO
US10944392B2 (en) Switch circuit and power supply system
CN109661757B (zh) 多半导体固态功率控制器以及用于管理其感应开关瞬态的方法
US9912332B2 (en) Semiconductor device
US20120206055A1 (en) Light emitting diode driving apparatus
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
CN110649915B (zh) 具有负栅极摆动能力的保护电路
CN114172137B (zh) 用于静电放电保护的电路和方法
US20180287615A1 (en) Level shifter and level shifting method
CN109510447B (zh) 增加对功率开关设备中的涌入电流的鲁棒性的方法、电路和装置
TW201607198A (zh) 靜電放電防護電路及具有此電路的電壓調節器晶片
US20200264643A1 (en) Controller area network (can) transceiver
CN110120659B (zh) 静电放电保护装置
RU2487392C2 (ru) Резервированный стабилизатор напряжения на мдп-транзисторах
CN104836558A (zh) 隔离的高速开关
CN104157643A (zh) 半导体电路
CN111416603B (zh) 传输闸电路
CN111082788B (zh) 栅极驱动装置及电子设备
CN109245507B (zh) 一种防过冲保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 4000 Wenxiang Road, Songjiang District, Shanghai, 2016

Patentee after: TSMC (China) Co.,Ltd.

Country or region after: China

Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.

Country or region before: TaiWan, China

Patentee before: TSMC (China) Co.,Ltd.

Country or region before: China