CN110120659B - 静电放电保护装置 - Google Patents
静电放电保护装置 Download PDFInfo
- Publication number
- CN110120659B CN110120659B CN201810116438.4A CN201810116438A CN110120659B CN 110120659 B CN110120659 B CN 110120659B CN 201810116438 A CN201810116438 A CN 201810116438A CN 110120659 B CN110120659 B CN 110120659B
- Authority
- CN
- China
- Prior art keywords
- power line
- coupled
- voltage
- terminal
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种静电放电保护装置。第一电源线提供第一参考电压,第二电源线提供第二参考电压。侦测电路根据第一电源线是否出现静电放电压力产生侦测结果。第一N型金属氧化物半导体场效应晶体管耦接于第一电源线与一共同节点间,其栅极为第一控制端点。第二N型金属氧化物半导体场效应晶体管耦接于该共同节点与第二电源线间,其栅极为第二控制端点。中间电源线提供介于第一参考电压与第二参考电压间的一中间电压。第一切换电路根据侦测结果将第一控制端点耦接至中间电源线或第一电源线。第二切换电路根据侦测结果将第二控制端点耦接至第二电源线或第一控制端点。
Description
技术领域
本发明与静电放电(electrostatic discharge,ESD)保护装置相关,并且尤其与能避免时间相关介电崩溃(time-dependent dielectric breakdown,TDDB)问题的静电放电保护装置相关。
背景技术
为了避免静电放电可能对电路元件造成的巨大破坏,在积体芯片内部普遍设置有静电放电保护机制。就金属氧化物半导体场效应晶体管电路而言,典型的静电放电保护机制是利用单一个N型金属氧化物半导体场效应晶体管(以下简称NMOS管)做为两条电源线之间的箝位电路(clamp circuit)。在未出现静电放电压力(ESD stress)的情况下,该NMOS管会处于关闭状态,以避免无谓的耗电或是对内部电路的正常运作造成影响。唯有在其中一条电源线出现静电放电压力时,该NMOS管才会导通,将静电放电压力导向另一条电源线。
一般而言,各种半导体制程中的元件尺寸会与操作电压相对应。举例而言,0.35微米互补式金氧半场效晶体管制程所制作出的晶体管的默认操作电压为3.3伏特,而0.18微米互补式金氧半场效晶体管制程所制作出的晶体管的默认操作电压为1.8伏特。为了与多种信号规格兼容,有些电路会将其输入接口设计为可接收高于默认操作电压的信号,例如令0.18微米互补式金氧半场效晶体管制程所制作出的电路可接收3.3伏特的信号。在这种应用中,除了供应1.8伏特电压的电源线,芯片内还会有供应3.3伏特电压的电源线。在供应3.3伏特电压的电源线与接地线之间,如果是利用单一个0.18微米制程制作出的NMOS管做为静电放电箝位电路,会有时间相关介电崩溃(time-dependent gate oxide breakdown,TDDB)的问题。更具体地说,对0.18微米制程制作出的NMOS管来说,在其漏极与栅极间长时间承受3.3伏特的跨压会对栅极的介电层造成损害。因此,针对此类应用,出现了在两电源线之间串迭两个NMOS管做为箝位电路的方案。
图1呈现一种利用串迭式NMOS管箝位电路的静电放电保护装置范例。供电线PR1负责提供大小为VDDH的直流电压。静电放电保护装置100中设有串联耦接至电源线PR1的N个二极管D,藉此产生一个大小为(VDDH-N*VD)的电压,其中的符号VD代表单一个二极管D贡献的跨压。以电压VDDH为3.3伏特、N等于2、电压VD为0.7伏特的情况为例,(VDDH-N*VD)等于1.9伏特。在正常电路运作中,提供至晶体管MESD1的栅极的电压VG1的大小即为(VDDH-N*VD)。由于电容C在直流观点下形同断路,没有电流通过电阻R,提供至反相器102的输入端的电压VRC的大小也会等于(VDDH-N*VD),使提供至晶体管MESD2的栅极的电压VG2的大小等于电源线PR2提供的接地电压VSS,因此处于关闭状态。此时,晶体管MESD2的漏极的电压大小会大致等于(VDDH-N*VD-VTH),其中符号VTH代表晶体管MESD1的临界电压(threshold voltage)。另一方面,如图1所示,反相器102是耦接于电压VG1与接地电压VSS之间接受供电。在正常电路运作中,静电放电保护装置100的电压配置可让箝位电路中的晶体管MESD1、MESD2,以及构成反相器102的各个晶体管,都免于在漏极与栅极之间长时间承受大小为VDDH的跨压。
当供电线PR1出现静电放电压力时,电阻R会因有电流通过而在两端出现跨压,令反相器102的输入端的电压VRC下降,当电压VRC低于反相器102的状态转换阀值,会使得反相器102的输出,也就是提供至晶体管MESD2的栅极的电压VG2的大小被提高为等于反相器102的供电电压,亦即(VDDH-N*VD)。在这个情况下,晶体管MESD1、MESD2的栅极电压大小皆为(VDDH-N*VD),处于导通状态,因而能在电源线PR1、PR2之间提供一放电路径。
如本领域的技术人员所知,晶体管MESD1、MESD2的放电电流大小是正相关于其栅极电压的大小。静电放电保护装置100的缺点在于,用来降低电压以提供保护作用的二极管D同时也会构成限制,让晶体管MESD1、MESD2的栅极电压最高只能达到(VDDH-N*VD),此箝位电路的放电效率因此并不是很理想。
发明内容
为解决上述问题,本发明提出一种新的静电放电保护装置。
根据本发明的一实施例为一种静电放电保护装置。该静电放电保护装置包含一第一电源线、一第二电源线、一侦测电路、一第一N型金属氧化物半导体场效应晶体管、一第二N型金属氧化物半导体场效应晶体管、一中间电源线、一第一切换电路与一第二切换电路。该第一电源线是用以提供一第一参考电压,该第二电源线是用以提供一第二参考电压。该侦测电路是用以根据该第一电源线是否出现一静电放电压力产生一侦测结果。该第一N型金属氧化物半导体场效应晶体管的漏极是耦接至该第一电源线,其源极是耦接至一共同节点,其栅极为一第一控制端点。该第二N型金属氧化物半导体场效应晶体管的漏极是耦接至该共同节点,其源极是耦接至该第二电源线,其栅极为一第二控制端点。该中间电源线是用以提供介于该第一参考电压与该第二参考电压间的一中间电压。该第一切换电路耦接于该第一电源线与该中间电源线之间接受供电,并是用以根据该侦测结果决定将该第一控制端点耦接至该中间电源线或是该第一电源线。该第二切换电路耦接于该第一控制端点与该第二电源线之间接受供电,并是用以根据该侦测结果决定将该第二控制端点耦接至该第二电源线或是该第一控制端点。
关于本发明的优点与精神可以藉由以下发明详述及所附图式得到进一步的了解。
附图说明
图1呈现一种利用串迭式NMOS管箝位电路的静电放电保护装置范例。
图2为根据本发明的一实施例中的静电放电保护装置的功能方块图。
图3呈现根据本发明的静电放电保护装置的一种详细实施范例。
图4呈现一种中间电压的产生电路范例。
图5A与图5B是用以说明本发明的侦测电路的变化型。
图6呈现另一种中间电压的产生电路范例。
符号说明
100、200:静电放电保护装置
102、221、231、232:反相器
210:侦测电路
220:第一切换电路
230:第二切换电路
D、D1、D2:二极管
R、R1、R2、RX1、RX2:电阻
C:电容
MESD1、MESD2:晶体管
PR1:第一电源线
PR2:第二电源线
PRINT:中间电源线
NCM:共同节点
NG1:第一控制端点
NG2:第二控制端点
N1、N2:节点
须说明的是,本发明的图式包含呈现多种彼此关联的功能性模块的功能方块图。该等图式并非细部电路图,且其中的连接线仅用以表示信号流。功能性元件及/或程序间的多种互动关系不一定要透过直接的电性连结始能达成。此外,个别元件的功能不一定要如图式中绘示的方式分配,且分布式的区块不一定要以分布式的电子元件实现。
具体实施方式
根据本发明的一实施例为一种静电放电保护装置,其功能方块图是绘示于图2。静电放电保护装置200包含一第一电源线PR1、一第二电源线PR2、一侦测电路210、一第一N型金属氧化物半导体场效应晶体管MESD1、一第二N型金属氧化物半导体场效应晶体管MESD2、一中间电源线PRINT、一第一切换电路220,以及一第二切换电路230,以下分述各电路的功能。
静电放电保护装置200中的电路耦接于第一电源线PR1与第二电源线PR2之间。第一电源线PR1提供一第一参考电压VDDH,第二电源线PR2提供一第二参考电压VSS。以静电放电保护装置200中各元件的默认操作电压为1.8伏特的情况为例,第一参考电压VDDH可以是高于1.8伏特的另一供电电压(例如3.3伏特),而第二参考电压VSS可为一接地电压。
做为箝位电路的晶体管MESD1、MESD2串联耦接于第一电源线PR1与第二电源线PR2。晶体管MESD1的漏极耦接至第一电源线PR1,其源极耦接至一共同节点NCM,其栅极作为一第一控制端点NG1。晶体管MESD2的漏极耦接至共同节点NCM,其源极耦接至第二电源线PR2,其栅极作为一第二控制端点NG2。
中间电源线PRINT提供介于第一参考电压VDDH与第二参考电压VSS间的一中间电压VINT。举例而言但不以此为限,中间电压VINT可被设定为等于第一参考电压VDDH的一半,例如1.65伏特(=3.3/2)。中间电压VINT的产生方式容后详述。
侦测电路210根据第一电源线PR1是否出现一静电放电压力产生一侦测结果。在图2的实施例中,该侦测结果包含两个电压V1、V2,分别传送至第一切换电路220与第二切换电路230。
第一切换电路220受到电压V1的控制而提供给第一控制端点NG1的电压VG1。如图2所示,第一切换电路220是耦接于第一电源线PR1与中间电源线PRINT之间接受供电。第一切换电路220根据电压V1而使第一控制端点NG1耦接至中间电源线PRINT或是第一电源线PR1。第二切换电路230则是受到电压V2的控制,而提供给第二控制端点NG2的电压VG2。更具体地说,第二切换电路230是耦接于第一控制端点NG1与第二电源线PR2之间接受供电。第二切换电路230根据电压V2而使第二控制端点NG2耦接至第二电源线PR2或是第一控制端点NG1。
图3呈现静电放电保护装置200的一种详细实施范例。在这个范例中,侦测电路210包含串接于第一电源线PR1与第二电源线PR2之间的第一电阻R1、电容C以及第二电阻R2。第一电阻R1与电容C间的节点N1的电压即为电压V1,而电容C与第二电阻R2间的节点N2的电压即为电压V2。第一切换电路220可利用一反相器221来实现,而第二切换电路230可包含两个串接的反相器231、232。
以图3呈现的详细实施例来说明,在正常电路运作中,因没有电流通过第一电阻R1与第二电阻R2,电压V1会等于第一参考电压VDDH,而电压V2会等于第二参考电压VSS。在这个情况下,反相器221会将第一控制端点NG1耦接至中间电源线PRINT,使得晶体管MESD1的栅极的电压VG1的大小等于中间电压VINT。另一方面,反相器231、232会将第二控制端点NG2耦接至第二电源线PR2,使得晶体管MESD2的栅极的电压VG2的大小等于第二参考电压VSS,令晶体管MESD2处于关闭状态。此时,共同节点NCM的电压大小会大致等于(VINT-VTH),其中符号VTH代表晶体管MESD1的临界电压(threshold voltage)。值得注意的是,上述电压配置能够让晶体管MESD1、MESD2,以及反相器221、231、232中的所有晶体管,都免于在漏极与栅极之间长时间承受大小为VDDH的跨压。
当第一电源线PR1出现静电放电压力时,第一电阻R1的两端会因有电流通过出现跨压,令节点N1的电压V1相对低于第一参考电压VDDH,第一电阻R1的大小被设计为可使电压V1低到驱动反相器221将第一控制端点NG1耦接至第一电源线PR1,进一步使得晶体管MESD1之栅极的电压VG1被向上拉升至第一参考电压VDDH。另一方面,当第一电源线PR1出现静电放电压力时,第二电阻R2的两端也会因有电流通过出现跨压,令节点N2的电压V2相对高于第二参考电压VSS,第二电阻R2的大小被设计为可使电压V2驱动反相器231、232将第二控制端点NG2耦接至第一控制端点NG1。由于电压VG1被反相器221拉升为第一参考电压VDDH,电压VG2也会被提高至第一参考电压VDDH。在这个情况下,晶体管MESD1、MESD2都处于高度导通状态,因而能提供一放电路径。值得注意的是,在出现放电需要时,晶体管MESD1、MESD2的栅极电压VG1、VG2皆可被提高至第一参考电压VDDH。相对于图1呈现的先前技术,此箝位电路的放电效率会理想许多。
须说明的是,本发明的范畴并不限于以某种特定电路来实现侦测电路210、第一切换电路220,或是第二切换电路230的功能。本领域的技术人员可理解,另有多种电路组态和元件可在不背离本发明精神的情况下实现本发明的概念。
图4呈现一种中间电压VINT的产生电路范例。在这个范例中,静电放电保护装置200进一步包含耦接于第一电源线PR1与第二电源线PR2之间的两个电阻RX1、RX2。电阻RX1、RX2构成的分压即为提供至第一切换电路220的中间电压VINT。藉由选择电阻RX1、RX2的阻值比例即可决定中间电压VINT的大小。
须说明的是,说明书中所谓「连接至」或「耦接至」的叙述可表示直接连接,亦不排除透过其他中间元件相连接。举例而言,如图5A所示,侦测电路210中的第一电阻R1与电容C之间可以进一步串接一个或多个二极管D1,不会改变侦测电路210的运作逻辑。或者,如图5B所示,电容C与第二电阻R2之间亦可进一步串接一个或多个二极管D2。
实务上,侦测电路210中的电容C可利用芯片中的金属层或是金属氧化物半导体场效应晶体管来实现。在上述于侦测电路210中进一步串接二极管的情况下,该等二极管即可提供保护作用,让构成电容C的晶体管免于长时间承受大小为VDDH的跨压。
如图6所示,中间电压VINT亦可藉由自侦测电路210中介于串接二极管D1与电容C间的中间节点产生。藉由选择二极管D1的数量即可决定中间电压VINT的大小。这种做法的好处在于可省去持续流经电阻RX1、RX2消耗的电量。
藉由以上具体实施例的详述,是希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求书的范畴内。
Claims (6)
1.一种静电放电保护装置,包含:
一第一电源线,用以提供一第一参考电压;
一第二电源线,用以提供一第二参考电压
一侦测电路,用以根据该第一电源线是否出现一静电放电压力产生一侦测结果;
一第一N型金属氧化物半导体场效应晶体管,其漏极是耦接至该第一电源线,其源极是耦接至一共同节点,其栅极为一第一控制端点;
一第二N型金属氧化物半导体场效应晶体管,其漏极是耦接至该共同节点,其源极是耦接至该第二电源线,其栅极为一第二控制端点;
一中间电源线,用以提供介于该第一参考电压与该第二参考电压间的一中间电压;
一第一切换电路,电性耦接于该第一电源线与该中间电源线之间,根据该侦测结果而使该第一控制端点耦接至该中间电源线或是该第一电源线;以及
一第二切换电路,电性耦接于该第一控制端点与该第二电源线之间,根据该侦测结果而使该第二控制端点耦接至该第二电源线或是该第一控制端点;
其中,该第二切换电路包含:
一第二反相器,包括一供电端、一接地端、一输入端与一输出端,其输入端接收该侦测结果,其供电端是直接连接至该第一控制端点,其接地端是耦接至该第二电源线;以及
一第三反相器,包括一供电端、一接地端、一输入端与一输出端,其输入端是耦接至该第二反相器的输出端,其输出端是耦接至该第二控制端,其供电端是直接连接至该第一控制端点,其接地端是耦接至该第二电源线。
2.如权利要求1所述的静电放电保护装置,其特征在于,该第一切换电路包含:
一第一反相器,包括一供电端、一接地端、一输入端与一输出端,其输入端接收该侦测结果,其输出端是耦接至该第一控制端点,其供电端是耦接至该第一电源线,其接地端是耦接至该中间电源线。
3.如权利要求1所述的静电放电保护装置,其特征在于,该侦测电路包含:
一第一电阻,耦接于该第一电源线与一第一节点之间;
一第二电阻,耦接于该第二电源线与一第二节点之间;以及
一电容,耦接于该第一节点与该第二节点之间;
其中当该第一电源线出现该静电放电压力时,该侦测电路于该第一电阻的两端侦测出一第一电压差,且于该第二电阻的两端侦测出一第二电压差,该侦测结果包含该第一电压差与该第二电压差,该第一电压差是提供至该第一切换电路,该第二电压差是提供至该第二切换电路。
4.如权利要求3所述的静电放电保护装置,其特征在于,该电容是利用一个或多个金属氧化物半导体场效应晶体管实现,且该侦测电路进一步包含:
一个或多个二极管,串接于该第一节点与该电容之间。
5.如权利要求4所述的静电放电保护装置,其特征在于,该一个或多个二极管与该电容是透过一中间节点相耦接,且该中间电源线是自该中间节点接出,藉此产生该中间电压。
6.如权利要求1所述的静电放电保护装置,其特征在于,进一步包含:
多个电阻,耦接于该第一电源线与该第二电源线之间,用以提供其分压做为该中间电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810116438.4A CN110120659B (zh) | 2018-02-06 | 2018-02-06 | 静电放电保护装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810116438.4A CN110120659B (zh) | 2018-02-06 | 2018-02-06 | 静电放电保护装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110120659A CN110120659A (zh) | 2019-08-13 |
CN110120659B true CN110120659B (zh) | 2021-05-18 |
Family
ID=67519411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810116438.4A Active CN110120659B (zh) | 2018-02-06 | 2018-02-06 | 静电放电保护装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110120659B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI792767B (zh) * | 2021-12-14 | 2023-02-11 | 瑞昱半導體股份有限公司 | 具有穩定放電機制的靜電防護電路 |
US20230327429A1 (en) * | 2022-04-06 | 2023-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrostatic discharge protection |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1601746A (zh) * | 2003-09-23 | 2005-03-30 | 旺宏电子股份有限公司 | 静电放电保护装置 |
CN101567557A (zh) * | 2009-05-27 | 2009-10-28 | 上海宏力半导体制造有限公司 | 一种电源钳制静电保护电路 |
CN103107528A (zh) * | 2012-12-26 | 2013-05-15 | 北京大学 | 一种电源钳位静电放电保护电路 |
CN104704633A (zh) * | 2012-10-04 | 2015-06-10 | 高通股份有限公司 | 用于d类功率放大器的静电放电保护 |
CN104836217A (zh) * | 2014-02-10 | 2015-08-12 | 株式会社东芝 | 静电保护电路 |
CN104979814A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
US20160322812A1 (en) * | 2015-05-01 | 2016-11-03 | International Business Machines Corporation | Electrostatic discharge protection device with power management |
CN106099887A (zh) * | 2015-11-20 | 2016-11-09 | 厦门宇臻集成电路科技有限公司 | 一种耐高压rc触发式esd电路 |
US20170133840A1 (en) * | 2015-11-05 | 2017-05-11 | International Business Machines Corporation | Space efficient and power spike resistant esd power clamp with digitally timed latch |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330208B (zh) * | 2007-06-21 | 2010-10-13 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护电路 |
-
2018
- 2018-02-06 CN CN201810116438.4A patent/CN110120659B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1601746A (zh) * | 2003-09-23 | 2005-03-30 | 旺宏电子股份有限公司 | 静电放电保护装置 |
CN101567557A (zh) * | 2009-05-27 | 2009-10-28 | 上海宏力半导体制造有限公司 | 一种电源钳制静电保护电路 |
CN104704633A (zh) * | 2012-10-04 | 2015-06-10 | 高通股份有限公司 | 用于d类功率放大器的静电放电保护 |
CN103107528A (zh) * | 2012-12-26 | 2013-05-15 | 北京大学 | 一种电源钳位静电放电保护电路 |
CN104836217A (zh) * | 2014-02-10 | 2015-08-12 | 株式会社东芝 | 静电保护电路 |
CN104979814A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 一种静电放电保护电路 |
US20160322812A1 (en) * | 2015-05-01 | 2016-11-03 | International Business Machines Corporation | Electrostatic discharge protection device with power management |
US20170133840A1 (en) * | 2015-11-05 | 2017-05-11 | International Business Machines Corporation | Space efficient and power spike resistant esd power clamp with digitally timed latch |
CN106099887A (zh) * | 2015-11-20 | 2016-11-09 | 厦门宇臻集成电路科技有限公司 | 一种耐高压rc触发式esd电路 |
Also Published As
Publication number | Publication date |
---|---|
CN110120659A (zh) | 2019-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10177137B1 (en) | Electrostatic discharge protection apparatus | |
KR100702933B1 (ko) | 전원 클램프 회로 및 반도체 장치 | |
US10756720B2 (en) | Driver circuit for electronic switch | |
US10714934B2 (en) | Electrostatic discharge protection device, detection circuit and protection method thereof | |
US10355685B2 (en) | Output circuit | |
US8098090B2 (en) | Open-drain output buffer for single-voltage-supply CMOS | |
CN104319275A (zh) | 静电放电保护电路 | |
US20150214732A1 (en) | Semiconductor circuit | |
TWI735909B (zh) | 靜電放電保護電路以及運作方法 | |
US5894230A (en) | Modified keeper half-latch receiver circuit | |
US6492686B1 (en) | Integrated circuit having buffering circuitry with slew rate control | |
CN110120659B (zh) | 静电放电保护装置 | |
JP2007519336A (ja) | Mosスイッチング回路 | |
CN110994574A (zh) | 耐高压的电源钳位电路 | |
US10291230B2 (en) | Level shifter and level shifting method | |
CN104867922B (zh) | 半导体集成电路装置以及使用该装置的电子设备 | |
TWI521824B (zh) | 靜電放電防護電路及具有此電路的電壓調節器晶片 | |
JP6298629B2 (ja) | データ受信装置 | |
WO2015174107A1 (ja) | 複合型半導体装置 | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
JP2016119388A (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN105897246B (zh) | 用于高电压应用的电压电平移位器 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN112310067B (zh) | 静电保护电路 | |
KR100885375B1 (ko) | 정전기 방지 회로를 포함하는 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200410 Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China Applicant after: MEDIATEK Inc. Address before: 1/2, 4th floor, 26 Taiyuan Street, Zhubei City, Hsinchu County, Taiwan, China Applicant before: MStar Semiconductor, Inc. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |