CN104704633A - 用于d类功率放大器的静电放电保护 - Google Patents

用于d类功率放大器的静电放电保护 Download PDF

Info

Publication number
CN104704633A
CN104704633A CN201380051781.0A CN201380051781A CN104704633A CN 104704633 A CN104704633 A CN 104704633A CN 201380051781 A CN201380051781 A CN 201380051781A CN 104704633 A CN104704633 A CN 104704633A
Authority
CN
China
Prior art keywords
triggering
clamp voltage
event
voltage
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380051781.0A
Other languages
English (en)
Other versions
CN104704633B (zh
Inventor
A·斯里瓦斯塔瓦
E·R·沃莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104704633A publication Critical patent/CN104704633A/zh
Application granted granted Critical
Publication of CN104704633B publication Critical patent/CN104704633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了用于D类功率放大器的静电放电保护。在一示例性实施例中，一种装置包括具有耦合到接口焊盘的输出晶体管的放大器、跨该放大器的第一和第二电源耦合并且配置成在ESD事件期间提供跨该第一和第二电源的钳位电压的骤回电源钳位电路、以及耦合到该输出晶体管的触发电路，该触发电路配置成检测该钳位电压，并且在检测到该钳位电压时启用该输出晶体管以提供从该接口焊盘到该第二电源的放电路径。

Description

用于D类功率放大器的静电放电保护
背景
领域
本申请一般涉及功率放大器的操作和设计，并且尤其涉及用于功率放大器集成电路的静电放电保护的操作和设计。
背景
D类功率放大器(PA)集成电路(IC)能够被使用在设备中以驱动片外音频扬声器。通常，此类设备需要提供合乎工业标准(诸如，由国际电工委员会(IEC)所开发的标准)的静电放电(ESD)保护。一种此类标准(称为“IEC61000-4-2”)要求8KV接触和15KV空气放电的系统级保护。该标准要求系统在IEC ESD事件期间具有吸收接近于20安培的峰值电流的能力。与之形成对比的是，一种不那么严格的标准(称为“人体模型”(HBM))仅要求2KV(转换为1.3安培的峰值电流)的保护。HBM是用于组件级ESD测试的标准，而IEC 61000-4-2是用于系统级ESD测试的标准。在现实应用中使用的D类PA需要同时满足HBM和IEC标准二者。
在一个实现中，D类PA IC可以提供用以输出音频信号的两个接口管脚以及用以接收电压传感信号的两个接口管脚。由此，D类PA IC可以具有要求针对HBM和IEC放电事件二者的ESD保护的四个或更多个接口管脚。
通常，外部瞬变电压抑制(TVS)二极管被用来提供针对集成电路的ESD保护。然而，TVS二极管是昂贵的，并且取决于要求ESD保护的IC接口管脚的数量而可能导致过高的物料清单(BOM)成本。
相应地，会期望有简单和低成本的机制来为D类PA的接口管脚提供针对HBM和IEC放电事件的ESD保护。
附图简述
通过参照以下结合附图考虑的描述，本文中所描述的以上方面将变得更易于明了，在附图中：
图1示出了具有带有片上ESD保护的集成D类功率放大器的示例性实施例的设备；
图2示出了图1中所示的D类功率放大器的示例性详细视图；
图3示出了ESD保护电路的选定部分的详细示例性实施例；
图4示出了实现为BigFET(双极型绝缘栅场效应晶体管)并操作在MOS传导模式中的NMOS晶体管的示例性示图；
图5示出了解说图4中所示的NMOS晶体管在操作于MOS传导模式中时的电流-电压关系的示例性图表；以及
图6示出了具有集成ESD保护的D类功率放大器装置的示例性实施例。
详细描述
下面结合附图阐述的详细描述旨在作为对本发明的示例性实施例的描述，而非旨在代表可在其中实践本发明的仅有实施例。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解说”，并且不应一定解释成优于或胜于其它示例性实施例。本详细描述包括具体细节以提供对本发明的示例性实施例的透彻理解。对于本领域技术人员将显而易见的是，没有这些具体细节也可实践本发明的示例性实施例。在一些实例中，公知的结构和设备以框图形式示出以免湮没本文中给出的示例性实施例的新颖性。
图1示出了具有带有片上ESD保护116的集成D类功率放大器102的示例性实施例的设备100；例如，设备100可以是便携式音频设备，诸如便携式电话机或者MP3播放器。集成D类PA 102具有用以输出音频信号以驱动片外扬声器104的接口管脚106和108。传感电路110被耦合到音频扬声器104以接收指示过载状况的传感信号并且向设备100处的其他实体输出对此过载状况的指示。传感信号也使用接口管脚112和114输入到PA 102。
片上ESD保护电路116操作以保护接口管脚106、108、112和114免受与HBM和IEC放电事件二者相关联的ESD的影响。例如，保护电路116操作以提供针对最高达8KV的接触事件和/或最高达15KV的空气放电事件的ESD保护。因为ESD保护电路116与D类PA 102集成，所以消除了对于片外ESD保护设备(诸如TVS二极管)的需要，藉此节省了成本。此外，ESD保护电路116被配置成以最小硅面积来处置大ESD事件，这又节省了成本。
图2示出了图1中所示的D类功率放大器102的示例性详细视图200。在一示例性实施例中，PA 102被设在集成电路上。该PA 102包括同样被集成在相同电路上的ESD保护电路116。ESD保护电路116包括骤回(SB)电源钳位电路202和触发电路204。ESD保护电路116被配置成向使用扬声器信号线224耦合到片外扬声器104的接口管脚(或焊盘)206和208提供ESD保护。PA 102也被配置成向使用传感线210接收传感输入的接口焊盘212和214提供ESD保护。
如图2中所解说的，SB电源钳位电路202被跨PA 102的第一和第二电源地连接。例如，第一电源为VDD电源而第二电源为VSS电源。由此，SB电源钳位电路202跨PA 102的VDD和VSS电源轨连接。SB电源钳位电路202包括提供优秀的电流传导能力和针对放电ESD事件的快速导通时间的任何合适的电源钳位电路。在操作期间，若SB电源钳位电路202响应于ESD放电事件而激活，则SB电源钳位电路202维持保持电压(VH)并且提供跨VDD和VSS电源轨的钳位电压以保护PA 102。
触发器电路204也耦合在PA 102的VDD和VSS电源轨之间。触发电路204操作以检测作为ESD放电事件的结果而发生的钳位电压，并且作为响应，激活NMOS输出晶体管216和218以提供去往VSS电源轨的放电路径。在一示例性实施例中，触发电路204通过感测与VDD电源轨相关联的钳位电压来检测ESD放电事件。例如，响应于接口焊盘206处的ESD放电事件，大电流沿路径228经二极管226流向VDD电源轨。ESD事件将导致激活SB电源钳位电路202以维持保持电压(VH)并且提供跨VDD和VSS电源轨的钳位电压。触发电路204响应于ESD放电事件而检测VDD电源轨上的钳位电压，并且激活输出晶体管216和218以提供经电阻器220和222去往VSS电源轨的放电路径。ESD保护电路116的操作的更详细的描述在以下参照图3来提供。
图3示出了图2中所示的PA 200的选定部分300的详细示例性实施例。为了清楚起见，该部分300包括仅一个NMOS输出晶体管，但是，该电路可以容易地扩展为同时包括两个NMOS输出晶体管。该部分300包括跨VDD和VSS电源轨连接的骤回电源钳位电路202和触发电路204。
触发电路204包括连接在VDD电源轨和电阻器304之间的电容器302。电阻器304被连接在电容器302和VSS电源轨之间。反相器306的输入端在端子310处被连接到电容器302和电阻器304二者。反相器306的输出端被连接到触发晶体管308的栅极端子。触发晶体管308具有连接到VDD电源轨的源极端子。触发晶体管308的漏极端子被连接到NMOS输出晶体管216的栅极端子。
在操作期间，ESD事件(E1)可以发生在接口焊盘206处。事件E1可以是导致大电流沿着路径228流动并且使得SB电源钳位电路202维持保持电压(VH)的IEC放电事件在焊盘206处生成的电压电平(VPAD)能够从跨二极管226的电压(VD)、沿VDD电源轨的电压(VSR)、和跨电源钳位电路202的钳位电压(VCLAMP)的组合来确定。钳位电压VCLAMP为保持电压(VH)加上与电源钳位电路202的导通电阻相关联的电压的组合。假定大约(20安培)的放电电流、大约(0.05欧姆)的二极管导通电阻、大约(0.05欧姆)的VDD电源轨电阻、大约6伏特的保持电压(VH)以及大约(0.1)的电源钳位电路202导通电阻，则焊盘电压(VPAD)可以从以下表达式近似得出。
VPAD＝VD+VSR+VCLAMP
VPAD～(0.7+(20*0.05))+(20*0.05)+(6+(0.1*20))
VPAD～10.7伏特
响应于ESD事件(E1)，节点310经历与提供钳位电压的电源钳位电路202的激活相关联的增大的电压。节点310处的电压使得反相器306输出使得触发晶体管308导通的触发信号314。导通了的触发晶体管308激活NMOS输出晶体管216，该NMOS输出晶体管216提供了传导路径312以使ESD事件(E1)经电阻器220(其具有大约(0.1欧姆)的电阻值)向VSS放电。
MOS传导模式
在一示例性实施例中，NMOS输出晶体管216被实现为BigFET以限制接口焊盘206处的焊盘电压，并且提供去往VSS的附加放电路径312。BigFET是配置有大沟道宽度的、操作在MOS传导模式中以提供足以将IEC和HBMESD事件放电的放电路径的NMOS晶体管。以下提供了MOS传导模式的更为详细的描述。
图4示出了实现为或者配置为操作在MOS传导模式中的BigFET的NMOS晶体管216的示例性详细示图。在一示例性实施例中，MOS传导路径602由操作以提供大放电路径的BigFET提供。
图5示出了解说图6中所示的NMOS晶体管216在操作于MOS传导模式中时的电流-电压关系的示例性图表700。图表700在纵轴上示出了焊盘电流(I)并在横轴上示出了晶体管栅极-源极电压(VGS)。如由标绘线702所解说的，在VGS电压超过阈值(Vt)之后，此后一般有线性的电流-电压关系。
图6示出了具有集成ESD保护的D类功率放大器装置800的示例性实施例。例如，装置800适于用作图2中所示的D类PA 102。在一方面，装置800由配置成提供如本文所描述的功能的一个或多个模块来实现。例如，在一方面，每个模块包括硬件和/或执行软件的硬件。
装置800包括第一模块，该第一模块包括用于放大的装置(802)，该用于放大的装置(802)包括用于从接口焊盘输出信号的装置，其在一方面包括NMOS输出晶体管216和218。
装置800还包括第二模块，该第二模块包括用于在ESD事件期间维持钳位电压的装置(808)，该用于维持钳位电压的装置是跨该用于放大的装置的第一和第二电源地耦合的，其在一方面包括骤回电源钳位电路202。
装置800还包括第三模块，该第三模块包括用于在ESD事件期间响应于该钳位电压而触发该用于输出的装置以提供从该接口焊盘到第二电源的放电路径的装置(806)，其在一方面包括触发电路204。
本领域技术人员将理解，信息和信号可使用各种不同技术和技艺中的任何一种来表示或处理。例如，以上描述通篇可能引述的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或者其任何组合来表示。还应注意晶体管的类型和技术可被替换、重新安排或以其他方式修改以达成相同的结果。例如，可以把示为利用PMOS晶体管的电路修改为使用NMOS晶体管，反之亦然。由此，本文中所公开的放大器可以使用各种晶体管类型和技术来实现，并且不受限于附图中所示的这些晶体管类型和技术。例如，可以使用诸如BJT、GaAs、MOSFET之类的晶体管类型或任何其他的晶体管技术。
本领域技术人员将进一步领会，结合本文所公开的实施例描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的示例性实施例的范围。
结合本文所公开的实施例描述的各种解说性逻辑块、模块、和电路可用设计成执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器或任何其它此类配置。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦式可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质被耦合到处理器以使得该处理器能从/向该存储介质读和写信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括非瞬态计算机存储介质和通信介质两者，其包括促成计算机程序从一地到另一地的转移的任何介质。非瞬态存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
提供了对所公开的示例性实施例的描述是为了使得本领域任何技术人员皆能够制作或使用本发明。对这些示例性实施例的各种修改对于本领域技术人员将是显而易见的，并且本文中定义的一般原理可被应用于其他实施例而不会脱离本发明的精神或范围。因此，本发明并非意在被限定于本文中所示出的示例性实施例，而是应当被授予与本文中所公开的原理和新颖性特征相一致的最广义的范围。

Claims (20)

1.一种装置，包括：
放大器，其具有耦合到接口焊盘的输出晶体管；
骤回电源钳位电路，所述骤回电源钳位电路跨所述放大器的第一和第二电源地耦合并且被配置成在静电放电(ESD)事件期间提供跨所述第一和第二电源的钳位电压；以及
触发电路，其耦合到所述输出晶体管，所述触发电路被配置成检测所述钳位电压并且在检测到所述钳位电压时启用所述输出晶体管以提供从所述接口焊盘到所述第二电源的放电路径。
2.如权利要求1所述的装置，其特征在于，所述放大器包括D类功率放大器。
3.如权利要求1所述的装置，其特征在于，所述输出晶体管被配置成充当BigFET。
4.如权利要求1所述的装置，其特征在于，所述骤回电源钳位电路与所述放大器集成。
5.如权利要求1所述的装置，其特征在于，所述触发电路与所述放大器集成。
6.如权利要求1所述的装置，其特征在于，所述触发电路包括配置成响应于检测到所述钳位电压而导通所述输出晶体管的触发晶体管。
7.如权利要求6所述的装置，其特征在于，所述触发电路包括连接在所述第一电源与第一节点之间的电容器、以及连接在所述第二电源与所述第一节点之间的电阻器，所述电容器和所述电阻器被配置成响应于所述钳位电压而在所述第一节点处提供电压。
8.如权利要求7所述的装置，其特征在于，所述触发电路包括反相器，所述反相器连接到所述第一节点并且被配置成响应于所述第一节点处的所述电压而提供启用所述触发晶体管的反相器输出。
9.如权利要求1所述的装置，其特征在于，所述接口焊盘被配置成向片外扬声器输出音频信号。
10.如权利要求9所述的装置，其特征在于，所述ESD事件在所述接口焊盘处发生。
11.如权利要求1所述的装置，其特征在于，所述ESD事件包括最高达8KV的接触事件或者最高达15KV的空气放电事件。
12.如权利要求1所述的装置，其特征在于，所述第一电源被配置为VDD电源，并且所述第二电源被配置为VSS电源。
13.一种设备，包括：
用于放大的装置，其包括用于从接口焊盘输出信号的装置；
用于在静电放电(ESD)事件期间维持钳位电压的装置，所述用于维持所述钳位电压的装置是跨所述用于放大的装置的第一和第二电源地耦合的；以及
用于响应于所述钳位电压而触发所述用于输出的装置以提供从所述接口焊盘到所述第二电源的放电路径的装置。
14.如权利要求13所述的设备，其特征在于，所述用于放大的装置包括用于D类功率放大的装置。
15.如权利要求13所述的设备，其特征在于，所述用于维持的装置与所述用于输出的装置集成。
16.如权利要求13所述的设备，其特征在于，所述用于触发的装置与所述用于输出的装置集成。
17.如权利要求13所述的设备，其特征在于，所述用于输出的装置被配置成充当BigFET。
18.如权利要求13所述的设备，其特征在于，所述用于触发的装置包括：
用于检测所述钳位电压的装置；以及
用于启用所述用于输出的装置以在检测到所述钳位电压时提供所述放电路径的装置。
19.如权利要求13所述的设备，其特征在于，所述第一电源被配置为VDD电源，并且所述第二电源被配置为VSS电源，所述ESD事件在所述接口焊盘处发生。
20.如权利要求13所述的设备，其特征在于，所述ESD事件包括最高达8KV的接触事件或者最高达15KV的空气放电事件。
CN201380051781.0A 2012-10-04 2013-10-04 用于d类功率放大器的静电放电保护 Active CN104704633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/645,223 US9042064B2 (en) 2012-10-04 2012-10-04 Electrostatic discharge protection for class D power amplifiers
US13/645,223 2012-10-04
PCT/US2013/063589 WO2014055959A1 (en) 2012-10-04 2013-10-04 Electrostatic discharge protection for class d power amplifiers

Publications (2)

Publication Number Publication Date
CN104704633A true CN104704633A (zh) 2015-06-10
CN104704633B CN104704633B (zh) 2018-02-09

Family

ID=49448312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380051781.0A Active CN104704633B (zh) 2012-10-04 2013-10-04 用于d类功率放大器的静电放电保护

Country Status (6)

Country Link
US (1) US9042064B2 (zh)
EP (1) EP2904640A1 (zh)
JP (1) JP6591288B2 (zh)
KR (1) KR102137606B1 (zh)
CN (1) CN104704633B (zh)
WO (1) WO2014055959A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204610A (zh) * 2016-03-18 2017-09-26 世界先进积体电路股份有限公司 驱动电路
CN110120659A (zh) * 2018-02-06 2019-08-13 晨星半导体股份有限公司 静电放电保护装置
US10644501B2 (en) 2016-07-14 2020-05-05 Vanguard International Semiconductor Corporation Driving circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026729B2 (en) * 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
TWI618219B (zh) * 2016-03-09 2018-03-11 世界先進積體電路股份有限公司 驅動電路
US11557895B2 (en) 2021-04-30 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd Power clamp

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098587A (ja) * 2006-10-16 2008-04-24 Toshiba Corp Ｅｓｄ保護回路
CN100517895C (zh) * 2003-01-22 2009-07-22 飞思卡尔半导体公司 静电放电电路及其方法
US20100157493A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics, Inc. Electrostatic discharge protection circuit
US20110194219A1 (en) * 2010-02-08 2011-08-11 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a protection against electrosatatic discharges
CN102545922A (zh) * 2010-12-30 2012-07-04 台湾积体电路制造股份有限公司 用于射频发射机的静电放电电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147315U (ja) * 1983-03-24 1984-10-02 株式会社東芝 Ｐｗｍ増幅器
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
US8077440B2 (en) 2007-06-21 2011-12-13 Nxp B.V. ESD protection circuit
US20090195946A1 (en) * 2008-02-05 2009-08-06 Zerog Wireless, Inc. Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
US20100033164A1 (en) * 2008-08-07 2010-02-11 Transient Noise Detection Circuit Transient noise detection circuit
US20100067155A1 (en) * 2008-09-15 2010-03-18 Altera Corporation Method and apparatus for enhancing the triggering of an electrostatic discharge protection device
US8693151B2 (en) 2009-01-29 2014-04-08 Panasonic Corporation Differential transmission circuit and electronic device provided with the same
US8072722B1 (en) 2009-06-16 2011-12-06 Qualcomm Atheros, Inc. Electrostatic discharge protection circuit
US8427796B2 (en) 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
US8456784B2 (en) 2010-05-03 2013-06-04 Freescale Semiconductor, Inc. Overvoltage protection circuit for an integrated circuit
US8576523B2 (en) 2011-03-14 2013-11-05 Qualcomm Incorporated Charge pump electrostatic discharge protection
US9343455B2 (en) * 2012-12-19 2016-05-17 Knowles Electronics, Llc Apparatus and method for high voltage I/O electro-static discharge protection
JP2014173606A (ja) * 2013-03-06 2014-09-22 Denso Corp レンジ切換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517895C (zh) * 2003-01-22 2009-07-22 飞思卡尔半导体公司 静电放电电路及其方法
JP2008098587A (ja) * 2006-10-16 2008-04-24 Toshiba Corp Ｅｓｄ保護回路
US20100157493A1 (en) * 2008-12-24 2010-06-24 Stmicroelectronics, Inc. Electrostatic discharge protection circuit
US20110194219A1 (en) * 2010-02-08 2011-08-11 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a protection against electrosatatic discharges
CN102545922A (zh) * 2010-12-30 2012-07-04 台湾积体电路制造股份有限公司 用于射频发射机的静电放电电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204610A (zh) * 2016-03-18 2017-09-26 世界先进积体电路股份有限公司 驱动电路
CN107204610B (zh) * 2016-03-18 2019-02-19 世界先进积体电路股份有限公司 驱动电路
US10644501B2 (en) 2016-07-14 2020-05-05 Vanguard International Semiconductor Corporation Driving circuit
CN110120659A (zh) * 2018-02-06 2019-08-13 晨星半导体股份有限公司 静电放电保护装置
CN110120659B (zh) * 2018-02-06 2021-05-18 联发科技股份有限公司 静电放电保护装置

Also Published As

Publication number Publication date
US20140098447A1 (en) 2014-04-10
JP2015537423A (ja) 2015-12-24
US9042064B2 (en) 2015-05-26
EP2904640A1 (en) 2015-08-12
KR20150064102A (ko) 2015-06-10
CN104704633B (zh) 2018-02-09
JP6591288B2 (ja) 2019-10-16
KR102137606B1 (ko) 2020-07-24
WO2014055959A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
CN103430448B (zh) 电荷泵静电放电保护
CN104704633A (zh) 用于d类功率放大器的静电放电保护
US8724269B2 (en) ESD protection circuit
CN104701311A (zh) 静电保护电路以及半导体集成电路装置
US9679891B2 (en) Optimized ESD clamp circuitry
US20130083437A1 (en) Esd detection circuit and esd elimination device
WO2009102456A2 (en) Output driver with overvoltage protection
US20150043113A1 (en) Esd clamp circuit
US10826290B2 (en) Electrostatic discharge (ESD) protection for use with an internal floating ESD rail
JP2017037949A (ja) 半導体装置
US9496712B1 (en) Electrostatic discharge protection device with power management
JP2007073928A (ja) プログラマブルデバイスのための静電気放電（ｅｓｄ）保護装置
CN110400799B (zh) 一种静电保护电路、半导体集成电路装置及电子设备
CN104734689B (zh) 低功率的静电放电鲁棒的线性驱动器
US20100123509A1 (en) Pad circuit for the programming and i/o operations
US9312691B2 (en) ESD protection circuit and ESD protection method thereof
CN109473426B (zh) 静电放电电路及电子设备
TW201703222A (zh) 具自身靜電防護功能的輸出緩衝電路
TW571477B (en) Over-voltage protection circuit of output buffer
US20100073833A1 (en) Circuit apparatus having electrostatic discharge protection function
JP2009187997A (ja) 半導体集積回路
JP4279311B2 (ja) 半導体装置
CN115296282A (zh) 电源钳位电路及芯片
US20120033336A1 (en) Debug interface circuit and electronic device using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant