KR102137606B1 - 클래스 d 전력 증폭기들을 위한 정전기 방전 보호 - Google Patents

클래스 d 전력 증폭기들을 위한 정전기 방전 보호 Download PDF

Info

Publication number
KR102137606B1
KR102137606B1 KR1020157010461A KR20157010461A KR102137606B1 KR 102137606 B1 KR102137606 B1 KR 102137606B1 KR 1020157010461 A KR1020157010461 A KR 1020157010461A KR 20157010461 A KR20157010461 A KR 20157010461A KR 102137606 B1 KR102137606 B1 KR 102137606B1
Authority
KR
South Korea
Prior art keywords
supply
clamp voltage
voltage
clamp
event
Prior art date
Application number
KR1020157010461A
Other languages
English (en)
Other versions
KR20150064102A (ko
Inventor
안키트 스리바스타바
유진 로버트 윌리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150064102A publication Critical patent/KR20150064102A/ko
Application granted granted Critical
Publication of KR102137606B1 publication Critical patent/KR102137606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

클래스 D 전력 증폭기들을 위한 정전기 방전 보호가 기재된다. 일 예시적인 실시예에서, 장치는, 인터페이스 패드에 커플링되는 출력 트랜지스터를 갖는 증폭기, 증폭기의 제 1 공급부 및 제 2 공급부에 걸쳐 커플링되고, ESD 이벤트 동안 제 1 공급부 및 제 2 공급부에 걸쳐 클램프 전압을 제공하도록 구성되는 스냅백 공급 클램프, 및 출력 트랜지스터에 커플링되는 트리거 회로를 포함하며, 트리거 회로는, 클램프 전압을 검출하고, 클램프 전압이 검출된 경우, 인터페이스 패드로부터 제 2 공급에 방전 경로를 제공하게 출력 트랜지스터를 인에이블링하도록 구성된다.

Description

클래스 D 전력 증폭기들을 위한 정전기 방전 보호{ELECTROSTATIC DISCHARGE PROTECTION FOR CLASS D POWER AMPLIFIERS}
[0001] 본 출원은 일반적으로 전력 증폭기들의 동작 및 설계에 관한 것으로, 더 상세하게는, 전력 증폭기 집적 회로들을 위한 정전기 방전 보호의 동작 및 설계에 관한 것이다.
[0002] 클래스 D 전력 증폭기(PA) 집적 회로(IC)는, 오프-칩 오디오 스피커를 구동하기 위한 디바이스에서 사용될 수 있다. 통상적으로, 그러한 디바이스는, IEC(International Electrotechnical Commission)에 의해 개발된 표준들과 같은 산업 표준들에 따른 정전기 방전(ESD) 보호를 제공할 필요가 있다. "IEC 61000-4-2"로 지칭되는 하나의 그러한 표준은, 8 KV 콘택 및 15 KV 공중 방전(air discharge)의 시스템 레벨 보호를 요구한다. 이러한 표준은, 시스템이, IEC ESD 이벤트 동안 20 암페어에 가까운 피크 전류를 싱크(sink)할 능력을 가질 것을 요구한다. 대조적으로, "HBM"(Human body model)으로 지칭되는 덜 엄격한 표준은, 2 KV(이는, 1.3 암페어의 피크 전류들로 변환됨)의 보호만을 요구한다. HBM은 컴포넌트 레벨 ESD 테스팅에 대한 표준인 반면, IEC 61000-4-2는 시스템 레벨 ESD 테스팅에 대한 표준이다. 실제 애플리케이션들에서 사용되는 클래스 D PA는, HBM 및 IEC 표준들 둘 모두를 충족시킬 필요가 있다.
[0003] 일 구현에서, 클래스 D PA IC는, 오디오 신호들을 출력하는데 사용되는 2개의 인터페이스 핀(pin)들, 및 전압 감지 신호들을 수신하는데 사용되는 2개의 인터페이스 핀들을 제공할 수도 있다. 따라서, 클래스 D PA IC는, HBM 및 IEC 방전 이벤트들 둘 모두에 대한 ESD 보호를 요구하는 4개 또는 그 초과의 인터페이스 핀들을 가질 수도 있다.
[0004] 통상적으로, 외부 과도 전압 억제(transient voltage suppression)(TVS) 다이오드들은, 집적 회로들에 ESD 보호를 제공하는데 사용된다. 그러나, TVS 다이오드들은 고가이고, ESD 보호를 요구하는 IC 인터페이스 핀들의 개수에 의존하여 과도한 BOM(bill of material) 비용들을 유도할 수도 있다.
[0005] 따라서, HBM 및 IEC 방전 이벤트들에 대해 클래스 D PA의 인터페이스 핀들에 대한 ESD 보호를 제공하기 위해, 간단하고 낮은 비용의 메커니즘을 갖는 것이 바람직할 것이다.
[0006] 본 명세서에 설명되는 전술한 양상들은 첨부된 도면들과 함께 취해진 경우 후속하는 설명을 참조함으로써 더 용이하게 명백해질 것이다.
[0007] 도 1은, 온-칩(on-chip) ESD 보호부를 갖춘 집적 클래스 D 전력 증폭기의 예시적인 실시예를 갖는 디바이스를 도시한다.
[0008] 도 2는, 도 1에 도시된 클래스 D 전력 증폭기의 예시적인 상세 뷰를 도시한다.
[0009] 도 3은, ESD 보호 회로의 선택된 부분의 상세한 예시적인 실시예를 도시한다.
[0010] 도 4는, BigFET으로서 구현되고 MOS 도통 모드(conduction mode)에서 동작하는 NMOS 트랜지스터의 예시적인 도면을 도시한다.
[0011] 도 5는, MOS 도통 모드에서 동작하는 경우, 도 4에 도시된 NMOS 트랜지스터의 전류-전압 관계를 도시하는 예시적인 그래프를 도시한다.
[0012] 도 6은, 집적 ESD 보호를 갖는 클래스 D 전력 증폭기 장치의 예시적인 실시예를 도시한다.
[0013] 첨부된 도면들과 관련하여 아래에 기재되는 상세한 설명은, 본 발명의 예시적인 실시예들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 유일한 실시예들만을 표현하도록 의도되지 않는다. 이러한 설명 전반에 걸쳐 사용된 용어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하고, 다른 예시적인 실시예들에 비해 반드시 바람직하거나 유리한 것으로서 해석되지는 않아야 한다. 상세한 설명은 본 발명의 예시적인 실시예들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본 발명의 예시적인 실시예들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것은 당업자들에게 명백할 것이다. 몇몇 예시들에서, 본 명세서에 제시된 예시적인 실시예들의 신규성을 불명료하게 하는 것을 회피하기 위해, 잘 알려진 구조들 및 디바이스들은 블록도 형태로 도시되어 있다.
[0014] 도 1은, 온-칩 ESD 보호부(116)를 갖춘 집적 클래스 D 전력 증폭기(102)의 예시적인 실시예를 갖는 디바이스(100)를 도시한다. 예를 들어, 디바이스(100)는, 휴대용 전화 또는 MP3 플레이어와 같은 휴대용 오디오 디바이스일 수도 있다. 집적 클래스 D PA(102)는, 오디오 신호들을 출력하여 오프-칩 스피커(104)를 구동하기 위한 인터페이스 핀들(106 및 108)을 갖는다. 감지 회로(110)는, 오디오 스피커(104)에 커플링되어, 과부하(overload) 조건들을 표시하는 감지 신호들을 수신하고, 과부하 조건들의 표시를 디바이스(100)에서의 다른 엔티티들에 출력한다. 또한, 감지 신호들은, 인터페이스 핀들(112 및 114)을 사용하여 PA(102)에 입력된다.
[0015] 온-칩 ESD 보호 회로(116)는, 인터페이스 핀들(106, 108, 112, 및 114)을, HBM 및 IEC 방전 이벤트들 둘 모두와 연관된 ESD로부터 보호하도록 동작한다. 예를 들어, 보호 회로(116)는, 최대 8 KV의 콘택 이벤트, 및/또는 최대 15 KV의 공중 방전 이벤트에 대해 ESD 보호를 제공하도록 동작한다. ESD 보호 회로(116)가 클래스 D PA(102)와 함께 집적되기 때문에, TVS 다이오드들과 같은 오프-칩 ESD 보호 디바이스들에 대한 필요가 제거되며, 그에 의해 비용들을 절약한다. 또한, ESD 보호 회로(116)는 최소 실리콘 영역으로 큰 ESD 이벤트들을 처리하도록 구성되며, 이는 다시 비용을 절약한다.
[0016] 도 2는, 도 1에 도시된 클래스 D 전력 증폭기(102)의 예시적인 상세 뷰(200)를 도시한다. 일 예시적인 실시예에서, PA(102)는 집적 회로 상에 제공된다. PA(102)는, 동일한 회로 상에 또한 집적된 ESD 보호 회로(116)를 포함한다. ESD 보호 회로(116)는, 스냅백(snapback)(SB) 공급 클램프(202) 및 트리거 회로(204)를 포함한다. ESD 보호 회로(116)는, 스피커 신호 라인들(224)을 사용하여 오프-칩 스피커(104)에 커플링된 인터페이스 핀들(또는 패드들)(206 및 208)에 ESD 보호를 제공하도록 구성된다. 또한, PA(102)는, 감지 라인들(210)을 사용하여 감지 입력들을 수신하는 인터페이스 패드들(212 및 214)에 ESD 보호를 제공하도록 구성된다.
[0017] 도 2에 도시된 바와 같이, SB 공급 클램프(202)는, PA(102)의 제 1 및 제 2 공급부들에 걸쳐 접속된다. 예를 들어, 제 1 공급부는 VDD 공급부이고, 제 2 공급부는 VSS 공급부이다. 따라서, SB 공급 클램프(202)는, PA(102)의 VDD 및 VSS 공급 레일(rail)들에 걸쳐 접속된다. SB 공급 클램프(202)는, 방전 ESD 이벤트들에 대해, 우수한 전류 도통 능력 및 고속의 턴-온(turn-on) 시간을 제공하는 임의의 적절한 공급 클램프를 포함한다. 동작 동안, SB 공급 클램프(202)가 ESD 방전 이벤트에 응답하여 활성화된다면, SB 공급 클램프(202)는, PA(102)를 보호하기 위해, 홀딩 전압(holding voltage)(VH)을 유지하고 VDD 및 VSS 공급 레일들에 걸쳐 클램프 전압을 제공한다.
[0018] 또한, 트리거 회로(204)는 PA(102)의 VDD 공급 레일과 VSS 공급 레일 사이에 커플링된다. 트리거 회로(204)는, ESD 방전 이벤트의 결과로서 발생하는 클램프 전압을 검출하고, 응답으로, NMOS 출력 트랜지스터들(216 및 218)을 활성화시켜 VSS 공급 레일에 방전 경로를 제공하도록 동작한다. 예시적인 실시예에서, 트리거 회로(204)는, VDD 공급 레일과 연관된 클램프 전압을 감지함으로써 ESD 방전 이벤트를 검출한다. 예를 들어, 인터페이스 패드(206)에서의 ESD 방전 이벤트에 응답하여, 대전류(large current)는 경로(228)를 따라 다이오드(226)를 통해 VDD 공급 레일로 흐른다. ESD 이벤트는, SB 공급 클램프(202)를 활성화시켜 홀딩 전압(VH)을 유지하고 VDD 및 VSS 공급 레일들에 걸쳐 클램프 전압을 제공하는 것을 초래할 것이다. 트리거 회로(204)는, ESD 방전 이벤트에 응답하여 VDD 공급 레일 상의 클램프 전압을 검출하고, 출력 트랜지스터들(216 및 218)을 활성화시켜 저항기들(220 및 222)을 통해 VSS 공급 레일에 방전 경로를 제공한다. ESD 보호 회로(116) 동작의 더 상세한 설명이 도 3을 참조하여 아래에 제공된다.
[0019] 도 3은, 도 2에 도시된 PA(200)의 선택된 부분(300)의 상세한 예시적인 실시예를 도시한다. 명확화를 위해, 부분(300)은, 하나의 NMOS 출력 트랜지스터만을 포함하지만, 회로는 둘 모두의 NMOS 출력 트랜지스터들을 포함하도록 용이하게 연장된다. 부분(300)은, VDD 및 VSS 공급 레일들에 걸쳐 접속된 스냅백 공급 클램프(202) 및 트리거 회로(204)를 포함한다.
[0020] 트리거 회로(204)는, VDD 공급 레일과 저항기(304) 사이에 접속된 커패시터(302)를 포함한다. 저항기(304)는, 커패시터(302)와 VSS 공급 레일 사이에 접속된다. 인버터(306)는, 단자(310)에서, 커패시터(302) 및 저항기(304) 둘 모두에 접속된 자신의 입력을 갖는다. 인버터(306)의 출력은, 트리거 트랜지스터(308)의 게이트 단자에 접속된다. 트리거 트랜지스터(308)는, VDD 공급 레일에 접속된 소스 단자를 갖는다. 트리거 트랜지스터(308)의 드레인 단자는, NMOS 출력 트랜지스터(216)의 게이트 단자에 접속된다.
[0021] 동작 동안, ESD 이벤트(E1)는 인터페이스 패드(206)에서 발생할 수도 있다. 이벤트 E1은, 경로(228)를 따라 흐르는 대전류를 초래하고, SB 공급 클램프(202)가 홀딩 전압(VH)을 유지하는 것을 야기하는 IEC 방전 이벤트일 수도 있다. 패드(206)(VPAD)에서 생성되는 전압 레벨은, 다이오드(226)에 걸친 전압(VD), VDD 공급 레일에 따른 전압(VSR), 및 공급 클램프(202)에 걸친 클램프 전압(VCLAMP)의 결합으로부터 결정될 수 있다. 클램프 전압 VCLAMP는, 홀딩 전압(VH) 더하기 공급 클램프(202)의 온-저항(on-resistance)과 연관된 전압의 결합이다. 대략적으로 (20 암페어)의 방전 전류, 대략적으로 (.05 옴)의 다이오드 온-저항, 대략적으로 (.05 옴)의 VDD 공급 레일 저항, 6 볼트의 홀딩 전압(VH), 및 대략적으로 (0.1)의 공급 클램프(202) 온-저항을 가정하면, 패드 전압(VPAD)은 다음의 표현으로부터 근사화될 수 있다.
VPAD = VD + VSR + VCLAMP
VPAD ~ (.7 + (20 * .05)) + (20 * .05) + (6 + (0.1 * 20))
VPAD ~ 10.7 volts
[0022] ESD 이벤트(E1)에 응답하여, 노드(310)는, 클램프 전압을 제공하는 공급 클램프(202)의 활성화와 연관된 증가된 전압을 경험한다. 노드(310)에서의 전압은, 인버터(306)가, 트리거 트랜지스터(308)를 턴 온시키는 트리거 신호(314)를 출력하는 것을 야기한다. 턴-온된 트리거 트랜지스터(308)는, NMOS 출력 트랜지스터(216)를 활성화시키고, 이는, 도통 경로(312)를 제공하여, 대략적으로 (.1 옴)의 저항 값을 갖는 저항기(220)를 통해 VSS로 ESD 이벤트(E1)를 방전시킨다.
MOS 도통 모드
[0023] 일 예시적인 실시예에서, NMOS 출력 트랜지스터(216)는, 패드 전압을 인터페이스 패드(206)에 제한시키고, 부가적인 방전 경로(312)를 VSS에 제공하기 위해 BigFET으로서 구현된다. BigFET은, IEC 및 HBM ESD 이벤트들을 방전시키기에 충분한 방전 경로를 제공하도록 MOS 도통 모드에서 동작하는 큰 채널 폭으로 구성된 NMOS 트랜지스터이다. MOS 도통 모드의 더 상세한 설명이 아래에 제공된다.
[0024] 도 4는, MOS 도통 모드에서 동작하는 BigFET으로서 구현 또는 구성되는 NMOS 트랜지스터(216)의 예시적인 상세한 도면을 도시한다. 일 예시적인 실시예에서, MOS 도통 경로(402)는, 큰 방전 경로를 제공하도록 동작하는 BigFET에 의해 제공된다.
[0025] 도 5는, MOS 도통 모드에서 동작하는 경우, 도 4에 도시된 NMOS 트랜지스터(216)의 전류-전압 관계를 도시하는 예시적인 그래프(500)를 도시한다. 그래프(500)는, 수직 축 상에서 패드 전류(I)를 도시하고, 수평 축 상에서 트랜지스터 게이트-소스 전압(VGS)을 도시한다. 플롯 라인(502)에 의해 도시된 바와 같이, VGS 전압이 임계치(Vt)를 초과한 이후, 일반적으로, 그 후에는 선형 전류-전압 관계가 존재한다.
[0026] 도 6은, 집적 ESD 보호부를 갖는 클래스 D 전력 증폭기 장치(600)의 예시적인 실시예를 도시한다. 예를 들어, 장치(600)는, 도 2에 도시된 클래스 D PA(102)로서 사용하기에 적절하다. 일 양상에서, 장치(600)는, 본 명세서에 설명된 바와 같은 기능들을 제공하도록 구성되는 하나 또는 그 초과의 모듈들에 의해 구현된다. 예를 들어, 일 양상에서, 각각의 모듈은 하드웨어 및/또는 소프트웨어를 실행하는 하드웨어를 포함한다.
[0027] 장치(600)는, 인터페이스 패드로부터 신호들을 출력하기 위한 수단을 포함하는 증폭하기 위한 수단(602)을 포함하는 제 1 모듈을 포함하며, 이는, 일 양상에서, NMOS 출력 트랜지스터들(216 및 218)을 포함한다.
[0028] 또한, 장치(600)는, ESD 이벤트 동안 클램프 전압을 유지하기 위한 수단(604)을 포함하는 제 2 모듈을 포함하고, 이는, 일 양상에서, 스냅백 공급 클램프(202)를 포함하며, 클램프 전압을 유지하기 위한 수단은, 증폭하기 위한 수단의 제 1 및 제 2 공급부들에 걸쳐 커플링된다.
[0029] 또한, 장치(600)는, 클램프 전압에 응답하여, ESD 이벤트 동안, 인터페이스 패드로부터 제 2 공급부로의 방전 경로를 제공하기 위해, 출력하기 위한 수단을 트리거링하기 위한 수단(606)을 포함하는 제 3 모듈을 포함하며, 이는, 일 양상에서, 트리거 회로(204)를 포함한다.
[0030] 당업자들은, 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 기술 및 기법을 사용하여 표현되거나 프로세싱될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수도 있다. 트랜지스터 타입들 및 기술들은 동일한 결과들을 달성하기 위해 치환, 재배열 또는 달리 변형될 수도 있음을 추가적으로 유의한다. 예를 들어, PMOS 트랜지스터들을 이용하여 도시된 회로들은 NMOS 트랜지스터들을 사용하도록 변형될 수도 있고, 그 역으로 될 수도 있다. 따라서, 본 명세서에 기재된 증폭기들은 다양한 트랜지스터 타입들 및 기술들을 사용하여 실현될 수도 있으며, 도면들에 예시된 이들 트랜지스터 타입들 및 기술들로 제한되는 것은 아니다. 예를 들어, BJT, GaAs, MOSFET 또는 임의의 다른 트랜지스터 기술과 같은 트랜지스터 타입들이 사용될 수도 있다.
[0031] 당업자들은 본 명세서에 기재된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수도 있음을 추가적으로 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능의 관점들에서 일반적으로 상술되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션 및 전체 시스템에 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 그러한 구현 결정들이 발명의 예시적인 실시예들의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0032] 본 명세서에 기재된 예시적인 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 결합, 예를 들어 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다.
[0033] 본 명세서에 기재된 예시적인 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수도 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC은 사용자 단말에 상주할 수도 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말 내의 별개의 컴포넌트들로서 상주할 수도 있다.
[0034] 하나 또는 그 초과의 예시적인 실시예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 비-일시적인 컴퓨터 저장 매체들 양자를 포함한다. 비-일시적인 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 blu-Ray 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 결합들은 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0035] 기재된 예시적인 실시예들의 설명은 임의의 당업자가 본 발명을 사용 또는 실시할 수 있도록 제공된다. 이들 예시적인 실시예들에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 예시적인 실시예들에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 설명된 예시적인 실시예들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (20)

  1. 장치로서,
    인터페이스 패드에 커플링되는 출력 트랜지스터를 갖는 증폭기;
    상기 증폭기의 제 1 공급부 및 제 2 공급부에 걸쳐 커플링되고, 정전기 방전(ESD) 이벤트 동안 상기 제 1 공급부 및 상기 제 2 공급부에 걸쳐 클램프 전압을 제공하도록 구성되는 스냅백(snapback) 공급 클램프; 및
    상기 출력 트랜지스터에 커플링되는 트리거(trigger) 회로를 포함하며,
    상기 트리거 회로는, 상기 클램프 전압을 검출하고, 상기 클램프 전압이 검출된 경우, 상기 인터페이스 패드로부터 상기 제 2 공급부로의 방전 경로를 제공하기 위해 상기 출력 트랜지스터를 인에이블(enable)하도록 구성되는, 장치.
  2. 제 1 항에 있어서,
    상기 증폭기는 클래스 D 전력 증폭기를 포함하는, 장치.
  3. 제 1 항에 있어서,
    상기 출력 트랜지스터는 BigFET으로서 동작하도록 구성되는, 장치.
  4. 제 1 항에 있어서,
    상기 스냅백 공급 클램프는 상기 증폭기와 함께 집적되는, 장치.
  5. 제 1 항에 있어서,
    상기 트리거 회로는 상기 증폭기와 함께 집적되는, 장치.
  6. 제 1 항에 있어서,
    상기 트리거 회로는, 상기 클램프 전압을 검출하는 것에 응답하여 상기 출력 트랜지스터를 턴 온시키도록 구성되는 트리거 트랜지스터를 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 트리거 회로는, 상기 제 1 공급부와 제 1 노드 사이에 접속되는 커패시터, 및 상기 제 2 공급부와 상기 제 1 노드 사이에 접속되는 저항기를 포함하며,
    상기 커패시터 및 상기 저항기는, 상기 클램프 전압에 응답하여 상기 제 1 노드에 전압을 제공하도록 구성되는, 장치.
  8. 제 7 항에 있어서,
    상기 트리거 회로는, 상기 제 1 노드에 접속되고, 상기 제 1 노드에서의 상기 전압에 응답하여 상기 트리거 트랜지스터를 인에이블하는 인버터 출력을 제공하도록 구성되는 인버터를 포함하는, 장치.
  9. 제 1 항에 있어서,
    상기 인터페이스 패드는, 오디오 신호를 오프-칩 스피커에 출력하도록 구성되는, 장치.
  10. 제 9 항에 있어서,
    상기 ESD 이벤트는 상기 인터페이스 패드에서 발생하는, 장치.
  11. 제 1 항에 있어서,
    상기 ESD 이벤트는, 최대 8 KV의 콘택(contact) 이벤트 또는 최대 15 KV의 공중 방전(air discharge) 이벤트를 포함하는, 장치.
  12. 제 1 항에 있어서,
    상기 제 1 공급부는 VDD 공급부로 구성되고, 상기 제 2 공급부는 VSS 공급부로 구성되는, 장치.
  13. 장치로서,
    인터페이스 패드로부터 신호들을 출력하기 위한 수단을 포함하는 증폭하기 위한 수단;
    정전기 방전(ESD) 이벤트 동안 클램프 전압을 유지하기 위한 수단 ― 상기 클램프 전압을 유지하기 위한 수단은, 상기 증폭하기 위한 수단의 제 1 공급부 및 제 2 공급부에 걸쳐 커플링됨 ―; 및
    상기 클램프 전압에 응답하여 상기 인터페이스 패드로부터 상기 제 2 공급부로의 방전 경로를 제공하기 위해 상기 출력하기 위한 수단을 트리거링하기 위한 수단을 포함하는, 장치.
  14. 제 13 항에 있어서,
    상기 증폭하기 위한 수단은, 클래스 D 전력 증폭을 위한 수단을 포함하는, 장치.
  15. 제 13 항에 있어서,
    상기 유지하기 위한 수단은, 상기 출력하기 위한 수단과 함께 집적되는, 장치.
  16. 제 13 항에 있어서,
    상기 트리거링하기 위한 수단은, 상기 출력하기 위한 수단과 함께 집적되는, 장치.
  17. 제 13 항에 있어서,
    상기 출력하기 위한 수단은 BigFET으로서 동작하도록 구성되는, 장치.
  18. 제 13 항에 있어서,
    상기 트리거링하기 위한 수단은,
    상기 클램프 전압을 검출하기 위한 수단; 및
    상기 클램프 전압이 검출된 경우, 상기 방전 경로를 제공하기 위해 상기 출력하기 위한 수단을 인에이블하기 위한 수단을 포함하는,
    장치.
  19. 제 13 항에 있어서,
    상기 제 1 공급부는 VDD 공급부로 구성되고, 상기 제 2 공급부는 VSS 공급부로 구성되며, 상기 ESD 이벤트는 상기 인터페이스 패드에서 발생하는, 장치.
  20. 제 13 항에 있어서,
    상기 ESD 이벤트는, 최대 8 KV의 콘택 이벤트 또는 최대 15 KV의 공중 방전 이벤트를 포함하는, 장치.
KR1020157010461A 2012-10-04 2013-10-04 클래스 d 전력 증폭기들을 위한 정전기 방전 보호 KR102137606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/645,223 US9042064B2 (en) 2012-10-04 2012-10-04 Electrostatic discharge protection for class D power amplifiers
US13/645,223 2012-10-04
PCT/US2013/063589 WO2014055959A1 (en) 2012-10-04 2013-10-04 Electrostatic discharge protection for class d power amplifiers

Publications (2)

Publication Number Publication Date
KR20150064102A KR20150064102A (ko) 2015-06-10
KR102137606B1 true KR102137606B1 (ko) 2020-07-24

Family

ID=49448312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010461A KR102137606B1 (ko) 2012-10-04 2013-10-04 클래스 d 전력 증폭기들을 위한 정전기 방전 보호

Country Status (6)

Country Link
US (1) US9042064B2 (ko)
EP (1) EP2904640A1 (ko)
JP (1) JP6591288B2 (ko)
KR (1) KR102137606B1 (ko)
CN (1) CN104704633B (ko)
WO (1) WO2014055959A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026729B2 (en) * 2014-03-12 2018-07-17 Mediatek Inc. Surge-protection circuit and surge-protection method
TWI618219B (zh) * 2016-03-09 2018-03-11 世界先進積體電路股份有限公司 驅動電路
CN107204610B (zh) * 2016-03-18 2019-02-19 世界先进积体电路股份有限公司 驱动电路
US10644501B2 (en) 2016-07-14 2020-05-05 Vanguard International Semiconductor Corporation Driving circuit
CN110120659B (zh) * 2018-02-06 2021-05-18 联发科技股份有限公司 静电放电保护装置
US11557895B2 (en) * 2021-04-30 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd Power clamp

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110194219A1 (en) * 2010-02-08 2011-08-11 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a protection against electrosatatic discharges

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59147315U (ja) * 1983-03-24 1984-10-02 株式会社東芝 Ｐｗｍ増幅器
US6879476B2 (en) * 2003-01-22 2005-04-12 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
JP2008098587A (ja) * 2006-10-16 2008-04-24 Toshiba Corp Ｅｓｄ保護回路
WO2008155729A1 (en) 2007-06-21 2008-12-24 Nxp B.V. Esd protection circuit
US20090195946A1 (en) * 2008-02-05 2009-08-06 Zerog Wireless, Inc. Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
US20100033164A1 (en) * 2008-08-07 2010-02-11 Transient Noise Detection Circuit Transient noise detection circuit
US20100067155A1 (en) * 2008-09-15 2010-03-18 Altera Corporation Method and apparatus for enhancing the triggering of an electrostatic discharge protection device
US8705217B2 (en) 2008-12-24 2014-04-22 Stmicroelectronics Asia Pacific Pte Ltd Electrostatic discharge protection circuit
WO2010087184A1 (ja) 2009-01-29 2010-08-05 パナソニック株式会社 差動伝送回路及びそれを備えた電子機器
US8072722B1 (en) 2009-06-16 2011-12-06 Qualcomm Atheros, Inc. Electrostatic discharge protection circuit
US8427796B2 (en) 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
US8456784B2 (en) 2010-05-03 2013-06-04 Freescale Semiconductor, Inc. Overvoltage protection circuit for an integrated circuit
US8493705B2 (en) * 2010-12-30 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge circuit for radio frequency transmitters
US8576523B2 (en) 2011-03-14 2013-11-05 Qualcomm Incorporated Charge pump electrostatic discharge protection
KR20150087410A (ko) * 2012-12-19 2015-07-29 노우레스 일렉트로닉스, 엘엘시 고전압 i/o 정-전기 방전 보호를 위한 장치 및 방법
JP2014173606A (ja) * 2013-03-06 2014-09-22 Denso Corp レンジ切換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110194219A1 (en) * 2010-02-08 2011-08-11 Stmicroelectronics (Rousset) Sas Integrated circuit provided with a protection against electrosatatic discharges

Also Published As

Publication number Publication date
CN104704633A (zh) 2015-06-10
KR20150064102A (ko) 2015-06-10
CN104704633B (zh) 2018-02-09
JP6591288B2 (ja) 2019-10-16
US9042064B2 (en) 2015-05-26
WO2014055959A1 (en) 2014-04-10
US20140098447A1 (en) 2014-04-10
JP2015537423A (ja) 2015-12-24
EP2904640A1 (en) 2015-08-12

Similar Documents

Publication Publication Date Title
KR102137606B1 (ko) 클래스 d 전력 증폭기들을 위한 정전기 방전 보호
JP5694578B2 (ja) チャージポンプ静電気放電保護
EP2526618B1 (en) HIGH VOLTAGE, HIGH FREQUENCY ESD PROTECTION CIRCUIT FOR RF ICs
US9634482B2 (en) Apparatus and methods for transient overstress protection with active feedback
US8582261B2 (en) Apparatus and method for electronic circuit protection
US7777998B2 (en) Electrostatic discharge circuit and method therefor
CA3016016C (en) Electrostatic discharge (esd) isolated input/output (i/o) circuits
CN104701311A (zh) 静电保护电路以及半导体集成电路装置
JP5578805B2 (ja) 半導体集積回路の保護回路及びその駆動方法
US9153958B2 (en) Bias-insensitive trigger circuit for bigFET ESD supply protection
US7839612B1 (en) Circuits, architectures, apparatuses, systems, and methods for ESD protection of integrated circuits having multiple power rails
US10354991B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
US20150043113A1 (en) Esd clamp circuit
CN107424988A (zh) 用于使用高压设备来增强低压esd箝位的选择性电流泵浦
US10714933B2 (en) Method and apparatus for low clamping voltage ESD solution for transient sensitive applications
KR20080003054A (ko) 정전기 방전 보호 장치
CN114142437A (zh) 改善功率路径保护设备的性能的方法和装置
US20050057872A1 (en) Integrated circuit voltage excursion protection
US7477497B2 (en) Apparatus for electrostatic discharge protection of bipolar emitter follower circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant