CN107204610B - 驱动电路 - Google Patents

Abstract

一种驱动电路，用以控制一输入输出接合垫的位准，并具有静电放电防护能力，并包括一检测器、一控制器以及一释放控制元件。检测器耦接一电源端与输入输出接合垫。控制器耦接检测器。释放控制元件耦接电源端或输入输出接合垫，并耦接控制器。当一静电放电事件发生在电源端或输入输出接合垫时，检测器使能控制器，使得控制器导通释放控制元件，用以释放一静电放电电流。当静电放电事件未发生在电源端以及输入输出接合垫时，检测器不使能控制器，并且释放控制元件根据一控制信号而导通，用以控制输入输出接合垫的位准。通过实施本发明，可用以控制一输入输出接合垫的位准，并具有静电放电防护能力。

Description

驱动电路

技术领域

本发明是有关于一种驱动电路，特别是有关于一种具有静电放电保护的驱动电路。

背景技术

一般而言，半导体集成电路的具有多个输入输出垫，并通过输入输出垫控制外部元件。举例而言，外部元件可能根据一输入输出垫的位准而被使能。然而，当该输入输出垫发生静电放电事件时，静电放电电流可能通过该输入输出垫进入集成电路或是外部元件。

发明内容

有鉴于此，本发明提供一种驱动电路，用以控制一输入输出接合垫的位准，并具有静电放电防护能力。本发明的驱动电路包括，一检测器、一控制器以及一释放控制元件。检测器耦接一电源端与输入输出接合垫。控制器耦接检测器。释放控制元件耦接电源端或输入输出接合垫，并耦接控制器。当一静电放电事件发生在电源端与输入输出接合垫之间时，检测器使能控制器，使得控制器导通释放控制元件，用以释放一静电放电电流。当一静电放电事件发生在电源端或输入输出接合垫时，检测器使能控制器，使得控制器导通释放控制元件，用以释放一静电放电电流。当静电放电事件未发生在电源端以及输入输出接合垫时，检测器不使能控制器，并且释放控制元件根据一控制信号而导通，用以控制输入输出接合垫的位准。

本发明实施例的有益效果在于，通过实施本发明，可用以控制一输入输出接合垫的位准，并具有静电放电防护能力。

为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1为本发明的驱动电路的方块示意图。

图2A～图2B、图3A～图3C、图4A～图4B、图5A～图5C为本发明驱动电路的可能实施例。

附图标号

100、200A、200B、300A、300B、300C、400A、400B、500A、500B、500C：驱动电路；

110：检测器；

111：节点；

120：控制器；

130：释放控制元件；

140：电源端；

150：输入输出接合垫；

210、310、410、510：传输栅；

S_D：检测信号；

S_T：触发信号；

S_C1、S_C2：控制信号；

R11、R21、R41、R51：电阻；

C11、C21、C22、C41、C42、C51、C52：电容；

INV1～INV4：反相器；

P11～P13、P21～P23、P41～P43、P51～P53：P型晶体管；

N11～N13、N21～N23、N41～N43、N51～N53：N型晶体管。

具体实施方式

图1为本发明的驱动电路的方块示意图。如图1所示，驱动电路100包括一检测器110、一控制器120以及一释放控制元件130。在本实施例中，驱动电路100可控制一输入输出接合垫(I/O PAD)150的位准，并具有静电放电防护能力，可以释放来自电源端140或是输入输出接合垫150的静电放电电流。

检测器110耦接电源端140与输入输出接合垫150，并检测电源端140或是输入输出接合垫150是否发生一静电放电事件，用以产生一检测信号S_D以及一触发信号S_T。检测信号S_D与触发信号S_T之一用以使能控制器120。举例而言，当静电放电事件发生在电源端140或是输入输出接合垫150时，检测器110通过检测信号S_D或触发信号S_T使能控制器120。当电源端140及输入输出接合垫150均未发生静电放电事件时，检测器110通过检测信号S_D或触发信号S_T不使能控制器120。

控制器120耦接检测器110，并根据检测信号S_D及触发信号S_T产生一控制信号S_C1。在一可能实施例中，当控制器120根据检测信号S_D而被使能时，控制器120根据触发信号S_T使能控制信号S_C1。在此例中，控制器120将触发信号S_T作为控制信号S_C1。在另一可能实施例中，当控制器120根据触发信号S_T而被使能时，控制器120根据检测信号S_D使能控制信号S_C1。在此例中，控制器120将检测信号S_D作为控制信号S_C1。

释放控制元件130耦接电源端140或输入输出接合垫150，并耦接控制器120。在一可能实施例中，当控制信号S_C1被使能时，表示电源端140或输入输出接合垫150发生静电放电事件，因此，控制器120导通释放控制元件130，用以释放来自电源端140或输入输出接合垫150的静电放电电流。然而，当控制信号S_C1不被使能时，表示电源端140及输入输出接合垫150均未发生静电放电事件。此时，释放控制元件130根据一控制信号S_C2而动作。举例而言，当控制信号S_C2的位准等于一预设位准时，释放控制元件130被导通，用以控制输入输出接合垫150的位准。此时，释放控制元件130作为一缓冲器(buffer)。若控制信号S_C2的位准不等于预设位准时，释放控制元件130不导通。

图2A为本发明的驱动电路的一可能实施例。如图2A所示，检测器110包括一电阻R11、一电容C11、一P型晶体管P11以及一N型晶体管N11。电阻R11耦接在电源端140与一节点111之间。电容C11耦接在节点111与接地端GND之间。在本实施例中，电阻R11与电容C11用以检测电源端140或是输入输出接合垫150是否发生一静电放电事件，并在节点111上产生检测信号S_D。

P型晶体管P11的栅极耦接节点111，其源极耦接输入输出接合垫150，其漏极耦接控制器120。N型晶体管N11的栅极耦接节点111、其源极耦接接地端GND、其漏极耦接P型晶体管P11的漏极。在本实施例中，P型晶体管P11与N型晶体管N11构成一反相器，并根据检测信号S_D产生触发信号S_T。

控制器120为一P型晶体管P12。P型晶体管P12的栅极耦接节点111，用以接收检测信号S_D。P型晶体管P12的源极耦接P型晶体管P11的漏极，其漏极耦接释放控制元件130。释放控制元件130为一N型晶体管N12。N型晶体管N12的栅极耦接P型晶体管P12的漏极，其源极耦接接地端GND，其漏极耦接输入输出接合垫150。

当正向静电放电事件发生在输入输出接合垫150并且电源端140耦接至地时，驱动电路200A操作在一保护模式。在保护模式下，由于电容C11的耦合效应，节点111的位准为低位准。由于检测信号S_D为低位准，因此，导通P型晶体管P11，使得触发信号S_T为高位准。此时，由于P型晶体管P12也被导通，故控制信号S_C1为高位准，因此，导通N型晶体管N12。当N型晶体管N12导通时，静电放电电流从输入输出接合垫150释放至接地端GND。

然而，当静电放电事件并未发生在输入输出接合垫150或是电源端140时，驱动电路200A操作在一正常模式。在正常模式下，电源端140接收一高操作电压(如3.3V)，接地端GND接收一低操作电压(如0V)。因此，节点111的位准为高位准。由于检测信号S_D为高位准，故导通N型晶体管N11，但不导通P型晶体管P12。此时，N型晶体管N12根据控制信号S_C2而动作。在一可能实施例中，当控制信号S_C2为高位准时，N型晶体管N12被导通，用以设定输入输出接合垫150的位准为低位准。在另一可能实施例中，当控制信号S_C2为低位准时，N型晶体管N12不被导通，因此，停止设定输入输出接合垫150的位准。

图2B为本发明的驱动电路的另一可能实施例。图2B相似图2A，不同之处在于，驱动电路200B多了一传输栅(transmission gate)210。由于图2B的检测器110、控制器120以及释放控制元件130的动作方式与图2A相同，故不再赘述。

在本实施例中，传输栅210根据节点111的位准(即检测信号S_D)传送控制信号S_C2予N型晶体管N12。在一可能实施例中，控制信号S_C2是由一外部元件(未显示)所产生。N型晶体管N12根据控制信号S_C2控制输入输出接合垫150的位准。如图2B所示，传输栅210包括一P型晶体管P13、一N型晶体管N13以及一反相器INV1。

P型晶体管P13的源极接收控制信号S_C2，其漏极耦接N型晶体管N12的栅极。N型晶体管N13的栅极耦接节点111，用以接收检测信号S_D，其源极耦接P型晶体管P13的漏极，其漏极接收控制信号S_C2。反相器INV1的输入端耦接N型晶体管N13的栅极，其输出端耦接P型晶体管P13的栅极。

当检测信号S_D为低位准时，表示发生静电放电事件，因此，P型晶体管P13与N型晶体管N13不导通。在此例中，传输栅210阻挡静电放电电流进入其它元件，如产生控制信号S_C2的元件。然而，当检测信号S_D为高位准时，表示没有发生静电放电事件，因此，P型晶体管P13与N型晶体管N13被导通，用以提供控制信号S_C2予N型晶体管N12的栅极。此时，N型晶体管N12根据控制信号S_C2而动作。

图3A为本发明的驱动电路的另一可能实施例。在本实施例中，检测器110包括一电容C21、一电阻R21、一P型晶体管P21以及一N型晶体管N21。电容C21耦接在电源端140与节点111之间。电阻R21耦接在节点111与接地端GND之间。电容C21与电阻R21用以检测静电放电事件是否发生在电源端140，并在节点111产生检测信号S_D。

P型晶体管P21的栅极耦接节点111，其源极耦接电源端140，其漏极耦接控制器120。N型晶体管N21的栅极耦接节点111、其源极耦接接地端GND、其漏极耦接P型晶体管P21的漏极。在本实施例中，P型晶体管P21与N型晶体管N21构成一反相器，并根据检测信号S_D产生触发信号S_T。

控制器120为一N型晶体管N22，其栅极耦接节点111，用以接收检测信号S_D，其源极耦接释放控制元件130，其漏极耦接P型晶体管P21的漏极，用以接收触发信号S_T。释放控制元件130为一P型晶体管P22，其栅极耦接N型晶体管N22的源极，其源极耦接电源端140，其漏极耦接输入输出接合垫150。

当一正向静电放电事件发生在电源端140，并且输入输出接合垫150耦接至地时，驱动电路300A进入一保护模式。在此模式下，检测信号S_D为高位准，因此，导通N型晶体管N21及N22，使得触发信号S_T与控制信号S_C1为低位准。因此，P型晶体管P22被导通，用以将静电放电电流由电源端140释放至输入输出接合垫150。

当电源端140与输入输出接合垫150并未发生静电放电事件，并且电源端140与接地端GND分别接收到高操作电压以及低操作电压时，驱动电路300A进入一正常模式。在正常模式下，检测信号S_D为低位准，因此，导通P型晶体管P21，但不导通N型晶体管N22。由于N型晶体管N22不被导通，因此，P型晶体管P22根据控制信号S_C2而动作。在一可能实施例中，当控制信号S_C2为低位准时，P型晶体管P22被导通，用以令输入输出接合垫150的位准为高位准。

图3B为本发明的驱动电路的另一可能实施例。图3B相似图3A，不同之处在于，图3B的驱动电路300B多了电容C22。电容C22耦接于输入输出接合垫150与接地端GND之间，用以避免接地端GND的位准为浮动状态(floating)。在此例中，当驱动电路300B操作在保护模式下时，由于输入输出接合垫150被耦接至地，通过电容C22的耦合效应，接地端GND为一接地位准。由于图3B的驱动电路的动作原理与图3A相似，故不再赘述。

图3C为本发明的驱动电路的另一可能实施例。图3C相似图3A，不同之处在于，图3C的驱动电路300C更包括一传输栅310。传输栅310根据P型晶体管P21的漏极的位准(即触发信号S_T)传送控制信号S_C2予P型晶体管P22。P型晶体管P22再根据控制信号S_C2控制输入输出接合垫150的位准。

在本实施例中，传输栅310包括一P型晶体管P23、一N型晶体管N23以及一反相器INV2。P型晶体管P23的栅极耦接反相器INV2的输出端，其源极接收控制信号S_C2，其漏极耦接P型晶体管P22的栅极。N型晶体管N23的栅极耦接P型晶体管P21的漏极，用以接收触发信号S_T，其源极耦接P型晶体管P23的漏极，其漏极接收控制信号S_C2。反相器INV2的输入端耦接N型晶体管N23的栅极。

当驱动电路300C操作在一正常模式下(即未发生静电放电事件)，触发信号S_T为高位准。因此，导通P型晶体管P23与N型晶体管N23，用以提供控制信号S_C2予P型晶体管P22的栅极。当控制信号S_c2为低位准时，由于P型晶体管P22被导通，故输入输出接合垫150的位准为高位准。由于图3C的检测器110、控制器120以及释放控制元件130的动作原理与图3A相同，故不再赘述。

图4A为本发明的驱动电路的另一可能实施例。如图4A所示，检测器110包括一电容C41、一电阻R41、一P型晶体管P41以及一N型晶体管N41。电容C41耦接在电源端140与节点111之间。电阻R41耦接在节点111与接地端GND之间。电容C41与电阻R41检测电源端140或是输入输出接合垫150是否发生一静电放电事件，并产生检测信号S_D。

P型晶体管P41的栅极耦接节点111，其源极耦接输入输出接合垫150。N型晶体管N41的栅极耦接节点111，其源极耦接接地端GND，其漏极耦接P型晶体管P41的漏极，用以输出触发信号S_T。

在本实施例中，控制器120为一P型晶体管P42，其栅极耦接P型晶体管P41的漏极，用以接收触发信号S_T，其源极耦接节点111，用以接收检测信号S_D，其漏极耦接释放控制元件130。释放控制元件130为一N型晶体管N42，其栅极耦接P型晶体管P42的漏极，其源极耦接接地端GND，其漏极耦接输入输出接合垫150。

电容C42耦接在电源端140与输入输出接合垫150之间。因此，当正向静电放电事件发生在输入输出接合垫150时，检测信号S_D为高位准。此时，驱动电路400A进入一保护模式。在保护模式下，由于检测信号S_D为高位准，因此，导通N型晶体管N41，使得触发信号S_T为低位准。在此例中，P型晶体管P42被导通。由于检测信号S_D为高位准，因此，控制信号S_C1也为高位准，用以导通N型晶体管N42。当N型晶体管N42被导通时，便可将静电放电电流从输入输出接合垫150释放至接地端GND。

当电源端140与输入输出接合垫150未发生静电放电事件，并且电源端140接收一高操作电压，接地端GND接收一低操作电压时，驱动电路400A进入一正常模式。在正常模式下，检测信号S_D为低位准，因此导通P型晶体管P41。由于P型晶体管P41的源极耦接电源端140，故触发信号S_T为高位准，因此不导通P型晶体管P42。在此例中，N型晶体管N42是由控制信号S_C2所控制。举例而言，当控制信号S_C2为高位准时，N型晶体管N42被导通，用以令输入输出接合垫150的位准等于一低位准。当控制信号S_C2为低位准时，N型晶体管N42不导通，因而停止令输入输出接合垫150的位准等于低位准。

图4B为本发明的驱动电路的另一可能实施例。图4B相似图4A，不同之处在于，图4B的驱动电路400B多了一传输栅410。传输栅410根据P型晶体管P41的漏极的位准(即触发信号S_T)传送控制信号S_C2予N型晶体管N42。

如图4B所示，传输栅410包括一P型晶体管P43、一N型晶体管N43以及一反相器INV3。P型晶体管P43的栅极耦接反相器INV3的输出端，其源极接收控制信号S_C2，其漏极耦接N型晶体管N42的栅极。N型晶体管N43的栅极耦接P型晶体管P41的漏极，用以接收触发信号S_T，其源极耦接P型晶体管P43的漏极，其漏极接收控制信号S_C2。反相器INV3的输入端耦接N型晶体管N43的栅极。

当触发信号S_T为低位准时，N型晶体管N43与P型晶体管P43不导通。因此，传输栅410不提供控制信号S_C2予N型晶体管N42。当触发信号S_T为高位准时，N型晶体管N43与P型晶体管P43均被导通，用以传送控制信号S_C2予N型晶体管N42的栅极。此时，若控制信号S_C2为高位准时，N型晶体管N42被导通，用以将输入输出接合垫150的位准设定在低位准。若控制信号S_C2为低位准，N型晶体管N42不导通，因此，停止设定输入输出接合垫150的位准。

图5A为本发明的驱动电路的另一可能实施例。如图5A所示，检测器110包括一电阻R51、一电容C51、一P型晶体管P51以及一N型晶体管N51。电阻R51耦接于电源端140与节点111之间。电容C51耦接于节点111与接地端GND之间。电阻R51与电容C51用以判断电源端140是否发生一静电放电事件，并产生检测信号S_D。P型晶体管P51的栅极耦接节点111，其源极耦接电源端140。N型晶体管N51的栅极耦接节点111，其源极耦接接地端GND，其漏极耦接P型晶体管P51的漏极。

在本实施例中，控制器120为一N型晶体管N52，释放控制元件130为一P型晶体管P52。N型晶体管N52的栅极耦接P型晶体管P51的漏极，用以接收触发信号S_T，其源极耦接节点111，其漏极耦接释放控制元件130。P型晶体管P52的栅极耦接N型晶体管N52的漏极，其源极耦接电源端140，其漏极耦接输入输出接合垫150。

当一正向静电放电事件发生在电源端140，并且输入输出接合垫150耦接至地时，驱动电路500A进入一保护模式。在保护模式下，检测信号S_D为低位准。因此，P型晶体管P51导通，使得触发信号S_T为高位准。由于触发信号S_T为高位准，故可导通N型晶体管N52，使得控制信号S_C1为低位准，用以导通P型晶体管P52。当P型晶体管P52被导通时，便可将静电放电电流从电源端140释放至输入输出接合垫150。

当电源端140并未发生静电放电事件，并且电源端140接收一高操作电压，接地端GND接收一低操作电压时，驱动电路500A进入一正常模式。在正常模式下，检测信号S_D为高位准，因此，导通N型晶体管N51。此时，由于触发信号S_T为低位准，因此不导通N型晶体管N52。在此模式下，P型晶体管P52根据控制信号S_C2控制输入输出接合垫150的位准。举例而言，当控制信号S_C2为低位准时，P型晶体管P52导通，用以将输入输出接合垫150的位准设定在高位准。当控制信号S_C2为高位准时，P型晶体管P52不导通，用以停止设定输入输出接合垫150的位准。

图5B为本发明的驱动电路的另一可能实施例。图5B相似图5A，不同之处在于，图5B的驱动电路500B多了一电容C52。如图5B所示，电容C52耦接在输入输出接合垫150与接地端GND之间，用以控制接地端GND的位准。举例而言，当输入输出接合垫150耦接至地时，接地端GND的位准也为接地位准。

图5C为本发明的驱动电路的另一可能实施例。图5C相似图5A，不同之处在于，图5C的驱动电路500C多了一传输栅510。传输栅510根据节点111的位准(即检测信号S_D)传送控制信号S_C2予P型晶体管P52。P型晶体管P52根据控制信号S_C2控制输入输出接合垫150的位准。

在本实施例中，传输栅510包括一P型晶体管P53、一N型晶体管N53以及一反相器INV4。P型晶体管P53的栅极耦接反相器INV4的输出端，其源极接收控制信号S_C2，其漏极耦接P型晶体管P52的栅极。N型晶体管N53的栅极耦接节点111，用以接收检测信号S_D，其源极耦接P型晶体管P53的漏极，其漏极接收控制信号S_C2。反相器INV4的输入端耦接N型晶体管N53的栅极。

当检测信号S_D为低位准时，N型晶体管N53与P型晶体管P53不导通。因此，传输栅510不提供控制信号S_C2予P型晶体管P52。当检测信号S_D为高位准时，N型晶体管N53与P型晶体管P53均被导通，用以传送控制信号S_C2予P型晶体管P52的栅极。此时，若控制信号S_C2为低位准，则P型晶体管P52被导通，用以将输入输出接合垫150的位准设定在高位准。若控制信号S_C2为高位准，P型晶体管P52不导通，因此，停止设定输入输出接合垫150的位准。

除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明本领域技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种驱动电路，其特征在于，用以控制一输入输出接合垫的位准，并具有静电放电防护能力，并包括：

一检测器，耦接一电源端与该输入输出接合垫，并检测该电源端或是该输入输出接合垫是否发生一静电放电事件，用以产生一检测信号以及一触发信号；

一控制器，耦接该检测器；以及

一释放控制元件，耦接该电源端或该输入输出接合垫，并耦接该控制器；

其中，当一静电放电事件发生在该电源端或该输入输出接合垫时，该检测器通过该检测信号及该触发信号之一使能该控制器，使得该控制器传送该检测信号及该触发信号之另一予该释放控制元件，用以导通该释放控制元件，用以释放一静电放电电流，

其中，当该静电放电事件未发生在该电源端及该输入输出接合垫时，该检测器不使能该控制器，并且该释放控制元件根据一控制信号而导通，用以控制该输入输出接合垫的位准。

2.如权利要求1所述的驱动电路，其特征在于，该检测器包括：

一电阻，耦接于该电源端与一节点之间；

一电容，耦接于该节点与一接地端之间；

一第一P型晶体管，具有一第一栅极、一第一源极以及一第一漏极，该第一栅极耦接该节点，该第一源极耦接该输入输出接合垫，该第一漏极耦接该控制器；以及

一第一N型晶体管，具有一第二栅极、一第二源极以及一第二漏极，该第二栅极耦接该节点、该第二源极耦接该接地端、该第二漏极耦接该第一P型晶体管的该第一漏极。

3.如权利要求2所述的驱动电路，其特征在于，该控制器为一第二P型晶体管，具有一第三栅极、一第三源极以及一第三漏极，该第三栅极耦接该节点，该第三源极耦接该第一漏极，该第三漏极耦接该释放控制元件；

其中该释放控制元件为一第二N型晶体管，具有一第四栅极、一第四源极以及一第四漏极，该第四栅极耦接该第三漏极，该第四源极耦接该接地端，该第四漏极耦接该输入输出接合垫。

4.如权利要求3所述的驱动电路，其特征在于，更包括：

一传输栅，根据该节点的位准传送该控制信号予该第二N型晶体管，其中该第二N型晶体管根据该控制信号控制该输入输出接合垫的位准。

5.如权利要求4所述的驱动电路，其特征在于，该传输栅包括：

一第三P型晶体管，具有一第五栅极、一第五源极以及一第五漏极，该第五源极接收该控制信号以及该第五漏极耦接该第四栅极；

一第三N型晶体管，具有一第六栅极、一第六源极以及一第六漏极，该第六栅极耦接该节点，该第六源极耦接该第五漏极以及该第六漏极接收该控制信号；以及

一反相器，具有一输入端以及一输出端，该输入端耦接该第六栅极，该输出端耦接该第五栅极。

6.如权利要求1所述的驱动电路，其特征在于，该检测器包括：

一第一电容，耦接于该电源端与一节点之间；

一电阻，耦接于该节点与一接地端之间；

一第一P型晶体管，具有一第一栅极、一第一源极以及一第一漏极，该第一栅极耦接该节点，该第一源极耦接该电源端，该第一漏极耦接该控制器；以及

一第一N型晶体管，具有一第二栅极、一第二源极以及一第二漏极，该第二栅极耦接该节点、该第二源极耦接该接地端以及该第二漏极耦接该第一漏极。

7.如权利要求6所述的驱动电路，其特征在于，该控制器为一第二N型晶体管，具有一第三栅极、一第三源极以及一第三漏极，该第三栅极耦接该节点，该第三源极耦接该释放控制元件，该第三漏极耦接该第一漏极；

其中该释放控制元件为一第二P型晶体管，具有一第四栅极、一第四源极以及一第四漏极，该第四栅极耦接该第三源极，该第四源极耦接该电源端，该第四漏极耦接该输入输出接合垫。

8.如权利要求7所述的驱动电路，其特征在于，更包括：

一传输栅，根据该第一漏极的位准传送该控制信号予该第二P型晶体管，其中该第二P型晶体管根据该控制信号控制该输入输出接合垫的位准。

9.如权利要求8所述的驱动电路，其特征在于，该传输栅包括：

一第三P型晶体管，具有一第五栅极、一第五源极以及一第五漏极，该第五源极接收该控制信号，该第五漏极耦接该第四栅极；

一第三N型晶体管，具有一第六栅极、一第六源极以及一第六漏极，该第六栅极耦接该第一P型晶体管的第一漏极，该第六源极耦接该第五漏极以及该第六漏极接收该控制信号；以及

一反相器，具有一输入端以及一输出端，该输入端耦接该第六栅极，该输出端耦接该第五栅极。

10.如权利要求9所述的驱动电路，其特征在于，更包括：

一第二电容，耦接于该输入输出接合垫与该接地端之间。

11.如权利要求1所述的驱动电路，其特征在于，该检测器包括：

一第一电容，耦接于该电源端与一节点之间；

一电阻，耦接于该节点与一接地端之间；

一第一P型晶体管，具有一第一栅极、一第一源极以及一第一漏极，该第一栅极耦接该节点，该第一源极耦接该电源端；以及

一第一N型晶体管，具有一第二栅极、一第二源极以及一第二漏极，该第二栅极耦接该节点、该第二源极耦接该接地端以及该第二漏极耦接该第一漏极。

12.如权利要求11所述的驱动电路，其特征在于，该控制器为一第二P型晶体管，具有一第三栅极、一第三源极以及一第三漏极，该第三栅极耦接该第一漏极，该第三源极耦接该节点，该第三漏极耦接该释放控制元件；

其中该释放控制元件为一第二N型晶体管，具有一第四栅极、一第四源极以及一第四漏极，该第四栅极耦接该第三漏极，该第四源极耦接该接地端，该第四漏极耦接该输入输出接合垫。

13.如权利要求12所述的驱动电路，其特征在于，更包括：

一传输栅，根据该第一漏极的位准传送该控制信号予该第二N型晶体管，其中该第二N型晶体管根据该控制信号控制该输入输出接合垫的位准。

14.如权利要求13所述的驱动电路，其特征在于，该传输栅包括：

一第三P型晶体管，具有一第五栅极、一第五源极以及一第五漏极，该第五源极接收该控制信号，该第五漏极耦接该第四栅极；

一第三N型晶体管，具有一第六栅极、一第六源极以及一第六漏极，该第六栅极耦接该第一漏极，该第六源极耦接该第五漏极，该第六漏极接收该控制信号；

一反相器，具有一输入端以及一输出端，该输入端耦接该第六栅极，该输出端耦接该第五栅极。

15.如权利要求4所述的驱动电路，其特征在于，更包括：

一第二电容，耦接于该电源端与该输入输出接合垫之间。

16.如权利要求1所述的驱动电路，其特征在于，该检测器包括：

一电阻，耦接于该电源端与一节点之间；

一第一电容，耦接于该节点与一接地端之间；

一第一P型晶体管，具有一第一栅极、一第一源极以及一第一漏极，该第一栅极耦接该节点，该第一源极耦接该电源端；以及

一第一N型晶体管，具有一第二栅极、一第二源极以及一第二漏极，该第二栅极耦接该节点、该第二源极耦接该接地端以及该第二漏极耦接该第一漏极。

17.如权利要求16所述的驱动电路，其特征在于，该控制器为一第二N型晶体管，具有一第三栅极、一第三源极以及一第三漏极，该第三栅极耦接该第一漏极，该第三源极耦接该节点，该第三漏极耦接该释放控制元件；

其中该释放控制元件为一第二P型晶体管，具有一第四栅极、一第四源极以及一第四漏极，该第四栅极耦接该第三源极，该第四源极耦接该电源端，该第四漏极耦接该输入输出接合垫。

18.如权利要求17所述的驱动电路，其特征在于，更包括：

一传输栅，用以根据该节点的位准传送该控制信号予该第二P型晶体管，其中该第二P型晶体管根据该控制信号控制该输入输出接合垫的位准。

19.如权利要求18所述的驱动电路，其特征在于，该传输栅包括：

一第三P型晶体管，具有一第五栅极、一第五源极以及一第五漏极，该第五源极接收该控制信号，该第五漏极耦接该第四栅极；

一第三N型晶体管，具有一第六栅极、一第六源极以及一第六漏极，该第六源极耦接该第五漏极，该第六漏极接收该控制信号；以及

一反相器，具有一输入端以及一输出端，该输入端耦接该第六栅极，该输出端耦接该第五栅极。

20.如权利要求19所述的驱动电路，其特征在于，更包括：

一第二电容，耦接于该输入输出接合垫与该接地端之间。