CN204498098U - 输出电路、检测传感器 - Google Patents

Abstract

本实用新型的目的在于提供能抑制输出晶体管的误动作的输出电路、检测传感器。输出晶体管(M1)连接到外部端子(T2)与配线(GND)之间。在外部端子(T2)与输出晶体管(M1)的栅极端子之间连接着有源钳位电路(22)，在输出晶体管(M1)的栅极端子与配线(GND)之间连接着电阻(R1)。向缓冲电路(21)提供输出控制信号(OC1)。晶体管(M2)连接到配线(VDD)与输出晶体管(M1)的栅极端子之间，向栅极端子提供缓冲电路(21)的输出信号(S 1)。晶体管(M3)连接到输出晶体管(M1)的栅极端子与配线(GND)之间，向栅极端子提供输出信号(S1)。电阻(R2)插入连接到输出晶体管(M1)的栅极端子与晶体管(M3)之间。

Description

输出电路、检测传感器

技术领域

本实用新型涉及输出电路、检测传感器。

背景技术

以往，如遮光式、反射式那样使用光的检测传感器具有输出电路，该输出电路用于输出与有无检测对象相应的信号。输出电路具有连接到输出端子的晶体管，通过该输出晶体管使电流流动。连接到检测传感器的控制器根据连接到输出晶体管的负载中的电平来判定检测传感器的输出信号的电平。在这样的输出电路中有如下电路：为了确保输出晶体管相对于施加于输出端子的噪声、静电放电(ESD：Electric Static Discharge)的耐性，在驱动例如电机等负载的驱动电路(输出电路)中具备保护输出晶体管的保护电路(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：(日本)特开2008－35067号公报

实用新型内容

但是，在输出电路中，有可能发生晶体管意外地导通、即误动作。例如，为了减少功耗等，有时在上述的输出晶体管中使用例如MOS晶体管。该MOS晶体管的漏极端子连接到传感器的输出端子，构成所谓的开漏极输出电路。在这样的输出电路中，当噪声等施加于输出端子时，由于MOS晶体管的漏极-栅极间的耦合电容，MOS晶体管的栅极电压变动，晶体管意外地导通。

本实用新型是为了解决上述课题而完成的，其目的在于抑制输出晶体管的误动作。

解决上述课题的输出电路是设于检测传感器的输出电路，具备：输出晶体管，其第1端子连接到输出端子，第2端子连接到低电位侧的第1配线；第1有源钳位电路，其连接到所述输出端子与所述输出晶体管的控制端子之间；第1电阻，其连接到所述输出晶体管的控制端子与所述第1配线之间；缓冲电路，其输出控制信号向输入端子提供；第1晶体管，其第2端子连接到高电位侧的第2配线，第1端子连接到所述输出晶体管的控制端子，控制端子被提供所述缓冲电路的输出信号；第2晶体管，其第1端子连接到所述输出晶体管的控制端子，第2端子连接到所述第1配线，控制端子被提供所述缓冲电路的输出信号，相对于所述第1晶体管互补地导通截止；以及第2电阻，其插入连接到所述输出晶体管的控制端子与所述第2晶体管的第1端子之间、以及所述第2晶体管的第2端子与所述第1配线之间中的至少一方。

根据该构成，在第2晶体管导通时，通过该第2晶体管和第2电阻，输出晶体管的控制端子连接到低电位侧的第1配线，输出晶体管截止。并且，第2晶体管和第2电阻的串联电路相对于第1电阻并联连接。因此，输出晶体管的控制端子与第1配线之间的合成电阻的电阻值仅比第1电阻的情况小。该合成电阻和第1有源钳位电路将由于施加于输出端子的电涌导致的该输出端子的电压钳位到规定电压，保护输出晶体管。另外，输出晶体管的控制端子与第1配线之间的合成电阻抑制由于噪声等使输出晶体管的控制端子中的电压变动，减少输出晶体管意外导通、即输出晶体管的误动作。

在上述的输出电路中，优选所述第1电阻的电阻值设定为大于所述第2电阻的电阻值。

根据该构成，在第2晶体管截止、第1晶体管导通时，输出晶体管的控制端子仅利用第1电阻连接到第1配线。因此，通过增大第1电阻的电阻值，减少输出晶体管的控制端子与第1配线之间的电流量，抑制功耗的增加。

在上述的输出电路中，优选具备：第3晶体管，其第2端子连接到所述第2晶体管的控制端子，第1端子连接到所述第1配线；第2有源钳位电路，其连接到所述输出端子与所述第3晶体管的控制端子之间；以及第3电阻，其连接到所述第3晶体管的控制端子与所述第1配线之间。

根据该构成，利用在第2有源钳位电路中流动的电流导通的第3晶体管将第2晶体管的控制端子连接到低电位侧的第1配线，第2晶体管截止。因此，当向输出端子施加电涌时，使第2晶体管截止，通过利用第1有源钳位电路和第1电阻导通的输出晶体管，电涌向第1配线流动，可确保输出晶体管的耐性。

在上述的输出电路中，优选所述第2晶体管的控制端子通过第4电阻连接到所述缓冲电路的输出端子。

根据该构成，能利用第3晶体管容易地使第2晶体管截止。

在上述的输出电路中，优选所述输出晶体管是所述第1端子为漏极端子、所述第2端子为源极端子的MOS型的晶体管。

根据该构成，用于驱动作为MOS型的晶体管的输出晶体管的功耗与使用双极晶体管的情况相比减少。

在上述的输出电路中，优选所述第1有源钳位电路具备相对于从所述输出端子朝向所述输出晶体管的控制端子的方向而正向连接的二极管和反向连接的齐纳二极管。

根据该构成，利用施加于输出端子的电涌，有源钳位电路的齐纳二极管击穿。通过在有源钳位电路中流动的电流和利用第1电阻导通的输出晶体管，电涌向低电位侧的第1配线流动。因此，可确保输出晶体管的耐性。

解决上述课题的检测传感器具备：检测电路，其输出与检测对象的物理量相应的检测信号；判定电路，其输出与所述检测信号相应的判定信号；信号处理电路，其基于所述判定信号将输出控制信号输出；以及上述的输出电路。

根据该构成，在输出电路中，可确保相对于输出晶体管中的电涌的耐性。另外，在输出电路中，可减少由于噪声导致的输出晶体管的误动作。

并且，可提供具备该输出电路的检测传感器。

根据本实用新型，能抑制输出晶体管的误动作。

附图说明

图1是第1实施方式的检测传感器的方框电路图。

图2是第1实施方式的输出电路的电路图。

图3是第2实施方式的输出电路的电路图。

附图标记说明

10：检测传感器、13：受光电路(检测电路)、14：受光判定电路(判定电路)、15：信号处理电路、16、17、31：输出电路、21：缓冲电路、22：有源钳位电路(第1有源钳位电路)、23：有源钳位电路(第2有源钳位电路)、DS：受光信号(判定信号)、KS：检测信号、M1：输出晶体管、M2：晶体管(第1晶体管)、M3：晶体管(第2晶体管)、M4：晶体管(第3晶体管)、R1：电阻(第1电阻)、R2：电阻(第2电阻)、R11：电阻(第1电阻)、R12：电阻(第2电阻)、R13：电阻(第4电阻)、R14：电阻(第3电阻)、ZD1、ZD2：齐纳二极管、D1、D2：二极管、T2：外部端子(输出端子)、GND：配线(第1配线)、VDD：配线(第2配线)。

具体实施方式

(第1实施方式)

以下说明第1实施方式。

图1所示的检测传感器10连接到未图示的控制器。例如，检测传感器10的外部端子T1～T4通过未图示的电线连接到控制器。外部端子T1、T4是电源端子，从控制器被提供驱动电压(高电位电压VC、低电位电压GND)。外部端子T2、T3是输出端子。

检测传感器10具有电源电路11、投光电路12、受光电路13、受光判定电路14、信号处理电路15、输出电路16、17。检测传感器10基于所提供的驱动电压工作，使输出电路16、17的输出晶体管导通截止。控制器接收与输出晶体管的导通截止相应的信号。

电源电路11连接到检测传感器10的外部端子T1。外部端子T1从该检测传感器10所连接的控制器(图示省略)被提供检测传感器10的驱动电压。电源电路11基于驱动电压生成用于各电路工作的高电位电压VDD。关于高电位电压VDD的提供，在图1中省略。

投光电路12包含投光元件(例如发光二极管)。投光电路12基于从电源电路11提供的工作电压(例如高电位电压VDD)工作，投射光。受光电路13包含受光元件(例如光晶体管)，输出与入射光量相应的电平的检测信号KS。该检测传感器10是例如在1个壳体中将投光元件和受光元件相互相对配置的光传感器(光电传感器)。检测对象将从投光电路12到受光电路13的光遮断(遮光)。

受光判定电路14基于从受光电路13输出的检测信号KS，输出与相对于受光电路13的光的入射/遮光相应的电平(高电平/低电平)的受光信号DS。因此，受光信号DS的电平与有无检测对象对应。例如，受光判定电路14在入射时输出高电平的受光信号DS，在遮光时输出低电平的受光信号DS。

在信号处理电路15上连接着模式设定开关SW1和显示用发光二极管PD1。信号处理电路15输入与模式设定开关SW1的导通截止相应的模式设定信号MS。模式设定开关SW1设定信号处理电路15中的动作模式(显示模式)。显示用发光二极管PD1的点亮/熄灭表示受光电路13的入射遮光状态。

例如，信号处理电路15基于低电平的模式设定信号MS(模式设定开关SW1接通)判定为第1模式(MODE：1)，基于高电平的模式设定信号MS(模式设定开关SW1断开)判定为第2模式(MODE：0)。第1模式(MODE：1)是在入射时使显示用发光二极管PD1点亮(遮光时熄灭)的模式(入射时导通模式)，第2模式(MODE：0)是在遮光时使显示用发光二极管PD1点亮(入射时熄灭)的模式(遮光时导通模式)。

在第1模式(MODE：1)时，信号处理电路15基于高电平的受光信号DS输出高电平的控制信号PC。显示用发光二极管PD1基于高电平的控制信号PC点亮。因此，在受光电路13入射时，显示用发光二极管PD1点亮。并且，信号处理电路15基于低电平的受光信号DS输出低电平的控制信号PC。因此，在受光电路13遮光时，显示用发光二极管PD1熄灭。

在第2模式(MODE：0)时，信号处理电路15基于高电平的受光信号DS输出低电平的控制信号PC。因此，在受光电路13入射时，显示用发光二极管PD1熄灭。并且，信号处理电路15基于低电平的受光信号DS输出高电平的控制信号PC。因此，在受光电路13遮光时，显示用发光二极管PD1点亮。

信号处理电路15连接到输出电路16、17。输出电路16包含连接到外部端子T2的输出晶体管。输出电路17包含连接到外部端子T3的输出晶体管。信号处理电路15基于受光信号DS生成输出控制信号OC1、OC2。在本实施方式中，信号处理电路15以使2个输出电路16、17互补地、即使一方输出电路16(17)闭合并且使另一方输出电路17(16)断开的方式生成输出控制信号OC1、OC2。

例如，信号处理电路15基于高电平的受光信号DS生成低电平的输出控制信号OC1和高电平的输出控制信号OC2。输出电路16的输出晶体管基于低电平的输出控制信号OC1导通。输出电路17的输出晶体管基于高电平的输出控制信号OC2截止。因此，在受光电路13入射时，输出电路16导通，输出电路17截止。另一方面，信号处理电路15基于低电平的受光信号DS生成高电平的输出控制信号OC1和低电平的输出控制信号OC2。因此，在受光电路13遮光时，输出电路16截止，输出电路17导通。

接着，说明输出电路16的构成。输出电路16和输出电路17彼此的构成相同，因此对输出电路17省略附图和说明。

如图2所示，输出电路16具有缓冲电路21、晶体管M1、M2、M3、电容器C1、电阻R1、R2、齐纳二极管ZD1、二极管D1。

向缓冲电路21提供输出控制信号OC1。缓冲电路21将逻辑上与输出控制信号OC1的电平相等的电平的信号S1输出。缓冲电路21的输出端子连接到晶体管M2的栅极端子(控制端子)和晶体管M3的栅极端子(控制端子)。

晶体管M2是P沟道MOS晶体管，晶体管M3是N沟道MOS晶体管。晶体管M2的源极端子(第2端子)连接到提供高电位电压VDD的配线(以下为配线VDD)，晶体管M2的漏极端子(第1端子)连接到晶体管M1的栅极端子(控制端子)。该晶体管M1例如是P沟道MOS晶体管，是输出晶体管。以下作为输出晶体管M1说明。

输出晶体管M1的栅极端子通过电阻R2连接到晶体管M3的漏极端子(第1端子)。晶体管M3的源极端子(第2端子)连接到低电位电压(例如接地GND)的配线(以下为配线GND)。

输出晶体管M1的源极端子(第2端子)连接到配线GND，输出晶体管M1的漏极端子(第1端子)连接到外部端子T2。因此，该输出电路16是开漏极输出电路。

外部端子T2连接到齐纳二极管ZD1的阴极端子。齐纳二极管ZD1的阳极端子连接到二极管D1的阳极端子，二极管D1的阴极端子连接到输出晶体管M1的栅极端子。因此，在外部端子T2与输出晶体管M1的栅极端子之间从外部端子T2开始依次串联连接有反向连接的齐纳二极管ZD1、正向连接的二极管D1。该齐纳二极管ZD1和二极管D1构成有源钳位电路22。

二极管D1的阴极端子通过电阻R1连接到配线GND。因此，电阻R1连接到有源钳位电路与配线GND之间。另外，该电阻R1相对于上述的电阻R2和晶体管M3的串联电路并联连接。

外部端子T2连接到电容器C1的第1端子，电容器C1的第2端子连接到输出晶体管M1的栅极端子。因此，电容器C1连接到输出晶体管M1的栅极-漏极间。

说明该输出电路16的作用。

在输出控制信号OC1为低电平时，基于缓冲电路21的输出信号S1，晶体管M2导通，晶体管M3截止。因此，输出晶体管M1的栅极端子利用导通的晶体管M2连接到配线VDD，并且利用电阻R1连接到配线GND。该电阻R1的电阻值设定为较大的值，以使得不妨碍由于导通的晶体管M2导致输出晶体管M1的栅极电压上升。由此，向输出晶体管M1的栅极端子提供高电位电压VDD，输出晶体管M1导通。即，通过将电阻R1的电阻值设定为较大的值，使输出晶体管M1可靠地导通。因此，通过输出晶体管M1，并通过未图示的控制器的负载电阻，电流流动，控制器输入低电平的信号。

通过将电阻R1的电阻值设定为较大的值，从而抑制功耗的增加。即，电阻R1的第1端子通过晶体管M2连接到配线VDD，电阻R1的第2端子连接到配线GND。晶体管M2基于缓冲电路21的输出信号S1(低电平)导通。因此，电流从配线VDD通过导通的晶体管M2和电阻R1朝向配线GND流动。该电流量与电阻R1的电阻值相应。因此，通过如上所述设定电阻R1的电阻值，从而抑制功耗的增加。

另一方面，在输出控制信号OC1为高电平时，基于缓冲电路21的输出信号S1，晶体管M2截止，晶体管M3导通。由此，输出晶体管M1的栅极端子通过电阻R1和导通的晶体管M3以及电阻R2成为低电位电压接地电平，输出晶体管M1截止。因此，电路不经由输出晶体管M1流动，因此控制器利用负载电阻输入高电平的信号。

在使输出晶体管M1截止时，当向外部端子T2施加如静电放电(ESD：Electric Static Discharge)的电涌时，外部端子T2的电平急剧上升。由于该外部端子T2的电平，齐纳二极管ZD1击穿，电流经由齐纳二极管ZD1和二极管D1流动。

此时，输出晶体管M1的栅极端子通过电阻R1和导通的晶体管M3以及电阻R2的并联电路连接到配线GND。因此，输出晶体管M1由于将电阻R1、R2以及导通的晶体管M3的导通电阻值合成所得的值的电阻而导通。由此，施加于外部端子T2的电涌电压(电流)经由导通的输出晶体管M1向外部端子T4(配线GND)流动，因此可确保ESD耐性。

在使输出晶体管M1截止时，当向外部端子T2施加噪声时，由于输出晶体管M1的漏极-栅极间的寄生电容的电容耦合，输出晶体管M1的栅极电压变动。此时，当在输出晶体管M1的栅极-源极间仅连接较大的电阻值的电阻R1时，有时通过由于噪声等而变动的栅极电压使输出晶体管M1导通。即，有可能由于噪声使输出晶体管M1误动作。

但是，在本实施方式中，相对于电阻R1并联地连接有电阻R2和晶体管M3的串联电路。在使输出晶体管M1截止时，该晶体管M3导通。因此，通过将电阻R2的电阻值设定为较小的值，可抑制输出晶体管M1的栅极端子中的电压上升，可抑制输出晶体管M1的误动作。

如上所述，根据本实施方式，起到以下效果。

(1－1)在晶体管M3基于输出控制信号OC1导通时，输出晶体管M1的栅极端子通过该晶体管M3和电阻R2连接到低电位侧的配线GND，输出晶体管M1截止。并且，晶体管M3和电阻R2的串联电路相对于电阻R1并联连接。因此，输出晶体管M1的栅极端子与配线GND之间的合成电阻的电阻值仅比电阻R1的情况下小。该电阻R1、R2和有源钳位电路22将由于施加于外部端子T2的电涌导致的该外部端子T2的电压钳位到规定电压，保护输出晶体管M1。另外，输出晶体管M1的栅极端子与配线GND之间的电阻R1、R2由于噪声等抑制输出晶体管M1的栅极端子中的电压变动，因此能减少输出晶体管M1意外地导通的误动作。

(1－2)电阻R1的电阻值设定为大于电阻R2的电阻值。因此，在晶体管M3截止、晶体管M1导通时，输出晶体管M1的栅极端子仅利用电阻R1连接到配线GND。因此，通过增大电阻R1的电阻值，对于利用导通的晶体管M2而流动的电流，通过减少输出晶体管M1的栅极端子与配线GND之间的电流量，能抑制功耗的增加。

(第2实施方式)

以下说明第2实施方式。

检测传感器的构成与第一实施方式相同，因此省略附图和说明。

在以下说明中，对与上述第1实施方式相同的部件使用相同的附图标记，省略其说明的一部分或者全部。

如图3所示，该实施方式的输出电路31具有缓冲电路21、晶体管M1、M2、M3、M4、电容器C1、电阻R11、R12、R13、R14、齐纳二极管ZD1、ZD2、二极管D1、D2。

缓冲电路21的输出端子连接到晶体管M2的栅极端子(控制端子)，并且通过电阻R13连接到晶体管M3的栅极端子(控制端子)。晶体管M2的源极端子连接到配线VDD，晶体管M2的漏极端子连接到晶体管M1的栅极端子(控制端子)。晶体管M1是输出晶体管。以下作为输出晶体管M1进行说明。输出晶体管M1的栅极端子通过电阻R12连接到晶体管M3的漏极端子。晶体管M3的源极端子连接到配线GND。电阻R11、R12的电阻值例如设定为与上述第1实施方式的电阻R1、R2的电阻值同样。

输出晶体管M1的漏极端子连接到外部端子T2，输出晶体管M1的源极端子连接到配线GND。因此，该输出电路31是开漏极输出电路。

外部端子T2连接到齐纳二极管ZD1的阴极端子，齐纳二极管ZD1的阳极端子は二极管D1的阳极端子，二极管D1的阴极端子连接到晶体管M1的栅极端子。该齐纳二极管ZD1和二极管D1构成有源钳位电路22。

二极管D1的阳极端子通过电阻R11连接到配线GND。

外部端子T2通过电容器C1连接到晶体管M1的栅极端子。

外部端子T2连接到齐纳二极管ZD2的阴极端子，齐纳二极管ZD2的阳极端子连接到二极管D2的阳极端子，二极管D2的阴极端子连接到晶体管M4的栅极端子。该齐纳二极管ZD2和二极管D2构成有源钳位电路23。

晶体管M4的源极端子(第2端子)连接到晶体管M2的栅极端子，晶体管M4的漏极端子(第1端子)连接到配线GND。晶体管M4是与晶体管M3的导电型相同的导电型的MOS晶体管、即N沟道MOS晶体管。晶体管M4的栅极端子通过电阻R14连接到配线GND。电阻R14的电阻值例如设定为小于电阻R11的电阻值。由此，晶体管M4的栅极电压比输出晶体管M1的栅极电压更快地上升，使晶体管M4导通。

说明该输出电路31的作用。

在输出控制信号OC1为低电平时，缓冲电路21的输出信号S1向晶体管M2的栅极端子提供，并且通过电阻R13向晶体管M3的栅极端子提供。连接到该晶体管M3的栅极端子的晶体管M4通过其栅极端子被电阻R14下拉而截止。因此，基于输出信号S1，晶体管M2导通，晶体管M3截止。输出晶体管M1的栅极端子利用导通的晶体管M2连接到配线VDD，并且利用电阻R11连接到配线GND。因此，该电阻R11的电阻值设定为较大的值，以使得不妨碍由于导通的晶体管M2导致输出晶体管M1的栅极电压上升。由此，向输出晶体管M1的栅极端子提供高电位电压VDD，输出晶体管M1导通。因此，通过输出晶体管M1，并通过未图示的控制器的负载电阻，电流流动，控制器输入低电平的信号。

另一方面，在输出控制信号OC1为高电平时，基于缓冲电路21的输出信号S1，晶体管M2截止，晶体管M3导通。由此，输出晶体管M1的栅极端子通过导通的晶体管M3连接到配线GND，输出晶体管M1截止。因此，电流不经由输出晶体管M1流动，因此控制器利用负载电阻输入高电平的信号。

在使输出晶体管M1截止时，当向外部端子T2施加噪声时，由于输出晶体管M1的漏极-栅极间的寄生电容的电容耦合，输出晶体管M1的栅极电压变动。输出晶体管M1的栅极端子通过导通的晶体管M3连接到配线GND。因此，导通的晶体管M3抑制输出晶体管M1的栅极端子中的电压上升。由此，可抑制输出晶体管M1的误动作。

在使输出晶体管M1截止时，当向外部端子T2施加如静电放电(ESD:Electric Static Discharge)的电涌时，外部端子T2的电平上升。由于该外部端子T2的电平，齐纳二极管ZD1击穿，电流经由齐纳二极管ZD1和二极管D1流动。

由于外部端子T2的电平，齐纳二极管ZD2击穿，电流经由齐纳二极管ZD2和二极管D2流动。利用该电流，晶体管M4的栅极电压上升，晶体管M4导通。该导通的晶体管M4将晶体管M3的栅极端子连接到配线GND。由此，晶体管M3截止。即，晶体管M4基于电涌使晶体管M3截止。

于是，输出晶体管M1的栅极端子通过电阻R11连接到配线GND。因此，上述的电流通过该电阻R11向配线GND流动，因此输出晶体管M1利用电阻R11而导通。由此，施加于外部端子T2的电涌电压(电流)通过导通的输出晶体管M1向外部端子T4(配线GND)流动，因此可确保ESD耐性。

如上所述，根据本实施方式，起到以下效果。

(2－1)基于输出控制信号OC1导通的晶体管M3将输出晶体管M1的栅极端子连接到低电位侧的配线GND，输出晶体管M1截止。因此，在施加噪声等时，晶体管M3抑制输出晶体管M1的栅极端子的电压变动，因此能减少输出晶体管M1的意外导通、即输出晶体管M1的误动作。

(2－2)当由于施加于外部端子T2的电涌，电流向有源钳位电路23流动时，利用该电流，晶体管M4的栅极电压上升，晶体管M4导通。导通的晶体管M4将晶体管M3的栅极端子连接到配线GND，因此晶体管M3截止。由此，通过利用有源钳位电路22和电阻R11导通的输出晶体管M1，电涌向配线GND流动，能确保输出晶体管M1的耐性。

(2－3)晶体管M3的栅极端子通过电阻R13连接到缓冲电路21的输出端子，晶体管M4连接到晶体管M3的栅极端子。晶体管M4在通常工作中，栅极端子通过电阻R14连接到配线GND而截止。因此，晶体管M4在通常工作中使输出电路的工作电流不增加，因此不妨碍低功耗化。另外，能利用缓冲电路21的输出信号使晶体管M3导通截止。并且，在为了导通晶体管M3而从缓冲电路21输出输出信号时，将晶体管M4导通，将晶体管M3的栅极端子连接到配线GND，能容易地使该晶体管M3截止。

上述各方式也可以按以下方式实施。

·针对上述第1实施方式，也可以将电阻R2连接到晶体管M3与配线GND之间。另外，也可以在晶体管M3与输出晶体管M1的栅极端子之间、晶体管M3与配线GND之间中的至少一方插入连接电阻。

·针对上述各方式，也能将输出晶体管设为PMOS晶体管。

·在上述第1实施方式中，也可以将晶体管M1～M3设为双极晶体管。另外，在第2实施方式中，也可以将晶体管M1～M4设为双极晶体管。

·针对上述各方式，也可以设为由受光电路13接收来自检测物的反射光的所谓的反射型的检测传感器。

·针对上述各方式，也可以设为将投光电路12和受光电路13收纳于相互不同的框体内的检测系统。即，在图1所示的检测传感器10中，也可以设为去除了投光电路12的传感器。

·针对上述各方式，也可以设为利用光以外的物理量(例如、磁力、温度、压力、超声波等)检测对象物的检测传感器。

Claims (7)

1.一种输出电路，其设于检测传感器，其特征在于，

所述输出电路具备：

输出晶体管，其第1端子连接到输出端子，第2端子连接到低电位侧的第1配线；

第1有源钳位电路，其连接到所述输出端子与所述输出晶体管的控制端子之间；

第1电阻，其连接到所述输出晶体管的控制端子与所述第1配线之间；

缓冲电路，其输出控制信号向输入端子提供；

第1晶体管，其第2端子连接到高电位侧的第2配线，其第1端子连接到所述输出晶体管的控制端子，所述缓冲电路的输出信号被提供至所述第1晶体管的控制端子；

第2晶体管，其第1端子连接到所述输出晶体管的控制端子，其第2端子连接到所述第1配线，所述缓冲电路的输出信号被提供至所述第2晶体管的控制端子，所述第2晶体管对于所述第1晶体管互补地导通截止；以及

第2电阻，其插入连接到所述输出晶体管的控制端子与所述第2晶体管的第1端子之间、以及所述第2晶体管的第2端子与所述第1配线之间中的至少一方。

2.根据权利要求1所述的输出电路，其特征在于，所述第1电阻的电阻值设定为大于所述第2电阻的电阻值。

3.根据权利要求1所述的输出电路，其特征在于，具备：

第3晶体管，其第2端子连接到所述第2晶体管的控制端子，第1端子连接到所述第1配线；

第2有源钳位电路，其连接到所述输出端子与所述第3晶体管的控制端子之间；以及

第3电阻，其连接到所述第3晶体管的控制端子与所述第1配线之间。

4.根据权利要求3所述的输出电路，其特征在于，所述第2晶体管的控制端子通过第4电阻连接到所述缓冲电路的输出端子。

5.根据权利要求1～4中的任一项所述的输出电路，其特征在于，所述输出晶体管是所述第1端子为漏极端子、所述第2端子为源极端子的MOS型的晶体管。

6.根据权利要求1～4中的任一项所述的输出电路，其特征在于，所述第1有源钳位电路具备相对于从所述输出端子朝向所述输出晶体管的控制端子的方向而正向连接的二极管和反向连接的齐纳二极管。

7.一种检测传感器，其特征在于，具备：

检测电路，其输出与检测对象的物理量相应的检测信号；

判定电路，其输出与所述检测信号相应的判定信号；

信号处理电路，其基于所述判定信号将输出控制信号输出；以及

权利要求1～6中的任一项所述的输出电路。