JPH11251893A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH11251893A JPH11251893A JP5488998A JP5488998A JPH11251893A JP H11251893 A JPH11251893 A JP H11251893A JP 5488998 A JP5488998 A JP 5488998A JP 5488998 A JP5488998 A JP 5488998A JP H11251893 A JPH11251893 A JP H11251893A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- output circuit
- switching transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 ＰＮＰ型のスイッチングトランジスタを用い
た出力回路において、外部からの電波等による誤動作を
防止すること。 【解決手段】 スイッチングトランジスタＱ１のベース
にコレクタを接続し、エミッタを電源に接続した第２の
トランジスタＱ２を設ける。第２のトランジスタのベー
スには出力トランジスタＱ１へのベース入力を反転した
反転入力を加える。こうすればトランジスタＱ１，Ｑ２
は逆相動作する。従ってトランジスタＱ１がオフ状態の
ときに寄生コンデンサＣ１へのリーク電流はトランジス
タＱ２から供給されるため、誤動作をなくすることがで
きる。
た出力回路において、外部からの電波等による誤動作を
防止すること。 【解決手段】 スイッチングトランジスタＱ１のベース
にコレクタを接続し、エミッタを電源に接続した第２の
トランジスタＱ２を設ける。第２のトランジスタのベー
スには出力トランジスタＱ１へのベース入力を反転した
反転入力を加える。こうすればトランジスタＱ１，Ｑ２
は逆相動作する。従ってトランジスタＱ１がオフ状態の
ときに寄生コンデンサＣ１へのリーク電流はトランジス
タＱ２から供給されるため、誤動作をなくすることがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は電子スイッチ等の出
力回路に関し、特に外部からの電波等で誤動作しないよ
うにした出力回路に関するものである。
力回路に関し、特に外部からの電波等で誤動作しないよ
うにした出力回路に関するものである。
【０００２】
【従来の技術】電子スイッチにおいてはＰＮＰ型及びＮ
ＰＮ型スイッチングトランジスタを用いて出力回路が構
成される。図５はＰＮＰ型のスイッチングトランジスタ
Ｑ１を用いた出力回路を構成したものである。ここでト
ランジスタに接合分離構造を用いた場合に、図５に一点
鎖線で示すようにベースと接地端間に寄生ダイオードＤ
１及び寄生コンデンサＣ１が生じている。出力回路の電
源端子と出力端子及び接地端子には一定長のケーブルが
接続され、このケーブルに電源回路や外部機器が接続さ
れる。そのためこれらのケーブルを通じて外部の電波等
の影響を受け易くなる。さて入力の電圧レベルが上がる
とこの寄生コンデンサＣ１を充電するためにリーク電流
ＩL が流れる。特に外部から電波等が加わった場合に
は、このリーク電流が増大する。そして入力端がＨレベ
ル、即ちトランジスタＱ１がオフ状態では、このリーク
電流は主にトランジスタＱ１のベース側から供給される
こととなり、そのｈfe倍の電流がＰＮＰトランジスタＱ
１のコレクタから出力端子側に流出する。このような出
力電流は電波が強いほど大きくなり、誤動作の原因にな
るという問題点があった。特に出力電流を増幅するため
出力トランジスタをダーリントン接続している場合に
は、リーク電流ＩL の約ｈfe 2 倍が流出することとな
り、誤動作が起こり易くなる。
ＰＮ型スイッチングトランジスタを用いて出力回路が構
成される。図５はＰＮＰ型のスイッチングトランジスタ
Ｑ１を用いた出力回路を構成したものである。ここでト
ランジスタに接合分離構造を用いた場合に、図５に一点
鎖線で示すようにベースと接地端間に寄生ダイオードＤ
１及び寄生コンデンサＣ１が生じている。出力回路の電
源端子と出力端子及び接地端子には一定長のケーブルが
接続され、このケーブルに電源回路や外部機器が接続さ
れる。そのためこれらのケーブルを通じて外部の電波等
の影響を受け易くなる。さて入力の電圧レベルが上がる
とこの寄生コンデンサＣ１を充電するためにリーク電流
ＩL が流れる。特に外部から電波等が加わった場合に
は、このリーク電流が増大する。そして入力端がＨレベ
ル、即ちトランジスタＱ１がオフ状態では、このリーク
電流は主にトランジスタＱ１のベース側から供給される
こととなり、そのｈfe倍の電流がＰＮＰトランジスタＱ
１のコレクタから出力端子側に流出する。このような出
力電流は電波が強いほど大きくなり、誤動作の原因にな
るという問題点があった。特に出力電流を増幅するため
出力トランジスタをダーリントン接続している場合に
は、リーク電流ＩL の約ｈfe 2 倍が流出することとな
り、誤動作が起こり易くなる。
【０００３】
【発明が解決しようとする課題】従来はこのような誤動
作を防止するために、出力回路を構成する基板やその周
辺回路に電波が加わらないようなシールドを施したり、
電波を吸収する素子を加えていた。しかしこのような方
法では、出力回路を用いる機器の構造が複雑になるとい
う欠点があった。
作を防止するために、出力回路を構成する基板やその周
辺回路に電波が加わらないようなシールドを施したり、
電波を吸収する素子を加えていた。しかしこのような方
法では、出力回路を用いる機器の構造が複雑になるとい
う欠点があった。
【０００４】本発明はこのような従来の問題点に鑑みて
なされたものであって、構造を複雑にすることなく外部
の電波等の影響による誤動作を効果的に防止できるよう
にすることを目的とする。
なされたものであって、構造を複雑にすることなく外部
の電波等の影響による誤動作を効果的に防止できるよう
にすることを目的とする。
【０００５】
【課題を解決するための手段】本願の請求項１の発明
は、電源にエミッタ端が接続され、ベースへのスイッチ
ング入力に応じてオンオフし、コレクタからの出力電流
を断続するＰＮＰ型の第１のスイッチングトランジスタ
を有する出力回路において、電源にエミッタが接続さ
れ、そのコレクタが前記第１のスイッチングトランジス
タのベースに接続されたＰＮＰ型の第２のスイッチング
トランジスタを設け、該第２のスイッチングトランジス
タのベースに前記第１のスイッチングトランジスタのベ
ースへの入力信号を反転した反転入力信号を加えるよう
にしたことを特徴とするものである。
は、電源にエミッタ端が接続され、ベースへのスイッチ
ング入力に応じてオンオフし、コレクタからの出力電流
を断続するＰＮＰ型の第１のスイッチングトランジスタ
を有する出力回路において、電源にエミッタが接続さ
れ、そのコレクタが前記第１のスイッチングトランジス
タのベースに接続されたＰＮＰ型の第２のスイッチング
トランジスタを設け、該第２のスイッチングトランジス
タのベースに前記第１のスイッチングトランジスタのベ
ースへの入力信号を反転した反転入力信号を加えるよう
にしたことを特徴とするものである。
【０００６】本願の請求項２の発明は、電源にエミッタ
端が接続され、ベースへのスイッチング入力に応じてオ
ンオフし、コレクタからの出力電流を断続するＰＮＰ型
の第１のスイッチングトランジスタを有する出力回路に
おいて、電源にエミッタが接続され、そのコレクタが前
記第１のスイッチングトランジスタのベースに接続され
たＰＮＰ型の第２のスイッチングトランジスタを設け、
第１のスイッチングトランジスタのベースに入力信号を
加えると共に、該第２のスイッチングトランジスタのベ
ースに前記第１のスイッチングトランジスタのベースへ
の入力信号を反転した反転入力信号を加えるようにした
ことを特徴とするものである。
端が接続され、ベースへのスイッチング入力に応じてオ
ンオフし、コレクタからの出力電流を断続するＰＮＰ型
の第１のスイッチングトランジスタを有する出力回路に
おいて、電源にエミッタが接続され、そのコレクタが前
記第１のスイッチングトランジスタのベースに接続され
たＰＮＰ型の第２のスイッチングトランジスタを設け、
第１のスイッチングトランジスタのベースに入力信号を
加えると共に、該第２のスイッチングトランジスタのベ
ースに前記第１のスイッチングトランジスタのベースへ
の入力信号を反転した反転入力信号を加えるようにした
ことを特徴とするものである。
【０００７】
【発明の実施の形態】図１（ａ）は本発明の第１の実施
の形態による出力回路の構成を示す回路図である。本図
に示すように、スイッチング用トランジスタＱ１はエミ
ッタが電源に接続されたＰＮＰ型のスイッチングトラン
ジスタであり、ベースへの入力によってそのコレクタか
らの出力電流が断続される。この実施の形態において
も、スイッチングトランジスタＱ１には寄生素子である
ダイオードＤ１と寄生コンデンサＣ１が等価的に接続さ
れた状態となっている。さて本実施の形態の出力回路で
は、トランジスタＱ１のベースには第２のトランジスタ
Ｑ２のコレクタ端が接続される。第２のトランジスタＱ
２はエミッタが電源に接続されたＰＮＰ型のスイッチン
グトランジスタであり、その入力となるベース端には前
述した従来例の出力トランジスタＱ１のベースに加える
入力とは極性を異ならせた反転入力が与えられる。又こ
のトランジスタＱ２のコレクタとトランジスタＱ１のベ
ースの共通接続端には、従来例と同様の極性のベース入
力を加えるように構成されている。
の形態による出力回路の構成を示す回路図である。本図
に示すように、スイッチング用トランジスタＱ１はエミ
ッタが電源に接続されたＰＮＰ型のスイッチングトラン
ジスタであり、ベースへの入力によってそのコレクタか
らの出力電流が断続される。この実施の形態において
も、スイッチングトランジスタＱ１には寄生素子である
ダイオードＤ１と寄生コンデンサＣ１が等価的に接続さ
れた状態となっている。さて本実施の形態の出力回路で
は、トランジスタＱ１のベースには第２のトランジスタ
Ｑ２のコレクタ端が接続される。第２のトランジスタＱ
２はエミッタが電源に接続されたＰＮＰ型のスイッチン
グトランジスタであり、その入力となるベース端には前
述した従来例の出力トランジスタＱ１のベースに加える
入力とは極性を異ならせた反転入力が与えられる。又こ
のトランジスタＱ２のコレクタとトランジスタＱ１のベ
ースの共通接続端には、従来例と同様の極性のベース入
力を加えるように構成されている。
【０００８】さてこの実施の形態による出力回路では、
トランジスタＱ１，Ｑ２のベースに夫々入力信号と反転
した入力信号とを加えるため、トランジスタＱ１とトラ
ンジスタＱ２とは互いに逆相で動作する。従ってトラン
ジスタＱ１がオフ状態のときにはトランジスタＱ２はオ
ン状態となっており、外部から電波等の強い電磁界が加
わると、電源Ｖccの電位が変動することとなって接合部
の寄生コンデンサＣ１を充電するリーク電流が流れる。
このときリーク電流ＩL はトランジスタＱ２のコレクタ
電流より供給される。このためトランジスタＱ１にはリ
ーク電流に相当するベース電流がほとんど流れることが
なく、トランジスタＱ１にはコレクタ電流が流れること
がない。そのためトランジスタＱ１のコレクタからの出
力電流の増加により誤動作を生じることがなくなる。こ
のような効果は図１（ｂ）に第２の実施の形態を示すよ
うに、スイッチングトランジスタＱ１に更にダーリント
ン用の電流増幅トランジスタＱ３を接続した場合に顕著
である。この場合にはトランジスタＱ２がなければリー
ク電流ＩL の約ｈfe 2 倍の電流が流れることとなり誤動
作が生じ易くなるが、トランジスタＱ２によりリーク電
流が供給されるため、トランジスタＱ３からの出力電流
はほとんど出力されることがなく、誤動作をなくするこ
とができる。
トランジスタＱ１，Ｑ２のベースに夫々入力信号と反転
した入力信号とを加えるため、トランジスタＱ１とトラ
ンジスタＱ２とは互いに逆相で動作する。従ってトラン
ジスタＱ１がオフ状態のときにはトランジスタＱ２はオ
ン状態となっており、外部から電波等の強い電磁界が加
わると、電源Ｖccの電位が変動することとなって接合部
の寄生コンデンサＣ１を充電するリーク電流が流れる。
このときリーク電流ＩL はトランジスタＱ２のコレクタ
電流より供給される。このためトランジスタＱ１にはリ
ーク電流に相当するベース電流がほとんど流れることが
なく、トランジスタＱ１にはコレクタ電流が流れること
がない。そのためトランジスタＱ１のコレクタからの出
力電流の増加により誤動作を生じることがなくなる。こ
のような効果は図１（ｂ）に第２の実施の形態を示すよ
うに、スイッチングトランジスタＱ１に更にダーリント
ン用の電流増幅トランジスタＱ３を接続した場合に顕著
である。この場合にはトランジスタＱ２がなければリー
ク電流ＩL の約ｈfe 2 倍の電流が流れることとなり誤動
作が生じ易くなるが、トランジスタＱ２によりリーク電
流が供給されるため、トランジスタＱ３からの出力電流
はほとんど出力されることがなく、誤動作をなくするこ
とができる。
【０００９】又図１に示す出力回路において、トランジ
スタＱ１がオン状態では寄生コンデンサＣ１は放電状態
であり、トランジスタＱ１をオフさせるために図２
（ａ）に示すように時刻t1にトランジスタＱ１のベース
にＨレベル、トランジスタＱ２のベースにＬレベルの信
号を加えると、トランジスタＱ１のベース電位が上昇す
るため寄生コンデンサＣ１が充電される。トランジスタ
Ｑ２がなければコンデンサＣ１の充電時間はトランジス
タＱ１のベースと電源間に接続される抵抗Ｒ１によって
定まる時定数回路で決定されるため、図２（ａ），
（ｂ）に破線で示すように充電に一定の時間がかかり、
応答速度が遅くなるという欠点があった。この実施の形
態ではトランジスタＱ２のコレクタより充電電流が供給
されるため、図２（ａ），（ｂ）に実線で示されるよう
にその充電速度が速くなる。このためトランジスタＱ２
を挿入しない場合に比べてトランジスタＱ１の応答速度
を高速にすることができる。この場合にはトランジスタ
Ｑ２のベース側への反転入力と同時にトランジスタＱ１
をスイッチングするための非反転入力信号を加えること
が必要となる。
スタＱ１がオン状態では寄生コンデンサＣ１は放電状態
であり、トランジスタＱ１をオフさせるために図２
（ａ）に示すように時刻t1にトランジスタＱ１のベース
にＨレベル、トランジスタＱ２のベースにＬレベルの信
号を加えると、トランジスタＱ１のベース電位が上昇す
るため寄生コンデンサＣ１が充電される。トランジスタ
Ｑ２がなければコンデンサＣ１の充電時間はトランジス
タＱ１のベースと電源間に接続される抵抗Ｒ１によって
定まる時定数回路で決定されるため、図２（ａ），
（ｂ）に破線で示すように充電に一定の時間がかかり、
応答速度が遅くなるという欠点があった。この実施の形
態ではトランジスタＱ２のコレクタより充電電流が供給
されるため、図２（ａ），（ｂ）に実線で示されるよう
にその充電速度が速くなる。このためトランジスタＱ２
を挿入しない場合に比べてトランジスタＱ１の応答速度
を高速にすることができる。この場合にはトランジスタ
Ｑ２のベース側への反転入力と同時にトランジスタＱ１
をスイッチングするための非反転入力信号を加えること
が必要となる。
【００１０】図３はこのような出力回路が用いられる光
電センサの一例を示すブロック図である。本図におい
て、マイクロコンピュータ１１より投光素子ドライブ回
路１２に投光パルスが出力され、このパルスに応じてＬ
ＥＤ等の投光素子１３が駆動される。投光素子１３から
の透過光又は反射光はフォトダイオード等の受光素子１
４によって受光され、センシング部１５により電気信号
に変換され増幅される。増幅された受光信号はマイクロ
コンピュータ１１に加えられる。マイクロコンピュータ
１１内ではＡ／Ｄ変換部１１ａによってデジタル値に変
換され、コンパレータ部１１ｂによりオンオフレベルが
判別されて信号処理部１１ｃに加えられる。信号処理部
１１ｃは投光素子ドライブ回路１２に投光パルスを出力
すると共に、判別信号によってオン，オフ及び安定受光
状態を検出し出力回路１６に与えている。マイクロコン
ピュータ１１には出力モードを切換える出力切換部１１
ｄ、電源リセット部１１ｅ及びタイマ部１１ｆも設けら
れる。又マイクロコンピュータ１１には出力モード等を
入力する操作部１７、動作タイミングを入力する発振回
路１８や動作状態を表示する表示素子ドライブ回路１９
が接続される。出力回路１６内にはマイクロコンピュー
タ１１から出力された信号のオンオフを判定し出力回路
を駆動する駆動部１６ａが設けられ、駆動部１６ａの出
力はＰＮＰ出力回路１６ｂ，ＮＰＮ出力回路１６ｃに与
えられる。又これらの出力回路から出力する電流を検出
し、過電流が流れたときに短絡を検出する短絡検知部１
６ｄが設けられ、短絡状態はマイクロコンピュータ１１
のタイマ部１１ｆに入力するように構成されている。本
実施の形態による出力回路はこのＰＮＰ出力回路１６ｂ
に用いられ、図１に示すように出力用のＰＮＰトランジ
スタＱ１に加えてリーク電流吸収用の第２のトランジス
タＱ２を設けて誤動作を防止するようにしたものであ
る。
電センサの一例を示すブロック図である。本図におい
て、マイクロコンピュータ１１より投光素子ドライブ回
路１２に投光パルスが出力され、このパルスに応じてＬ
ＥＤ等の投光素子１３が駆動される。投光素子１３から
の透過光又は反射光はフォトダイオード等の受光素子１
４によって受光され、センシング部１５により電気信号
に変換され増幅される。増幅された受光信号はマイクロ
コンピュータ１１に加えられる。マイクロコンピュータ
１１内ではＡ／Ｄ変換部１１ａによってデジタル値に変
換され、コンパレータ部１１ｂによりオンオフレベルが
判別されて信号処理部１１ｃに加えられる。信号処理部
１１ｃは投光素子ドライブ回路１２に投光パルスを出力
すると共に、判別信号によってオン，オフ及び安定受光
状態を検出し出力回路１６に与えている。マイクロコン
ピュータ１１には出力モードを切換える出力切換部１１
ｄ、電源リセット部１１ｅ及びタイマ部１１ｆも設けら
れる。又マイクロコンピュータ１１には出力モード等を
入力する操作部１７、動作タイミングを入力する発振回
路１８や動作状態を表示する表示素子ドライブ回路１９
が接続される。出力回路１６内にはマイクロコンピュー
タ１１から出力された信号のオンオフを判定し出力回路
を駆動する駆動部１６ａが設けられ、駆動部１６ａの出
力はＰＮＰ出力回路１６ｂ，ＮＰＮ出力回路１６ｃに与
えられる。又これらの出力回路から出力する電流を検出
し、過電流が流れたときに短絡を検出する短絡検知部１
６ｄが設けられ、短絡状態はマイクロコンピュータ１１
のタイマ部１１ｆに入力するように構成されている。本
実施の形態による出力回路はこのＰＮＰ出力回路１６ｂ
に用いられ、図１に示すように出力用のＰＮＰトランジ
スタＱ１に加えてリーク電流吸収用の第２のトランジス
タＱ２を設けて誤動作を防止するようにしたものであ
る。
【００１１】尚この実施の形態では出力回路は光電セン
サのマイクロコンピュータ（ＣＰＵ）からの信号を入力
とし、出力端から出力する出力回路に適用したものにつ
いて説明しているが、本発明による出力回路は光電セン
サだけでなく、カラーセンサ，圧力センサ，近接センサ
等他の種々の電子スイッチや電子スイッチ以外の出力回
路にも適用できることはいうまでもない。
サのマイクロコンピュータ（ＣＰＵ）からの信号を入力
とし、出力端から出力する出力回路に適用したものにつ
いて説明しているが、本発明による出力回路は光電セン
サだけでなく、カラーセンサ，圧力センサ，近接センサ
等他の種々の電子スイッチや電子スイッチ以外の出力回
路にも適用できることはいうまでもない。
【００１２】尚前述した実施の形態では第１のトランジ
スタＱ１のベースに入力を加えると共に、トランジスタ
Ｑ２のベースにその反転入力を加えるようにしている
が、図４に示すようにトランジスタＱ２のコレクタに抵
抗又は定電流源２１を接続し、トランジスタＱ２のベー
スに反転入力のみを加えるようにしてもよい。この場合
には常にトランジスタＱ２に定電流Ｉが流れるため、消
費電流は増加するが、電波の影響で寄生コンデンサにリ
ーク電流が流れる場合には、トランジスタＱ２のコレク
タから電流が供給されるため誤動作を防止することがで
きる。
スタＱ１のベースに入力を加えると共に、トランジスタ
Ｑ２のベースにその反転入力を加えるようにしている
が、図４に示すようにトランジスタＱ２のコレクタに抵
抗又は定電流源２１を接続し、トランジスタＱ２のベー
スに反転入力のみを加えるようにしてもよい。この場合
には常にトランジスタＱ２に定電流Ｉが流れるため、消
費電流は増加するが、電波の影響で寄生コンデンサにリ
ーク電流が流れる場合には、トランジスタＱ２のコレク
タから電流が供給されるため誤動作を防止することがで
きる。
【００１３】
【発明の効果】以上詳細に説明したように本発明によれ
ば、ＰＮＰ型のスイッチングトランジスタを有する出力
回路において、出力のオフ状態でのリーク電流による誤
動作を効果的に防止することができる。従って従来例の
ように外部からシールドする必要がなく、出力回路が取
付けられる機器の構造を簡略化することができる。
ば、ＰＮＰ型のスイッチングトランジスタを有する出力
回路において、出力のオフ状態でのリーク電流による誤
動作を効果的に防止することができる。従って従来例の
ように外部からシールドする必要がなく、出力回路が取
付けられる機器の構造を簡略化することができる。
【図１】本発明の第１，第２の実施の形態による出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】本発明の実施の形態による出力回路の動作を示
す波形図である。
す波形図である。
【図３】本発明による出力回路が用いられる光電センサ
の一例を示すブロック図である。
の一例を示すブロック図である。
【図４】本発明の第３の実施の形態による出力回路を示
す回路図である。
す回路図である。
【図５】従来の出力回路の一例を示す回路図である。
Ｑ１ 出力トランジスタ Ｑ２，Ｑ３ トランジスタ １１ マイクロコンピュータ １２ 投光素子ドライブ回路 １６ 出力回路 １６ａ 駆動部 １６ｂ ＰＮＰ出力回路 １６ｃ ＮＰＮ出力回路
Claims (2)
- 【請求項１】 電源にエミッタ端が接続され、ベースへ
のスイッチング入力に応じてオンオフし、コレクタから
の出力電流を断続するＰＮＰ型の第１のスイッチングト
ランジスタを有する出力回路において、 電源にエミッタが接続され、そのコレクタが前記第１の
スイッチングトランジスタのベースに接続されたＰＮＰ
型の第２のスイッチングトランジスタを設け、該第２の
スイッチングトランジスタのベースに前記第１のスイッ
チングトランジスタのベースへの入力信号を反転した反
転入力信号を加えるようにしたことを特徴とする出力回
路。 - 【請求項２】 電源にエミッタ端が接続され、ベースへ
のスイッチング入力に応じてオンオフし、コレクタから
の出力電流を断続するＰＮＰ型の第１のスイッチングト
ランジスタを有する出力回路において、 電源にエミッタが接続され、そのコレクタが前記第１の
スイッチングトランジスタのベースに接続されたＰＮＰ
型の第２のスイッチングトランジスタを設け、第１のス
イッチングトランジスタのベースに入力信号を加えると
共に、該第２のスイッチングトランジスタのベースに前
記第１のスイッチングトランジスタのベースへの入力信
号を反転した反転入力信号を加えるようにしたことを特
徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5488998A JPH11251893A (ja) | 1998-03-06 | 1998-03-06 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5488998A JPH11251893A (ja) | 1998-03-06 | 1998-03-06 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251893A true JPH11251893A (ja) | 1999-09-17 |
Family
ID=12983168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5488998A Pending JPH11251893A (ja) | 1998-03-06 | 1998-03-06 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016012807A (ja) * | 2014-06-27 | 2016-01-21 | パナソニック デバイスＳｕｎｘ株式会社 | 出力回路、検出センサ |
-
1998
- 1998-03-06 JP JP5488998A patent/JPH11251893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016012807A (ja) * | 2014-06-27 | 2016-01-21 | パナソニック デバイスＳｕｎｘ株式会社 | 出力回路、検出センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274227B2 (en) | Power-on reset circuit | |
| KR920005165A (ko) | 테스트 모드 진입을 제어하기위한 개선된 전력-온리세트 회로 | |
| KR980006142A (ko) | 레이저 퓨즈 옵션회로(laser fuse option circuit) | |
| KR970055020A (ko) | 전력용 반도체 트랜지스터의 과전류 보호회로 | |
| US6046623A (en) | Signal detecting circuit | |
| JPH11251893A (ja) | 出力回路 | |
| US6518804B2 (en) | Semiconductor integrated circuit device | |
| US4180809A (en) | Electronic siren | |
| JP2012010037A (ja) | 電源電圧監視回路 | |
| KR101257531B1 (ko) | 고전압 트랜지스터를 제어하기 위한 구동기, 특히 내연기관의 불꽃 점화를 위한 고전압 무선 주파수 발생기의ｍｏｓ 트랜지스터 | |
| KR101920282B1 (ko) | 전원 리셋 장치 및 이를 포함하는 표시 장치와 전자 기기 | |
| US6469460B1 (en) | Portable wireless terminal having separated vibration embodying circuit for alerting a user of an incoming call | |
| JPH11251882A (ja) | 電圧伝達回路 | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| CN115360684B (en) | High voltage integrated circuit and semiconductor circuit | |
| JP3597431B2 (ja) | 波形整形回路 | |
| KR900007982Y1 (ko) | 캠코더의 과전류 검출회로 | |
| KR980012763A (ko) | 모터 보호 회로 | |
| KR890002197B1 (ko) | 무선전화기의 전화/인터컴 기능 자동 절환회로 | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 | |
| SU1679576A1 (ru) | Устройство дл защиты источника питани от перегрузки | |
| JP2776621B2 (ja) | 出力回路 | |
| JPS6021505B2 (ja) | ドライバ−回路 | |
| JPS584279Y2 (ja) | 電子スイッチ回路 | |
| KR870003013Y1 (ko) | 바이어스 전압이 필요없는 단안정 멀티 바이브레이터 |